TWI804163B - 麥克風陣列 - Google Patents
麥克風陣列 Download PDFInfo
- Publication number
- TWI804163B TWI804163B TW111101985A TW111101985A TWI804163B TW I804163 B TWI804163 B TW I804163B TW 111101985 A TW111101985 A TW 111101985A TW 111101985 A TW111101985 A TW 111101985A TW I804163 B TWI804163 B TW I804163B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- clock signal
- microphone
- module
- input
- Prior art date
Links
- 239000000872 buffer Substances 0.000 claims abstract description 55
- 230000002093 peripheral effect Effects 0.000 claims abstract description 42
- 230000008521 reorganization Effects 0.000 claims description 27
- 230000006798 recombination Effects 0.000 claims description 5
- 238000005215 recombination Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 8
- 238000004458 analytical method Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
- H04R3/005—Circuits for transducers, loudspeakers or microphones for combining the signals of two or more microphones
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
- G10L15/00—Speech recognition
- G10L15/22—Procedures used during a speech recognition process, e.g. man-machine dialogue
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R1/00—Details of transducers, loudspeakers or microphones
- H04R1/20—Arrangements for obtaining desired frequency or directional characteristics
- H04R1/32—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only
- H04R1/40—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only by combining a number of identical transducers
- H04R1/406—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only by combining a number of identical transducers microphones
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
- G10L15/00—Speech recognition
- G10L15/28—Constructional details of speech recognition systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2420/00—Details of connection covered by H04R, not provided for in its groups
- H04R2420/09—Applications of special connectors, e.g. USB, XLR, in loudspeakers, microphones or headphones
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2430/00—Signal processing covered by H04R, not provided for in its groups
- H04R2430/20—Processing of the output signals of the acoustic transducers of an array for obtaining a desired directivity characteristic
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Health & Medical Sciences (AREA)
- Theoretical Computer Science (AREA)
- Otolaryngology (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- General Health & Medical Sciences (AREA)
- General Engineering & Computer Science (AREA)
- Computational Linguistics (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Human Computer Interaction (AREA)
- Multimedia (AREA)
- Circuit For Audible Band Transducer (AREA)
- Transducers For Ultrasonic Waves (AREA)
Abstract
本發明揭露一種麥克風陣列,其包括四通道串列周邊介面、核心邏輯單元、資料接收單元以及語音辨識單元。其中,四通道串列周邊介面包含位元時脈訊號線、幀時脈訊號線以及四個數據訊號線,核心邏輯單元包含除頻模組,將控制訊號及時脈訊號轉換以提供位元時脈訊號及幀時脈訊號。資料接收單元包含移位暫存器及緩衝器,移位暫存器連接四個數據訊號線,接收各數位麥克風的輸入數據,緩衝器連接於移位暫存器。語音辨識單元連接資料接收單元,接收各數位麥克風對應的麥克風訊號以進行語音辨識。
Description
本發明是關於一種麥克風陣列,特別是關於一種藉由四通道串列周邊介面形成四個數位麥克風的陣列,且能精準辨識各個麥克風語音數據的麥克風陣列。
在利用語音裝置進行語音辨識時,需要設置數位麥克風來感測語音數據,藉由分析接收到的語音數據來識別目標語音的內容。一般而言,語音裝置會設置多個數位麥克風來進行收音,這些數位麥克風會組成麥克風陣列,朝向不同方向以進行全向性的收音。不同方向所接收到的聲音,必須比對訊號的時間、強度、來源方向等,抑制目標方向以外的聲音以更精準地聚焦於目標方向的聲音。在進行語音辨識時,取得精確的目標語音,能對於後續的分析演算過程提供更高的可靠度,也能通過降低雜訊來提高整體的訊噪比(SNR)。
現有的麥克風陣列,對於每一個數位麥克風需要提供對應的數據傳輸訊號線,且為了使得各個數位麥克風的收音時間同步,還需要傳送時脈訊號的訊號線。在設置多個數位麥克風的情況下,電子裝置或感測晶片需要設計多個接點或接腳來連接上述訊號線,增加電路設計所需空間及製造的成本。此外,單獨控制單一數位麥克風的接收方式,在語音辨識單元的資料傳輸與訊號
分析上,也容易出現誤差,難以同時收發多個數位麥克風的語音數據,在後續辨識上的可靠度也難以達到需求。
綜觀前所述,本發明之發明者思索並設計一種麥克風陣列,以期針對習知技術之問題加以改善,進而增進產業上之實施利用。
有鑑於先前技術所述之問題,本發明的目的在於提供一種麥克風陣列,降低所需周邊介面的接點及線路並解決訊號同步的問題。
基於上述目的,本發明提供一種麥克風陣列,其包含四通道串列周邊介面(Quad Serial Peripheral Interface,QSPI)、核心邏輯單元、資料接收單元以及語音辨識單元。其中,四通道串列周邊介面包含位元時脈訊號線、幀時脈訊號線以及四個數據訊號線,四個數據訊號線分別連接數位麥克風,各數位麥克風分別連接位元時脈訊號線及幀時脈訊號線。核心邏輯單元連接控制模組及時脈訊號模組,接收控制模組的控制訊號及時脈訊號模組的時脈訊號,核心邏輯單元包含除頻模組,除頻模組連接位元時脈訊號線及幀時脈訊號線,將控制訊號及時脈訊號轉換以提供位元時脈訊號線的位元時脈訊號及提供幀時脈訊號線的幀時脈訊號。資料接收單元包含移位暫存器(Shift Register)及緩衝器(Buffer),移位暫存器連接四個數據訊號線,接收各數位麥克風的輸入數據,緩衝器連接於移位暫存器。語音辨識單元連接資料接收單元,接收各數位麥克風對應的麥克風訊號以進行語音辨識。
較佳地,麥克風陣列可包含數據重組模組,數據重組模組設置於資料接收單元當中。
較佳地,數據重組模組可設置於移位暫存器與緩衝器之間,將移位暫存器的輸入串列數據拆解為對應各數位麥克風的串列訊號,並將各串列訊號暫存於緩衝器。
較佳地,緩衝器包含四個先進先出緩衝區,各串列訊號分別儲存於四個先進先出(First In First Out,FIFO)緩衝區,再依序輸出至語音辨識單元以作為各麥克風訊號。
較佳地,麥克風陣列可進一步包含數據重組模組,數據重組模組設置於資料接收單元與語音辨識單元之間。
較佳地,移位暫存器的輸入串列數據暫存於緩衝器,緩衝器包含四個先進先出緩衝區,輸入串列數據儲存於四個先進先出緩衝區,再依序傳送至數據重組模組。
較佳地,數據重組模組將輸入串列數據拆解為對應各數位麥克風的串列訊號,並將各串列訊號輸出至語音辨識單元以作為各麥克風訊號。
較佳地,四通道串列周邊介面包含狀態控制暫存器及周邊匯流排介面控制器,狀態控制暫存器連接於核心邏輯單元,周邊匯流排介面控制器連接狀態控制暫存器、資料接收單元及語音辨識單元。
承上所述,依本發明之麥克風陣列,其可具有一或多個下述優點:
(1)此麥克風陣列能通過單一四通道串列周邊介面同時連接四個數位麥克風以形成麥克風陣列,降低單獨控制個別麥克風所需的接點及線路,簡化輸入介面來改善裝置結構並降低製造成本。
(2)此麥克風陣列的除頻模組可提供麥克風陣列中各個數位麥克風所需的位元時脈訊號及幀時脈訊號,使得各個數位麥克風在傳送語音訊息時能達到訊號時間同步的功能。
(3)此麥克風陣列可通過數據重組模組將交錯的串列數據重組成各個數位麥克風對應的麥克風訊號,使得語音辨識單元在接收數據時能針對各個數位麥克風獨立進行處理,除了具備高傳輸速度外,也能通過分析不同方向的數位麥克風來聚焦高精度的語音數據,提升麥克風陣列的可靠度。
10,20:麥克風陣列
11,21:四通道串列周邊介面
12,22:核心邏輯單元
13,23:資料接收單元
14,24:語音辨識單元
111,211:狀態控制暫存器
112,212:周邊匯流排介面控制器
121,221:除頻模組
131,231:移位暫存器
132,232:緩衝器
133,251:數據重組模組
501:控制模組
502:時脈訊號模組
Data1:第一麥克風數據
Data2:第二麥克風數據
Data3:第三麥克風數據
Data4:第四麥克風數據
D1[0]~D1[N]:第一幀第一數據~第N幀第一數據
D2[0]~D2[N]:第一幀第二數據~第N幀第二數據
D3[0]~D3[N]:第一幀第三數據~第N幀第三數據
D4[0]~D4[N]:第一幀第四數據~第N幀第四數據
I2S_BCLK:位元時脈訊號
I2S_LRCLK:幀時脈訊號
I2S_CH0,M1:第一麥克風
I2S_CH1,M2:第二麥克風
I2S_CH2,M3:第三麥克風
I2S_CH3,M4:第四麥克風
SPI_CLK:位元時脈訊號線
SPI_SS:幀時脈訊號線
SPI_MOSI:主輸出從輸入數據線
SPI_MISO:主輸入從輸出數據線
SPI_IO2:第二輸入輸出訊號線
SPI_IO3:第三輸入輸出訊號線
為使本發明之技術特徵、內容與優點及其所能達成之功效更為顯而易見,茲將本發明配合以下附圖進行說明:第1圖係為本發明實施例之麥克風陣列之示意圖。
第2圖係為本發明實施例之時序訊號與輸入數據之波形示意圖。
第3圖係為本發明實施例之數據重組模組之示意圖。
第4圖係為本發明另一實施例之麥克風陣列之示意圖。
為利貴審查委員瞭解本發明之技術特徵、內容與優點及其所能達成之功效,茲將本發明配合附圖,並以實施例之表達形式詳細說明如下,而其中所使用之圖式,其主旨僅為示意及輔助說明書之用,未必為本發明實施後之真實比例與精準配置,故不應就所附之圖式的比例與配置關係解讀、侷限本發明於實際實施上的權利範圍,合先敘明。
請參閱第1圖,第1圖係為本發明實施例之麥克風陣列之示意圖。如圖所示,麥克風陣列10包含四通道串列周邊介面11、核心邏輯單元12、資料接收單元13以及語音辨識單元14。四通道串列周邊介面11包含位元時脈訊號線SPI_CLK、幀時脈訊號線SPI_SS以及四個數據訊號線,四個數據訊號線包含串列周邊介面(Serial Peripheral Interface,SPI)的主輸出從輸入數據線SPI_MOSI(Master Output Slave Input)、主輸入從輸出數據線SPI_MISO(Master Input Slave Output)、第二輸入輸出訊號線SPI_IO2以及第三輸入輸出訊號線SPI_IO3。在四通道串列周邊介面11當中,位元時脈訊號線SPI_CLK及幀時脈訊號線SPI_SS連接核心邏輯單元12,四個數據訊號線則連接資料接收單元13。
核心邏輯單元12連接控制模組501及時脈訊號模組502,接收控制模組501的控制訊號來驅動核心邏輯單元12,並接受時脈訊號模組502的時脈訊號。在核心邏輯單元12當中設置除頻模組121,除頻模組121在接收控制訊號及時脈訊號後,經過除頻轉換,將時脈訊號轉換成數位麥克風所需要的位元時脈訊號I2S_BCLK以及幀時脈訊號I2S_LRCLK,將其通過連接的位元時脈訊號線SPI_CLK及幀時脈訊號線SPI_SS輸出至數位麥克風,使數位麥克風在感測及傳送訊號時能達到同步的時序。
在四通道串列周邊介面11當中,由於有四個數據訊號線,可分別連接至數位麥克風,例如,第一麥克風I2S_CH0連接主輸出從輸入數據線SPI_MOSI、第二麥克風I2S_CH1連接主輸入從輸出數據線SPI_MISO、第三麥克風I2S_CH2連接第二輸入輸出訊號線SPI_IO2、第四麥克風I2S_CH3連接第三輸入輸出訊號線SPI_IO3。四個數位麥克風形成一個麥克風陣列,接收位元時脈訊
號線SPI_CLK的位元時脈訊號I2S_BCLK及幀時脈訊號線SPI_SS的幀時脈訊號I2S_LRCLK,分別由四個數據訊號線輸入各個數位麥克風的感測數據。
資料接收單元13包含移位暫存器131及緩衝器132,緩衝器132連接於移位暫存器131,移位暫存器131連接四個數據訊號線,在資料接收單元13接收各數位麥克風的輸入數據後,將四個數據訊號線的感測數據交錯排列成為輸入串列數據,儲存於移位暫存器131當中。在本實施例中,資料接收單元13還包含了數據重組模組133,數據重組模組133設置於移位暫存器131與緩衝器132之間,數據重組模組133將移位暫存器131當中的輸入串列數據拆解為對應各個數位麥克風的串列訊號,再將各個串列訊號暫存於緩衝器132。緩衝器132包含四個先進先出緩衝區,四個數位麥克風的串列訊號可分別儲存於四個先進先出緩衝區,再依序輸出至語音辨識單元14來進行各個數位麥克風訊號的辨識。數據重組模組133可將交錯排列的輸入串列數據重新排列,使得同一個數位麥克風的輸入數據可儲存在同一個緩衝區中,語音辨識單元14在接收到數據時,可直接針對各個數位麥克風的數據進行分析。
四通道串列周邊介面11包含狀態控制暫存器111及周邊匯流排介面控制器112,狀態控制暫存器111連接於核心邏輯單元12,周邊匯流排介面控制器112連接狀態控制暫存器111、資料接收單元13及語音辨識單元14。資料接收單元13當中的緩衝器132,通過周邊匯流排介面控制器112將各個數位麥克風的串列訊號傳送至語音辨識單元14,由語音辨識單元對各個數位麥克風對應的麥克風訊號以進行語音辨識。通過辨識不同麥克風的聲音,可以確認在訊號時間中各個方向的數位麥克風的訊號強度,藉由抑制目標方向以外的聲音,提高目標方向語音的辨識度,進而提高語音辨識的可靠度及系統訊噪比(SNL)。
請參閱第2圖,第2圖係為本發明實施例之時序訊號與輸入數據之波形示意圖。請同時參閱第1圖,時脈訊號模組502的時脈訊號可通過除頻模組121除頻後,得到晶片內部聲音訊號(Inter IC Sound,I2S)所需要的位元時脈訊號I2S_BCLK以及幀時脈訊號I2S_LRCLK。例如,時脈訊號模組502的時脈訊號原本為12MHz,位元時脈訊號I2S_BCLK可以將時脈訊號的12MHz除8而得到1.5MHz,幀時脈訊號I2S_LRCLK則將12MHz除250而得到48kHz,以此作為取得48kHz的聲音所需的時脈訊號,並將位元時脈訊號I2S_BCLK以及幀時脈訊號I2S_LRCLK分別輸出至四個數位麥克風,使得四個數位麥克風能達到訊號同步的控制結果。相較於現有數位麥克風需要分別配置位元時脈訊號線及幀時脈訊號線,本揭露的麥克風陣列確實能節省所需連接端點與時脈訊號線的數量,有效降低晶片製造成本。
依據共同位元時脈訊號I2S_BCLK以及幀時脈訊號I2S_LRCLK,各個數位麥克風就可同步接收聲音數據,例如,第一麥克風I2S_CH0傳送第一麥克風數據Data1、第二麥克風I2S_CH1傳送第二麥克風數據Data2、第三麥克風I2S_CH2傳送第三麥克風數據Data3、第四麥克風I2S_CH3傳送第四麥克風數據Data4。各個數位麥克風數據依序傳送第N幀的左聲道數據及右聲道數據後,再接著第N+1幀的數據,由資料接收單元13接收。
請參閱第3圖,第3圖係為本發明實施例之數據重組模組之示意圖。請同時參閱第1圖,資料接收單元13包含移位暫存器131及緩衝器132,數據重組模組133設置於移位暫存器131與緩衝器132之間。資料接收單元13分別通過四個數據訊號線接收四個數位麥克風的數據,例如第一麥克風M1的第一麥克風數據Data1、第二麥克風M2的第二麥克風數據Data2、第三麥克風M3的第三麥克
風數據Data3、第四麥克風M4的第四麥克風數據Data4。在數據進入資料接收單元13後,會依序交錯排列於移位暫存器131的數據列當中,若數據列可儲存32筆數據,第一麥克風M1的第一幀第一數據D1[0]、第二麥克風M2的第一幀第一數據D2[0]直到第四麥克風M4的第七幀數據D4[7]的32筆數據資料儲存於第一數據列,以下不同幀的數據依序類推。若是將數據列直接由緩衝器132的緩衝區輸出,則不同數位麥克風的數據會交錯儲存,當語音辨識單元14接收到時無法直接區分個別數位麥克風的數據,在語音辨識時難以直接進行分析,產生分析效率低落的問題。為解決此問題,進一步在資料接收單元13中設置了數據重組模組133。
在本實施例中,數據重組模組133將數據列的串列數據,拆解後重組為對應各個數位麥克風的串列訊號,再分別儲存於緩衝器132的各個緩衝區當中。例如緩衝器132具有四個先進先出的緩衝區,數據重組模組133拆解串列數據後,將第一麥克風M1的N幀數據(D1[0],D1[1],...,D1[N])儲存於第一個緩衝區,第二麥克風M2的N幀數據(D2[0],D2[1],...,D2[N])儲存於第二個緩衝區,以下依此類推。當緩衝器132的麥克風數據輸出至語音辨識單元14時,各個數位麥克風的語音數據可依序輸出,不但能維持原本緩衝器132的高傳輸速度,也能使語音辨識單元14區分不同數位麥克風所對應的語音數據,在進行辨識時能準確分析各個數位麥克風的收音狀態,藉由不同方向的數位麥克風的辨識達到高精度的辨識效果。
請參閱第4圖,第4圖係為本發明另一實施例之麥克風陣列之示意圖。如圖所示,麥克風陣列20包含四通道串列周邊介面21、核心邏輯單元22、資料接收單元23以及語音辨識單元24。四通道串列周邊介面21包含位元時脈訊
號線SPI_CLK、幀時脈訊號線SPI_SS以及四個數據訊號線,四個數據訊號線包含串列周邊介面(Serial Peripheral Interface,SPI)的主輸出從輸入數據線SPI_MOSI(Master Output Slave Input)、主輸入從輸出數據線SPI_MISO(Master Input Slave Output)、第二輸入輸出訊號線SPI_IO2以及第三輸入輸出訊號線SPI_IO3。在四通道串列周邊介面21當中,位元時脈訊號線SPI_CLK及幀時脈訊號線SPI_SS連接核心邏輯單元22,四個數據訊號線則連接資料接收單元23。
核心邏輯單元22連接控制模組501及時脈訊號模組502,接收控制模組501的控制訊號來驅動核心邏輯單元22,並接受時脈訊號模組502的時脈訊號。在核心邏輯單元22當中設置除頻模組221,除頻模組221在接收控制訊號及時脈訊號後,經過除頻轉換,將時脈訊號轉換成數位麥克風所需要的位元時脈訊號I2S_BCLK以及幀時脈訊號I2S_LRCLK,將其通過連接的位元時脈訊號線SPI_CLK及幀時脈訊號線SPI_SS輸出至數位麥克風,使數位麥克風在感測及傳送訊號時能達到同步的時序。
在四通道串列周邊介面21當中,由於有四個數據訊號線,可分別連接至數位麥克風,四個數據訊號線包含主輸出從輸入數據線SPI_MOSI、主輸入從輸出數據線SPI_MISO、第二輸入輸出訊號線SPI_IO2、第三輸入輸出訊號線SPI_IO3,分別連接至數位麥克風來接收各個數位麥克風的感測數據。
資料接收單元23包含移位暫存器231及緩衝器232,緩衝器232連接於移位暫存器231,移位暫存器231連接四個數據訊號線,在資料接收單元13接收各數位麥克風的輸入數據後,將四個數據訊號線的感測數據交錯排列成為輸入串列數據,儲存於移位暫存器231當中。緩衝器232包含四個先進先出緩衝區,輸入串列數據儲存於四個先進先出緩衝區,再依序輸出。四通道串列周邊
介面21包含狀態控制暫存器211及周邊匯流排介面控制器212,狀態控制暫存器211連接於核心邏輯單元22,周邊匯流排介面控制器212連接狀態控制暫存器211、資料接收單元23及語音辨識單元24。
在本實施例中,由四個數據訊號線接收的麥克風數據,會交錯儲存為輸入串列數據再由緩衝器232依序輸出,但此輸入串列數據同時具有四個數位麥克風的輸入訊號,在進行語音辨識時難以迅速且正確地完成各個數位麥克風的辨識,造成辨識效率及準確率上的問題。對此,在本實施例中,進一步設置數據重組模組251,數據重組模組251設置於資料接收單元23與語音辨識單元24之間,例如資料接收單元23的緩衝器232將輸入串列數據通過周邊匯流排介面控制器212傳送至數據重組模組251,通過數據重組模組251將輸入串列數據拆解為對應各數位麥克風的串列訊號,再將各串列訊號輸出至語音辨識單元24以作為對應各個數位麥克風的麥克風訊號。
數據重組模組251可依據如第3圖的拆解方式,將輸入串列數據拆解為四個數位麥克風個別的串列訊號,使得語音辨識單元24能同時抓取四個數位麥克風的資料,依據數位麥克風方向設定,將目標方向的主要聲音過濾出來,進而進行語音辨識的演算分析。通過本揭露的麥克風陣列20的設置方式,可以通過單一四通道串列周邊介面21即可同時接收四個數位麥克風的數據,且可通過數據重組而使得接收的語音數據可依不同數位麥克風進行獨立分析,讓語音辨識能更有效率且更準確的分析目標語音。更進一步來說,針對語音辨識結果,可提供對應的控制指令或操作指令,讓語音控制或操作能正確執行。
以上所述僅為舉例性,而非為限制性者。任何未脫離本發明之精神與範疇,而對其進行之等效修改或變更,均應包含於後附之申請專利範圍中。
10:麥克風陣列
11:四通道串列周邊介面
12:核心邏輯單元
13:資料接收單元
14:語音辨識單元
111:狀態控制暫存器
112:周邊匯流排介面控制器
121:除頻模組
131:移位暫存器
132:緩衝器
133:數據重組模組
501:控制模組
502:時脈訊號模組
SPI_CLK:位元時脈訊號線
SPI_SS:幀時脈訊號線
SPI_MOSI:主輸出從輸入數據線
SPI_MISO:主輸入從輸出數據線
SPI_IO2:第二輸入輸出訊號線
SPI_IO3:第三輸入輸出訊號線
Claims (10)
- 一種麥克風陣列,其包含:一四通道串列周邊介面,係包含一位元時脈訊號線、一幀時脈訊號線以及四個數據訊號線,該四個數據訊號線分別連接一數位麥克風,各該數位麥克風分別連接該位元時脈訊號線及該幀時脈訊號線;一核心邏輯單元,係連接於一控制模組及一時脈訊號模組,接收該控制模組的一控制訊號及該時脈訊號模組的一時脈訊號,該核心邏輯單元包含一除頻模組,該除頻模組連接該位元時脈訊號線及該幀時脈訊號線,該核心邏輯單元受該控制訊號的驅動,使該除頻模組將該時脈訊號經過除頻轉換以提供該位元時脈訊號線的一位元時脈訊號及提供該幀時脈訊號線的一幀時脈訊號;一資料接收單元,係連接該四個數據訊號線,該資料接收單元包含一移位暫存器、一緩衝器及一數據重組模組,該數據重組模組設置於該緩衝器及該移位暫存器之間;以及一語音辨識單元,連接該資料接收單元,接收各該數位麥克風對應的一麥克風訊號以進行語音辨識;其中:該資料接收單元於接收各該數位麥克風的一輸入數據後,將該四個數據訊號線的感測數據交錯排列成為一輸入串列數據而儲存於該移位暫存器當中;該數據重組模組將該輸入串列數據拆解為對應各該數位麥克風的一串列訊號;且 該緩衝器包含四個先進先出緩衝區,各該串列訊號分別儲存於該四個先進先出緩衝區,再依序輸出至該語音辨識單元以作為各該麥克風訊號。
- 如請求項1所述之麥克風陣列,其中該四個數據訊號線包含一主輸出從輸入數據線、一主輸入從輸出數據線、一第二輸入輸出訊號線以及一第三輸入輸出訊號線。
- 如請求項1所述之麥克風陣列,其中各該數位麥克風透過相同之該位元時脈訊號及該幀時脈訊號而實現訊號同步控制。
- 如請求項1所述之麥克風陣列,其中該位元時脈訊號之頻率係大於該幀時脈訊號的頻率。
- 如請求項1所述之麥克風陣列,其中該四通道串列周邊介面包含一狀態控制暫存器及一周邊匯流排介面控制器,該狀態控制暫存器連接於該核心邏輯單元,該周邊匯流排介面控制器連接該狀態控制暫存器、該資料接收單元及該語音辨識單元。
- 一種麥克風陣列,其包含:一四通道串列周邊介面,係包含一位元時脈訊號線、一幀時脈訊號線以及四個數據訊號線,該四個數據訊號線分別連接一數位麥克風,各該數位麥克風分別連接該位元時脈訊號線及該幀時脈訊號線;一核心邏輯單元,係連接於一控制模組及一時脈訊號模組,接收該控制模組的一控制訊號及該時脈訊號模組的一時脈訊號,該核心邏輯單元包含一除頻模組,該除頻模組連 接該位元時脈訊號線及該幀時脈訊號線,該核心邏輯單元受該控制訊號的驅動,使該除頻模組將該時脈訊號經過除頻轉換以提供該位元時脈訊號線的一位元時脈訊號及提供該幀時脈訊號線的一幀時脈訊號;一資料接收單元,係連接該四個數據訊號線,該資料接收單元包含一移位暫存器及一緩衝器,該緩衝器連接該移位暫存器;一語音辨識單元,接收各該數位麥克風對應的一麥克風訊號以進行語音辨識;以及一數據重組模組,該數據重組模組係設置於該資料接收單元與該語音辨識單元之間;其中:該資料接收單元於接收各該數位麥克風的一輸入數據後,將該四個數據訊號線的感測數據交錯排列成為一輸入串列數據而儲存於該移位暫存器當中;該移位暫存器的該輸入串列數據暫存於該緩衝器,該緩衝器包含四個先進先出緩衝區,該輸入串列數據儲存於該四個先進先出緩衝區,再依序傳送至該數據重組模組。
- 如請求項6所述之麥克風陣列,其中該數據重組模組將該輸入串列數據拆解為對應各該數位麥克風的一串列訊號,並將各該串列訊號輸出至該語音辨識單元以作為各該麥克風訊號。
- 如請求項6所述之麥克風陣列,其中該四通道串列周邊介面包含一狀態控制暫存器及一周邊匯流排介面控制器,該狀態 控制暫存器連接於該核心邏輯單元,該周邊匯流排介面控制器連接該狀態控制暫存器、該資料接收單元及該語音辨識單元。
- 如請求項6所述之麥克風陣列,其中該四個數據訊號線包含一主輸出從輸入數據線、一主輸入從輸出數據線、一第二輸入輸出訊號線以及一第三輸入輸出訊號線。
- 如請求項6所述之麥克風陣列,其中各該數位麥克風透過相同之該位元時脈訊號及該幀時脈訊號而實現訊號同步控制。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111101985A TWI804163B (zh) | 2022-01-18 | 2022-01-18 | 麥克風陣列 |
CN202210445462.9A CN116506763A (zh) | 2022-01-18 | 2022-04-26 | 麦克风阵列 |
US17/815,920 US12022266B2 (en) | 2022-01-18 | 2022-07-28 | Microphone array |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111101985A TWI804163B (zh) | 2022-01-18 | 2022-01-18 | 麥克風陣列 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI804163B true TWI804163B (zh) | 2023-06-01 |
TW202331699A TW202331699A (zh) | 2023-08-01 |
Family
ID=87161431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111101985A TWI804163B (zh) | 2022-01-18 | 2022-01-18 | 麥克風陣列 |
Country Status (3)
Country | Link |
---|---|
US (1) | US12022266B2 (zh) |
CN (1) | CN116506763A (zh) |
TW (1) | TWI804163B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201439848A (zh) * | 2013-01-06 | 2014-10-16 | Intel Corp | 用於觸控資料之分佈預處理與顯示區域控制的方法、設備與系統 |
CN104813286A (zh) * | 2012-12-20 | 2015-07-29 | 英特尔公司 | 用于代码区的连续自动调整的方法、装置、*** |
CN106878125A (zh) * | 2013-10-25 | 2017-06-20 | 美国亚德诺半导体公司 | 双线通信***和应用 |
US20180308214A1 (en) * | 2017-04-21 | 2018-10-25 | Intel Corporation | Data scrambling mechanism |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5608803A (en) * | 1993-08-05 | 1997-03-04 | The University Of New Mexico | Programmable digital hearing aid |
JP2003068052A (ja) * | 2001-08-30 | 2003-03-07 | Sony Corp | 通信装置、記録媒体ドライブ装置、記録媒体収納装置、情報処理装置、及び記録媒体 |
CN103002383A (zh) * | 2005-07-14 | 2013-03-27 | 斯科奇工业公司 | 用于与车辆数据总线上的设备通信的无线媒体源 |
DE112014005087B4 (de) * | 2013-11-08 | 2021-04-22 | Knowles Electronics, Llc | Mikrofon-Einrichtung und Verfahren in einem Mikrofon |
CN106303828A (zh) * | 2016-08-23 | 2017-01-04 | 深圳市华威智能科技有限公司 | 一种基于fpga的数字全向mic级阵列级联*** |
CN109039335B (zh) * | 2018-06-13 | 2021-09-24 | 苏州顺芯半导体有限公司 | 一种音频模数转换芯片阵列帧时钟同步的实现装置及实现方法 |
-
2022
- 2022-01-18 TW TW111101985A patent/TWI804163B/zh active
- 2022-04-26 CN CN202210445462.9A patent/CN116506763A/zh active Pending
- 2022-07-28 US US17/815,920 patent/US12022266B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104813286A (zh) * | 2012-12-20 | 2015-07-29 | 英特尔公司 | 用于代码区的连续自动调整的方法、装置、*** |
TW201439848A (zh) * | 2013-01-06 | 2014-10-16 | Intel Corp | 用於觸控資料之分佈預處理與顯示區域控制的方法、設備與系統 |
CN106878125A (zh) * | 2013-10-25 | 2017-06-20 | 美国亚德诺半导体公司 | 双线通信***和应用 |
US20180308214A1 (en) * | 2017-04-21 | 2018-10-25 | Intel Corporation | Data scrambling mechanism |
Also Published As
Publication number | Publication date |
---|---|
CN116506763A (zh) | 2023-07-28 |
US12022266B2 (en) | 2024-06-25 |
TW202331699A (zh) | 2023-08-01 |
US20230232152A1 (en) | 2023-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102192765B (zh) | 一种多通道并行隔离a/d采集处理方法 | |
CN101482856B (zh) | 基于现场可编程门阵列的串并行协议转换装置 | |
TWI447591B (zh) | 減少串列化器解串列化器鏈路中之潛時之技術 | |
CN108804371B (zh) | 一种多通道高速数据接收的同步自校正方法 | |
CN106385256A (zh) | 具有存储同步识别功能的多通道并行采集*** | |
CN102062798B (zh) | 一种具有高速adc芯片的示波器 | |
TWI518653B (zh) | 時序控制器、源極驅動裝置、面板驅動裝置、顯示器裝置及驅動方法 | |
TWI804163B (zh) | 麥克風陣列 | |
CN110832471A (zh) | 集成电路之间传送的双向多流多速率i2s音频的对准 | |
JP2023553613A (ja) | ライン診断のためのシステム及び技法 | |
JPS648374B2 (zh) | ||
JP4336860B2 (ja) | シリアルインタフェース回路、及びシリアル受信器 | |
CN111722027B (zh) | 基于fpga的相位噪声数据流处理装置及方法 | |
US20130002315A1 (en) | Asynchronous clock adapter | |
CN116979986A (zh) | 一种多通道tr组件 | |
CN211698927U (zh) | 音频采集*** | |
CN105389155B (zh) | 一种利用spi接口实现tdm音频数据接收的方法及*** | |
CN111338599A (zh) | 音频采集***及其设计方法 | |
CN115174760A (zh) | 一种用于高速成像的串行数据解串与同步***及方法 | |
CN112019992B (zh) | 支持多声道输入功能的音频处理电路 | |
WO2002101349A3 (de) | Vorrichtung und ein verfahren zur umsetzung einer diagnoseschnittstelle auf standard-spi | |
CN102299787B (zh) | 在高速***级芯片电路中实现数据同步的方法和装置 | |
JP3326789B2 (ja) | シリアル/パラレル変換回路 | |
TW202141473A (zh) | 數位音訊陣列電路 | |
CN101201383A (zh) | 异步芯片同测装置及方法 |