TWI795678B

TWI795678B - 同步裝置和同步方法

Info

Publication number: TWI795678B
Application number: TW109134039A
Authority: TW
Inventors: 王育民
Original assignee: 優達科技股份有限公司
Priority date: 2020-09-30
Filing date: 2020-09-30
Publication date: 2023-03-11
Also published as: TW202215811A; US20220103278A1; US11456810B2

Abstract

提供一種同步裝置和同步方法，適用於同步第一節點與第二節點，其中第一節點支援第一時間協定規範，並且第二節點支援第二時間協定規範。同步方法包含：由計數器提供系統操作時間；基於第一時間協定規範與第一節點進行通訊以取得第一同步資訊；根據第一同步資訊計算時間延遲，並且根據時間延遲校正系統操作時間以產生經校正系統操作時間；以及基於第二時間協定規範與第二節點進行通訊，藉以根據經校正系統操作時間向第二節點提供第二同步資訊。

Description

同步裝置和同步方法

本發明是有關於一種同步裝置和同步方法。

由IEEE 1588定義的精確時間協定（precision time protocol，PTP）是一種常見的時間同步協定。網路中的不同節點可通過精確時間協定來達到時間上的同步。隨著新的應用場景或硬體設備不斷地進步，精確時間協定也發展出數種不同的規範（profile）。舉例來說，精確時間協定可包含預設規範（default profile）、g.8265.1規範、g.8275.1規範和g.8275.2規範等。

當使用者欲新增新硬體設備至既有的網路時，若該網路的時間同步是採用較舊的規範（例如：預設規範或g.8265.1規範），則現有的技術無法在不改變硬體或更新軟體的條件下將該網路所採用的規範升級為新的規範（例如：g.8275.1規範或g.8275.2規範）。因此，增加至該網路中的新硬體設備必須也採用較舊的規範。據此，新硬體設備的功能將會受到限制。

本發明提供一種同步裝置和同步方法，可同步不同節點的時間。

本發明的一種同步裝置，適用於同步第一節點與第二節點，其中第一節點支援第一時間協定規範，並且第二節點支援第二時間協定規範。同步裝置包含計數器、第一時間協定棧電路、伺服電路以及第二時間協定棧電路。計數器提供系統操作時間。第一時間協定棧電路耦接第一節點，其中第一時間協定棧電路基於第一時間協定規範與第一節點進行通訊以取得第一同步資訊。伺服電路耦接計數器以及第一時間協定棧電路，其中伺服電路根據第一同步資訊計算時間延遲，並且根據時間延遲校正系統操作時間以產生經校正系統操作時間。第二時間協定棧電路耦接伺服電路以及第二節點，其中第二時間協定棧電路基於第二時間協定規範與第二節點進行通訊，藉以根據經校正系統操作時間向第二節點提供第二同步資訊。

在本發明的一實施例中，上述的同步裝置，更包含鎖相迴路電路。鎖相迴路電路耦接伺服電路並且提供時脈訊號，其中第一時間協定棧電路基於第一時間協定規範與第一節點進行通訊以取得第三同步資訊。伺服電路根據第一同步資訊以及第三同步資訊計算頻率漂移，並且根據頻率漂移校正時脈訊號以產生經校正時脈訊號，其中第二時間協定棧電路根據經校正時脈訊號向第二節點提供第二同步資訊。

在本發明的一實施例中，上述的第一同步資訊包含第一時間點以及第二時間點，其中同步裝置更包含第一封包過濾電路以及第一時間戳記擷取電路。第一封包過濾電路耦接第一時間協定棧電路。第一時間戳記擷取電路耦接第一封包過濾電路以及伺服電路，其中第一時間協定棧電路通過第一封包過濾電路接收來自第一節點的第一封包，其中第一封包包含第一節點傳送第一封包的第一時間點，其中第一時間戳記擷取電路響應於第一封包過濾電路在第二時間點接收第一封包而擷取第二時間點。

在本發明的一實施例中，上述的第一同步資訊更包含第三時間點以及第四時間點，其中第一時間協定棧電路通過第一封包過濾電路傳送對應於第一封包的第二封包至第一節點，其中第一時間戳記擷取電路響應於第一封包過濾電路在第三時間點傳送第二封包而擷取第三時間點，其中第一時間協定棧電路通過第一封包過濾電路接收來自第一節點的第三封包，其中第三封包包含第一節點接收第二封包的第四時間點。

在本發明的一實施例中，上述的第二同步資訊包含第五時間點以及第六時間點，其中同步裝置更包含第二封包過濾電路以及第二時間戳記擷取電路。第二封包過濾電路耦接第二時間協定棧電路。第二時間戳記擷取電路耦接第二封包過濾電路、伺服電路以及計數器，其中第二時間協定棧電路通過第二封包過濾電路傳送第四封包至第二節點，其中第二時間戳記擷取電路響應於第二封包過濾電路在第五時間點傳送第四封包而擷取第五時間點，其中第四封包包含第五時間點，其中第六時間點為第二節點接收到第四封包的時間點。

在本發明的一實施例中，上述的第二同步資訊更包含第七時間點以及第八時間點，其中第二時間協定棧電路通過第二封包過濾電路接收來自第二節點的第五封包，其中第七時間點為第二節點傳送第五封包的時間點，其中第二時間戳記擷取電路響應於第二封包過濾電路在第八時間點接收第五封包而擷取第八時間點，其中第二時間協定棧電路通過第二封包過濾電路傳送對應於第五封包的第六封包至第二節點，其中第六封包包含第八時間點。

在本發明的一實施例中，上述的伺服電路計算第二時間點與第一時間點之間的第一差值，計算第四時間點與第三時間點之間的第二差值，並且計算第一差值與第二差值的平均以取得時間延遲。

在本發明的一實施例中，上述的伺服電路計算第一差值與時間延遲之間的第三差值以取得時鐘偏移，其中伺服電路根據時鐘偏移校正系統操作時間以產生經校正系統操作時間。

在本發明的一實施例中，上述的第一時間協定規範對應於精確時間協定的第一規範，並且第二時間協定規範對應於精確時間協定的第二規範，其中第一規範與第二規範相異。

本發明的一種同步方法，適用於同步第一節點與第二節點，其中第一節點支援第一時間協定規範，並且第二節點支援第二時間協定規範，其中同步方法包含：由計數器提供系統操作時間；基於第一時間協定規範與第一節點進行通訊以取得第一同步資訊；根據第一同步資訊計算時間延遲，並且根據時間延遲校正系統操作時間以產生經校正系統操作時間；以及基於第二時間協定規範與第二節點進行通訊，藉以根據經校正系統操作時間向第二節點提供第二同步資訊。

基於上述，本發明的同步裝置可使採用不同時間協定規範的多個節點達到時間同步。

為了使本發明之內容可以被更容易明瞭，以下特舉實施例作為本發明確實能夠據以實施的範例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟，係代表相同或類似部件。

圖1根據本發明的一實施例繪示採用不同時間協定規範的網路的示意圖。在本實施例中，網路510中可包含多個節點（例如：節點20），並且網路510中的所有節點是採用第一時間協定規範。網路520中可包含多個節點（例如：節點30），並且網路520中的所有節點是採用相異於第一時間協定規範的第二時間協定規範。一般來說，因節點20和節點30採用不同的時間協定規範，故節點20和節點30是無法達到時間同步的。為了同步節點20和節點30或同步網路510和網路520，使用者可在節點20和節點30之間設置本發明的同步裝置100。

圖2根據本發明的一實施例繪示一種同步裝置100的示意圖。同步裝置100可由多個電路組成，其中所述多個電路可包含伺服（servo）電路110、計數器120、鎖相迴路電路130、多工器140、從屬（slave）電路200以及主要（master）電路300。從屬電路200可包含時間協定棧（time protocol stack）電路210、封包過濾（packet filter）電路220、時間戳記擷取（timestamp fetch）電路230以及緩衝器240。主要電路300可包含時間協定棧電路310、封包過濾電路320、時間戳記擷取電路330以及緩衝器340。同步裝置100可通過從屬電路200以及主要電路300連接至其他的節點。舉例來說，從屬電路200可連接至節點20，並且主要電路300可連接至節點30。

節點20可支援第一時間協定規範，並且節點30可支援第二時間協定規範，其中第一時間協定規範可與第二時間協定規範相異。在一實施例中，第一時間協定規範以及第二時間協定規範可分別對應於精確時間協定的第一規範和第二規範。第一規範或第二規範例如是預設規範、g.8265.1規範、g.8275.1規範或g.8275.2規範，本發明不限於此。

在本實施例中，同步裝置100可通過從屬電路200與節點20進行通訊，從而將同步裝置100的時間同步為與節點20相同。同步裝置100可通過主要電路300與節點30進行通訊，從而將節點30的時間同步為與同步裝置100相同。基於使用情境的不同，從屬電路200可實現主要電路300的功能，並且主要電路300可實現從屬電路200的功能。在一實施例中，同步裝置100可通過主要電路300與節點30進行通訊，從而將同步裝置100的時間同步為與節點30相同。同步裝置100可通過從屬電路200與節點20進行通訊，從而將節點20的時間同步為與同步裝置100相同。

伺服電路110可具備運算能力。舉例來說，伺服電路110可由例如是中央處理單元（central processing unit，CPU），或是其他可程式化之一般用途或特殊用途的微控制單元（micro control unit，MCU）、微處理器（microprocessor）、數位信號處理器（digital signal processor，DSP）、可程式化控制器、特殊應用積體電路（application specific integrated circuit，ASIC）、圖形處理器（graphics processing unit，GPU）、影像訊號處理器（image signal processor，ISP）、影像處理單元（image processing unit，IPU）、算數邏輯單元（arithmetic logic unit，ALU）、複雜可程式邏輯裝置（complex programmable logic device，CPLD）、現場可程式化邏輯閘陣列（field programmable gate array，FPGA）或其他類似元件實施。

計數器120可用以提供同步裝置100的系統操作時間。系統操作時間例如是當日時間（time of day，ToD）。鎖相迴路（phase-locked loop，PLL）電路130可用以提供同步裝置100的時脈訊號。計數器120以及鎖相迴路電路130可耦接至伺服電路110。

時間協定棧電路210可通過多工器140耦接至伺服電路110。時間協定棧電路210可耦接至封包過濾電路220，並且通過封包過濾電路220以與外部節點進行通訊。具體來說，時間協定棧電路210可基於第一時間協定規範而通過封包過濾電路220連接至節點20，從而與支援第一時間協定規範的節點20進行通訊。

時間戳記擷取電路230可耦接至封包過濾電路220以及計數器120。時間戳記擷取電路230可用以在封包過濾電路220傳送或接收封包時，擷取該封包被傳送或被接收時的時間戳記。時間戳記擷取電路230可通過緩衝器240耦接至伺服電路110，並可通過緩衝器240將所取得的時間戳記傳送給伺服電路110。緩衝器240例如是先進先出（first in first out，FIFO）緩衝器。

時間協定棧電路310可通過多工器140耦接至伺服電路110。時間協定棧電路310可耦接至封包過濾電路320，並且通過封包過濾電路320以與外部節點進行通訊。具體來說，時間協定棧電路310可基於第二時間協定規範而通過封包過濾電路320連接至節點30，從而與支援第二時間協定規範的節點30進行通訊。

時間戳記擷取電路330可耦接至封包過濾電路320以及計數器120。時間戳記擷取電路330可用以在封包過濾電路320傳送或接收封包時，擷取該封包被傳送或被接收時的時間戳記。時間戳記擷取電路330可通過緩衝器340耦接至伺服電路110，並可通過緩衝器340將所取得的時間戳記傳送給伺服電路110。緩衝器340例如是先進先出緩衝器。

時間協定棧電路210可自節點20取得第一同步資訊，其中伺服電路110可根據第一同步資訊來校正計數器120中的系統操作時間以及鎖相迴路電路130中的時脈訊號，從而使同步裝置100與節點20同步。第一同步資訊可包含時間點T1、T2、T3和T4。

參照圖3，圖3根據本發明的一實施例繪示取得第一同步資訊的訊令圖。同步裝置100可自節點20取得第一同步資訊。具體來說，時間協定棧電路210可通過封包過濾電路220接收來自節點20的封包P1。時間點T1可為節點20傳送封包P1給同步裝置100的時間點。在一實施例中，封包P1可包含時間點T1的相關資訊。時間協定棧電路210可自封包P1取得時間點T1。在一實施例中，節點20可在傳送封包P1後，再傳送包含時間點T1的相關資訊的封包S1至同步裝置100。時間協定棧電路210可通過封包過濾電路220接收來自節點20的封包S1。時間協定棧電路210可自封包S1取得時間點T1。時間協定棧電路210可通過多工器140將時間點T1傳送至伺服電路110。

時間點T2可為封包過濾電路22接收到封包P1的時間點。當封包過濾電路220在時間點T2接收到封包P1時，時間戳記擷取電路230可響應於封包P1而擷取時間點T2。封包過濾電路220可通過緩衝器240傳送時間點T2至伺服電路110。

在接收封包P1後，時間協定棧電路210可通過封包過濾電路220傳送封包P2至節點20。時間點T3可為封包過濾電路220傳送封包P2至節點20的時間點。當封包過濾電路220傳送封包P2至節點20時，時間戳記擷取電路230可響應於封包P2而擷取時間點T3。封包過濾電路220可通過緩衝器240傳送時間點T3至伺服電路110。

時間點T4可為節點20接收到封包P2的時間點。在節點20接收到封包P2後，節點20可傳送封包P3至同步裝置100，其中封包P3可包含時間點T4的相關資訊。時間協定棧電路210可通過封包過濾電路220接收來自節點20的封包P3。時間協定棧電路210可自封包P3取得時間點T4。時間協定棧電路210可通過多工器140將時間點T4傳送至伺服電路110。

在取得對應於節點20的第一同步資訊（即：時間點T1、T2、T3和T4）後，伺服電路110可根據第一同步資訊計算時間延遲（time delay）以及時鐘偏移（clock offset），如方程式（1）和方程式（2）所示，其中DE為時間延遲，並且OS為時鐘偏移。伺服電路110可根據時鐘偏移校正計數器120提供的系統操作時間以產生經校正系統操作時間。

…(1)

…(2)

另一方面，伺服電路110還可根據第一同步資訊同步裝置100與節點20之間的頻率漂移（frequency drift）。具體來說，在同步裝置100取得第一同步資訊後，同步裝置100可在一段時間後再次執行與圖3相同的步驟來取得第三同步資訊，如圖4所示。圖4根據本發明的一實施例繪示取得第一同步資訊和第三同步資訊的訊令圖，其中SI1代表第一同步資訊，並且SI3代表第三同步資訊。

第三同步資訊可包含時間點T1’、T2’、T3’和T4’，其中時間點T1’、T2’、T3’和T4’分別對應於第一同步資訊的時間點T1、T2、T3和T4。在取得第三同步資訊後，伺服電路110可根據第一同步資訊以及第三同步資訊計算頻率漂移，如方程式（3）所示，其中DI為頻率漂移。伺服電路110可根據頻率漂移校正鎖相迴路電路130中的時脈訊號以產生經校正時脈訊號。

…(3)

在同步裝置100完成與節點20的同步後，計數器120可提供經校正系統操作時間，並且鎖相迴路電路130可提供經校正時脈訊號。

時間協定棧電路310可根據經校正系統操作時間以及經校正時脈訊號傳送第二同步資訊至節點30，從而使節點30與同步裝置100同步。換句話說，由同步裝置100傳送至節點30的第二同步資訊可關聯於經校正系統操作時間以及經校正時脈訊號。第二同步資訊可包含時間點T5、T6、T7和T8。

參照圖5，圖5根據本發明的一實施例繪示提供第二同步資訊的訊令圖。同步裝置100可傳送第二同步資訊至節點30。具體來說，時間協定棧電路310可通過封包過濾電路320傳送封包P4至節點30。時間點T5可為封包過濾電路320傳送封包P4給節點30的時間點。時間戳記擷取電路330可響應於封包過濾電路320在時間點T5傳送封包P4給節點30而擷取時間點T5，並且將時間點T5的相關資訊傳送給時間協定棧電路310。在一實施例中，封包P4可包含時間點T5的相關資訊。節點30可自封包P4取得時間點T5。在一實施例中，時間協定棧電路310可在傳送封包P5後，再通過封包過濾電路320傳送包含時間點T5的相關資訊的封包S4至節點30。節點30可自封包S4取得時間點T5。

時間點T6可為節點30接收到封包P4的時間點。在接收封包P4後，節點30可傳送封包P5至同步裝置100。時間點T7可為節點30傳送封包P5至同步裝置100的時間點。同步裝置100可通過封包過濾電路320接收封包P5。時間點T8可為封包過濾電路320接收封包P5的時間點。時間戳記擷取電路330可響應於封包P5而擷取時間點T8，並將時間點T8的相關資訊傳送給時間協定棧電路310。

在同步裝置100接收到封包P5後，時間協定棧電路310可通過封包過濾電路320傳送封包P6至節點30。封包P6可包含時間點T8的相關資訊。節點30可自封包P6取得時間點T8。

在取得第二同步資訊（即：時間點T5、T6、T7和T8）後，節點30可根據第二同步資訊校正自身的系統操作時間以及時脈訊號，從而達到與同步裝置100的同步。在節點30完成與同步裝置100的同步後，節點20、同步裝置100以及節點30可達到同步。

圖6根據本發明的一實施例繪示一種同步方法的流程圖，其中所述同步方法可由如圖2所示的同步裝置100實施。同步方法適用於同步第一節點與第二節點，其中所述第一節點支援第一時間協定規範，並且所述第二節點支援與第一時間協定規範相異的第二時間協定規範。在步驟S601中，由計數器提供系統操作時間。在步驟S602中，基於第一時間協定規範與第一節點進行通訊以取得第一同步資訊。在步驟S603中，根據第一同步資訊計算時間延遲，並且根據時間延遲校正系統操作時間以產生經校正系統操作時間。在步驟S604中，基於第二時間協定規範與第二節點進行通訊，藉以根據經校正系統操作時間向第二節點提供第二同步資訊。

綜上所述，本發明的同步裝置可包含從屬電路和主要電路等兩個部分。從屬電路可用於同步採用第一時間協定規範的節點以及同步裝置。主要電路可用於同步採用第二時間協定規範的節點以及同步裝置。如此，同步裝置可使採用不同時間協定規範的節點達到時間同步。

100:同步裝置 110:伺服電路 120:計數器 130:鎖相迴路電路 140:多工器 200:從屬電路 210、310:時間協定棧電路 220、320:封包過濾電路 230、330:時間戳記擷取電路 240、340:緩衝器 300:主要電路 20、30:節點 510、520:網路 P1、P2、P3、P4、P5、P6、S1、S4:封包 S601、S602、S603、S604:步驟 SI1:第一同步資訊 SI3:第三同步資訊 T1、T2、T3、T4、T5、T6、T7、T8:時間點

圖1根據本發明的一實施例繪示採用不同時間協定規範的網路的示意圖。圖2根據本發明的一實施例繪示一種同步裝置的示意圖。圖3根據本發明的一實施例繪示取得第一同步資訊的訊令圖。圖4根據本發明的一實施例繪示取得第一同步資訊和第三同步資訊的訊令圖。圖5根據本發明的一實施例繪示提供第二同步資訊的訊令圖。圖6根據本發明的一實施例繪示一種同步方法的流程圖。

S601、S602、S603、S604:步驟

Claims

一種同步裝置，適用於同步第一節點與第二節點，其中所述第一節點支援第一時間協定規範，並且所述第二節點支援第二時間協定規範，其中所述同步裝置包括：計數器，提供系統操作時間；第一時間協定棧電路，耦接所述第一節點，其中所述第一時間協定棧電路基於所述第一時間協定規範與所述第一節點進行通訊以取得第一同步資訊；伺服電路，耦接所述計數器以及所述第一時間協定棧電路，其中所述伺服電路根據所述第一同步資訊計算時間延遲，並且根據所述時間延遲校正所述系統操作時間以產生經校正系統操作時間；第二時間協定棧電路，耦接所述伺服電路以及所述第二節點，其中所述第二時間協定棧電路基於所述第二時間協定規範與所述第二節點進行通訊，藉以根據所述經校正系統操作時間向所述第二節點提供第二同步資訊，其中所述第一時間協定規範對應於精確時間協定的第一規範，並且所述第二時間協定規範對應於所述精確時間協定的第二規範，其中所述第一規範為g.8265.1規範、g.8275.1規範以及g.8275.2規範的其中之一，其中所述第二規範為g.8265.1規範、g.8275.1規範以及g.8275.2規範的其中之另一；以及鎖相迴路電路，耦接所述伺服電路並且提供時脈訊號，其中所述第一時間協定棧電路基於所述第一時間協定規範與所述第一節點進行通訊以取得第三同步資訊；所述伺服電路根據所述第一同步資訊以及所述第三同步資訊計算頻率漂移，並且根據所述頻率漂移校正所述時脈訊號以產生經校正時脈訊號，其中所述第二時間協定棧電路根據所述經校正時脈訊號向所述第二節點提供所述第二同步資訊。
如請求項1所述的同步裝置，其中所述第一同步資訊包括第一時間點以及第二時間點，其中所述同步裝置更包括：第一封包過濾電路，耦接所述第一時間協定棧電路；以及第一時間戳記擷取電路，耦接所述第一封包過濾電路以及所述伺服電路，其中所述第一時間協定棧電路通過所述第一封包過濾電路接收來自所述第一節點的第一封包，其中所述第一封包包括所述第一節點傳送所述第一封包的所述第一時間點，其中所述第一時間戳記擷取電路響應於所述第一封包過濾電路在所述第二時間點接收所述第一封包而擷取所述第二時間點。
如請求項2所述的同步裝置，其中所述第一同步資訊更包括第三時間點以及第四時間點，其中所述第一時間協定棧電路通過所述第一封包過濾電路傳送對應於所述第一封包的第二封包至所述第一節點，其中所述第一時間戳記擷取電路響應於所述第一封包過濾電路在所述第三時間點傳送所述第二封包而擷取所述第三時間點，其中所述第一時間協定棧電路通過所述第一封包過濾電路接收來自所述第一節點的第三封包，其中所述第三封包包括所述第一節點接收所述第二封包的所述第四時間點。
如請求項1所述的同步裝置，其中所述第二同步資訊包括第五時間點以及第六時間點，其中所述同步裝置更包括：第二封包過濾電路，耦接所述第二時間協定棧電路；以及第二時間戳記擷取電路，耦接所述第二封包過濾電路、所述伺服電路以及所述計數器，其中所述第二時間協定棧電路通過所述第二封包過濾電路傳送第四封包至所述第二節點，其中所述第二時間戳記擷取電路響應於所述第二封包過濾電路在所述第五時間點傳送所述第四封包而擷取所述第五時間點，其中所述第四封包包括所述第五時間點，其中所述第六時間點為所述第二節點接收到所述第四封包的時間點。
如請求項4所述的同步裝置，其中所述第二同步資訊更包括第七時間點以及第八時間點，其中所述第二時間協定棧電路通過所述第二封包過濾電路接收來自所述第二節點的第五封包，其中所述第七時間點為所述第二節點傳送所述第五封包的時間點，其中所述第二時間戳記擷取電路響應於所述第二封包過濾電路在所述第八時間點接收所述第五封包而擷取所述第八時間點，其中所述第二時間協定棧電路通過所述第二封包過濾電路傳送對應於所述第五封包的第六封包至所述第二節點，其中所述第六封包包括所述第八時間點。
如請求項3所述的同步裝置，其中所述伺服電路計算所述第二時間點與所述第一時間點之間的第一差值，計算所述第四時間點與所述第三時間點之間的第二差值，並且計算所述第一差值與所述第二差值的平均以取得所述時間延遲。
如請求項6所述的同步裝置，其中所述伺服電路計算所述第一差值與所述時間延遲之間的第三差值以取得時鐘偏移，其中所述伺服電路根據所述時鐘偏移校正所述系統操作時間以產生所述經校正系統操作時間。
一種同步方法，適用於同步第一節點與第二節點，其中所述第一節點支援第一時間協定規範，並且所述第二節點支援第二時間協定規範，其中所述同步方法包括：由計數器提供系統操作時間；由鎖相迴路電路提供時脈訊號；基於所述第一時間協定規範與所述第一節點進行通訊以取得第一同步資訊；根據所述第一同步資訊計算時間延遲，並且根據所述時間延遲校正所述系統操作時間以產生經校正系統操作時間；以及基於所述第二時間協定規範與所述第二節點進行通訊，藉以根據所述經校正系統操作時間向所述第二節點提供第二同步資訊，其中所述第一時間協定規範對應於精確時間協定的第一規範，並且所述第二時間協定規範對應於所述精確時間協定的第二規範，其中所述第一規範為g.8265.1規範、g.8275.1規範以及g.8275.2規範的其中之一，其中所述第二規範為g.8265.1規範、g.8275.1規範以及g.8275.2規範的其中之另一，其中根據所述經校正系統操作時間向所述第二節點提供所述第二同步資訊的步驟包括：基於所述第一時間協定規範與所述第一節點進行通訊以取得第三同步資訊；根據所述第一同步資訊以及所述第三同步資訊計算頻率漂移，並且根據所述頻率漂移校正所述時脈訊號以產生經校正時脈訊號；以及根據所述經校正時脈訊號向所述第二節點提供所述第二同步資訊。