TWI791283B - 接合方法 - Google Patents

接合方法 Download PDF

Info

Publication number
TWI791283B
TWI791283B TW110133633A TW110133633A TWI791283B TW I791283 B TWI791283 B TW I791283B TW 110133633 A TW110133633 A TW 110133633A TW 110133633 A TW110133633 A TW 110133633A TW I791283 B TWI791283 B TW I791283B
Authority
TW
Taiwan
Prior art keywords
alignment mark
alignment
bonding
wafer
semiconductor
Prior art date
Application number
TW110133633A
Other languages
English (en)
Other versions
TW202238678A (zh
Inventor
張開泰
李東穎
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202238678A publication Critical patent/TW202238678A/zh
Application granted granted Critical
Publication of TWI791283B publication Critical patent/TWI791283B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7595—Means for forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/80125—Bonding areas on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/80815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

一種方法包含確定第一晶圓之第一面上之第一對準標記與第一晶圓之第二面上之第二對準標記之間之第一偏移；將第一晶圓之第一對準標記對準第二晶圓之第一面上之第三對準標記，包含檢測第一晶圓之第二對準標記之位置；根據第一偏移與第一晶圓之第二對準標記之位置，確定第一晶圓之第一對準標記之位置；以及根據第一對準標記之所確定之位置，重新定位第一晶圓，以將第一對準標記對準第三對準標記；以及將第一晶圓之第一面接合至第二晶圓之第一面，以形成接合結構。

Description

接合方法
本揭露之實施方式是有關於一種接合方法。
由於各種電子組件(例如，電晶體、二極體、電阻器、電容器等)之整合密度不斷提高，半導體產業已歷經快速成長。在大多數情況下，整合密度的提高源自於最小特徵尺寸的反覆縮減，這允許將更多組件整合到給定區域。隨著對縮小電子元件的需求成長，浮現對更小、更具創造性之半導體晶粒之封裝技術的需求。舉例而言，可在單一個半導體晶圓上製造許多積體電路。晶圓之晶粒可以晶圓等級進行加工與封裝，而已開發了各種用於晶圓級封裝的技術。
在一實施方式中，一種方法包含確定第一晶圓之第一面上之第一對準標記與第一晶圓之第二面上之第二對準標記之間之第一偏移；將第一晶圓之第一對準標記對準第二晶圓之第一面上之第三對準標記，包含檢測第一晶圓之 第二對準標記之位置；根據第一偏移與第一晶圓之第二對準標記之位置，確定第一晶圓之第一對準標記之位置；以及根據第一對準標記之所確定之位置，重新定位第一晶圓，以將第一對準標記對準第三對準標記；以及將第一晶圓之第一面接合至第二晶圓之第一面，以形成接合結構。
在一實施方式中，一種方法包含將第一半導體元件定位於第二半導體元件之上，其中第一半導體元件之正面面對第二半導體元件之正面，其中第一半導體元件之正面包含第一對準特徵，第二半導體元件之正面包含第二對準特徵；使用第一顯微鏡檢測第二對準特徵之位置，其中第一顯微鏡面對第二半導體元件之正面；於使用第一顯微鏡檢測第二對準特徵之位置後，使用第一標記工具在第二半導體元件之背面上形成第三對準特徵，其中第三對準特徵之位置係基於第二對準特徵之位置；使用第二顯微鏡檢測第一對準特徵之位置，其中第二顯微鏡面對第一半導體元件之正面；於使用第二顯微鏡檢測第一對準特徵之位置後，使用第二標記工具在第一半導體元件之背面上形成第四對準特徵，其中第四對準特徵之位置係基於第一對準特徵之位置；重新定位第一半導體元件與第二半導體元件，以將第一對準特徵與第二對準特徵對準，其中重新定位時係基於第三對準特徵之位置與第四對準特徵之位置；以及將第一半導體元件接合到第二半導體元件。
在一實施方式中，一種接合方法，包含將第一元件晶圓放置在上支架上，其中第一元件晶圓包含第一正面對 準標記；第一背面對準標記；第一互連結構；第一表面介電層位於第一互連結構之上；以及數個第一接觸墊位於第一表面介電層中，其中這些第一接觸墊與第一互連結構接合；將第二元件晶圓放置在下支架上，其中第二元件晶圓包含第二正面對準標記；第二背面對準標記；第二互連結構；第二表面介電層位於第二互連結構之上；以及數個第二接觸墊位於第二表面介電層中，其中這些第二接觸墊與第二互連結構接合；使用下顯微鏡，檢測第一正面對準標記與第二背面對準標記之位置；使用上顯微鏡，檢測第二正面對準標記與第一背面對準標記之位置；根據第一背面對準標記與第二背面對準標記之位置，確定第一正面對準標記相對於第二正面對準標記之第一對準偏移；根據第一對準偏移，將第一正面對準標記與第二正面對準標記對準；以及將第一接觸墊接合至第二接觸墊。
50:半導體元件
52:半導體基材
52A:半導體基材
52B:半導體基材
54:元件
54A:元件
54B:元件
56:層間介電質
58:導電插塞
60:互連結構
62:導電墊
62A:導電墊
62B:導電墊
64:表面介電層
64A:表面介電層
64B:表面介電層
70:正面對準標記、對準標記
70A:正面對準標記、對準標記
70B:正面對準標記、對準標記
72:背面對準標記、對準標記
72A:背面對準標記、對準標記
72B:背面對準標記、對準標記
80A:第一偏移、偏移
80B:第二偏移、偏移
82A:載體基材
82B:載體基材
100:接合系統
110A:第一半導體元件、半導體元件
110B:第二半導體元件、半導體元件
120A:第一支架、支架
120B:第二支架、支架
130A:第一顯微鏡、顯微鏡
130B:第二顯微鏡、顯微鏡
140:控制器
150:接合結構
210A:第一半導體元件、半導體元件
210B:第二半導體元件、半導體元件
250:接合結構
270A:元件特徵
270B:元件特徵
280A:第一偏移、偏移
280B:第二偏移、偏移
300:接合系統
310A:第一半導體元件、半導體元件
310B:第二半導體元件、半導體元件
330A:第一標記工具、標記工具
330B:第二標記工具、標記工具
350:接合結構
372A:第一對準標記、對準標記
372B:第二對準標記、對準標記
380A:第一偏移、偏移
380B:第二偏移、偏移
410A:半導體元件、第一半導體元件
410B:半導體元件、第二半導體元件
450:接合結構
510:半導體元件
511:基材
550:接合結構
552:半導體基材
554:元件
555:半導體層
556:層間介電質
560:互連結構
564:表面介電層
570:導電特徵
600:製程流程
602:步驟
604:步驟
606:步驟
608:步驟
610:步驟
612:步驟
614:步驟
616:步驟
618:步驟
620:步驟
700:製程流程
702:步驟
704:步驟
706:步驟
708:步驟
710:步驟
712:步驟
Δx:差值
Δy:差值
Δz:差值
從以下結合所附圖式所做的詳細描述，可對本揭露之態樣有更佳的了解。應注意的是，根據業界的標準實務，各特徵並未依比例繪示。事實上，為了使討論更為清楚，各特徵的尺寸都可任意地增加或縮減。
〔圖1〕係繪示依照一些實施方式的一種積體電路晶粒的剖面圖。
〔圖2〕、〔圖3A〕、〔圖3B〕、〔圖4〕、〔圖5〕、 〔圖6〕、與〔圖7〕係繪示依照一些實施方式在製造一種接合結構之製程期間的中間步驟的剖面圖。
〔圖8〕與〔圖9〕係繪示依照一些實施方式在製造一種接合結構之製程期間的中間步驟的剖面圖。
〔圖10〕、〔圖11〕、與〔圖12〕係繪示依照一些實施方式在製造一種接合結構之製程期間的中間步驟的剖面圖。
〔圖13〕、〔圖14〕、〔圖15〕、〔圖16〕、〔圖17〕、〔圖18〕、與〔圖19〕係繪示依照一些實施方式在製造一種接合結構之製程期間的中間步驟的剖面圖。
〔圖20〕與〔圖21〕係繪示依照一些實施方式在製造一種接合結構之製程期間的中間步驟的剖面圖。
〔圖22〕、〔圖23〕、與〔圖24〕係繪示依照一些實施方式在製造一種接合結構之製程期間的中間步驟的剖面圖。
〔圖25〕係繪示依照一些實施方式的一種製造接合結構的製程流程圖。
〔圖26〕係繪示依照一些實施方式的一種製造接合結構的製程流程圖。
以下的揭露提供了許多不同實施方式或例子，以實施本揭露之不同特徵。以下所描述之組件與安排的特定例子係用以簡化本揭露。當然這些僅為例子，並非用以作為 限制。舉例而言，於描述中，第一特徵形成於第二特徵之上方或之上，可能包含第一特徵與第二特徵以直接接觸的方式形成的實施方式，亦可能包含額外特徵可能形成在第一特徵與第二特徵之間的實施方式，如此第一特徵與第二特徵可能不會直接接觸。此外，本揭露可能會在各例子中重複參考數字及/或文字。這樣的重複係基於簡化與清楚之目的，以其本身而言並非用以指定所討論之各實施方式及/或配置之間的關係。
另外，在此可能會使用空間相對用語，例如「在下(beneath)」、「下方(below)」、「較低(lower)」、「上方(above)」、「較高(upper)」、與類似用語，以方便說明如圖式所繪示之一構件或一特徵與另一(另一些)構件或特徵之間的關係。除了在圖中所繪示之方位外，這些空間相對用詞意欲含含元件在使用或操作中的不同方位。設備可能以不同方式定位(旋轉90度或在其他方位上)，因此可以同樣的方式來解釋在此所使用之空間相對描述符號。
依照各示範實施方式提供了一種接合結構與製造接合結構的方法。在一些實施方式中，接合結構可為透過使用直接接合等將第一接合組件接合到第二接合組件而形成之半導體封裝等。接合組件可為晶圓、晶片、晶粒、基材等。接合元件之正面與背面都可形成對準標記，且確定正面之對準標記與背面之對準標記之間的空間偏移。偏移允許藉由檢測背面之對準標記的位置來確定正面之對準標 記的位置。以這樣的方式，即使正面之對準標記非直接可見，也可確定正面之對準標記的位置。以這樣的方式，接合組件可根據其正面之對準標記對準，可改善對準。此外，預設偏移量的使用允許在接合後透過檢測背面之對準標記的相對位置，來量測正面之對準標記的任何錯位。這可提高識別在公差範圍內具對準之接合結構的效率。
討論一些實施方式的一些變化。在各視圖與例示實施方式中，相同之參考數字用以表示相同構件。可以理解的是，雖然以接合結構的形成為例來解釋本揭露之實施方式的概念，但本揭露之實施方式可容易地適用於可能在對準期間使用接合組件兩側上之對準標記之間的偏移的封裝結構與封裝方法。
圖1係繪示依照一些實施方式的一種半導體元件50的剖面圖。半導體元件50可為例如積體電路晶粒、互補式金屬氧化物半導體(CMOS)晶粒、邏輯晶粒[例如，中央處理單元(CPU)、圖形處理單元(GPU)、系統單晶片(SoC)、輸入-輸出(IO)、基帶(BB)、應用處理器(AP)、微控制器等]、記憶體晶片[例如，動態隨機存取記憶體(DRAM)晶片、靜態隨機存取記憶體(SRAM)晶片等]、電源管理晶粒[例如，電源管理積體電路(PMIC)晶粒]、射頻(RE)晶粒、感測晶粒、微機電系統(MEMS)晶粒、訊號處理晶粒[例如，數位訊號處理(DSP)晶粒]、前端晶粒[例如，類比前端(AFE)晶粒]等、或其組合。在一些例子中，半導體元件50可視為是封裝組件等。半導體元件50 可類似於以下針對圖20所描述之半導體元件410A與410B。
在一些實施方式中，半導體元件50可在晶圓中製作。舉例而言，晶圓可為半導體基材、元件晶圓、中介層晶圓、封裝基材等。雖然圖1中顯示一個半導體元件50，但是應當理解的是，晶圓可包含多個半導體元件50，這些半導體元件50可透過劃線區彼此分開。舉例而言，晶圓可包含不同之元件區，這些元件區在後續步驟中分割，以形成複數個半導體元件50。在這樣的方式中，圖1所示之半導體元件50可為晶圓等的一部分。
可根據適用之製造製程，例如那些用來形成積體電路的製程，來加工半導體元件50。舉例而言，半導體元件50包含半導體基材52，其可為晶圓。半導體基材52可為例如矽之摻雜或未摻雜的半導體材料、絕緣體上半導體(SOI)基材之主動層、藍寶石上半導體基材之主動層等。半導體基材52可包含其他半導體材料，例如鍺；化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；合金半導體，包含矽鍺(SiGe)、磷化鎵砷(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)、及/或磷化鎵銦砷(GaInAsP)；或其組合。亦可使用其他基材，例如多層或梯度基材。半導體基材52具有主動面(例如，圖1中朝上的表面)，有時稱為正面，以及非主動面(例如，圖1中朝下的表面)，有時稱為背面。
元件54(以圖1中之電晶體表示)可形成在半導體基材52的正面處。元件54可為例如包含主動及/或被動元件之積體電路元件等。元件54可包含一或多個主動元件，例如二極體、光電二極體、熔絲元件、互補式金屬氧化物半導體(CMOS)電晶體、鰭式場效電晶體(FinFET)、奈米結構(例如，奈米片、奈米線、閘極全環繞等)場效電晶體(NSFET)等、或其組合。元件54可包含一或多個被動元件，例如電容器、電阻器、電感器等、或其組合。在一些實施方式中，半導體元件50沒有主動元件。在其他實施方式中，半導體元件50沒有被動元件。
層間介電質(ILD)56位於半導體基材52之正面上方。層間介電質56圍繞且可覆蓋元件54。層間介電質56可包含由例如磷矽玻璃(PSG)、硼矽玻璃(BSG)、摻雜硼之磷矽玻璃(BPSG)、摻雜氟之矽玻璃(FSG)、未摻雜之矽玻璃(USG)等之材料所形成之一或多個介電層。在一些實施方式中，可使用旋塗、可流動之化學氣相沉積(FCVD)、化學氣相沉積(CVD)、電漿增強化學氣相沉積(PECVD)、低壓化學氣相沉積(LPCVD)等形成層間介電質56。導電插塞58至少局部地延伸穿過層間介電質56，以電性耦合與實體耦合元件54。舉例而言，當元件54是電晶體時，導電插塞58可耦合電晶體之閘極及/或源極/汲極區。導電插塞58可由鎢、鈷、鎳、銅、銀、金、鋁等，或其組合形成。
在一些實施方式中，在層間介電質56與導電插塞 58上方形成互連結構60。互連結構60互連元件54以形成積體電路，且可包含例如在層間介電質56上之一或多個介電層中的一或多個金屬化圖案。在一些實施方式中，這些介電層可為金屬間介電層(IMD)，且這些介電層中之一或多個可由低介電常數介電材料形成。舉例而言，介電層可由Black Diamond®(應用材料公司之註冊商標)、含碳低介電常數介電材料、倍半矽氧烷(Hydrogen SilsesQuioxane，HSQ)、甲基矽氧烷(MethylSilsesQuioxane，MSQ)等形成。依照本揭露之一些實施方式，部分或全部之介電層由非低介電常數介電材料，例如氧化矽、碳化矽(SiC)、碳氮化矽(SiCN)、氧碳氮化矽(SiOCN)等形成。
互連結構60之金屬化圖案透過導電插塞58電性耦合到元件54。互連結構60之金屬化圖案可包含彼此互連且嵌入一或多個介電層中的導電特徵。導電特徵可包含多層導電線、導電介層窗、及/或導電接觸。導電介層窗可形成於介電層中，以電性連接不同層中的導線。金屬化圖案之導電特徵可由一種或多種金屬、金屬合金、或其組合形成。舉例而言，導電特徵可包含銅、銅合金、鋁、鋁合金、鉭、氮化鉭(TaN)、鈦、氮化鈦(TiN)、鈷、鎢、鈷鎢合金(CoW)、釕等，或其組合。在一些實施方式中，一些導電特徵可包含襯墊。襯墊可包含介電材料，例如氧化矽、氮化矽、氮氧化矽等、或其組合。在一些實施方式中，金屬化圖案之最頂部的導電特徵具有與介電結構之頂面實 質共平面(例如，在製程變化內)的頂面。
在一些實施方式中，半導體元件50更包含導電墊62，例如金屬墊，外部連接至其上。在一些實施方式中，導電墊62可為互連結構60之導電特徵。在一些實施方式中，導電墊62可形成在互連結構60上方之表面介電層64中。表面介電層64可形成於半導體元件50之表面。在一些實施方式中，表面介電層64為含矽介電層，其可包含氧化矽、氮氧化矽、氮化矽等，但其他材料也是可能的。可選擇表面介電層64之材料，以促進表面介電層64處之接合來形成接合結構，例如圖6與圖7中所示之接合結構150，以下更詳細地描述。舉例而言，接合可為包含介電質對介電質接合及/或金屬對金屬接合(例如，直接接合、熔融接合、氧化物對氧化物接合、混合接合等)的接合製程。可使用適合之技術，例如使用鑲嵌製程、雙鑲嵌製程等形成導電墊62。在一些實施方式中，導電墊62具有與表面介電層64之頂面實質共平面的頂面。
在一些實施方式中，半導體元件50包含正面對準標記70及/或背面對準標記72(在此統稱為「對準標記70/72」)。對準標記70/72可在接合、微影處理、元件測試、檢查、測量等期間提供用於對準的特徵。舉例而言，對準標記70/72可允許在接合製程，例如以下針對圖2至圖7所描述之一或多種接合製程期間對準半導體元件50。正面對準標記70可形成在半導體元件50之正面處或附近，而背面對準標記72可形成在半導體元件50之背面處或附 近。在一些實施方式中，正面對準標記70為與互連結構60或導電墊62電性隔離的虛設結構。在一些實施方式中，正面對準標記70電性耦接互連結構60或導電墊62。在一些實施方式中，對準標記70/72可接地。對準標記70/72可包含例如光對準標記、掃描式電子顯微鏡(SEM)標記、雷射標記、或另一種類型之對準標記。
在一些實施方式中，對準標記70/72可形成在同一晶圓之一或多個半導體元件50中。圖1顯示出在半導體元件50中形成之正面對準標記70與背面對準標記72，但是在其他實施方式中，一或多個正面對準標記70及/或背面對準標記72形成在劃線區中。在一些實施方式中，於進行接合製程之前形成正面對準標記70，且以作為接合製程之一部分方式形成背面對準標記72，下面針對圖13至圖19做更詳細地描述。在圖1中，正面對準標記70顯示為形成於表面介電層64中，而背面對準標記72顯示為形成於半導體基材52中，但對準標記70/72可形成在半導體元件50之任何適合的層中，例如在互連結構60之一或多個介電層中、在層間介電質56中等。
可使用適合之技術，例如使用雷射鑽孔製程、使用微影與蝕刻製程等，形成對準標記70/72。舉例而言，可使用微影與蝕刻製程在對應於對準標記70/72之層中圖案化出開口，接著可在開口中沉積一或多種材料(例如，介電質、導電等)，以形成對準標記70/72。在其他實施方式中，對準標記70/72為未填充材料之開口或凹槽。在一些實施 方式中，使用一或多個用以形成半導體元件50之特徵的相同處理步驟來形成對準標記70/72。舉例而言，對準標記70/72可由導電材料形成，且使用與形成導電墊62或互連結構60之金屬化圖案相同的處理步驟。可使用除這些例子之外的其他處理步驟來形成對準標記70/72。在一些實施方式中，可使用與背面對準標記72不同之技術來形成正面對準標記70。形成對準標記70/72之其他技術是可能的，且視為在本揭露之範圍內。
圖2至圖7係繪示依照一些實施方式之一種接合系統100與形成接合結構150(參見圖6與圖7)之接合製程的示意圖。舉例而言，可利用接合製程，以藉由將第一半導體元件110A接合到第二半導體元件110B來形成接合結構150。第一半導體元件110A與第二半導體元件110B(在此統稱為「半導體元件110A與110B」)可例如為積體電路晶粒、晶圓、封裝組件等，且更詳細地描述於下。在一些實施方式中，半導體元件110A與110B中之一者或兩者類似於針對圖1所描述之半導體元件50。接合結構150可例如為封裝、系統單晶片(SoC)、系統整合電路(SoIC)、三維積體電路(3DIC)等。在一些實施方式中，隨後可分割接合結構150，以形成獨立之封裝或類似物。
圖2顯示出依照一些實施方式之接合系統100的示意圖。接合系統100可用於使用接合技術，例如矽上矽接合、直接接合、絕緣體上半導體(SOI)接合、熔融接合(例如，親水接合或疏水接合)、混合接合等，來接合晶圓、元 件、封裝組件等。舉例而言，可利用接合系統100進行接合製程，此接合製程接合第一半導體元件110A與第二半導體元件110B，以形成接合結構150。圖2至圖7中所示之接合系統100為用於說明一接合製程之接合系統的代表性例子，而本揭露中所描述之技術不應被視為限制於任何特定之接合系統或接合結構的類型。
在一些實施方式中，接合系統100包含第一支架120A、第二支架120B、第一顯微鏡130A、第二顯微鏡130B、以及控制器140。第一支架120A與第二支架120B(在此統稱為「支架120A與120B」)可為載盤、支撐件、載台等，其配置以在接合製程期間支承半導體元件110A與110B。舉例而言，支架120A可支承第一半導體元件110A，且第二支架120B可支承第二半導體元件110B。如圖2所示，在一些實施方式中，第二支架120B一般可位於第一支架120A之上，且在這種方式中，第一支架120A可視為下支架，而第二支架120B可視為上支架。
支架120A與120B可包含允許調整半導體元件110A與110B之位置的致動器。舉例而言，支架120A與120B可沿著x軸、y軸、及/或z軸調整位置，或者可調整方位、旋轉角度、傾斜角度等。舉例而言，第一支架120A之致動器可調整第一半導體元件110A的位置，第二支架120B之致動器可調整第二半導體元件110B的位置。第一半導體元件110A與第二半導體元件110B的位 置可相對於彼此調整或相對於一參考位置調整。舉例而言，半導體元件110A與110B可移動到對應於特定(x,y,z)坐標的位置。致動器可包含例如步進馬達、壓電馬達、線性馬達、另一種類型的馬達等。
在一些實施方式中，接合系統100之第一顯微鏡130A與第二顯微鏡130B(在此統稱為「顯微鏡130A與130B」)可配置以檢測或成像半導體元件110A與110B之對準標記(例如，對準標記70A與70B或72A與72B，如下所述)。如圖2所示，第一顯微鏡130A可位於半導體元件110A與110B之一側，而第二顯微鏡130B可位於半導體元件110A與110B之一相對側。舉例而言，第一顯微鏡130A可位於第一半導體元件110A下方，且第二顯微鏡130B可位於第二半導體元件110B上方。以這樣的方式，在一些實施方式中，第一顯微鏡130A可視為下顯微鏡，而第二顯微鏡130B可視為上顯微鏡。顯微鏡130A與130B可包含光學顯微鏡、紅外線顯微鏡、掃描式電子顯微鏡(SEM)等。在一些實施方式中，顯微鏡130A與130B可配置以產生數位影像。在一些實施方式中，顯微鏡130A與130B可包含致動器，致動器配置以調整顯微鏡130A與130B之位置。舉例而言，顯微鏡130A與130B可沿x軸、y軸、或z軸調整，或者可將顯微鏡130A與130B移動到對應於特定(x，y，z)坐標的位置。
在一些實施方式中，接合系統100包含控制器140，其通訊耦合於第一支架120A、第二支架120B、第 一顯微鏡130A、以及第二顯微鏡130B。控制器140可配置以對這些耦合的組件發送訊號，並可配置以從這些耦合的組件接收訊號。舉例而言，在一些實施方式中，控制器140可對支架120A與120B之一者發送訊號，指示此支架調整其位置。在一些實施方式中，控制器140配置以接收來自支架120A與120B之一者指示位置的訊號。在一些實施方式中，控制器140配置以儲存從支架120A與120B所接收之位置，且隨後發送指示支架120A與120B移動到儲存之位置的訊號。在一些實施方式中，控制器140可對顯微鏡130A與130B發送訊號，以控制它們的操作，例如聚焦、位置調整、影像捕捉等。在一些實施方式中，控制器140可從顯微鏡130A與130B之一者接收訊號，此訊號對應於例如所捕捉之影像、對準標記的檢測、位置等。
請參照圖2，半導體元件110A與110B中之一者或兩者可類似於針對圖1所描述之半導體元件50。舉例而言，第一半導體元件110A及/或第二半導體元件110B可為積體電路晶粒(單片或非單片)、晶圓、封裝組件等。在一些實施方式中，第一半導體元件110A可為與第二半導體元件110B不同類型的元件。舉例而言，在一些實施方式中，半導體元件110A與110B之一者可為數位電路晶粒，另一者可為類比電路晶粒。在其他實施方式中，第一半導體元件110A可包含邏輯晶粒，而第二半導體元件110B可包含記憶體晶粒。這些是例子，元件類型之其他組 合是可能的。半導體元件110A與110B中之一者或兩者可類似於半導體元件410A與410B(請參見圖20)、半導體元件510(請參見圖22)、或基材511(請參見圖22)。將接合結構150之功能與電路劃分成不同之半導體元件可改善元件操作、提高製造效率、或降低製造成本。
在一些實施方式中，半導體元件110A與110B可包含類似於針對圖1所示之半導體元件50所描述的那些特徵的特徵。舉例而言，在一些實施方式中，第一半導體元件110A可具有表面介電層64A、以及形成在其正面上的導電墊62A，而第二半導體元件110B可具有表面介電層64B、以及形成在其正面上的導電墊62B。表面介電層64A與64B和導電墊62A與62B可類似於針對半導體元件50所描述之表面介電層64和導電墊62。在一些實施方式中，第一半導體元件110A可具有半導體基材52A，第二半導體元件110B可具有半導體基材52B。半導體基材52A與52B可類似於針對半導體元件50所描述之半導體基材52。在一些實施方式中，第一半導體元件110A可具有一或多個正面對準標記70A，且可具有一或多個背面對準標記72A，第二半導體元件110B可具有一或多個正面對準標記70B，且可具有一或多個背面對準標記72B。在一些實施方式中，正面對準標記70A與70B和背面對準標記72A與72B可類似於半導體元件50之對準標記70/72。為清楚起見，圖1中所示之半導體元件50的一些特徵可能未繪示於其他圖中之半導體元件110A與 110B。
在一些實施方式中，半導體元件110A與110B可放置於接合系統100中，使得第一半導體元件110A之背面面向第一顯微鏡130A，且第二半導體元件110B之背面面向第二顯微鏡130B。在這樣的方式中，第一半導體元件110A之正面接合到第二半導體之元件110B之正面。在其他實施方式中，第一半導體元件110A之正面可面向第一顯微鏡130A及/或第二半導體元件110B之正面可面向第二顯微鏡130B。
圖3A至圖7係繪示依照一些實施方式在將第一半導體元件110A接合到第二半導體元件110B以形成接合結構150中的中間步驟。圖3A至圖7中所示之一些步驟對應於下面圖25所示之製程流程600的步驟。
在圖3A中，第一顯微鏡130A檢測第一半導體元件110A之背面對準標記72A的位置，而第二顯微鏡130B檢測第一半導體元件110A之正面對準標記70A的位置。這對應於圖25所示之製程流程600的步驟602與604。在一些實施方式中，可利用第二支架120B收回第二半導體元件110B，以讓第二顯微鏡130B在沒有受到第二半導體元件110B阻擋的情況下檢測正面對準標記70A，如圖3A所示。對準標記70A/72A之位置可對應於例如(x,y,z)坐標、支架120A與120B的位置、顯微鏡130A與130B的位置(例如，當對準標記70A/72A正在被檢測或成像)等。對準標記70A/72A之位置可為絕對 位置，或者可為相對於另一位置的位置。在一些情況下，對準標記70A/72A之位置可至少部分地根據第一支架120A之位置、第一顯微鏡130A之位置、及/或第二顯微鏡130B之位置來予以確定。在一些實施方式中，控制器140基於從第一支架120A、第一顯微鏡130A、及/或第二顯微鏡130B接收之訊號確定對準標記70A/72A之位置。在一些實施方式中，檢測在第一半導體元件110A之正面處或附近之元件特徵的位置，而不是正面對準標記70A的位置，於針對圖8與圖9更詳細地描述。
在一些實施方式中，確定在第一半導體元件110A之正面對準標記70A的位置與背面對準標記72A的位置之間的第一偏移80A。這對應於圖25所示之製程流程600的步驟606。第一偏移80A可對應於正面對準標記70A之檢測位置與背面對準標記72A之檢測位置之間的差異。舉例而言，第一偏移80A可表示正面對準標記70A相對於背面對準標記72A的位置，或表示背面對準標記72A相對於正面對準標記70A的位置。
圖3B係繪示依照一些實施方式的第一半導體元件110A之放大部分，且繪示正面對準標記70A與背面對準標記72A之間之第一偏移80A的示意圖。如圖3B所示，第一偏移80A代表正面對準標記70A與背面對準標記72A之間在位置上的差異。第一偏移80A可表示為向量、微分(x、y、z)坐標等。舉例而言，第一偏移80A可表示為(Δx,Δy,Δz)，其表示沿x軸的差值Δx，沿y 軸的差值Δy，沿z軸的差值Δz。在這樣的方式中，第一偏移80A可包含橫向偏移(Δx，Δy)及/或垂直偏移(Δz)。
由於第一偏移80A代表對準標記70A/72A之相對位置，因此對準標記70A/72A中之一者的位置可根據對準標記70A/72A中之另一者與第一偏移80A來確定。舉個例子，若檢測到背面對準標記72A之位置在坐標(x,y,z)處，並確定第一偏移80A為(Δx,Δy,Δz)，則可確定正面對準標記70A之位置在坐標(x+Δx，y+Δy，z+Δz)處。此為說明例子，在其他實施方式中，可以不同方式表示第一偏移80A，或者可以不同方式確定對準標記70A/72A的位置。因此，正面對準標記70A之位置可根據所檢測到之背面對準標記72A的位置與預設第一偏移80A確定。類似地，背面對準標記72A之位置可根據所檢測到之正面對準標記70A的位置與預設第一偏移80A來確定。在一些實施方式中，可利用控制器140來確定第一偏移80A或對準標記70A/72A之位置。
在圖4中，第一顯微鏡130A檢測第二半導體元件110B之正面對準標記70B的位置，而第二顯微鏡130B檢測第二半導體元件110B之背面對準標記72B的位置。這對應於圖25所示之製程流程600的步驟608與610。在一些實施方式中，可利用第一支架120A收回第一半導體元件110A，以使第一顯微鏡130A在沒有受到第一半導體元件110A阻擋的情況下檢測正面對準標記 70B，如圖4所示。在一些實施方式中，根據所檢測到之對準標記70B/72B的位置，來確定正面對準標記70B與背面對準標記72B之間的第二偏移80B。這對應於圖25所示之製程流程600的步驟612。第二偏移80B可類似於先前所描述之第一偏移80A，但是是針對第二半導體元件110B之對準標記70B/72B。在一些實施方式中，可在檢測第一半導體元件110A之對準標記70A/72A的位置之前，檢測第二半導體元件110B之對準標記70B/72B的位置。在一些實施方式中，檢測在第二半導體元件110B之正面處或附近之元件特徵的位置，而非正面對準標記70B的位置，於針對圖8與圖9更詳細地描述。
在圖5中，依照一些實施方式，將第一半導體元件110A與第二半導體元件110B對準以供後續接合。這對應於圖25所示之製程流程600的步驟614。在一些實施方式中，藉由對準正面對準標記70A與70B，來對準半導體元件110A與110B。舉例而言，可對準半導體元件110A與110B，使得第一半導體元件110A之正面對準標記70A與第二半導體元件110B之對應之正面對準標記70B對準。在一些實施方式中，對準半導體元件110A與110B，使得第一半導體元件110A之導電墊62A與第二半導體元件110B之對應之導電墊62B對準。在一些情況下，對準正面對準標記70A與70B可導致導電墊62A與62B的對準。正面對準標記70A與70B可使用第一偏移80A與第二偏移80B對準，下面更詳細地描述。
半導體元件110A與110B之對準包含控制支架120A與120B，以調整半導體元件110A與110B的位置。舉例而言，控制器140可對支架120A與120B發送訊號，這些訊號指示支架120A與120B將半導體元件110A與110B移動到特定位置。半導體元件110A與110B中之一者或兩者可在對準製程期間重新定位。在一些情況下，第一半導體元件110A可保持大致靜止(例如，在固定位置)，而將第二半導體元件110B移動成對準，在其他情況下，第二半導體元件110B可保持大致靜止，而將第一半導體元件110A移動成對準。在一些情況下，在對準過程期間，兩個半導體元件110A與110B都被移動(例如，連續地或間歇地)。
在一些實施方式中，透過基於背面對準標記72A與72B之位置確定正面對準標記70A與70B之位置的方式，來對準半導體元件110A與110B。舉例而言，在對準期間，背面對準標記72A與72B之位置可由顯微鏡130A與130B檢測(例如，一次、週期性、或連續地)，而正面對準標記70A與70B之位置可使用偏移80A與80B按照先前所描述之方法確定。在這樣的方式中，正面對準標記70A的位置可由所檢測到之背面對準標記72A的位置確定，而正面對準標記70B的位置可由所檢測到之背面對準標記72B的位置確定。接著，可重新定位半導體元件110A與110B，而基於背面對準標記72A與72B之檢測位置對準正面對準標記70A與70B。換言之，可藉 由重新定位半導體元件110A與110B，來對準正面對準標記70A與70B，因此背面對準標記72A與72B位於對應於被對準之正面對準標記70A與70B的位置。
藉由使用如在此所描述之背面對準標記72的檢測位置來對準正面對準標記70A與70B，可在接合結構150(請參見圖6與圖7)之製造期間改進半導體元件110A與110B的對準。舉例而言，可減少半導體元件110A與110B之間的疊加偏移。在一些情況下，在此所描述之技術可允許約±100nm內的對準公差。其他公差，包含更小的公差，是可能的。以這樣的方式，由於接合的改進，在此所描述之技術可允許增進的良率與元件性能。
轉而參照圖6，在一些實施方式中，進行接合製程，以將第二半導體元件110B接合至第一半導體元件110A。這對應於圖25所示之製程流程600的步驟616。接合製程可為例如晶片對晶片接合、晶圓對晶圓接合、晶片對晶圓接合、基材對基材接合、或其他類型之接合製程。在一些實施方式中，接合製程可包含金屬對金屬接合，例如金屬對金屬直接接合、銅對銅接合等。舉例而言，第一半導體元件110A之導電墊62A可接合到第二半導體元件110B之對應之導電墊62B。在一些實施方式中，接合製程可包含直接表面接合，例如熔融接合、電介質對電介質接合、氧化物對氧化物接合、基材對基材接合、非金屬對非金屬接合、聚合物對聚合物接合、柔性基材對柔性基材接合等。舉例而言，第一半導體元件110A之表面介電層 64A可接合到第二半導體元件110B之表面介電層64B。在一些實施方式中，接合製程是一種混合接合製程，包含至少兩種類型的接合，例如金屬對金屬接合與非金屬對非金屬接合等。舉例而言，表面介電層64A與64B可接合在一起，且導電墊62A與62B可接合在一起。
在一些實施方式中，在進行接合製程之前，對第一半導體元件110A及/或第二半導體元件110B進行表面處理。在一些實施方式中，表面處理包含對半導體元件110A與110B之接合表面(例如，表面介電層64A與64B及/或導電墊62A與62B)進行活化製程，活化製程可包含例如乾式處理、濕式處理、電漿處理、暴露於惰性氣體、暴露於氫氣、暴露於氮氣、暴露於氧氣等，或其組合。然而，可使用任何適合之活化製程。於活化製程後，可使用例如化學沖洗來清潔第一半導體元件110A及/或第二半導體元件110B。
一旦對準後，使用第一支架120A及/或第二支架120B帶第一半導體元件110A與第二半導體元件110B接觸。在一些實施方式中，當半導體元件110A與110B接觸時，顯微鏡130A與130B持續或重複地檢測背面對準標記72A與72B的位置，且可基於所檢測到之背面對準標記72A與72B的位置調整半導體元件110A與110B的位置。在這樣的方式中，可在接合製程期間監控與調整半導體元件110A與110B的對準，以減少疊加偏移，提高良率。舉例而言，透過監控半導體元件110A與110B 的對準，可檢測因支架120A與120B的移動而引起的偏移，且可重新定位半導體元件110A與110B，以校正移動。這可在接合製程期間改善半導體元件110A與110B的對準。
在一些實施方式中，半導體元件110A與110B接著可歷經熱處理及/或彼此壓靠(例如，藉由施加接觸壓力)到半導體元件110A與110B。舉例而言，半導體元件110A與110B可承受約200kPa或更小的壓力，以及約200℃與約400℃之間的溫度。半導體元件110A與110B接著可遭受等於或高於導電墊62A與62B之材料之共晶點的溫度(例如，介於約150℃與約650℃之間)，以熔融導電墊62A。在這樣的方式中，半導體元件110A與110B之介電質對介電質接合及/或金屬對金屬接合形成接合結構150。在一些實施方式中，烘烤、退火、壓合、或以其他方式處理接合結構150，以強化或完成接合。
在一些實施方式中，於進行接合製程後，可使用接合系統100來測量接合結構150之半導體元件110A與110B的對準。這對應於圖25所示之製程流程600的選擇性步驟618。舉例而言，可檢查接合結構150，以測量半導體元件110A與110B的任何錯位或疊加偏移。在一些實施方式中，可利用顯微鏡130A與130B測量背面對準標記72A與72B在接合結構150上的位置，且可根據背面對準標記72A與72B的相對位置確定錯位。舉例而言，正面對準標記70A與70B在接合結構150內的位置 可由背面對準標記72A與72B之測量位置確定，而半導體元件110A與110B的錯位可由正面對準標記70A與70B之錯位確定。其他技術是可能的。在一些實施方式中，透過在形成接合結構150後測量對準，可以更高的效率識別良好元件。舉例而言，於測量錯位後，隨後可處理或測試在對準公差內之多個接合結構150或一接合結構150的多個部分(例如，要被分割的區域)。這可減少為識別已知良好晶粒(KGD)、良好接合結構150等而進行之額外測試或檢查的數量。更有效地識別良好元件可減少製造時間與製造成本。
圖7係繪示依照一些實施方式之一種接合結構150的剖面圖。隨後，可使用適合之技術處理接合結構150。舉例而言，在一些實施方式中，可進行分割製程，以將形成在接合結構150中之多個元件分割成獨立的元件。分割製程可包含鋸切製程、雷射製程等。
圖8與圖9係繪示依照一些實施方式在將半導體元件210A與210B接合以形成接合結構250中的中間步驟。圖8係繪示依照一些實施方式的接合系統100中之第一半導體元件210A與第二半導體元件210B。接合系統100可類似於針對圖2所描述之接合系統100。半導體元件210A與210B類似於先前所描述之半導體元件110A與110B，除了半導體元件210A與210B沒有包含在接合製程期間用於對準的正面對準標記。在其他實施方式中，半導體元件210A與210B之一者可包含在接合製程期間 用於對準的正面對準標記(例如，類似於正面對準標記70A與70B)。在一些實施方式中，半導體元件210A與210B包含背面對準標記72A與72B，其可類似於先前所描述之背面對準標記72A與72B。
在一些實施方式中，半導體元件210A與210B亦包含元件特徵270A與270B。元件特徵270A與270B可為半導體元件210A與210B之功能或虛設特徵，且可位於或靠近半導體元件210A與210B的正面。舉例而言，元件特徵270A與270B可包含導電特徵(例如，線、介層窗等)、導電墊、被動元件、主動元件、隔離結構、其組合等，其可包含先前針對圖1所示之半導體元件50而描述之特徵或結構。
圖8繪示出依照一些實施方式之接合製程的一個中間步驟。圖8所示之步驟可類似於圖3A所示之步驟。舉例而言，圖8顯示第一顯微鏡130A檢測第一半導體元件210A之背面對準標記72A的位置。然而，如圖8所示，第二顯微鏡130B檢測第一半導體元件210A之元件特徵270A的位置，而不是第一半導體元件210A之正面對準標記的位置。因此，確定在元件特徵270A之位置與第一半導體元件210A之背面對準標記72A的位置之間的第一偏移280A。第一偏移280A可對應於元件特徵270A之檢測位置與背面對準標記72A之檢測位置之間的差異。在這樣的方法中，第一偏移280A可類似於針對圖3A與圖3B所描述之第一偏移80A，但為背面對準標記72A與元 件特徵270A之間的偏移。舉例而言，背面對準標記72A之位置與第一偏移280A可用來確定元件特徵270A的位置。
在一些實施方式中，可使用第二顯微鏡130B檢測第二半導體元件210B之背面對準標記72B的位置，且可使用第一顯微鏡130A檢測第二半導體元件210B之元件特徵270B的位置。這可類似於先前圖4所示之步驟。此外，可確定在元件特徵270B的位置與第二半導體元件210B之背面對準標記72B的位置之間的第二偏移280B。
依照一些實施方式，在確定背面對準標記72A與72B之位置、元件特徵270A與270B之位置、以及偏移280A與280B後，可使用接合製程接合半導體元件210A與210B，以形成接合結構250。接合結構250繪示於圖9中，且可類似於先前所描述之接合結構150。此接合製程可類似於針對圖6所描述之接合製程，除了半導體元件210A與210B係根據元件特徵270A與270B的位置而非根據正面對準標記70A與70B的位置來對準。舉例而言，可根據背面對準標記72A與72B的測量位置和偏移280A與280B來確定元件特徵270A與270B的位置，且可重新定位半導體元件210A與210B，以實現元件特徵270A與270B的適當對準。舉例而言，在一些情況下，可對準半導體元件210A與210B，如此元件特徵270A與270B在接合製程期間接合在一起。在其他情況下，元 件特徵270A與270B沒有接合在一起，如圖8與圖9之實施方式所示。在一些情況下，使用用於對準之元件特徵代替正面對準標記可增加可用於形成元件特徵之半導體元件的可用面積。以這樣的方式，可增加形成在半導體元件中之特徵的密度，且半導體元件的設計可具有更大的彈性。
圖10、圖11、與圖12係繪示依照一些實施方式在接合半導體元件110A與110B以形成接合結構150中的中間步驟。圖10至圖12中所示之接合製程類似於圖3A至圖7中所示之接合製程，除了半導體元件110A與110B在進行接合製程之前附接到載體基材82A與82B。舉例而言，第一半導體元件110A附接到載體基材82A，且第二半導體元件110B附接到載體基材82B。在其他實施方式中，半導體元件110A與110B僅有一者附接到載體基材。
在一些實施方式中，載體基材82A與82B由對可見光至少部分透明的材料形成。在一些實施方式中，載體基材82A與82B可為對其他波長的光(例如，紅外光或紫外光)至少部分透明的材料。載體基材82A與82B可包含例如玻璃材料、氧化矽、塑膠、另一透明材料等，或其組合。在一些實施方式中，載體基材82A與82B可為板狀結構，其可包含例如由適合之介電材料，例如玻璃材料、塑膠材料、或有機材料形成之支撐基材。板狀結構可例如為矩形板。在一些情況下，載體基材82A與82B的使用可對半導體元件110A與110B提供結構支撐，以改善半 導體元件110A與110B之平坦度，或減少半導體元件110A與110B的翹曲。
在一些實施方式中，每個半導體元件110A與110B可透通過黏著劑或類似物(圖中未示出)附接到其對應之載體基材82A與82B。在一些實施方式中，黏著劑可為有利於隨後移除載體基材82A與82B的離型層。離型層可由聚合物基之材料形成，其可與載體基材82A及82B一起移除。在一些實施方式中，離型層為一種環氧基熱離型材料，其在加熱時會失去其黏著性，例如光熱轉換(LTHC)離型塗層。在其他實施方式中，離型層可為一種紫外線(UV)膠，當暴露在紫外線時會失去其黏著性。離型層可以液體態樣施加並固化，可為層壓到每個載體基材82A與82B上之層壓膜等。
圖10係繪示依照一些實施方式之第一顯微鏡130A檢測第一半導體元件110A之背面對準標記72A的位置以及第二顯微鏡130B檢測第一半導體元件110A之正面對準標記70A的位置。由於載體基材82A是透明的，即使載體基材82A位於第一顯微鏡130A與背面對準標記72A之間，第一顯微鏡130A也能夠檢測背面對準標記72A的位置。可使用與先前針對圖3A與圖3B所描述之技術類似的技術，來確定正面對準標記70A與背面對準標記72A之間的第一偏移80A。
在一類似方法中，可利用第二顯微鏡130B通過載體基材82B檢測第二半導體元件110B之背面對準標記 72B的位置，且可利用第一顯微鏡130A檢測第二半導體元件110B之正面對準標記70B的位置。可使用與先前針對圖4所描述之那些技術類似的技術來確定第二偏移80B。
轉而參照圖11，依照一些實施方式，於確定正面對準標記70A與70B之位置、背面對準標記72A與72B之位置、以及偏移80A與80B之後，可使用接合製程接合半導體元件110A與110B，以形成接合結構250。接合製程可類似於針對圖6所描述之接合製程。舉例而言，可透過檢測背面對準標記72A與72B的位置，使用偏移80A與80B來確定正面對準標記70A與70B的位置，接著根據對準正面對準標記70A與70B的需求重新定位半導體元件110A與110B，藉以對準半導體元件110A與110B。一旦對準，半導體元件110A與110B就可以實體接觸，以接合半導體元件110A與110B，如先前所述。接合結構150顯示於圖11中，且可類似於先前所描述之接合結構150。
在圖12中，將載體基材82A與82B從接合結構150分離(例如，「剝離(de-bonded)」)。依照一些實施方式，剝離包含在離型層上投射光，例如雷射光或紫外光，因此離型層在光的熱量下分解，且可移除載體基材82A與82B。用於移除載體基材82A與82B的其他技術也是可能的。這對應於圖25所示之製程流程600的步驟620。
圖13至圖19係繪示依照一些實施方式在接合半 導體元件310A與310B以形成接合結構中的中間步驟。圖13係繪示依照一些實施方式之在接合系統300中的第一半導體元件310A與第二半導體元件310B。接合系統300可類似於針對圖2所描述之接合系統100，除了接合系統300包含第一標記工具330A與第二標記工具330B，下面更詳細地描述。半導體元件310A與310B可類似於先前所描述之半導體元件110A與110B，除了半導體元件310A與310B沒有包含在接合製程之前已經形成之在接合製程期間用於對準的背面對準標記。在其他實施方式中，半導體元件310A與310B之一者可包含背面對準標記(例如，類似於背面對準標記72A與72B)，其用於在接合製程期間進行對準。圖13至圖19所示之部分步驟對應於下面圖26所示之製程流程700的步驟。
如上所述，接合系統300可類似於針對圖2所描述之接合系統100，除了包含標記工具330A與330B。標記工具330A與330B可為配置以在半導體元件上製作對準標記的裝置。舉例而言，第一標記工具330A可配置以在第一半導體元件310A之背面(例如，在半導體基材52A上)製作對準標記(例如，圖15之第一對準標記372A)。類似地，第二標記工具330B可配置以在第二半導體元件310B之背面(例如，在半導體基材52B上)製作對準標記(例如，圖17之第二對準標記372B)。標記工具330A與330B可使用例如雷射、電子束、其他技術等，來製作對準標記。接合系統300之標記工具330A與330B 顯示為與顯微鏡130A與130B分開的裝置，但在其他實施方式中，標記工具330A與330B可併入顯微鏡130A與130B內。標記工具330A與330B可連接到控制器140，且可配置以對控制器140發送訊號或從控制器140接收訊號。
在圖14中，依照一些實施方式，第二顯微鏡130B檢測第一半導體元件310A之正面對準標記70A的位置。這對應於圖26中所示之製程流程700的步驟702。在圖15中，依照一些實施方式，第一標記工具330A在第一半導體元件310A之背面製作第一對準標記372A。這對應於圖26中所示之製程流程700的步驟704。舉例而言，第一對準標記372A可製作在半導體基材52A之背面或其附近。在一些實施方式中，可確定在正面對準標記70A與第一對準標記372A之間的第一偏移380A。在一些實施方式中，於形成第一對準標記372A之前確定第一偏移380A，而在其他實施方式中，於形成第一對準標記372A之後確定第一偏移380A。在一些實施方式中，可使用與先前針對第一偏移80A所描述之技術類似的技術來確定第一偏移380A。
在一些實施方式中，第一對準標記372A製作在基於正面對準標記70A之測量位置的位置處。在一些實施方式中，第一對準標記372A可製作在與正面對準標記70A大致正相對的位置處。舉例而言，第一偏移380A之橫向偏移可近似為零。在其他實施方式中，第一對準標記 372A之位置可具有從正面對準標記70A之非零橫向偏移。在一些實施方式中，第一偏移380A可預先確定，且第一對準標記372A製作在從正面對準標記70A之測量位置大約第一偏移380A的位置處。在一些實施方式中，於形成第一對準標記372A之後檢測(例如，使用第一顯微鏡130A)第一對準標記372A之位置，且根據第一對準標記372A之檢測位置確定第一偏移380A。在一些情況下，如在此所述基於正面對準標記70A的位置形成第一對準標記372A可允許更精確地確定第一偏移380A，因此可允許在接合過程中改進半導體元件310A與310B的對準。舉例而言，如所描述的那樣在接合系統300內形成對準標記372A可降低因在接合製程之前或期間機械移動第一半導體元件310A而增加之錯位的機會。
在圖16中，依照一些實施方式，第一顯微鏡130A檢測第二半導體元件310B之正面對準標記70B的位置。這對應於圖26中所示之製程流程700的步驟706。在其他實施方式中，可在檢測正面對準標記70A之位置之前(參見圖14)或在形成第一對準標記372A之前(參見圖15)，檢測正面對準標記70B的位置。在圖17中，依照一些實施方式，第二標記工具330B在第二半導體元件310B之背面製作第二對準標記372B。這對應於圖26中所示之製程流程700的步驟708。第二對準標記372B可類似於第一對準標記372A，且可使用類似之技術製作。舉例而言，第二對準標記372B可製作在半導體基材52B之背面或其 附近。在一些實施方式中，可確定在正面對準標記70B與第二對準標記372B之間的第二偏移380B。在一些實施方式中，於形成第二對準標記372B之前確定第二偏移380B，而在其他實施方式中，於形成第二對準標記372B之後確定第二偏移380B。可使用與針對第一偏移380A所描述之技術類似的技術來確定第二偏移380B。在一些實施方式中，第二對準標記372B可製作在基於正面對準標記70B之測量位置的位置處。在一些實施方式中，第二對準標記372B之位置可在形成之後被檢測到(例如，利用第二顯微鏡130B)，且第二偏移380B可從所檢測到之位置確定。在其他實施方式中，可在檢測正面對準標記70A之位置之前(參見圖14)，或在形成第一對準標記372A之前(參見圖15)，形成第二對準標記372B。
轉而參照圖18，依照一些實施方式，於確定正面對準標記70A與70B之位置，形成對準標記372A與372B，並確定任何偏移380A與380B之後，可使用接合製程接合半導體元件310A與310B，以形成接合結構350。這對應於圖26中所示之製程流程700的步驟710與712。接合製程可類似於針對圖6所描述之接合製程。舉例而言，可透過檢測對準標記372A與372B之位置，使用偏移380A與380B來確定正面對準標記70A與70B之位置，接著根據對準正面對準標記70A與70B的需要重新定位半導體元件310A與310B的方式，來對準半導體元件310A與310B。一旦對準，可將半導體元件310A 與310B實體接觸，以接合半導體元件310A與310B，如先前所述。接合結構350繪示於圖19中，且可類似於先前所描述之接合結構150。
圖20與圖21係繪示依照一些實施方式接合以形成接合結構450之第一半導體元件410A與第二半導體元件410B。依照一些實施方式，圖20係繪示接合前之半導體元件410A與410B，圖21係繪示接合半導體元件410A與410B之後的接合結構450。可使用接合系統，例如在此所描述之接合系統100或300，且使用先前在此所描述之接合技術，來接合半導體元件410A與410B。半導體元件410A與410B可類似於先前所描述之半導體元件50、110A與110B、210A與210B、或310A與310B。舉例而言，半導體元件410A與410B可包含正面對準標記70A與70B、背面對準標記72A與72B、元件54A與54B(例如，主動及/或被動元件)、互連結構60、導電墊62A與62B、及/或表面介電層64A與64B。在其他實施方式中，半導體元件410A與410B可包含這些之外的其他特徵、或這些之外的其他特徵的組合。
半導體元件410A與410B可為例如晶片、晶圓、晶粒、封裝等。半導體元件410A與410B中之一者或兩者可為邏輯元件，例如中央處理單元(CPU)、圖形處理單元(GPU)、系統單晶片(SoC)、微控制器等。半導體元件410A與410B中之一者或兩者可為記憶體元件，例如動態隨機存取記憶體(DRAM)晶粒、靜態隨機存取記憶體 (SRAM)晶粒、混合記憶體立方體(HMC)模組、高帶寬記憶體(HBM)模組等。半導體元件410A與410B可在相同技術節點的製程中形成，或者可在不同技術節點的製程中形成。舉例而言，第一半導體元件410A可為比第二半導體元件410B更先進的製程節點。
半導體元件410A與410B可為相似類型的元件或不同類型的元件。舉例而言，在一些實施方式中，半導體元件410A與410B均包含積體電路晶粒，例如互補式金屬氧化物半導體(CMOS)晶粒等。在一些實施方式中，半導體元件410A與410B中之一者可包含一種類型之電晶體(例如，n型或p型)的區域，而半導體元件410A與410B中之另一者可包含其他類型之電晶體的區域。舉例而言。第一半導體元件410A可包含耦合於導電墊62A之n型場效電晶體(例如，NFET)，且第二半導體元件410B可包含耦合於導電墊62B之p型場效電晶體(例如，PFET)。導電墊62A與62B可在接合製程期間接合，使得接合結構450中之n型場效電晶體耦合於p型場效電晶體。在一些實施方式中，第二半導體元件410B可包含記憶體陣列(例如，靜態隨機存取記憶體陣列等)，且第一半導體元件410A可包含邏輯元件(例如，外圍邏輯電路)。上述之半導體元件410A與410B及接合結構450意欲作為可使用在此所描述之技術接合，以形成接合結構之元件的說明例子，而元件、組件、或接合結構之其他類型或組合也是可能的。
圖22至圖24係繪示依照一些實施方式在接合結構550(參見圖24)之製造中的中間步驟。轉而參照圖22，依照一些實施方式，繪示出半導體元件510與基材511。隨後，作為接合結構550之形成的一部分，將半導體元件510與基材511接合(參見圖23)。半導體元件510可類似於之前所描述之半導體元件50、110A與110B、210A與210B、310A與310B、或410A與410B。舉例而言，半導體元件510可包含背面對準標記72、元件54(例如，主動及/或被動元件)、導電墊62、及/或表面介電層64。在一些實施方式中，半導體元件510包含選擇性之正面對準標記70。在其他實施方式中，半導體元件510可包含除這些之外的其他特徵、或除這些之外的其他特徵的組合。在一些實施方式中，可確定正面對準標記70與背面對準標記72之間的偏移。偏移可類似於先前所描述之偏移80。
依照一些實施方式，基材511可包含半導體基材552、半導體層555、及/或表面介電層564。半導體基材552可類似於半導體基材52。舉例而言，半導體基材552可為矽晶圓、絕緣體上半導體(SOI)基材等。
半導體層555可為一層或多層之摻雜或未摻雜之例如矽的半導體材料、絕緣體上半導體基材之主動層、藍寶石上半導體基材之主動層等。半導體層555可包含其他半導體材料，例如鍺；化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；合金半導體，包含矽鍺(SiGe)、磷化鎵砷(GaAsP)、砷化鋁銦 (AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)、及/或磷化鎵銦砷(GaInAsP)；或其組合。在一些實施方式中，半導體層555可為半導體基材552之一部分，或者可為與半導體基材552相同的材料。在一些實施方式中，半導體層555可不同於半導體基材552。舉例而言，半導體基材552可為矽，且半導體層555可為矽鍺，但除這些之外的其他材料也是可能的。在一些實施方式中，在半導體層555上形成表面介電層564，其可類似於先前所描述之表面介電層64。
在圖23中，依照一些實施方式，將基材511接合至半導體元件510，而形成接合結構550。舉例而言，可使用介電質對介電質接合、氧化物對氧化物接合、或其他類型的接合，將表面介電層564接合到表面介電層64。可使用與先前所描述那些類似的接合製程來進行接合。
在圖24中，依照一些實施方式，進一步處理接合結構550，以形成元件554。此處理可包含各種適合之半導體處理步驟，例如微影步驟或用於形成半導體元件50的那些步驟。在一些實施方式中，在各微影步驟期間，可利用正面對準標記70的位置對準光罩。在一些實施方式中，正面對準標記70的位置可由先前所確定之偏移與背面對準標記72的位置確定。可使用顯微鏡等檢測背面對準標記72的位置，類似於圖3A與圖3B中所描述之製程。在這樣的方式中，以這種方式，可改善光罩的對準，藉此可提高元件性能與良率。
在一些實施方式中，可使用例如研磨、化學機械研磨、蝕刻等、或其組合，來移除或部分移除半導體基材552。在一些實施方式中，元件554(以圖24中之電晶體表示)可形成在半導體層555之表面。元件554可類似於元件54，且可為例如包含主動及/或被動元件之積體電路元件等。接合結構550之元件554可類似或不同於接合結構550之元件54。舉例而言，在一些實施方式中，元件54可包含n型場效電晶體，且元件554可包含p型場效電晶體。其他元件或元件之組合是可能的。
在一些實施方式中，形成層間介電質556圍繞且可覆蓋元件554。層間介電質556可類似於先前所描述之層間介電質56。在一些實施方式中，互連結構560可形成於層間介電質556之上，以互連元件554。互連結構560可類似於先前所描述之互連結構60。舉例而言，互連結構560可包含一或多個金屬化圖案位於層間介電質556上之一或多個介電層中。在一些實施方式中，導電特徵570可形成於互連結構560上方或延伸穿過互連結構560。導電特徵570可包含導電墊、貫穿介層窗等。舉例而言，導電特徵570可包含延伸穿過互連結構560之貫穿介層窗，以實體且電性接觸互連結構60。舉例而言，在一些實施方式中，可蝕刻出暴露互連結構60之導電區域的溝渠，接著在溝渠中沉積導電材料，以形成貫穿介層窗。用於形成介層窗或其他導電特徵570的其他技術是可能的。以這樣的方式，可形成接合結構550。圖24所示之接合結構550 是一個例子，其他接合結構550可形成具有不同之特徵或者可使用不同的技術形成。
其他特徵與製程亦可包含於在此所描述之實施方式中。舉例而言，可包含測試結構，以幫助三維封裝或三維積體電路元件的驗證測試。測試結構可包含例如在重分布層中，或在允許測試三維封裝或三維積體電路、使用探針及/或探針卡等的基板上形成之測試墊。驗證測試可對中間結構以及最終結構進行。此外，在此所揭露之結構與方法可與結合已知良好晶粒之中間驗證的測試方法結合使用，以提高良率並降低成本。
在此所描述之實施方式可實現優勢。藉由使用正面與背面對準標記來對準半導體元件，可在接合製程期間改善半導體元件的對準。舉例而言，可藉由檢測背面對準標記的位置，來確定正面對準標記與背面對準標記之間的偏移，其供正面對準標記對準。這可改進正面對準標記的對準，而無需在對準期間檢測正面對準標記(例如，透過元件或基材)。以這樣的方式，在一些情況下，可利用不透明之基材或材料來製造接合結構。這可允許在半導體元件內使用更多種類的材料，且可允許半導體元件內之不透明特徵(例如，金屬特徵)的設計彈性。此外，透過測量背面對準標記的相對位置，可更準確地測量接合後之接合結構的任何未對準。這可允許更有效地識別良好元件或製程指標。在此所描述之接合技術可應用於多種接合製程(例如，晶圓對晶圓、晶片對晶片、晶圓對晶片等)與材料，以形成多種 接合結構等。此外，在一些情況下，可在不需要額外設備或專門設備的情況下，進行在此所描述之技術。
在一實施方式中，一種接合方法包含確定第一晶圓之第一面上之第一對準標記與第一晶圓之第二面上之第二對準標記之間之第一偏移；將第一晶圓之第一對準標記對準第二晶圓之第一面上之第三對準標記，包含檢測第一晶圓之第二對準標記之位置；根據第一偏移與第一晶圓之第二對準標記之位置，確定第一晶圓之第一對準標記之位置；以及根據第一對準標記之所確定之位置，重新定位第一晶圓，以將第一對準標記對準第三對準標記；以及將第一晶圓之第一面接合至第二晶圓之第一面，以形成接合結構。在一實施方式中，此方法包含確定第二晶圓之第一面上之第三對準標記與第二晶圓之第二面上之第四對準標記之間之第二偏移。在一實施方式中，重新定位第一晶圓，以將第一對準標記對準第三對準標記包含檢測第二晶圓之第四對準標記之位置；以及根據第二偏移與第二晶圓之第四對準標記之位置確定第二晶圓之第三對準標記之位置。在一實施方式中，此方法包含檢測第二對準標記在接合結構上之位置；檢測第四對準標記在接合結構上之位置；以及確定第一對準標記與第三對準標記之錯位，其中確定時係基於第一偏移、第二偏移、第二對準標記之位置、以及第四對準標記之位置。在一實施方式中，將第一晶圓之第一對準標記對準第二晶圓之第一面上之第三對準標記包含重新定位第二晶圓，以將第三對準標記對準第一對準標記。在 一實施方式中，將第一晶圓之第一面接合至第二晶圓之第一面包含混合接合製程。在一實施方式中，將第一晶圓之第一面接合至第二晶圓之第一面將第一晶圓電性連接第二晶圓。在一實施方式中，此方法包含從接合結構剝離載體基材。在一實施方式中，確定第一偏移包含使用第一顯微鏡檢測第一對準標記，以及使用第二顯微鏡檢測第二對準標記。
在一實施方式中，一種接合方法包含將第一半導體元件定位於第二半導體元件之上，其中第一半導體元件之正面面對第二半導體元件之正面，其中第一半導體元件之正面包含第一對準特徵，第二半導體元件之正面包含第二對準特徵；使用第一顯微鏡檢測第二對準特徵之位置，其中第一顯微鏡面對第二半導體元件之正面；於使用第一顯微鏡檢測第二對準特徵之位置後，使用第一標記工具在第二半導體元件之背面上形成第三對準特徵，其中第三對準特徵之位置係基於第二對準特徵之位置；使用第二顯微鏡檢測第一對準特徵之位置，其中第二顯微鏡面對第一半導體元件之正面；於使用第二顯微鏡檢測第一對準特徵之位置後，使用第二標記工具在第一半導體元件之背面上形成第四對準特徵，其中第四對準特徵之位置係基於第一對準特徵之位置；重新定位第一半導體元件與第二半導體元件，以將第一對準特徵與第二對準特徵對準，其中重新定位時係基於第三對準特徵之位置與第四對準特徵之位置；以及將第一半導體元件接合到第二半導體元件。在一實施方式 中，第一對準特徵為第一半導體元件之導電特徵。在一實施方式中，第一標記工具使用電子束形成第三對準特徵。在一實施方式中，第一顯微鏡包含第二標記工具。在一實施方式中，第一半導體元件包含數個第一半導體晶粒，第二半導體元件包含數個第二半導體晶粒。在一實施方式中，將第一半導體元件接合到第二半導體元件包含將第一半導體元件之數個第一導電墊接合至第二半導體元件之數個第二導電墊。在一實施方式中，此方法更包含確定第一對準特徵與第四對準特徵之間之橫向偏移，其中重新定位時進一步基於此橫向偏移。
在一實施方式中，一種接合方法，包含將第一元件晶圓放置在上支架上，其中第一元件晶圓包含第一正面對準標記；第一背面對準標記；第一互連結構；第一表面介電層位於第一互連結構之上；以及數個第一接觸墊位於第一表面介電層中，其中這些第一接觸墊與第一互連結構接合；將第二元件晶圓放置在下支架上，其中第二元件晶圓包含第二正面對準標記；第二背面對準標記；第二互連結構；第二表面介電層位於第二互連結構之上；以及數個第二接觸墊位於第二表面介電層中，其中這些第二接觸墊與第二互連結構接合；使用下顯微鏡，檢測第一正面對準標記與第二背面對準標記之位置；使用上顯微鏡，檢測第二正面對準標記與第一背面對準標記之位置；根據第一背面對準標記與第二背面對準標記之位置，確定第一正面對準標記相對於第二正面對準標記之第一對準偏移；根據第一 對準偏移，將第一正面對準標記與第二正面對準標記對準；以及將第一接觸墊接合至第二接觸墊。在一實施方式中，此方法包含，於將第一接觸墊接合至第二接觸墊後，確定第一正面對準標記相對於第二正面對準標記之第二對準偏移，其中第二對準偏移之確定係根據第一背面對準標記與第二背面對準標記之位置。在一實施方式中，將第一正面對準標記與第二正面對準標記對準包含確定第一背面對準標記相對於第二背面對準標記之第三對準偏移。在一實施方式中，此方法包含將第一表面介電層接合至第二表面介電層。
上述已概述數個實施方式的特徵，因此熟習此技藝者可更了解本揭露之態樣。熟習此技藝者應了解到，其可輕易地利用本揭露做為基礎，來設計或潤飾其他製程與結構，以實現與在此所介紹之實施方式相同之目的及/或達到相同的優點。熟習此技藝者也應了解到，這類對等架構並未脫離本揭露之精神和範圍，且熟習此技藝者可在不脫離本揭露之精神和範圍下，在此進行各種之更動、取代、與修改。
52A:半導體基材
52B:半導體基材
62A:導電墊
62B:導電墊
64A:表面介電層
70A:正面對準標記、對準標記
72A:背面對準標記、對準標記
72B:背面對準標記、對準標記
80A:第一偏移、偏移
100:接合系統
110A:第一半導體元件、半導體元件
110B:第二半導體元件、半導體元件
120A:第一支架、支架
120B:第二支架、支架
130A:第一顯微鏡、顯微鏡
130B:第二顯微鏡、顯微鏡
140:控制器

Claims (10)

  1. 一種接合方法，包含：確定一第一晶圓之一第一面上之一第一對準標記與該第一晶圓之一第二面上之一第二對準標記之間之一第一偏移；將該第一晶圓之該第一對準標記對準一第二晶圓之一第一面上之一第三對準標記，包含：檢測該第一晶圓之該第二對準標記之一位置；根據該第一偏移與該第一晶圓之該第二對準標記之該位置，確定該第一晶圓之該第一對準標記之一位置；以及根據該第一對準標記之所確定之該位置，重新定位該第一晶圓，以將該第一對準標記對準該第三對準標記；以及將該第一晶圓之該第一面接合至該第二晶圓之該第一面，以形成一接合結構。
  2. 如請求項1所述之方法，更包含確定該第二晶圓之該第一面上之該第三對準標記與該第二晶圓之一第二面上之一第四對準標記之間之一第二偏移。
  3. 如請求項2所述之方法，更包含：檢測該第二對準標記在該接合結構上之一位置；檢測該第四對準標記在該接合結構上之一位置；以及 確定該第一對準標記與該第三對準標記之一錯位，其中確定時係基於該第一偏移、該第二偏移、該第二對準標記之該位置、以及該第四對準標記之該位置。
  4. 如請求項1所述之方法，其中將該第一晶圓之該第一對準標記對準該第二晶圓之該第一面上之該第三對準標記更包含重新定位該第二晶圓，以將該第三對準標記對準該第一對準標記。
  5. 一種接合方法，包含：將一第一半導體元件定位於一第二半導體元件之上，其中該第一半導體元件之一正面面對該第二半導體元件之一正面，其中該第一半導體元件之該正面包含一第一對準特徵，該第二半導體元件之該正面包含一第二對準特徵；使用一第一顯微鏡檢測該第二對準特徵之一位置，其中該第一顯微鏡面對該第二半導體元件之該正面；於使用該第一顯微鏡檢測該第二對準特徵之該位置後，使用一第一標記工具在該第二半導體元件之一背面上形成一第三對準特徵，其中該第三對準特徵之一位置係基於該第二對準特徵之該位置；使用一第二顯微鏡檢測該第一對準特徵之一位置，其中該第二顯微鏡面對該第一半導體元件之該正面；於使用該第二顯微鏡檢測該第一對準特徵之該位置後，使用一第二標記工具在該第一半導體元件之一背面上形成 一第四對準特徵，其中該第四對準特徵之一位置係基於該第一對準特徵之該位置；重新定位該第一半導體元件與該第二半導體元件，以將該第一對準特徵與該第二對準特徵對準，其中重新定位時係基於該第三對準特徵之該位置與該第四對準特徵之該位置；以及將該第一半導體元件接合到該第二半導體元件。
  6. 如請求項5所述之方法，其中該第一對準特徵為該第一半導體元件之一導電特徵。
  7. 如請求項5所述之方法，其中該第一顯微鏡包含該第二標記工具。
  8. 一種接合方法，包含：將一第一元件晶圓放置在一上支架上，其中該第一元件晶圓包含：一第一正面對準標記；一第一背面對準標記；一第一互連結構；一第一表面介電層，位於該第一互連結構之上；以及複數個第一接觸墊，位於該第一表面介電層中，其中該些第一接觸墊與該第一互連結構接合；將一第二元件晶圓放置在一下支架上，其中該第二元件 晶圓包含：一第二正面對準標記；一第二背面對準標記；一第二互連結構；一第二表面介電層，位於該第二互連結構之上；以及複數個第二接觸墊，位於該第二表面介電層中，其中該些第二接觸墊與該第二互連結構接合；使用一下顯微鏡，檢測該第一正面對準標記與該第二背面對準標記之複數個位置；使用一上顯微鏡，檢測該第二正面對準標記與該第一背面對準標記之複數個位置；根據該第一背面對準標記與該第二背面對準標記之該些位置，確定該第一正面對準標記相對於該第二正面對準標記之一第一對準偏移；根據該第一對準偏移，將該第一正面對準標記與該第二正面對準標記對準；以及將該些第一接觸墊接合至該些第二接觸墊。
  9. 如請求項8所述之方法，更包含，於將該些第一接觸墊接合至該些第二接觸墊後，確定該第一正面對準標記相對於該第二正面對準標記之一第二對準偏移，其中該第二對準偏移之確定係根據該第一背面對準標記與該第二背面對準標記之該些位置。
  10. 如請求項8所述之方法，其中將該第一正面對準標記與該第二正面對準標記對準更包含確定該第一背面對準標記相對於該第二背面對準標記之一第三對準偏移。
TW110133633A 2021-03-18 2021-09-09 接合方法 TWI791283B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163162664P 2021-03-18 2021-03-18
US63/162,664 2021-03-18
US17/369,146 2021-07-07
US17/369,146 US11756921B2 (en) 2021-03-18 2021-07-07 System and method for bonding semiconductor devices

Publications (2)

Publication Number Publication Date
TW202238678A TW202238678A (zh) 2022-10-01
TWI791283B true TWI791283B (zh) 2023-02-01

Family

ID=83115191

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110133633A TWI791283B (zh) 2021-03-18 2021-09-09 接合方法

Country Status (5)

Country Link
US (2) US11756921B2 (zh)
KR (1) KR20220130616A (zh)
CN (1) CN115116918A (zh)
DE (1) DE102021118332B4 (zh)
TW (1) TWI791283B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230029594A (ko) * 2020-06-30 2023-03-03 에베 그룹 에. 탈너 게엠베하 기판 정렬을 위한 장치 및 방법
US11862599B2 (en) * 2021-03-26 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding to alignment marks with dummy alignment marks
CN113394121B (zh) * 2021-06-11 2023-03-24 武汉新芯集成电路制造有限公司 大尺寸芯片及其制作方法、大尺寸芯片晶圆
CN115939107B (zh) * 2023-02-20 2023-06-09 青岛物元技术有限公司 晶圆到晶圆封装位移检测结构及位移补偿方法
CN117253806B (zh) * 2023-11-20 2024-01-23 迈为技术(珠海)有限公司 一种镜头同心度校准芯片及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1675165A2 (en) * 2004-12-27 2006-06-28 ASML Netherlands B.V. Method and system for 3D alignment in wafer scale integration
US20170243853A1 (en) * 2013-08-09 2017-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment systems and wafer bonding systems and methods
CN109643674A (zh) * 2016-08-29 2019-04-16 Ev 集团 E·索尔纳有限责任公司 用于对准衬底的方法和设备
TW202002149A (zh) * 2018-06-22 2020-01-01 台灣積體電路製造股份有限公司 對準的方法、處理工具以及用於晶圓級對準的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4467318B2 (ja) 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
US7371663B2 (en) 2005-07-06 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional IC device and alignment methods of IC device substrates
JP5763116B2 (ja) 2013-03-25 2015-08-12 株式会社東芝 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1675165A2 (en) * 2004-12-27 2006-06-28 ASML Netherlands B.V. Method and system for 3D alignment in wafer scale integration
US20170243853A1 (en) * 2013-08-09 2017-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment systems and wafer bonding systems and methods
CN109643674A (zh) * 2016-08-29 2019-04-16 Ev 集团 E·索尔纳有限责任公司 用于对准衬底的方法和设备
TW202002149A (zh) * 2018-06-22 2020-01-01 台灣積體電路製造股份有限公司 對準的方法、處理工具以及用於晶圓級對準的方法

Also Published As

Publication number Publication date
CN115116918A (zh) 2022-09-27
DE102021118332B4 (de) 2023-02-09
US20230387071A1 (en) 2023-11-30
DE102021118332A1 (de) 2022-09-22
US20220302078A1 (en) 2022-09-22
KR20220130616A (ko) 2022-09-27
US11756921B2 (en) 2023-09-12
TW202238678A (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
TWI791283B (zh) 接合方法
Tezcan et al. Sloped through wafer vias for 3D wafer level packaging
US9799694B2 (en) Backside through vias in a bonded structure
Motoyoshi Through-silicon via (TSV)
TW202002229A (zh) 三維積體電路結構
US11854921B2 (en) Integrated circuit package and method
US8969200B2 (en) Apparatus and method for integration of through substrate vias
US20200105634A1 (en) Semiconductor Structure with Polyimide Packaging and Manufacturing Method
CN113380635B (zh) 形成半导体结构的方法和处理***
US11362038B2 (en) Photolithography alignment process for bonded wafers
Rudolph et al. Enabling D2W/D2D hybrid bonding on manufacturing equipment based on simulated process parameters
Sakuma et al. Characterization of stacked die using die-to-wafer integration for high yield and throughput
US11387207B2 (en) Method for fabricating semiconductor device including etching an edge portion of a bonding layer by using an etching mask
Lu et al. Wafer-level three-dimensional hyper-integration technology using dielectric adhesive wafer bonding
US20230223380A1 (en) Bonded wafer device structure and methods for making the same
US20240071965A1 (en) Adaptive Interconnect Structure for Semiconductor Package
Lu et al. 3D integration using adhesive, metal, and metal/adhesive as wafer bonding interfaces
Lu et al. Wafer-level assembly of heterogeneous technologies
Gutmann et al. Wafer-level via-first 3D integration with hybrid-bonding of Cu/BCB redistribution layers
Puschmann et al. 3D integration of standard integrated circuits
US20230352406A1 (en) Stacked semiconductor devices with topside and backside interconnect wiring
US20220310559A1 (en) Method of fabricating a semiconductor chip
Ohba Wafer-level three-dimensional integration using bumpless interconnects and ultrathinning
Eroglu et al. A chip-level post-CMOS via-last Cu TSV process for multi-layer homogeneous 3D integration
McMahon et al. Three dimensional (3D) integration