TWI777295B - 半導體裝置以及其製造方法 - Google Patents

半導體裝置以及其製造方法 Download PDF

Info

Publication number
TWI777295B
TWI777295B TW109139770A TW109139770A TWI777295B TW I777295 B TWI777295 B TW I777295B TW 109139770 A TW109139770 A TW 109139770A TW 109139770 A TW109139770 A TW 109139770A TW I777295 B TWI777295 B TW I777295B
Authority
TW
Taiwan
Prior art keywords
substrate
edge structure
conductive
pattern
conductive pattern
Prior art date
Application number
TW109139770A
Other languages
English (en)
Other versions
TW202115842A (zh
Inventor
班文貝
歐坤錫
Original Assignee
美商艾馬克科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商艾馬克科技公司 filed Critical 美商艾馬克科技公司
Publication of TW202115842A publication Critical patent/TW202115842A/zh
Application granted granted Critical
Publication of TWI777295B publication Critical patent/TWI777295B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一種具有強化的邊緣保護之薄型半導體裝置、以及一種製造其之方法。例如且在無限制下，此揭露內容的各種特點係提供一種包括一具有一邊緣保護的區域的基板之薄型半導體裝置、以及一種製造其之方法。

Description

半導體裝置以及其製造方法
本發明關於半導體裝置以及其製造方法。
目前的半導體裝置以及其之製造方法例如在產生薄型封裝上是不足的，其可能會在邊緣處遭受到碎裂。習知及傳統的方式的進一步限制及缺點對於具有此項技術的技能者而言，透過此種方式與如同在本申請案的其餘部分中參考圖式所闡述的本揭露內容的比較將會變成是明顯的。
此揭露內容的各種特點係提供一種具有強化的邊緣保護之薄型半導體裝置、以及一種製造其之方法。例如且在無限制下，此揭露內容的各種特點係提供一種包括一具有一邊緣保護的區域的基板之薄型半導體裝置、以及一種製造其之方法。
以下的討論係藉由提供本揭露內容的例子來呈現本揭露內容的各種特點。此種例子並非限制性的，並且因此本揭露內容的各種特點之範疇不應該是必然受限於所提供的例子之任何特定的特徵。在以下的討論中，該些措辭"例如"、"譬如"以及"範例的"並非限制性的，並且大致與"舉例且非限制性的"、"例如且非限制性的"、及類似者為同義的。
如同在此所利用的，"及/或"是表示在表列中藉由"及/或"所加入的項目中的任一個或多個。舉例而言，"x及/或y"是表示該三個元素的集合{(x)、(y)、(x, y)}中的任一元素。換言之，"x及/或y"是表示"x及y中的一或兩者"。作為另一例子的是，"x、y及/或z"是表示該七個元素的集合{(x)、(y)、(z)、(x, y)、(x, z)、(y, z)、(x, y, z)}中的任一元素。換言之，"x、y及/或z"是表示"x、y及z中的一或多個"。
再者，如同在此所利用的，該術語"在…上"是表示"在…上"以及"直接在…上"(例如，沒有介於中間的層)兩者。再者，該術語"在…之上"是表示"在…之上"以及"直接在…之上"兩者，並且該術語"上方"是表示"上方"以及"正上方"兩者。再者，該術語"在…之下"是表示"在…之下"以及"直接在…之下"兩者，並且該術語"下方"是表示"下方"以及"正下方"兩者。此外，該術語"在…之間"將會在文件中被利用來表示"在…之間"以及"在…之間唯一的項目"。
在此所用的術語只是為了描述特定例子之目的而已，因而並不欲限制本揭露內容。如同在此所用的，單數形係欲亦包含複數形，除非上下文另有清楚相反的指出。進一步將會理解到的是，當該些術語"包括"、"包含"、"具有"、與類似者用在此說明書時，其係指明所述特點、整數、步驟、操作、元件及/或構件的存在，但是並不排除一或多個其它特點、整數、步驟、操作、元件、構件及/或其之群組的存在或是添加。
將會瞭解到的是，儘管該些術語第一、第二、等等可被使用在此以描述各種的元件，但是這些元件不應該受限於這些術語。這些術語只是被用來區別一元件與另一元件而已。因此，例如在以下論述的一第一元件、一第一構件或是一第一區段可被稱為一第二元件、一第二構件或是一第二區段，而不脫離本揭露內容的教示。類似地，各種例如是"上方"、"下方"、"側邊"與類似者的空間的術語可以用一種相對的方式而被用在區別一元件與另一元件。然而，應該瞭解的是構件可以用不同的方式加以定向，例如一半導體裝置可被轉向側邊，因而其"頂"表面是水平朝向的，並且其"側"表面是垂直朝向的，而不脫離本揭露內容的教示。
在圖式中，各種的尺寸(例如，層厚度、寬度、等等)可能會為了舉例說明的清楚起見而被誇大。此外，相同的元件符號係被利用以透過各種例子的討論來指稱相似的元件。
根據此揭露內容的各種特點，半導體裝置可被形成為包括一基板，該基板則是由一金屬圖案(例如，銅、等等)所形成的，該金屬圖案係由一介電材料(例如，一模製材料、等等)所圍繞。該金屬圖案例如可以包括一邊緣圖案部分，其係保護該介電材料的邊緣，並且亦可以提供電磁干擾(EMI)保護給該基板。
此揭露內容的各種特點例如是提出一種半導體裝置，其係包含一基板，該基板係具有一第一基板側面、一與該第一基板側面相反的第二基板側面、以及複數個延伸在該第一基板側面與該第二基板側面之間的周邊基板側面。該基板亦可包含一第一導電層，其係包括一在該第一基板側面的中央圖案、以及一在該第一基板側面而且在該些周邊基板側面的第一邊緣圖案。該基板亦可包含一第二導電層，其係在該第二基板側面並且電連接至該第一導電層。該第一導電層以及該第二導電層例如可以直接被形成在彼此上。該半導體裝置可以進一步包含一半導體晶粒，其係包括一第一晶粒側面、一與該第一晶粒側面相反並且耦接至該第一基板側面的第二晶粒側面、以及複數個延伸在該第一晶粒側面與該第二晶粒側面之間的周邊晶粒側面。該半導體裝置亦可包含一導電的互連結構，其係將該半導體晶粒電連接至該中央圖案；以及一囊封體，其係在該第一基板側面上並且至少覆蓋該些周邊晶粒側面。此揭露內容的各種特點亦提出一種用於製造此種半導體裝置之方法。
此揭露內容的各種特點例如是提出一種半導體裝置，其係包含一基板，該基板係具有一第一基板側面、一與該第一基板側面相反的第二基板側面、以及複數個延伸在該第一基板側面與該第二基板側面之間的周邊基板側面。該基板亦可包含一中央圖案，其係在該第一基板側面被露出；複數個導電貫孔，其係連接至該中央圖案並且在該第二基板側面被露出；以及一邊緣圖案，其係在該些周邊基板側面被露出並且圍繞該基板。該半導體裝置亦可包含一半導體晶粒，其係耦接至該第一基板側面。此揭露內容的各種特點亦提出一種用於製造此種半導體裝置之方法。
此揭露內容的各種特點例如是提出一種半導體裝置，其係包含一基板，該基板係具有一第一基板側面、一與該第一基板側面相反的第二基板側面、以及複數個延伸在該第一基板側面與該第二基板側面之間的周邊基板側面。該基板亦可包含一第一導電層，其係在該第一基板側面並且包含一在該第一基板側面的中央圖案；以及一邊緣圖案的一第一部分，其係在該第一基板側面並且在該些周邊基板側面。該基板可以額外包含一第二導電層，該第二導電層係在該第二基板側面並且包含一導電貫孔，其係在該第二基板側面並且連接至該中央圖案；以及該邊緣圖案的一第二部分，其係在該第二基板側面而且在該些周邊基板側面，並且連接至該邊緣圖案的該第一部分。該半導體裝置可以進一步包含一半導體晶粒，其係耦接至該第一基板側面。此揭露內容的各種特點亦提出一種用於製造此種半導體裝置之方法。
此揭露內容的各種特點係提出一種半導體裝置，其係包含一基板，該基板係具有一形成在其之一第一表面的圖案區域；以及一穿通區域，其係連接至該圖案區域並且延伸至一與該第一表面相反的第二表面。該基板亦可包含一由一種金屬所做成的邊緣區域，該邊緣區域係沿著複數個設置在該基板的該第一表面與該第二表面之間的側表面的周邊而被形成。該半導體裝置亦可包含一半導體晶粒，其係被形成在該基板的該第一表面之上；一導電的連接構件，其係將該基板以及該半導體晶粒彼此電連接；以及一或多個囊封體，其係被形成在該基板的該第一表面上並且圍繞該半導體晶粒以及該導電的連接構件。此揭露內容的各種特點亦提出一種用於製造此種半導體裝置之方法。
該邊緣區域例如可以沿著該基板的側表面的周邊一體地(例如，以一連續的帶或是條)加以形成、或是可以利用複數個沿著該基板的側表面的周邊被配置的圖案而被形成。該邊緣區域例如可以利用和該基板的圖案區域相同的厚度來加以形成。該邊緣區域例如可以延伸在該基板的一厚度方向上。該邊緣區域例如可以包含一具有和該圖案區域相同的厚度的第一區域；以及一第二區域，其係延伸在一從該第一區域穿過該基板的厚度的方向上。該第一區域的寬度例如可以是不同於該第二區域的寬度。該邊緣區域例如可以進一步在該基板的第一及/或第二表面被露出。該邊緣區域例如可以在該基板的整個側表面被露出。該邊緣區域例如可以是耦接至該半導體裝置的一或多個接地端子。
該半導體裝置可以進一步包含一或多個從該邊緣區域延伸至該圖案區域的連接區域。該連接區域例如可以具有和該圖案區域相同的厚度。該連接區域例如可以從該邊緣區域的一部分(例如，一內部側面)朝向該圖案區域延伸。該半導體裝置例如可以是經由該連接區域來連接，以提供一接地或參考信號至該邊緣區域。
此揭露內容的各種特點係提出一種半導體裝置，其係包含一基板，該基板係包含一圖案區域，其係被形成在其之一第一表面；以及一穿通區域，其係連接至該圖案區域並且延伸至一與該第一表面相反的第二表面。該半導體裝置亦可包含一半導體晶粒，其係被形成在該基板的該第一表面之上；一導電的連接構件，其係將該基板以及該半導體晶粒彼此電連接；以及一囊封體，其係被形成在該基板的該第一表面上，以圍繞該半導體晶粒以及該導電的連接構件。該基板例如可以進一步包含一邊緣區域，其係沿著一設置在該第一表面與該第二表面之間的側表面的周邊而被形成，其中邊緣區域係連接至一接地或參考信號端子。此揭露內容的各種特點亦提出一種用於製造此種半導體裝置之方法。
此揭露內容的各種特點係提出一種製造一半導體裝置之方法，其中該方法係包含在一載體的一表面上形成一圖案區域以及一對應於一待被鋸開的線之鋸開區域；形成一從該圖案區域的至少一部分突出之導電的穿通區域；在該載體的該一表面上形成一模製區域；藉由移除該載體以形成一基板(或是其之面板)；將一半導體晶粒接合至該基板的一表面；形成一囊封體以圍繞該半導體晶粒；以及藉由沿著該鋸開線鋸開(或者是單粒化)以分開該基板以及囊封體。此揭露內容的各種特點亦提出一種產生自此種方法(例如是在該方法的各種階段及/或在該方法的完成時)之半導體裝置。
該鋸開區域例如可以是由和該圖案區域相同的金屬所形成的。該鋸開區域例如可以被形成具有和該圖案區域相同的高度(例如是在該載體之上)、或是可被形成具有和該穿通區域相同的高度。該鋸開區域例如可以包含一具有和該圖案區域相同的高度之第一區域、以及一從該第一區域突出的第二區域。該第一區域的寬度例如可以是不同於該第二區域的寬度。該鋸開例如可以沿著該鋸開區域的中心來加以執行。一從該鋸開區域延伸至該圖案區域的連接區域亦可被形成。
本揭露內容之各種範例的特點現在將會在所附的圖式的背景下加以呈現。
圖1是描繪根據本揭露內容的各種特點的一種範例的半導體裝置的橫截面圖。
該範例的半導體裝置100例如可以包括一基板110、一半導體晶粒120、一導電的連接構件130、一囊封體140、以及一導電球體150。
該範例的基板110例如可以包括一第一基板側面(例如，一頂端側面)、一與該第一基板側面相反的第二基板側面(例如，一底部側面)、以及複數個延伸在該第一基板側面與該第二基板側面之間的周邊基板側面(例如，橫向的側面)。
該範例的基板110例如可以包括一在該第一基板側面的中央圖案111(例如，一導電的圖案)。該中央圖案111在此亦可以被稱為一圖案區域111。例如，該中央圖案111(例如，其之一第一或頂端側面)可以在該第一基板側面被露出。該中央圖案111的第一(或頂端)側面例如可以是與該第一基板側面共平面的，但是亦可以在各種的範例實施方式中從該第一基板側面延伸及/或凹陷在該第一基板側面中。如同在此論述的，該中央圖案111的各種側面(例如，橫向的側面、一底部側面的全部或是至少一部分、等等)可以被該介電材料或介電層114所覆蓋，而該中央圖案111的第一側面(例如，頂端側面)係從該介電層114被露出。
該中央圖案111例如可以包括一導電層(例如，一金屬層、一銅層、等等)或是其之一部分。該半導體晶粒120例如可以在該中央圖案111之上被安裝至該基板110，並且電連接至該中央圖案111。
該範例的基板110例如可以包括一在該第二基板側面的導電貫孔112。該導電貫孔112在此亦可以被稱為一穿通部分112。例如，該導電貫孔112(例如，其之一第二或底部側面)可以在該第二基板側面被露出。該導電貫孔112的第二(或是底部)側面例如可以是與該第二基板側面共平面的，但是在各種的範例實施方式中亦可以從該第二基板側面延伸、及/或凹陷在該第二基板側面中。如同在此論述的，該導電貫孔112的各種側面(例如，橫向的側面、一頂端側面的全部或是至少一部分、等等)可以被該介電層114所覆蓋，而該導電貫孔112的第二側面(例如，底部側面)係從該介電層114被露出。
該導電貫孔112例如可以包括一導電層(例如，一金屬層、一銅層、等等)或是其之一部分。該導電貫孔112例如可以包括一延伸穿過該基板110的導電路徑。在一範例的實施方式中，該導電貫孔112可以連接至該中央圖案111，並且從該中央圖案111直接延伸至該第二基板側面。儘管該範例的導電貫孔112係被展示為以筆直的側面來筆直地延伸穿過該基板110，但是該導電貫孔112(或是其之一或多個部分)亦可以橫向地延伸(例如，在一大致平行於該第一及第二基板側面的方向上)。注意到的是，如同在圖1中所示，該基板110一般可以包括複數個導電貫孔112。
該中央圖案111例如可以包括導電貫孔112連接到的一第一部分111a(例如，在該第一部分111a之下)、以及導電貫孔112並未連接到的一第二部分111b。
該範例的基板110例如可以在該些週邊基板側面包括一邊緣圖案113(例如，一導電的邊緣圖案)。該邊緣圖案113之各種範例的配置係在此被呈現。在圖1中，該邊緣圖案113係在該第一基板側面的整個周邊周圍，在該第一基板側面而被露出。再者，該邊緣圖案113係在該基板110的整個周邊周圍，在該些週邊基板側面而被露出。注意到的是，在各種的範例實施方式中，該邊緣圖案113可以在該周邊周圍被分段(例如，成為複數個具有間隙在其之間的金屬圖案)，而不是連續的(例如，被配置為單一帶或是線路)。該邊緣圖案113例如可以包括一導電層(例如，一金屬層、銅層、等等)或是其之一部分。
在一範例的實施方式中，該中央圖案111可包括一第一導電層的一第一部分，並且該邊緣圖案113可包括該第一導電層的一第二部分。在該範例實施方式中，該導電貫孔112可包括一第二導電層，其係在一不同於該第一導電層的處理操作中被形成。然而，注意到的是，此種不同的處理操作可以是相同類型的處理操作，因而即使是在分開的處理操作中被形成，該第一及第二導電層亦可包括相同的材料。
注意到的是，該邊緣圖案113可以是和該中央圖案111間隔開及/或電性隔離的，但並非必要是如此的。如同在各種的範例實施方式中所呈現的，該邊緣圖案113可以電連接至該中央圖案111。該邊緣圖案113例如可以是接地的(或者是耦接至一參考電壓)。此種接地例如可以提供電磁干擾(EMI)屏蔽。此外，如同在此論述的，該邊緣圖案113可以在一鋸開或是其它單粒化製程中提供保護給該基板110，例如是防止或降低在單粒化期間所形成的裂縫的發生。
該範例的基板110例如可以包括一介電層114。該介電層114在此亦可以被稱為一模製結構或是一模製區域114。該介電層114可包括各種特徵的任一種，其之非限制性的例子係在此加以提供。該介電層114例如可以包括一或多層的各種模製材料(例如，樹脂、聚合物、聚合物複合材料(例如是具有填充物的環氧樹脂、具有填充物的環氧丙烯酸酯、或是具有填充物的聚合物)、等等)的任一種。同樣例如的是，該介電質114可包括一或多層的各種介電材料的任一種，例如無機介電材料(例如，Si3 N4 、SiO2 、SiON、等等)及/或有機介電材料(例如，聚醯亞胺(PI)、苯環丁烯(BCB)、聚苯並噁唑(PBO)、雙馬來醯亞胺三嗪(BT)、一苯酚樹脂、環氧樹脂、等等)。在圖1所示的範例的裝置100中，該介電層114只包括單一連續的層的模製樹脂或是模製化合物。
該介電層114例如可以覆蓋該中央圖案111以及導電貫孔112的橫向的側面(或是表面)。再者，該介電層114例如可以覆蓋該邊緣圖案113的橫向的側面的至少一部分。在一範例的實施方式中，該介電層114可以覆蓋該邊緣圖案113的面向該基板110的內部之橫向的側面，此係留下該邊緣圖案113的從該基板110面向外之橫向的側面被露出。該介電層114例如可以將該基板110的各種構件保持在一起，並且在各種的導體之間內部地提供電性隔離。
該範例的裝置100可包括一耦接至該基板110的第一側面(例如，頂端側面)的半導體晶粒120。該半導體晶粒120可包括各種類型的積體電路晶片(例如，一般用途的處理器、數位信號處理器、音訊及/或視訊處理器、記憶體裝置、電源管理單元、網路處理器、射頻電路、無線基頻系統、感測器、特殊應用積體電路、等等)的任一種。
該半導體晶粒120例如可以包括一第一晶粒側面(例如，一頂端側面)、一第二晶粒側面(例如，一底部側面)、以及複數個延伸在該第一側面與該第二側面之間的週邊(或是橫向的)晶粒側面。該半導體晶粒120可包括一被形成在該第二晶粒側面上的導電的構件121(或是複數個導電的構件121)，以用於輸入及/或輸出電性信號。該導電的構件121例如可以包括各種導電材料(例如，鋁、銅、銀、金、鈦、鎳、鉻、鎢、其之合金、等等)的任一種。該導電的構件121例如可以是透過一被形成在該晶粒120的第二晶粒側面上的介電層(例如，一鈍化層)而被露出。此種介電層例如可以保護該晶粒120的下面的半導體材料(例如，矽、等等)。該半導體晶粒120的此種第二晶粒側面例如可以包括該晶粒120的一主動側。
該導電的構件121可包括各種物理特徵的任一種。例如，該導電的構件121可包括一導電的墊(例如，一焊墊、等等)、一導電柱(或是柱體)或是導線、一導電的結構、等等。
該導電的構件121例如可以利用各種類型的連接的任一種來機械式及/或電性連接至該中央圖案111。例如，該連接可包括一直接的金屬到金屬的接合(例如，Cu至Cu接合、等等)、焊料接合、環氧樹脂接合、等等。在一範例的實施方式中，一導電的連接構件130可被利用以提供在該導電的構件121與中央圖案111之間的連接。該導電的連接構件130可包括各種特徵的任一種。例如，該導電的連接構件130可包括焊料(例如，一在該導電的構件121上的焊料蓋或尖端、該導電的構件121的一回焊的部分、一回焊的焊料膏、等等)。同樣例如的是，該導電的連接構件130可包括一導電的凸塊(例如，一晶粒凸塊、一晶圓凸塊、一焊料蓋、等等)及/或其之一可回焊的部分。該導電的連接構件130亦可包括銅柱的晶圓凸塊，其可包括一銅柱，該銅柱可以具有一被形成在該銅柱上的焊料蓋或是焊料尖端。該導電的連接構件130可包括各種材料(例如，焊料、錫、銅、銀、鉛、環氧樹脂、等等)的任一種或是多種。
儘管未明確地在圖1中展示，在一種其中該半導體晶粒120的正面或是主動側面對並且附接至該基板110之覆晶的配置中，一種不同於該囊封體140的底膠填充材料可被形成在該半導體晶粒120與該基板110之間(例如，圍繞該導電的連接構件130、等等)。此種底膠填充材料可包括一毛細管底膠填充、一預先施加的底膠填充、一非導電膏、等等。如同在圖1中所示，一模製的底膠填充材料例如可以在一形成在此論述的囊封體140的模製的製程期間加以形成。
在一種其中該半導體晶粒120的背面或是非主動側被附接至該基板110的半導體裝置的配置中，該導電的連接構件130可包括一延伸在該晶粒120的導電的構件121與該導電的圖案111之間的引線接合的導線(例如，金、銀、銅、鋁、其之合金、等等)。在此種配置中，該半導體晶粒120可以利用一黏著劑(例如，一晶粒附接膜、一膏、一液體、等等)來機械式地耦接至該基板110。
該範例的半導體裝置100例如可以在該基板110以及該半導體晶粒120上包括一囊封體140。該囊封體140例如可以覆蓋該第一(或頂端)基板側面的一部分或全部、該半導體晶粒120的週邊或橫向的晶粒側面、該半導體晶粒120的第一(或頂端)晶粒側面、該半導體晶粒120的第二(或底部)晶粒側面、該導電的構件121的側表面、該導電的連接構件130的側表面、等等。
該囊封體140可包括各種材料的任一種的特徵。例如，該囊封體140可包括樹脂、聚合物、聚合物複合材料(例如是具有填充物的環氧樹脂、具有填充物的環氧丙烯酸酯、或是具有填充物的聚合物)、等等中的一或多種。同樣例如的是，該囊封體140可以是一模製化合物、或是可包括在此論述的有機及/或無機介電材料的任一種的一或多種。該囊封體140例如可以保護該半導體裝置100的各種構件以與外部的狀況隔開。注意到的是，儘管該囊封體140係被展示為覆蓋該半導體晶粒120的一第一晶粒側面(例如，一頂端側面)，但是此種晶粒側面可以替代地從該囊封體140加以露出。例如，該囊封體140的一頂表面可以是與該半導體晶粒120的一頂表面共平面的，該半導體晶粒120的頂表面可以透過一在該囊封體140中的孔、等等而被露出。
該範例的半導體裝置100可包括一導電的互連結構150、或是複數個導電的互連結構150。一般而言，該導電的互連結構150可被利用以電性及/或機械式地將該範例的半導體裝置100附接至另一部件(例如，附接至另一電子裝置、一種多裝置的封裝的一封裝基板、一主機板、等等)。該導電的互連結構150例如是提供電性信號(例如，數位信號、類比信號、電源信號、等等)可以被傳遞往返該裝置100所透過的一路徑。
該導電的互連結構150(例如，一封裝互連結構、等等)可包括各種類型的導電的互連結構(例如，導電球體、焊料球、導電的凸塊、焊料凸塊、導線、引線、墊、接點柵格陣列(LGA)的接點、等等)的任一種的特徵。例如，在圖1所示的範例的裝置100係包括一球格陣列(BGA)配置，其中該導電的互連結構150係包括配置成一個多維的陣列的導電球體150。在另一範例的實施方式中，該導電的互連結構150係在一種接點柵格陣列(LGA)配置中包括裸接點。該導電的互連結構150可包括各種材料(例如，錫、銅、銀、鉛、其之合金、等等)的任一種。
在圖1所示的例子中，該導電的互連結構150係包括一導電球體150，其係被接合到該導電貫孔112的一在該基板110的第二側面被露出的部分。如同在此所解說的，該導電球體150可以在沒有介於中間的金屬下直接被接合至該導電貫孔112、可被接合到形成在該導電貫孔112上的凸塊底部金屬化、等等。於是，該穿通區域112可以電連接至該導電球體150。
圖2是描繪一種製造圖1的範例的半導體裝置100之範例的方法200的流程圖。圖3A至3K是描繪在圖2中所示的範例的方法200的各種特點的橫截面圖。現在將會至少一起參照到圖2以及圖3A至3K來討論。
該範例的方法200在區塊210可以包括形成一第一導電層。此種形成的一個例子係被提供在圖3A。一晶種層11係被形成在一載體10的一頂表面上。該載體10可包括各種特徵的任一種。例如，該載體10可被塑形為一矩形板或是面板、被塑形為條狀以容納一個一維的半導體裝置的陣列、被塑形為多維的陣列狀以容納一個多維的半導體裝置的陣列、被塑形為一圓形的晶圓、等等。該載體10可包括各種材料的任一種。例如，該載體10可包括金屬、玻璃、半導體材料、等等。該晶種層11可包括各種材料(例如，銅、銀、金、鋁、鎢、鈦、鎳、鉬、等等)的任一種。該晶種層11可以利用各種技術(例如，濺鍍或其它物理氣相沉積(PVD)技術、化學氣相沉積(CVD)、無電的電鍍、電解的電鍍、等等)的任一種來予以施加。
在施加該晶種層11之後，一第一導電層可以在該晶種層11上被圖案化。例如，一臨時的遮罩(未顯示)可被形成在該晶種層11的其上將不會形成該第一導電層的部分上，並且該第一導電層接著可被形成(例如，藉由電鍍)在該晶種層11的藉由該遮罩而被露出的區域上。該第一導電層可包括各種導電材料(例如，銅、銀、金、鎳、鋁、鈦、鎢、鉻、其之合金、等等)的任一種。該臨時的遮罩可以藉由利用一種光阻材料以及微影製程來加以形成。
注意到的是，該第一導電層可以藉由除了電鍍之外的製程來加以形成。例如，該第一導電層可以藉由無電的電鍍、化學氣相沉積(CVD)、濺鍍或物理氣相沉積(PVD)、電漿氣相沉積、印刷、等等來加以形成。在此種例子中，該晶種層11可以被形成、或是可以不被形成。
該第一導電層例如可以形成該中央圖案111(例如，如同在此論述的第一部分111a以及第二部分111b)以及該邊緣圖案113。例如，該第一導電層可被形成在一鋸開區域113'中，在鋸開之後，該鋸開區域113'將會產生該邊緣圖案113。如此形成的鋸開區域113'例如可以是具有一或多個平行及/或垂直的帶的形狀，其之例子係在此加以提出。
注意到的是，該中央圖案111以及邊緣圖案113(例如，其在此時點係被形成在鋸開區域113'中)可以同時被形成，例如是在同一個電鍍操作或是其它的形成方式中。然而，此並不需要是如此的。例如，該中央圖案111以及邊緣圖案113可以在個別的遮罩/電鍍操作中被形成、可以利用不同類型的形成製程、不同的材料、等等來加以形成。
該範例的方法200在區塊220可以包括形成一第二導電層。此種形成的一個例子係被提供在圖3B。一第二導電層可被圖案化在區塊210所形成的第一導電層(或是其之部分)上。例如，該第二導電層可被形成在該導電的圖案111的第一部分111a上(或是在其之部分上)，但是可以不被形成在該導電的圖案111的第二部分111b上。儘管未顯示在圖2以及圖3A-3K的例子中，但是如同在此別處所呈現的，該第二導電層亦可被形成在該鋸開線113'的第一導電層(或是其之部分)上。
例如，一臨時的遮罩(未顯示)可被形成在區塊210所形成的第一導電層的部分上。例如，一臨時的遮罩可被形成在該鋸開線113'之處的第一導電層上、在該導電的圖案111的第二部分111b上、以及在該導電的圖案111的第一部分111a的將不會形成該第二導電層的部分上，並且該第二導電層接著可被形成(例如，藉由電鍍)在該第一導電層的藉由該遮罩而被露出的區域上。該第二導電層可包括各種導電材料(例如，銅、銀、金、鎳、鋁、鈦、鎢、鉻、其之合金、等等)的任一種。該第二導電層例如可以包括和該第一導電層相同的材料、或是由和該第一導電層相同的材料所構成的。
再者，該第二導電層例如可以利用一和用於該第一導電層的形成相同的類型的製程來加以形成，但是此並不需要是如此的。例如，該第二導電層可以藉由電鍍、無電的電鍍、化學氣相沉積(CVD)、濺鍍或物理氣相沉積(PVD)、電漿氣相沉積、印刷、等等來加以形成。
該第二導電層例如可以形成該導電貫孔112(或是複數個導電貫孔112)。例如，該導電貫孔112可以直接(例如，在無介於中間的層下)被形成在該中央圖案111的第一部分111a上，但是其它金屬層亦可以插置在該導電貫孔112與該中央圖案的第一部分111a之間。在圖1、2及3A至3K所示的例子中，該中央圖案111的第一部分111a的寬度(例如，橫向或水平的寬度)係大於該導電貫孔112的寬度。然而，此並不需要是如此的。例如，該第一部分111a以及導電貫孔112的寬度可以是相同的、或者該第一部分111a的寬度可以是小於該導電貫孔112的寬度。
此外，在圖1、2及3A至3K所示的例子中，該第二導電層(並且因此該導電貫孔112)的厚度(例如，垂直的厚度)可以是大於該第一導電層(並且因此該中央圖案111的第一部分111a)的厚度。然而，此並不需要是如此的。例如，該第二導電層的厚度可以是小於、或是等於該第一導電層的厚度。
注意到的是，儘管在此提出的例子係大致展示兩個導電層的形成(例如，在區塊210及220)，但是此揭露內容的範疇並不限於此。例如，任意數量的此種導電層都可被形成(例如，一層、三層、等等)。
該範例的方法200在區塊230可以包括形成一介電層。此種形成的一個例子係被提供在圖3C。該介電層114在此亦可以被稱為一模製層。
該介電質114可包括各種特徵的任一種，其之非限制性的例子係在此加以提供。例如，該介電質114可包括一或多層的各種模製材料(例如，樹脂、聚合物、聚合物複合材料(例如是具有填充物的環氧樹脂、具有填充物的環氧丙烯酸酯、或是具有填充物的聚合物)、等等)的任一種。同樣例如的是，該介電質114可包括一或多層的各種介電材料的任一種，例如無機介電材料(例如，Si3 N4 、SiO2 、SiON、等等)及/或有機介電材料(例如，聚醯亞胺(PI)、苯環丁烯(BCB)、聚苯並噁唑(PBO)、雙馬來醯亞胺三嗪(BT)、一苯酚樹脂、環氧樹脂、等等)。在圖1、2及3A至3K所示的範例實施方式中，該介電層只包括單一連續的模製樹脂層。
該介電層114例如可以覆蓋該中央圖案111以及該導電貫孔112的橫向的側面(或是表面)。再者，該介電層114例如可以覆蓋該邊緣圖案113的橫向的側面的至少一部分。在一範例的實施方式中，該介電層114可以覆蓋該邊緣圖案113的面向該基板110的內部之橫向的側面，其係留下該邊緣圖案113的從該基板110面向外之橫向的側面被露出。該介電層114亦可以覆蓋該晶種層11、中央圖案111、被形成在該鋸開區域113'中的導體、導電貫孔112、載體10、等等的上表面(例如，在圖3C中所示的方位上)。在圖3C所示的例子中，該介電層114係被形成為具有一平行於該載體10的一上表面之平坦均勻的上表面，並且其係具有一在該載體10之上的高度是大於該導電貫孔112在該載體之上的高度(例如，其係因此完全地覆蓋該導電貫孔112)。該介電層114例如可以將該基板110的各種構件保持在一起，並且在各種的導體之間提供內部的電性隔離。
儘管未顯示在圖3C中，但是在一範例的實施方式中，該介電層114可以用一種讓該導電貫孔112的端面被露出的方式(例如，利用密封的模製、利用膜輔助的模製、等等)來加以形成。區塊230可包括用各種方式的任一種來形成該介電層114，其之非限制性的例子係在此加以提供。例如，區塊230可包括藉由壓縮模製、轉移模製、液體囊封體模製、真空疊層、膏印刷、膜輔助的模製、印刷、旋轉塗覆、噴霧塗覆、燒結、熱氧化、電漿氣相沉積(PVD)、化學氣相沉積(CVD)、等等來形成該介電層114。注意到的是，儘管區塊230係被呈現為在單一形成的製程中形成單一連續的介電層114，但是在其它範例實施方式中，複數個介電層可被形成(例如，在該導電層的形成之後、混入該導電層的形成、等等)。
該範例的方法200在區塊240可以包括移除該介電層114的一部分、或是薄化該介電層114。此種薄化的一個例子係被提供在圖3D(例如，相較於圖3C)。區塊240例如可以包括薄化該介電層114以露出該導電貫孔112的端面(例如，在圖3D中的導電貫孔112的頂表面)。例如，該導電貫孔112的露出的端面可以是與該介電層114的表面共平面的。在其它的範例實施方式中，該導電貫孔112的端面可以延伸超出該介電層114(或是凹陷在其之內)。
區塊240可包括用各種方式(例如，機械式研磨及/或化學蝕刻/拋光、等等)的任一種來薄化該介電層114。注意到的是，在一種其中該介電層114並未在區塊230被形成以覆蓋該導電貫孔112的末端之範例的實施方式中，區塊240可被跳過。
該範例的方法200在區塊250可以包括移除該載體以及該晶種層。此種移除的一個例子係被提供在圖3E。
區塊250可包括用各種方式的任一種來移除該載體10，其之非限制性的例子係在此加以提供。例如，區塊250可包括藉由機械式研磨及/或化學蝕刻來移除該載體10。區塊250例如可以包括藉由施加熱以及機械力，從一熱可剝離的黏著劑來移除該載體10。同樣例如的是，區塊250可包括從該基板的面板110'的其餘部分剝除該載體10。
區塊250可包括用各種方式的任一種來移除該晶種層11，其之非限制性的例子係在此加以提供。例如，區塊250可包括化學蝕刻該晶種層11。同樣例如的是，區塊250可包括利用機械式研磨以及化學蝕刻的一組合來移除該晶種層11。注意到的是，區塊250可包括利用一相同的蝕刻製程、或是利用一種多階段的蝕刻製程(例如，利用不同的化學品及/或其它製程條件)，以移除該載體10(及/或其之一部分)以及該晶種層11。注意到的是，在一種其中一晶種層並未被利用在該製程中之範例的實施方式中，該晶種層的移除並不需要加以執行。
在該載體10以及該晶種層11的移除之後，該中央圖案111的一表面以及被形成在該鋸開區域113'中的導體可以從該介電層114被露出。此種露出的表面大致可以是與該介電層114的一表面(例如，在圖3D中的此種構件的下表面、以及在圖3E中的此種構件的上表面)共平面的，但並非必要是如此的。例如，此種被露出的導體表面可以是在該介電層114中凹陷的(例如，透過一蝕刻製程)。在另一範例的實施方式中，該載體10及/或晶種層11(及/或一些的介電層114)的移除可以用該中央圖案111以及被形成在該鋸開區域113'中的導體的表面從該介電層114突出的此種方式來加以執行。
區塊250之一範例輸出的基板的面板110'係被展示在圖3E。注意到的是，此種基板的面板110'係包括複數個在圖1中所示的基板110。該範例的基板的面板110'可包括各種配置的任一種。例如，該基板110'可被塑形為一矩形板或是面板、被塑形為條狀以容納一個一維的半導體裝置的陣列、被塑形為多維的陣列狀以容納一個多維的半導體裝置的陣列、被塑形為一圓形的晶圓、等等。
圖3E係展示相對於在圖3A至3D中所示的各種結構反轉的基板的面板110'。此朝向將會被利用於剩餘的圖3E至3K。此朝向係為了舉例說明的便利性而被展示，並且非意謂一定是指出在各種的製造操作期間所利用的朝向。在圖3E所示之範例的朝向中，該中央圖案111以及被形成在該鋸開區域113'中的導體(其最終將會產生該邊緣圖案113)係在該介電層114的頂端側面被露出，並且該導電貫孔112係在該介電層114的底部側面被露出。
該範例的方法200在區塊260可以包括附接一半導體晶粒。此種附接的一例子係被提供在圖3F。
該半導體晶粒120例如可以包括一第一晶粒側面(例如，一頂端側面)、一第二晶粒側面(例如，一底部側面)、以及複數個延伸在該第一晶粒側面與該第二晶粒側面之間的週邊(或是橫向的)晶粒側面。該半導體晶粒120可包括各種類型的積體電路晶片(例如，一般用途的處理器、數位信號處理器、音訊及/或視訊處理器、記憶體裝置、電源管理單元、網路處理器、射頻電路、無線基頻系統、感測器、特殊應用積體電路、等等)的任一種。
該半導體晶粒120可包括一被形成在該第二晶粒側面上的導電的構件121(或是複數個導電的構件121)，以用於輸入及/或輸出電性信號。該導電的構件121例如可以包括各種導電材料(例如，鋁、銅、銀、金、鈦、鎳、鉻、鎢、其之合金、等等)的任一種。該導電的構件121例如可以穿過一被形成在該晶粒120的第二晶粒側面上的介電層(例如，一鈍化層)而被露出。此種介電層例如可以保護該晶粒120的下面的半導體材料(例如，矽、等等)。該半導體晶粒120的此種第二晶粒側面例如可以包括該晶粒120的一主動側。
該導電的構件121可包括各種物理特徵的任一種。例如，該導電的構件121可包括一導電的墊(例如，一焊墊、等等)、一導電柱(或是柱體)或導線、一導電的結構、等等。
區塊260例如可以包括將該半導體晶粒120耦接至該中央圖案111，其例如包含該中央圖案111的第一部分111a連接至該導電貫孔112、並且該中央圖案111的第二部分111b並未連接至該導電貫孔112。區塊260可包括用一如圖所示的覆晶的方式、用一種引線接合的方式、等等以將該半導體晶粒120耦接至該中央圖案111。
區塊260例如可以包括利用各種類型的連接的任一種，以機械式及/或電性連接該半導體晶粒120的導電的構件121至該中央圖案111。例如，該連接可包括一直接的金屬到金屬的接合、焊料接合、環氧樹脂接合、等等。在一範例的實施方式中，區塊260可包括利用一導電的連接構件130以提供在該導電的構件121與該中央圖案111之間的連接。該導電的連接構件130可包括各種特徵的任一種。例如，該導電的連接構件130可包括焊料(例如，一在該導電的構件121上的焊料蓋或是尖端、該導電的構件121的一回焊的部分、一回焊的焊料膏、等等)。同樣例如的是，該導電的連接構件130可包括一導電的凸塊(例如，一晶粒凸塊、一晶圓凸塊、一焊料蓋、等等)及/或其之一可回焊的部分。該導電的連接構件130可包括各種材料(例如，焊料、錫、銅、銀、鉛、環氧樹脂、等等)的任一種或是多種。
儘管未明確地展示在圖2及圖3F中，在一種其中該半導體晶粒120的正面或是主動側是面對並且附接至該基板110之覆晶的配置中，該範例的方法200(例如，在區塊260)可包括在該半導體晶粒120與基板的面板110'之間(例如，圍繞該導電的連接構件130、等等)形成一底膠填充。此種底膠填充例如可以包括毛細管底膠填充、其係在該半導體晶粒120的附接期間利用一預先施加的底膠填充或是一非導電膏、等等。如同在此論述的，一種模製的底膠填充材料可被形成(例如，在區塊270的一形成在此論述的囊封體140之模製的製程期間)。
在一種其中該半導體晶粒120的背面或是非主動側被附接至該基板的面板110'之半導體裝置配置中，該導電的連接構件130可包括一延伸在該晶粒120的導電的構件121與該導電的圖案111之間的引線接合的導線(例如，金、銀、銅、鋁、其之合金、等等)。在此種配置中，該半導體晶粒120可以利用一黏著劑(例如，一晶粒附接膜、一膏、一液體、等等)來機械式地耦接至該基板的面板110'。
儘管圖3F只有展示兩個例如是在對應於個別的半導體裝置之個別的區域附接至該基板的面板110'的半導體晶粒120，但應瞭解的是任意數量的半導體裝置都可被形成在該基板的面板110'上。亦注意到的是，每一個如同在此論述的半導體裝置都可包括複數個半導體晶粒及/或被動構件。
該範例的方法200在區塊270可以包括囊封。此種囊封的一個例子係被提供在圖3G。
該囊封體140例如可以覆蓋該半導體晶粒120的第一(或是頂端)基板側面、週邊或是橫向的晶粒側面的任一個或是全部、該半導體晶粒120的第一(或是頂端)晶粒側面、該半導體晶粒120的第二(或是底部)晶粒側面、該導電的構件121的側表面、該導電的連接構件130的側表面、等等。該囊封體140例如可以包括一平行於該基板的面板110'的第一表面(例如，頂表面)之第一表面(例如，一頂表面)，其係在相隔該基板的面板110'一段大於該半導體晶粒120的任一個或是所有的表面之距離處。例如，該囊封體140可以是比該半導體晶粒120厚的、比從該基板的面板110'到該半導體晶粒120的頂端晶粒表面的距離厚的、等等。
該囊封體140可包括各種材料的任一種的特徵。例如，該囊封體140可包括樹脂、聚合物、聚合物複合材料(例如是具有填充物的環氧樹脂、具有填充物的環氧丙烯酸酯、或是具有填充物的聚合物)、等等中的一或多種。同樣例如的是，該囊封體140可包括在此論述的有機及/或無機介電材料的任一種的中的一或多種。該囊封體140例如可以保護該半導體裝置100的各種構件與外部的狀況隔開。
區塊270可包括用各種方式的任一種來執行該囊封，其之非限制性的例子係在此加以提供。例如，區塊270可包括藉由壓縮模製、轉移模製、液體囊封體模製、真空疊層、膏印刷、膜輔助的模製、等等來執行該囊封。同樣例如的是，區塊270可包括藉由印刷、旋轉塗覆、噴霧塗覆、燒結、熱氧化、電漿氣相沉積(PVD)、化學氣相沉積(CVD)、等等的囊封。
該範例的方法200在區塊280可以包括形成互連結構。此種形成的一個例子係被提供在圖3H。
一般而言，該導電的互連結構150可被利用以將該範例的半導體裝置100電性及/或機械式地附接至另一部件(例如，附接至另一電子裝置、一種多裝置的封裝的一封裝基板、一主機板、等等)。該導電的互連結構150例如是提供電性信號(例如，數位信號、類比信號、電源信號、等等)可以被傳遞往返該裝置100所透過的一路徑。
該導電的互連結構150(例如，一封裝互連結構、等等)可包括各種類型的導電的互連結構(例如，導電球體、焊料球、導電的凸塊、焊料凸塊、導線、引線、墊、接點柵格陣列(LGA)的接點、等等)的任一種的特徵。例如，在圖1所示的範例的裝置100係包括一種球格陣列(BGA)配置，其中該導電的互連結構150包括配置成一個多維的陣列的導電球體150。在另一範例的實施方式中，該互連結構150係在一種接點柵格陣列(LGA)配置中包括裸接點。該導電的互連結構150可包括各種材料(例如，錫、銅、銀、鉛、其之合金、等等)的任一種。
區塊280可包括用各種方式的任一種來形成該導電的互連結構150，其之非限制性的例子係在此加以提供。在圖3H所示的例子中，該導電的互連結構150係包括一導電球體150，其係被接合到該導電貫孔112的一在該基板的面板110'的第二側面(例如，在圖3H中的下方的側面)被露出的部分。在此種例子中，區塊280可包括將一預先形成的導電球體150附接(例如，焊接、回焊、等等)至該導電貫孔112。作為另一例子的是，區塊280可包括施加一焊料膏至該導電貫孔112，並且接著回焊該被施加的膏，以形式該導電球體150(或是凸塊)。再者，區塊280例如可以包括藉由向上電鍍該導電的互連結構150來形成該互連結構150 (例如，作為一柱、柱體、等等)。區塊280例如可以額外包括藉由附接一導線、柱體、柱、或是此種類型的各種結構的任一種至該導電貫孔112來形成該互連結構150。
注意到的是，在各種的範例實施方式中，區塊280可包括在該導電貫孔112與導電的互連結構150之間形成凸塊底部金屬化。在一範例的實施方式中，區塊280可包括形成一種凸塊底部金屬化(UBM)結構，其係藉由例如是濺鍍以形成一層的鈦(Ti)或鈦-鎢(TiW)、例如是藉由濺鍍以在該鈦或鈦-鎢層上形成一層的銅(Cu)、以及例如是藉由電鍍以在該銅層上形成一層的鎳(Ni)。繼續該例子，區塊280接著例如可以包括藉由電鍍以在該UBM結構的鎳層上形成一種無鉛的焊料材料，其中該無鉛的焊料材料係具有一組成物的重量1%到4%的銀(Ag)，並且該組成物的重量的剩餘部分是錫(Sn)。
該範例的方法200在區塊290可以包括單粒化。此種單粒化的一個例子係被提供在圖3I、3J及3K。區塊290可包括用各種方式的任一種來執行此種單粒化，其之非限制性的例子係在此加以提供。此種單粒化例如可以從一面板的此種封裝來產生個別的半導體裝置的封裝。
區塊290例如可以沿著在該鋸開區域113'中的一單粒化線(例如，在該些圖中標示為"鋸開")來執行該單粒化。圖3I係展示在單粒化之前的一面板的半導體裝置120之一範例的俯視圖。如同在此論述的，在單粒化之前，該半導體裝置120可以在一基板的面板110'上被配置成一個一維的陣列、或是配置成一個多維的陣列。該鋸開區域113'以及因此的單粒化線可被形成為一種網格配置，例如其中列與行係界定個別的半導體裝置100。
該鋸(例如，鋸刀、雷射或是其它導引能量的裝置、刀具、切片機(nibbler)、等等)例如可以具有一窄於該鋸開區域113'的切割寬度。在此種情形中，如同在圖1中所示，該邊緣圖案113係保留自被形成在該鋸開區域113'中的在該單粒化期間未被毀壞或移除之導體的部分。參照回圖1，該剩餘的邊緣圖案113可以從該第一(或是頂端)基板表面以及從該些週邊(或是橫向的)基板表面而被露出，並且可以完全地延伸圍繞該基板110的周邊。
該邊緣圖案113係提供各種的益處。例如，該邊緣圖案113係在單粒化期間提供保護給該基板110(例如，在單粒化期間防止或減低該基板110的介電層114的碎裂)，並且亦可被利用作為一電磁的屏蔽(例如，在一種其中該邊緣圖案113係接地的配置中)。
如同在此論述的，該中央圖案111以及邊緣圖案113之露出的表面可以是與該介電層114之對應的表面共平面的，但並非必要是如此的。類似地，該導電貫孔112之露出的表面可以是與該介電層114之對應的表面共平面的，但並非必要是如此的。一個其中該些導體的表面係相對於該介電層114之對應的表面凹陷的例子係被展示在圖3K。該些導體(例如，該中央圖案111、邊緣圖案113、及/或導電貫孔112)的任一個可以替代地從該介電層114之對應的表面來延伸。
在另一範例的實施方式中，該邊緣圖案可以用一種方式是類似於其中該中央圖案111的第一部分111a耦接至圖1-3的範例的半導體裝置100的導電貫孔112的方式來耦接至一導體。此之一個例子係被展示在圖4-5。
圖4是描繪根據本揭露內容的各種特點的一種範例的半導體裝置200的橫截面圖。該範例的半導體裝置200例如可以與在此關於圖1-3所展示及論述的範例的半導體裝置100共用任一個或是所有的特徵。圖5是描繪一種製造圖4的範例的半導體裝置200之方法的各種特點的橫截面圖。該範例的方法例如可以與在此關於圖2-3所展示及論述的範例的方法200共用任一個或是所有的特徵。以下的討論將會主要聚焦在與在此所提出的其它範例實施方式的差異。
在圖1所示且/或如同藉由在圖2-3中所示的範例的方法200製造的範例的半導體裝置100中，該邊緣圖案113並未從該基板110的第一(或頂端)側面延伸至該基板110的第二(或是底部)側面。然而，在圖4所示的範例的半導體裝置200中，該邊緣圖案213係從該基板201的第一(或頂端)側面延伸至該基板201的第二(或是底部)側面。
該範例的邊緣圖案213例如可以包括一第一部分213a。如同圖1的範例的半導體裝置100的邊緣圖案113，該邊緣圖案213的第一部分213a例如可以是被形成為一和該中央圖案111相同的第一導電層的部分。例如，參照回圖2，區塊210可包括形成該中央圖案111以及該邊緣圖案213的第一部分213a。該邊緣圖案213的第一部分213a例如可以具有一和該中央圖案111相同的厚度(例如，在圖4-5中的垂直距離)，且/或可包括和該中央圖案111相同的材料。
再者，該範例的邊緣圖案213例如可以包括一第二部分213b。該第二部分213b例如可以是被形成為一和該導電貫孔112相同的第二導電層的部分。例如，參照回圖2，區塊220可包括形成該導電貫孔112以及該邊緣圖案213的第二部分213b。該邊緣圖案213的第二部分213b例如可以具有一和該導電貫孔112相同的厚度(例如，在圖4-5中的垂直距離)，且/或可包括和該導電貫孔112相同的材料。
在圖4-5所示的例子中，該邊緣圖案213的第一部分213a的寬度(例如，橫向的寬度)可以是大於該第二部分213b的寬度(例如，橫向的寬度)。於是，在該單粒化(例如，在區塊290，並且沿著在圖5的鋸開區域213'中的單粒化線(標示為"鋸開"))之後，該邊緣圖案213的第一部分213a將會比該邊緣圖案213的第二部分213b延伸一段較大的距離到該基板201的內部中。
如同該邊緣圖案213的第一部分213a，該邊緣圖案213的第二部分213b可以完全地延伸圍繞該基板201的周邊。例如，該邊緣圖案213可以完全地構成該基板201的週邊(或是橫向的)側面。
該邊緣圖案213係提供各種的益處。例如，該邊緣圖案213係在單粒化期間提供保護給該基板201(例如，在單粒化期間防止或減低該介電層114的碎裂)。例如，在單粒化期間(例如，在區塊290，並且沿著圖5的單粒化線)，該切割可能發生只穿過被形成在該鋸開區域213'的導電材料，並且因此未接觸該介電層114。再者，該所產生的邊緣圖案213可被利用作為一電磁的屏蔽(例如，在一種其中該邊緣圖案213係接地的配置中)。相對於圖1-3的邊緣圖案113，圖4-5的邊緣圖案213可以完全地構成該基板201的週邊(或是橫向的)側面，其係提供強化的電磁的屏蔽。
如同在此關於其它的範例實施方式所論述的，該中央圖案111以及該邊緣圖案213的第一部分213a之露出的表面可以是與該介電層114之對應的表面共平面的，但並非必要是如此的。類似地，該導電貫孔112以及該邊緣圖案213的第二部分213a之露出的表面可以是與該介電層114之對應的表面共平面的，但並非必要是如此的。一種其中該些導體的表面係相對於該介電層114之對應的表面凹陷之範例實施方式係被展示在圖5。該些導體的任一個(例如，該中央圖案111、該邊緣圖案213的第一部分2l3a、該邊緣圖案213的第二部分213b、及/或該導電貫孔112)都可以替代地從該介電層114之對應的表面來延伸。
在另一範例的實施方式中，相對於圖4-5的範例的半導體裝置200，該邊緣圖案可包括一均勻的寬度(例如，橫向或水平的寬度)。此之一個例子係被展示在圖6-7。
圖6是描繪根據本揭露內容的各種特點的一種範例的半導體裝置300的橫截面圖。該範例的半導體裝置300例如可以與在此關於圖1-3所展示及論述的範例的半導體裝置100及/或與在此關於圖4-5所展示及論述的範例的半導體裝置200共用任一個或是所有的特徵。圖7是描繪一種製造圖6的範例的半導體裝置300之方法的各種特點的橫截面圖。該範例的方法例如可以與在此關於圖2-3所展示及論述的範例的方法200及/或與在此關於圖5所展示及論述的範例的方法、等等共用任一個或是所有的特徵。以下的討論將會主要聚焦在與在此所提出的其它範例實施方式的差異。
在圖4中所示且/或如同藉由在圖2-3及圖5中所示的範例的方法200製造之範例的半導體裝置200中，該邊緣圖案213的第一部分213a是比該邊緣圖案213的第二部分213b較寬的(例如，橫向或是水平地較寬的)。然而，在圖6所示的範例的半導體裝置300中，該邊緣圖案313係從該基板310的第一(或頂端)側面至延伸該基板310的第二(或是底部)側面，並且具有一固定的寬度。
儘管未明確地描繪在圖6中，但是該範例的邊緣圖案313例如可以包括一第一部分。如同圖4的範例的半導體裝置200的邊緣圖案213的第一部分213a，該邊緣圖案313的第一部分例如可以是被形成為一和該中央圖案111相同的第一導電層的部分。例如，參照回圖2，區塊210可包括形成該中央圖案111以及該邊緣圖案313的第一部分。該邊緣圖案313的第一部分例如可以具有一和該中央圖案111相同的厚度(例如，在圖6-7中的垂直距離)，且/或可包括和該中央圖案111相同的材料。
再者，該範例的邊緣圖案313例如可以包括一第二部分。該邊緣圖案313的第二部分例如可以是被形成為一和該導電貫孔112相同的第二導電層的部分。例如，參照回圖2，區塊220可包括形成該導電貫孔112以及該邊緣圖案313的第二部分。該邊緣圖案313的第二部分例如可以具有一和該導電貫孔112相同的厚度(例如，在圖6-7中的垂直距離)，且/或可包括和該導電貫孔112相同的材料。
注意到的是，在一替代的實施方式中，該範例的邊緣圖案313可以在單一製造操作中被形成為單一連續的導體(例如，與在區塊210的第一導電層以及在區塊220的第二導電層分開地加以形成)。亦注意到的是，在其中該邊緣圖案313係包括多個分開被形成的部分之範例的情節中，在部分至部分的介面處例如是由於製造的變異而可能會有些微的不連續，但是此仍然在此揭露內容的範疇內。
在圖6-7所示的例子中，該邊緣圖案313(例如，作為單一連續的導體、作為一第一部分以及一第二部分、等等)的寬度(例如，橫向的寬度)可以是固定的。於是，在該單粒化(例如，在區塊290，並且沿著在圖7的鋸開區域313'中的單粒化線(標示為"鋸開"))之後，該邊緣圖案313將會延伸一段固定的距離到該基板310的內部中。
該邊緣圖案313例如可以完全地延伸圍繞該基板310的周邊。例如，該邊緣圖案313可以完全地構成該基板310的週邊(或是橫向的)側面。
該邊緣圖案313係提供各種的益處。例如，該邊緣圖案313係在單粒化期間提供保護給該基板310(例如，在單粒化期間防止或減低該介電層114的碎裂)。例如，在單粒化期間(例如，在區塊290，並且沿著圖7的單粒化線)，該切割可能發生只穿過被形成在該鋸開區域313'的導電材料，並且因此未接觸該介電層114。再者，該所產生的邊緣圖案313可被利用作為一電磁的屏蔽(例如，在一種其中該邊緣圖案313係接地的配置中)。相對於圖1-3的邊緣圖案113，圖6-7的邊緣圖案313可以完全地構成該基板310的週邊(或是橫向的)側面，其係提供強化的電磁的屏蔽。
如同在此關於其它的範例實施方式所論述的，該中央圖案111以及該邊緣圖案313的第一部分(或是頂端)之露出的表面可以是與該介電層114之對應的表面共平面的，但並非必要是如此的。類似地，該導電貫孔112以及該邊緣圖案313的第二部分(或是底端)之露出的表面可以是與該介電層114之對應的表面共平面的，但並非必要是如此的。一種其中該些導體的表面係相對於該介電層114之對應的表面凹陷之範例實施方式係被展示在圖7。該些導體的任一個(例如，該中央圖案111、該邊緣圖案313的第一部分、該邊緣圖案313的第二部分、及/或該導電貫孔112)都可以替代地從該介電層114之對應的表面來延伸。
在另一範例的實施方式中，相對於圖4-5的範例的半導體裝置200，該邊緣圖案的一第一部分可包括一比該邊緣圖案的一第二部分較小的寬度(例如，橫向或水平的寬度)。此之一個例子係被展示在圖8-9。
圖8是描繪根據本揭露內容的各種特點的一種範例的半導體裝置400的橫截面圖。該範例的半導體裝置400例如可以與在此關於圖1-7所展示及論述的範例的半導體裝置100、200及/或300共用任一個或是所有的特徵。圖9是描繪一種製造圖8的範例的半導體裝置400之方法的各種特點的橫截面圖。該範例的方法例如可以與在此關於圖2-3所展示及論述的範例的方法200、與在此關於圖5所展示及論述的範例的方法、及/或與在此關於圖7所展示及論述的範例的方法、等等共用任一個或是所有的特徵。以下的討論將會主要聚焦在與在此所提出的其它範例實施方式的差異。
在圖4中所示且/或如同藉由在圖2-3及5中所示的範例的方法製造的範例的半導體裝置200中，該邊緣圖案213係完全地延伸在該基板201的第一(或頂端)側面至該基板201的第二(或是底部)側面之間。該範例的邊緣圖案213係包括一第一(或是頂端)部分213a以及一第二(或是底部)部分213b，其中該第一部分213a的寬度(例如，一橫向或水平的寬度)大於該第二部分213b的寬度(例如，一橫向或水平的寬度)。然而，該範例的半導體裝置400係包括一邊緣圖案413，其中一第一(或是頂端)部分413a係具有一寬度(例如，一橫向或水平的寬度)小於一第二(或是底部)部分413b的寬度。
該範例的邊緣圖案413例如可以包括一第一部分413a。如同圖1的範例的半導體裝置100的邊緣圖案113，該邊緣圖案413的第一部分413a例如可以是被形成為一和該中央圖案111相同的第一導電層的部分。例如，參照回圖2，區塊210可包括形成該中央圖案111以及該邊緣圖案413的第一部分413a。該邊緣圖案413的第一部分413a例如可以具有一和該中央圖案111相同的厚度(例如，在圖8-9中的垂直距離)，且/或可包括和該中央圖案111相同的材料。
再者，該範例的邊緣圖案413例如可以包括一第二部分413b。該第二部分413b例如可以是被形成為一和該導電貫孔112相同的第二導電層的部分。例如，參照回圖2，區塊220可包括形成該導電貫孔112以及該邊緣圖案413的第二部分413b。該邊緣圖案413的第二部分413b例如可以具有一和該導電貫孔112相同的厚度(例如，在圖8-9中的垂直距離)，且/或可包括和該導電貫孔112相同的材料。
在圖8-9所示的例子中，該邊緣圖案413的第一部分413a的寬度(例如，橫向的寬度)可以是小於該第二部分413b的寬度(例如，橫向的寬度)。於是，在該單粒化(例如，在區塊290，並且沿著在圖9的鋸開區域413'中的單粒化線(標示為"鋸開"))之後，該邊緣圖案413的第一部分413a將會比該邊緣圖案413的第二部分413b延伸一段較小的距離到該基板410的內部中。
如同該邊緣圖案413的第一部分413a，該邊緣圖案413的第二部分413b可以完全地延伸圍繞該基板410的周邊。例如，該邊緣圖案413可以完全地構成該基板410的週邊(或是橫向的)側面。
該邊緣圖案413係提供各種的益處。例如，該邊緣圖案413係在單粒化期間提供保護給該基板410(例如，在單粒化期間防止或減低該介電層114的碎裂)。例如，在單粒化期間(例如，在區塊290，並且沿著圖9的鋸開區域413a的單粒化線(標示為"鋸開"))，該切割可能發生只穿過被形成在該鋸開區域413a的導電材料，並且因此未接觸該介電層114。再者，該邊緣圖案413可被利用作為一電磁的屏蔽(例如，在一種其中該邊緣圖案413係接地的配置中)。如同圖4-5的邊緣圖案213，圖8-9的邊緣圖案413可以完全地構成該基板410的週邊(或是橫向的)側面，其係提供強化的電磁的屏蔽。
如同在此關於其它的範例實施方式所論述的，該中央圖案111以及該邊緣圖案413的第一部分413a之露出的表面可以是與該介電層114之對應的表面共平面的，但並非必要是如此的。類似地，該導電貫孔112以及該邊緣圖案413的第二部分413b之露出的表面可以是與該介電層114之對應的表面共平面的，但並非必要是如此的。一種其中該些導體的表面係相對於該介電層114之對應的表面凹陷的例子係被展示在圖9。該些導體的任一個(例如，該中央圖案111、該邊緣圖案413的第一部分413a、該邊緣圖案413的第二部分413b、及/或該導電貫孔112)都可以替代地從該介電層114之對應的表面來延伸。
如同在此論述的，一邊緣圖案可以連接至接地或是其它參考電壓。一般而言，一邊緣圖案可以耦接至該半導體裝置的任何信號。在各種的範例實施方式中，在此論述的半導體裝置(例如，半導體裝置100、200、300、400、等等)的任一個都可包括一將該中央圖案電連接至該邊緣圖案的連接圖案。此種實施方式的許多例子現在將會加以提出。
圖10是描繪根據本揭露內容的各種特點的一種範例的半導體裝置500的橫截面圖。該範例的半導體裝置500例如可以與在此關於圖1-9所展示及論述的範例的半導體裝置100、200、300及/或400共用任一個或是所有的特徵。圖11及12是描繪一種製造圖10的範例的半導體裝置500之方法的各種特點的橫截面圖。該範例的方法例如可以與在此關於圖2-3所展示及論述的範例的方法200共用任一個或是所有的特徵。以下的討論將會主要聚焦在與在此所提出的其它範例實施方式的差異。尤其，以下的討論將會主要聚焦在該範例的半導體裝置500及製造其之方法、與在此關於圖1-3所展示及論述的範例的半導體裝置100及製造其之方法之間的差異上。
該範例的半導體裝置500係包括一邊緣圖案513。此種邊緣圖案513例如可以與在此關於圖1-3所展示及論述的範例的半導體裝置100的邊緣圖案113共用任一個或是所有的特徵。例如，如同該邊緣圖案113，該邊緣圖案513可包括一被形成在該鋸開區域513'中的導電層(如同在圖11中所示)的在此種區域於單粒化期間被鋸開之後的剩餘物。
該範例的半導體裝置500亦包括一連接圖案515(或是複數個連接圖案515)，其係延伸並且電連接在該中央圖案111與邊緣圖案513之間。在一範例的實施方式中，該中央圖案111、連接圖案515、以及邊緣圖案513可以在一相同的導電層形成操作中(例如，在圖2-3的範例的方法200的區塊210)加以形成。如同在圖10-12中所示，該連接圖案515(或是其之部分)可以水平地延伸在該中央圖案111與該邊緣圖案513之間。
例如，該中央圖案111、連接圖案515、以及邊緣圖案513可包括一相同的厚度(例如，在圖10-11中之一垂直的厚度)，且/或由一種相同的材料所做成的。儘管該中央圖案111、連接圖案515、以及邊緣圖案513在圖10-11中為了舉例說明的清楚起見，在此種元件連接之處是以離散的區段被呈現，但是此種元件可被形成為單一連續的(或是一體的)部件。
圖12係展示一範例的面板510'的半導體裝置的俯視圖，其中被形成在該鋸開區域513'中的導體係藉由具有一陣列或格子形式的連接圖案515來耦接至該中央圖案。儘管未被展示，但是該連接圖案515可包括一系列位在該些半導體裝置100的每一個的整個周邊周圍之導體，並且其係延伸在該中央圖案111(例如，該中央圖案111的一外部的部分)與該鋸開區域513'的導體之間，例如作為連接該中央圖案111至該鋸開區域513'(或是邊緣圖案513)的輻條(spoke)。
如圖所示，該邊緣圖案513可以藉由該連接圖案515、中央圖案111、以及導電貫孔112來電耦接至一互連結構150。在一範例的實施方式中，此種互連結構150(或是複數個類似連接的互連結構150)可以是接地的，例如用以強化由該邊緣圖案513所提供的電磁干擾保護。
另一範例實施方式係被展示在圖13-14中。圖13是描繪根據本揭露內容的各種特點的一種範例的半導體裝置的橫截面圖。該範例的半導體裝置600例如可以與在此關於圖1-12所展示及論述的範例的半導體裝置100、200、300、400及/或500共用任一個或是所有的特徵。圖14是描繪一種製造圖13的範例的半導體裝置600之方法的各種特點的橫截面圖。該範例的方法例如可以與在此關於圖2-3所展示及論述的範例的方法200共用任一個或是所有的特徵。以下的討論將會主要聚焦在與在此所提出的其它範例實施方式的差異。尤其，以下的討論將會主要聚焦在該範例的半導體裝置600與在此關於圖4所展示及論述的範例的半導體裝置200之間、以及在其個別的製造方法之間的差異上。
該範例的半導體裝置600係包括一邊緣圖案613。此種邊緣圖案613例如可以與在此關於圖4-5所展示及論述的範例的半導體裝置200的邊緣圖案213共用任一個或是所有的特徵。例如，如同該邊緣圖案213，該邊緣圖案613可包括一被形成在該鋸開區域613'中的導電層(如同在圖14中所示)的在此種區域於單粒化期間被鋸開之後的剩餘物。
該範例的半導體裝置600亦包括一連接圖案615(或是複數個連接圖案615)，其係延伸並且電連接在該中央圖案111與該邊緣圖案613之間。在一範例的實施方式中，該中央圖案111、連接圖案615、以及邊緣圖案613(或是其之一第一部分613a)可以在一相同的導電層形成操作中(例如，在圖2-3的範例的方法200的區塊210)加以形成。如同在圖13-14中所示，該連接圖案615(或是其之部分)可以水平地延伸在該中央圖案111與該邊緣圖案613之間。此亦描繪在圖12中。
例如，該中央圖案111、連接圖案615、以及邊緣圖案613(或是其之一第一部分613a)可包括一相同的厚度(例如，在圖13-14中之一垂直的厚度)，且/或是由一種相同的材料所做成的。儘管該中央圖案111、連接圖案615、以及邊緣圖案613(或是其之一第一部分613a)係在圖13-14中為了舉例說明的清楚起見，在此種元件連接之處是以離散的區段被呈現，但是此種元件可被形成為單一連續的(或是一體的)部件。
如圖所示，該邊緣圖案613可以藉由該連接圖案615、中央圖案111、以及導電貫孔112來電耦接至一互連結構150。在一範例的實施方式中，此種互連結構150(或是複數個類似連接的互連結構150)可以是接地的，例如用以強化由該邊緣圖案613所提供的電磁干擾保護。
另一範例實施方式係被展示在圖15-16中。圖15是描繪根據本揭露內容的各種特點的一種範例的半導體裝置的橫截面圖。該範例的半導體裝置700例如可以與在此關於圖1-14所展示及論述的範例的半導體裝置100、200、300、400、500及/或600共用任一個或是所有的特徵。圖16是描繪一種製造圖15的範例的半導體裝置700之方法的各種特點的橫截面圖。該範例的方法例如可以與在此關於圖2-3所展示及論述的範例的方法200共用任一個或是所有的特徵。以下的討論將會主要聚焦在與在此所提出的其它範例實施方式的差異。尤其，以下的討論將會主要聚焦在該範例的半導體裝置700與在此關於圖6所展示及論述的範例的半導體裝置300之間、以及在其個別的製造方法之間的差異上。
該範例的半導體裝置700係包括一邊緣圖案713。此種邊緣圖案713例如可以與在此關於圖6-7所展示及論述的範例的半導體裝置300的邊緣圖案313共用任一個或是所有的特徵。例如，如同該邊緣圖案313，該邊緣圖案713可包括一被形成在該鋸開區域713'中的導電層的在此種區域於單粒化期間被鋸開之後的剩餘物。
該範例的半導體裝置700亦包括一連接圖案715(或是複數個連接圖案715)，其係延伸並且電連接在該中央圖案111與該邊緣圖案713之間。在一範例的實施方式中，該中央圖案111、連接圖案715、以及邊緣圖案713(或是其之一第一部分)可以在一相同的導電層形成操作中(例如，在圖2-3的範例的方法200的區塊210)加以形成。如同在圖15-16中所示，該連接圖案715(或是其之部分)可以水平地延伸在該中央圖案111與該邊緣圖案713之間。此亦描繪在圖12中。
例如，該中央圖案111、連接圖案715、以及邊緣圖案713(或是其之一第一部分)可包括一相同的厚度(例如，在圖15-16中之一垂直的厚度)，且/或是由一相同的材料所做成的。儘管該中央圖案111、連接圖案715、以及邊緣圖案713(或是其之一第一部分)係在圖15-16中為了舉例說明的清楚起見，在此種元件連接之處是以離散的區段被呈現，但是此種元件可被形成為單一連續的(或是一體的)部件。
如圖所示，該邊緣圖案713可以藉由該連接圖案715、中央圖案111、以及導電貫孔112來電耦接至一互連結構150。在一範例的實施方式中，此種互連結構150(或是複數個類似連接的互連結構150)可以是接地的，例如是用以強化由該邊緣圖案713所提供的電磁干擾保護。
另一範例實施方式係被展示在圖17-18中。圖17是描繪根據本揭露內容的各種特點的一種範例的半導體裝置的橫截面圖。該範例的半導體裝置800例如可以與在此關於圖1-16所展示及論述的範例的半導體裝置100、200、300、400、500、600及/或700共用任一個或是所有的特徵。圖18是描繪一種製造圖17的範例的半導體裝置800之方法的各種特點的橫截面圖。該範例的方法例如可以與在此關於圖2-3所展示及論述的範例的方法200共用任一個或是所有的特徵。以下的討論將會主要聚焦在與在此所提出的其它範例實施方式的差異。尤其，以下的討論將會主要聚焦在該範例的半導體裝置800與在此關於圖8所展示及論述的範例的半導體裝置400之間、以及在其個別的製造方法之間的差異上。
該範例的半導體裝置800係包括一邊緣圖案813。此種邊緣圖案813例如可以與在此關於圖8-9所展示及論述的範例的半導體裝置400的邊緣圖案413共用任一個或是所有的特徵。例如，如同該邊緣圖案413，該邊緣圖案813可包括一被形成在該鋸開區域813'(如同在圖18中所示)中的導電層的在此種區域於單粒化期間被鋸開之後的剩餘物。
該範例的半導體裝置800亦包括一連接圖案815(或是複數個連接圖案815)，其係延伸並且電連接在該中央圖案111與該邊緣圖案813之間。在一範例的實施方式中，該中央圖案111、連接圖案815、以及邊緣圖案813(或是其之一第一部分813a)可以在一相同的導電層形成操作中(例如，在圖2-3的範例的方法200的區塊210)加以形成。如同在圖17-18中所示，該連接圖案815(或是其之部分)可以水平地延伸在該中央圖案111與該邊緣圖案813之間。此亦描繪在圖12中。
例如，該中央圖案111、連接圖案815、以及邊緣圖案813(或是其之一第一部分813a)可包括一相同的厚度(例如，在圖17-18中之一垂直的厚度)，且/或是由一相同的材料所做成的。儘管該中央圖案111、連接圖案815、以及邊緣圖案813(或是其之一第一部分813a)係在圖17-18中為了舉例說明的清楚起見，在此種元件連接之處是以離散的區段被呈現，但是此種元件可被形成為單一連續的(或是一體的)部件。
如圖所示，該邊緣圖案813可以藉由該連接圖案815、中央圖案111、以及導電貫孔112來電耦接至一互連結構150。在一範例的實施方式中，此種互連結構150(或是複數個類似連接的互連結構150)可以是接地的，例如是用以強化由該邊緣圖案813所提供的電磁干擾保護。
總之，此揭露內容的各種特點係提供一種具有強化的邊緣保護之薄型半導體裝置、以及一種製造其之方法。例如且在無限制下，此揭露內容的各種特點係提供一種包括一具有一邊緣保護的區域的基板之薄型半導體裝置、以及一種製造其之方法。儘管先前的內容已經參考某些特點及例子來加以敘述，但是將會被熟習此項技術者理解到可以做成各種的改變，並且等同物可加以取代，而不脫離本揭露內容的範疇。此外，可以做成許多修改以將一特定的情況或材料調適至本揭露內容的教示，而不脫離其範疇。因此，所欲的是本揭露內容不受限於所揭露之特定的例子，而是本揭露內容將會包含落入所附的申請專利範圍的範疇內之所有的例子。
10:載體 11:晶種層 100:半導體裝置 110:基板 110':基板的面板 111:中央圖案(圖案區域) 111a:第一部分 111b:第二部分 112:導電貫孔(穿通部分) 113:邊緣圖案 113':鋸開區域(鋸開線) 114:介電層(模製結構、模製區域) 120:半導體晶粒 121:導電的構件 130:導電的連接構件 140:囊封體 150:導電球體(導電的互連結構) 200:方法(半導體裝置) 210:區塊(基板) 213:邊緣圖案 213a:第一部分 213b:第二部分 220、230、240、250、260、270、280、290:區塊 300:半導體裝置 310:基板 313:邊緣圖案 313':鋸開區域 400:半導體裝置 410:基板 413:邊緣圖案 413':鋸開區域 413a:第一部分(鋸開區域) 413b:第二部分 500:半導體裝置 510':面板 513:邊緣圖案 513':鋸開區域 515:連接圖案 600:半導體裝置 613:邊緣圖案 613':鋸開區域 613a:第一部分 615:連接圖案 700:半導體裝置 713:邊緣圖案 713':鋸開區域 715:連接圖案 800:半導體裝置 813:邊緣圖案 813':鋸開區域 813a:第一部分 815:連接圖案
[圖1]是描繪根據本揭露內容的各種特點的一種範例的半導體裝置的橫截面圖。 [圖2]是描繪一種製造圖1的範例的半導體裝置之範例的方法的流程圖。 [圖3A至3K]是描繪在圖2中所示的範例的方法的各種特點的橫截面圖。 [圖4]是描繪根據本揭露內容的各種特點的一種範例的半導體裝置的橫截面圖。 [圖5]是描繪一種製造圖4的範例的半導體裝置之方法的各種特點的橫截面圖。 [圖6]是描繪根據本揭露內容的各種特點的一種範例的半導體裝置的橫截面圖。 [圖7]是描繪一種製造圖6的範例的半導體裝置之方法的各種特點的橫截面圖。 [圖8]是描繪根據本揭露內容的各種特點的一種範例的半導體裝置的橫截面圖。 [圖9]是描繪一種製造圖8的範例的半導體裝置之方法的各種特點的橫截面圖。 [圖10]是描繪根據本揭露內容的各種特點的一種範例的半導體裝置的橫截面圖。 [圖11]是描繪一種製造圖10的範例的半導體裝置之方法的各種特點的橫截面圖。 [圖12]是描繪一種製造圖10的範例的半導體裝置之方法的各種特點的橫截面圖。 [圖13]是描繪根據本揭露內容的各種特點的一種範例的半導體裝置的橫截面圖。 [圖14]是描繪一種製造圖13的範例的半導體裝置之方法的各種特點的橫截面圖。 [圖15]是描繪根據本揭露內容的各種特點的一種範例的半導體裝置的橫截面圖。 [圖16]是描繪一種製造圖15的範例的半導體裝置之方法的各種特點的橫截面圖。 [圖17]是描繪根據本揭露內容的各種特點的一種範例的半導體裝置的橫截面圖。 [圖18]是描繪一種製造圖17的範例的半導體裝置之方法的各種特點的橫截面圖。
100:半導體裝置
110:基板
111:中央圖案(圖案區域)
111a:第一部分
111b:第二部分
112:導電貫孔(穿通部分)
113:邊緣圖案
114:介電層(模製結構、模製區域)
120:半導體晶粒
121:導電的構件
130:導電的連接構件
140:囊封體
150:導電球體(導電的互連結構)

Claims (25)

  1. 一種形成半導體裝置的方法，所述方法包括：在載體的載體第一側上形成第一導電層，其中所述第一導電層界定：中央導電圖案，其具有在所述載體第一側上的中央導電圖案第一側；第一邊緣結構部分，其包括在所述載體第一側上的第一邊緣結構部分第一側；以及鋸切區域，其包括所述第一邊緣結構部分，所述鋸切區域界定沿著所述鋸切區域延伸且與所述第一邊緣結構部分交叉的單粒化線；用介電層覆蓋所述第一導電層；以及暴露所述中央導電圖案第一側和所述第一邊緣結構部分第一側，其中暴露所述中央導電圖案第一側和所述第一邊緣結構部分第一側包括自所述第一導電層移除所述載體的至少一部分。
  2. 如請求項1的方法，其中所述單粒化線界定第一邊緣結構部分的週邊。
  3. 如請求項2的方法，其中所述單粒化線界定與所述第一邊緣結構部分的所述週邊共平面的介電層的週邊。
  4. 如請求項1的方法，其進一步包括：在所述第一導電層上形成第二導電層，其中所述第二導電層包括導電貫孔，其第一端耦接到所述第一導電層；以及移除所述介電層的部分，其中移除所述介電層的所述部分使所述導電貫孔的第二端露出。
  5. 如請求項1的方法，其中形成所述第一導電層進一步形成連接圖案，其將所述中央導電圖案耦接至所述第一邊緣結構部分。
  6. 如請求項1的方法，其進一步包括在所述第一導電層上形成第 二導電層，其中所述第二導電層包括在所述第一邊緣結構部分上的第二邊緣結構部分。
  7. 如請求項6的方法，其進一步包括移除所述介電層的部分，其中移除所述介電層的部分使所述第二邊緣結構部分露出。
  8. 如請求項6的方法，其中：所述第一邊緣結構部分自所述單粒化線朝所述中央導電圖案延伸第一距離；所述第二邊緣結構部分自所述單粒化線朝所述中央導電圖案延伸第二距離；以及所述第一距離與所述第二距離相同。
  9. 如請求項6的方法，其中：所述第一邊緣結構部分自所述單粒化線朝所述中央導電圖案延伸第一距離；所述第二邊緣結構部分自所述單粒化線朝所述中央導電圖案延伸第二距離；以及所述第一距離大於所述第二距離。
  10. 如請求項6的方法，其中：所述第一邊緣結構部分自所述單粒化線朝所述中央導電圖案延伸第一距離；所述第二邊緣結構部分自所述單粒化線朝所述中央導電圖案延伸第二距離；以及所述第一距離小於所述第二距離。
  11. 一種基板，其包括：介電層，其包括介電層頂部側和介電層底部側；以及 頂部導電層，其位於所述介電層頂部側，所述頂部導電層界定：中央導電圖案，其具有在所述介電層頂部側的中央導電圖案頂部側；邊緣結構頂端部分，其包括在所述介電層頂部側的邊緣結構頂部側；以及鋸切區域，其包括所述邊緣結構頂端部分，所述鋸切區域界定沿著所述鋸切區域延伸且與所述邊緣結構頂端部分交叉的單粒化線；其中所述介電層橫向地圍繞所述中央導電圖案；其中所述介電層頂部側不低於所述中央導電圖案頂部側；其中所述單粒化線界定所述邊緣結構頂端部分的週邊；以及其中所述單粒化線進一步界定與所述邊緣結構頂端部分的所述週邊共平面的所述介電層的週邊。
  12. 一種基板，其包括：介電層，其包括介電層頂部側和介電層底部側；以及頂部導電層，其位於所述介電層頂部側，所述頂部導電層界定：中央導電圖案，其具有在所述介電層頂部側的中央導電圖案頂部側；邊緣結構頂端部分，其包括在所述介電層頂部側的邊緣結構頂部側；以及鋸切區域，其包括所述邊緣結構頂端部分，所述鋸切區域界定沿著所述鋸切區域延伸且與所述邊緣結構頂端部分交叉的單粒化線；其中所述介電層橫向地圍繞所述中央導電圖案；其中所述介電層頂部側不低於所述中央導電圖案頂部側；以及其中所述頂部導電層進一步包括連接圖案，其將所述中央導電圖案連接至所述邊緣結構頂端部分。
  13. 如請求項11的基板，其進一步包括底部導電層，其中所述底 部導電層包括導電貫孔，其頂端耦接到所述頂部導電層。
  14. 如請求項13的基板，其中所述導電貫孔的底端經由所述介電層底部側露出。
  15. 如請求項11的基板，其進一步包括底部導電層，其中所述底部導電層包括與所述邊緣結構頂端部分直接接觸的邊緣結構底端部分。
  16. 如請求項15的基板，其中：所述邊緣結構頂端部分自所述單粒化線朝所述中央導電圖案延伸第一距離；所述邊緣結構底端部分自所述單粒化線朝所述中央導電圖案延伸第二距離；以及所述第一距離與所述第二距離相同。
  17. 如請求項15的基板，其中：所述邊緣結構頂端部分自所述單粒化線朝所述中央導電圖案延伸第一距離；所述邊緣結構底端部分自所述單粒化線朝所述中央導電圖案延伸第二距離；以及所述第一距離大於所述第二距離。
  18. 如請求項15的基板，其中：所述邊緣結構頂端部分自所述單粒化線朝所述中央導電圖案延伸第一距離；所述邊緣結構底端部分自所述單粒化線朝所述中央導電圖案延伸第二距離；以及所述第一距離小於所述第二距離。
  19. 一種半導體裝置，其包括： 基板，其包括：基板頂部側、基板底部側和在所述基板頂部側和所述基板底部側之間延伸的基板週邊側；頂部導電層，其位於所述基板頂部側，所述頂部導電層包括：中央導電圖案；以及邊緣結構頂端部分，其位於所述基板週邊側的第一基板週邊側；底部導電層，其位於所述基板底部側，其中所述底部導電層直接接觸所述頂部導電層；以及介電層，其橫向地圍繞所述中央導電圖案，其中所述介電層包括介電層頂部側，所述介電層頂部側不低於中央導電圖案頂部側；半導體晶粒，其包括晶粒頂部側、晶粒底部側和在所述晶粒頂部側和所述晶粒底部側之間延伸的晶粒週邊側；以及沿著所述晶粒底部側的導電互連結構，其將所述半導體晶粒耦接至所述中央導電圖案。
  20. 如請求項19的半導體裝置，其包括在所述基板頂部側上的囊封體，其中所述囊封體覆蓋至少所述晶粒週邊側和所述晶粒頂部側。
  21. 如請求項19的半導體裝置，其中所述底部導電層包括導電貫孔，所述導電貫孔耦接至所述中央導電圖案。
  22. 如請求項19的半導體裝置，其中所述頂部導電層進一步包括連接圖案，其將所述中央導電圖案連接至所述邊緣結構頂端部分。
  23. 如請求項19的半導體裝置，其中：所述底部導電層進一步包括與所述邊緣結構頂端部分接觸的邊緣結構底端部分；以及所述邊緣結構底端部分在所述第一基板週邊側處露出。
  24. 如請求項23的半導體裝置，其中：所述邊緣結構頂端部分自所述第一基板週邊側朝所述中央導電圖案延伸第一距離；所述邊緣結構底端部分自所述第一基板週邊側朝所述中央導電圖案延伸第二距離；以及所述第一距離與所述第二距離相同。
  25. 如請求項23的半導體裝置，其中：所述邊緣結構頂端部分自所述第一基板週邊側朝所述中央導電圖案延伸第一距離；所述邊緣結構底端部分自所述第一基板週邊側朝所述中央導電圖案延伸第二距離；以及所述第一距離大於所述第二距離。
TW109139770A 2016-03-14 2016-04-06 半導體裝置以及其製造方法 TWI777295B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/069,416 2016-03-14
US15/069,416 US10340213B2 (en) 2016-03-14 2016-03-14 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW202115842A TW202115842A (zh) 2021-04-16
TWI777295B true TWI777295B (zh) 2022-09-11

Family

ID=59787090

Family Applications (3)

Application Number Title Priority Date Filing Date
TW105110730A TWI713171B (zh) 2016-03-14 2016-04-06 半導體裝置以及其製造方法
TW111131530A TW202247373A (zh) 2016-03-14 2016-04-06 半導體裝置以及其製造方法
TW109139770A TWI777295B (zh) 2016-03-14 2016-04-06 半導體裝置以及其製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW105110730A TWI713171B (zh) 2016-03-14 2016-04-06 半導體裝置以及其製造方法
TW111131530A TW202247373A (zh) 2016-03-14 2016-04-06 半導體裝置以及其製造方法

Country Status (4)

Country Link
US (3) US10340213B2 (zh)
KR (2) KR20170106888A (zh)
CN (3) CN206619592U (zh)
TW (3) TWI713171B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340213B2 (en) * 2016-03-14 2019-07-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10410988B2 (en) * 2016-08-09 2019-09-10 Semtech Corporation Single-shot encapsulation
US10741523B2 (en) 2018-10-11 2020-08-11 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US20200135632A1 (en) * 2018-10-24 2020-04-30 Texas Instruments Incorporated Die isolation on a substrate
US10834839B1 (en) * 2019-08-27 2020-11-10 International Business Machines Corporation Barrier for hybrid socket movement reduction
CN110678056B (zh) * 2019-09-27 2020-12-15 深圳市西陆光电技术有限公司 新型电子屏蔽膜及方法
CN111613613A (zh) * 2020-06-30 2020-09-01 青岛歌尔智能传感器有限公司 双面封装结构及电子设备
US20240203842A1 (en) * 2022-12-14 2024-06-20 Micron Technology, Inc. Semiconductor device assembly with a circular segmented package edge

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201101452A (en) * 2009-06-22 2011-01-01 Advanced Semiconductor Eng Semiconductor device packages with electromagnetic interference shielding
US20110159638A1 (en) * 2009-12-31 2011-06-30 Meng-Jen Wang Method for Making a Chip Package
TW201214651A (en) * 2010-07-15 2012-04-01 Toshiba Kk Semiconductor package and mobile device using the same
TW201327745A (zh) * 2011-12-19 2013-07-01 Advanpack Solutions Pte Ltd 基板結構、半導體封裝件及半導體封裝件之製造方法
US20140322866A1 (en) * 2011-11-16 2014-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Package for Three Dimensional Integrated Circuit
US20150187743A1 (en) * 2013-12-31 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and method of forming same
TW201633456A (zh) * 2014-12-11 2016-09-16 英帆薩斯公司 影像感測裝置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5586011A (en) * 1994-08-29 1996-12-17 At&T Global Information Solutions Company Side plated electromagnetic interference shield strip for a printed circuit board
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US6782440B2 (en) * 2000-07-26 2004-08-24 T.N.S. Holdings, Inc. Resource locking and thread synchronization in a multiprocessor environment
JP2005340647A (ja) * 2004-05-28 2005-12-08 Nec Compound Semiconductor Devices Ltd インターポーザ基板、半導体パッケージ及び半導体装置並びにそれらの製造方法
TWI358116B (en) * 2008-02-05 2012-02-11 Advanced Semiconductor Eng Packaging structure and packaging method thereof
US8212339B2 (en) * 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
KR20110138945A (ko) * 2010-06-22 2011-12-28 하나 마이크론(주) 적층형 반도체 패키지
KR100986664B1 (ko) * 2010-07-05 2010-10-11 이충해 교류용 발광 다이오드 발광 장치
US8084300B1 (en) * 2010-11-24 2011-12-27 Unisem (Mauritius) Holdings Limited RF shielding for a singulated laminate semiconductor device package
US9312218B2 (en) * 2011-05-12 2016-04-12 Stats Chippac, Ltd. Semiconductor device and method of forming leadframe with conductive bodies for vertical electrical interconnect of semiconductor die
JP2015141904A (ja) 2014-01-27 2015-08-03 アルプス電気株式会社 電子回路モジュール及びその製造方法
US10340213B2 (en) * 2016-03-14 2019-07-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201101452A (en) * 2009-06-22 2011-01-01 Advanced Semiconductor Eng Semiconductor device packages with electromagnetic interference shielding
US20110159638A1 (en) * 2009-12-31 2011-06-30 Meng-Jen Wang Method for Making a Chip Package
TW201214651A (en) * 2010-07-15 2012-04-01 Toshiba Kk Semiconductor package and mobile device using the same
US20140322866A1 (en) * 2011-11-16 2014-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Package for Three Dimensional Integrated Circuit
TW201327745A (zh) * 2011-12-19 2013-07-01 Advanpack Solutions Pte Ltd 基板結構、半導體封裝件及半導體封裝件之製造方法
US20150187743A1 (en) * 2013-12-31 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and method of forming same
TW201633456A (zh) * 2014-12-11 2016-09-16 英帆薩斯公司 影像感測裝置

Also Published As

Publication number Publication date
TW202115842A (zh) 2021-04-16
CN107195596A (zh) 2017-09-22
TW202247373A (zh) 2022-12-01
CN107195596B (zh) 2023-06-23
US20190326206A1 (en) 2019-10-24
KR20170106888A (ko) 2017-09-22
US10340213B2 (en) 2019-07-02
KR20240058061A (ko) 2024-05-07
US20170263543A1 (en) 2017-09-14
TW201737433A (zh) 2017-10-16
US11923280B2 (en) 2024-03-05
US20210398888A1 (en) 2021-12-23
CN116779558A (zh) 2023-09-19
US11114369B2 (en) 2021-09-07
TWI713171B (zh) 2020-12-11
CN206619592U (zh) 2017-11-07

Similar Documents

Publication Publication Date Title
KR102586078B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI777295B (zh) 半導體裝置以及其製造方法
TWI817346B (zh) 半導體裝置及其製造方法
US10903183B2 (en) Semiconductor device and method of using leadframe bodies to form openings through encapsulant for vertical interconnect of semiconductor die
US9847324B2 (en) Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
TWI819767B (zh) 半導體封裝以及製造其之方法
TWI557872B (zh) 半導體裝置及用於形成具有垂直互連之薄剖面wlcsp於封裝覆蓋區的方法
US7799602B2 (en) Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure
TWI579960B (zh) 形成具有絕緣環形圈的導電性直通矽晶穿孔（ｔｓｖ）之半導體裝置及方法
US20120049334A1 (en) Semiconductor Device and Method of Forming Leadframe as Vertical Interconnect Structure Between Stacked Semiconductor Die
KR20170019298A (ko) 반도체 패키지 및 그 제조 방법
TW202333243A (zh) 具有用於散熱件和電磁干擾屏蔽件的分隔蓋的封裝件
TWI803859B (zh) 半導體裝置及在膜層上形成系統級模組封裝之方法
TW202331861A (zh) 半導體裝置和以開槽基板形成選擇性電磁干擾屏蔽的方法
TW202406089A (zh) 半導體裝置和使用電磁干擾吸收金屬棒的方法
TW202349575A (zh) 半導體裝置和用於先進散熱的方法
TW202402121A (zh) 半導體裝置及雙重屏蔽的方法
TW202407917A (zh) 半導體封裝以及製造其之方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent