TWI776765B - 電源啟動讀取電路 - Google Patents

電源啟動讀取電路 Download PDF

Info

Publication number
TWI776765B
TWI776765B TW111100235A TW111100235A TWI776765B TW I776765 B TWI776765 B TW I776765B TW 111100235 A TW111100235 A TW 111100235A TW 111100235 A TW111100235 A TW 111100235A TW I776765 B TWI776765 B TW I776765B
Authority
TW
Taiwan
Prior art keywords
voltage
read
power
generate
control signal
Prior art date
Application number
TW111100235A
Other languages
English (en)
Other versions
TW202329116A (zh
Inventor
陳宗仁
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW111100235A priority Critical patent/TWI776765B/zh
Application granted granted Critical
Publication of TWI776765B publication Critical patent/TWI776765B/zh
Priority to US17/989,661 priority patent/US11983417B2/en
Publication of TW202329116A publication Critical patent/TW202329116A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Moving Of Heads (AREA)
  • Dram (AREA)

Abstract

電源啟動讀取電路包括電源電壓偵測器、第一升壓器、電壓選擇器、參考電壓產生器以及讀取電壓產生器。電源電壓偵測器偵測電源電壓以產生控制信號。第一升壓器根據控制信號以產生第一升壓電壓。電壓選擇器選擇電源電壓或第一升壓電壓以產生選中電壓。參考電壓產生器接收選中電壓以作為操作電源，基於選中電壓以根據控制信號來產生參考電壓。讀取電壓產生器根據參考電壓以及時脈信號以產生第二升壓電壓，基於第二升壓電壓以根據控制信號來產生讀取電壓。其中讀取電壓被提供至記憶胞陣列以執行資料讀取動作。

Description

電源啟動讀取電路
本發明是有關於一種電源啟動讀取電路，且特別是有關於一種可在低電源電壓下正常操作的電源啟動讀取電路。
在快閃記憶體產品中，存在有部分記憶胞以儲存特定資料。這些特定資料必需在電源啟動過程中被讀取。通常，在執行電源啟動讀取動作的過程中，施加合適的讀取電壓可以確保讀取正確的資料。
上述的讀取電壓，通常根據參考電壓來產生。而在電源電壓被啟動的過程中，這個參考電壓的電壓值無法被準確的控制，而導致讀取電壓無法正確的被產生。也因此，電源啟動讀取動作所讀取的資料，常有可能發生錯誤的疑慮。
本發明提供一種電源啟動讀取電路，可在低電源電壓的條件下正常操作。
本發明的電源啟動讀取電路包括電源電壓偵測器、第一升壓器、電壓選擇器、參考電壓產生器以及讀取電壓產生器。電源電壓偵測器偵測電源電壓的電壓值以產生控制信號。第一升壓器根據控制信號以產生第一升壓電壓。電壓選擇器選擇電源電壓或第一升壓電壓以產生選中電壓。參考電壓產生器接收選中電壓以作為操作電源，基於選中電壓以根據控制信號來產生參考電壓。讀取電壓產生器根據參考電壓以及時脈信號以產生第二升壓電壓，基於第二升壓電壓以根據控制信號來產生讀取電壓。其中讀取電壓被提供至記憶胞陣列以執行資料讀取動作。
基於上述，本發明的電源啟動讀取電路可在電源電壓啟動的過程中，透過升壓器以提供升壓電壓來做為產生參考電壓的依據。並依據參考電壓，讀取電壓產生器可產生另一升壓電壓，並基於此升壓電壓以產生讀取電壓。如此一來，可有效執行記憶胞陣列的資料讀取動作。
請參照圖1，圖1繪示本發明一實施例的電源啟動讀取（power-on read）電路的方塊圖。電源啟動讀取電路100用以在電源電壓VCC的啟動（Power On）過程中，針對記憶胞陣列101執行資料讀取動作。電源啟動讀取電路100包括電源電壓偵測器110、升壓器120、電壓選擇器130、參考電壓產生器140以及讀取電壓產生器150。電源電壓偵測器110用以偵測電源電壓VCC的電壓值以產生控制信號PU。其中，電源電壓偵測器110用以在電源開啟的過程中，透過偵測電源電壓VCC的電壓值的上升狀態來產生控制信號PU。例如，電源電壓偵測器110在當電源電壓VCC的電壓值上升至大於一臨界值時，使控制信號PU為致能的邏輯準位，並進入一電源啟動讀取期間。在此，致能的邏輯準位可以由設計者自行設定，例如為邏輯準位1或0。
在電源啟動讀取期間中，電源啟動讀取電路100針對記憶胞陣列101執行資料讀取動作。
升壓器120耦接至電源電壓偵測器110。升壓器120接收控制信號PU，並在當控制信號PU為致能的邏輯準位時被啟動，並用以產生升壓電壓VPPBGR。在本實施例中，升壓器120可以為一電荷泵（charge pump），並在被啟動時基於一基準電壓來執行電壓的泵升動作，並產生升壓電壓VPPBGR。在本實施例中，升壓電壓VPPBGR恆高於電源電壓VCC。
升壓電壓VPPBGR以及電源電壓VCC被提供至電壓選擇器130。在本實施例中，電壓選擇器130用以選擇升壓電壓VPPBGR以及電源電壓VCC的其中之一以產生選中電壓VSEL，並將選中電壓VSEL提供至參考電壓產生器140，以作為參考電壓產生器140的操作電源。在細節上，電壓選擇器130在電源啟動讀取期間選擇升壓電壓VPPBGR以作為選中電壓VSEL，電壓選擇器130在電源啟動讀取期間後選擇電源電壓VCC以作為選中電壓VSEL。
參考電壓產生器140並接收控制信號PU，基於選中電壓VSEL以根據控制信號PU來產生參考電壓VREF。其中，在電源電壓VCC啟動過程中，電壓選擇器130可選擇具有相對高電壓的升壓電壓VPPBGR以作為選中電壓VSEL。此時，參考電壓產生器140可根據具有足夠高電壓值的選中電壓VSEL，來有效的產生參考電壓VREF。在本實施例中，參考電壓產生器140可以為能帶隙電壓產生器。
在另一方面，讀取電壓產生器150根據參考電壓VREF、控制信號PU以及時脈信號OSC來產生讀取電壓PORead。在細節上，讀取電壓產生器150可根據參考電壓VREF以及時脈信號OSC來執行一升壓動作，並產生升壓電壓。讀取電壓產生器150基於升壓電壓以及控制信號PU來產生讀取電壓PORead。讀取電壓產生器150可透過電荷泵升動作來產生上述的升壓電壓。另外，讀取電壓產生器150還可提升讀取電壓PORead的電壓，以產生電壓偏移後的讀取電壓PORead’。電壓偏移後的讀取電壓PORead’被提供至記憶胞陣列101，以對記憶胞陣列101進行資料讀取動作。
當電源啟動讀取動作完成後，電壓選擇器130變更選擇電源電壓VCC以做為選中電壓VSEL。
在本實施例中，電源啟動讀取電路100可在低電源電壓VCC（例如等於1.4伏特）的應用中，基於升壓電壓VPPBGR（例如等於2.1伏特）來有效執行電源啟動讀取動作。也就是說，本發明實施例的電源啟動讀取電路100可以支援電子裝置在低電源電壓操作的應用下，有效的執行電源啟動讀取動作。
以下請參照圖2，圖2繪示本發明實施例的電源啟動讀取電路的部分電路示意圖。在圖2中，電源啟動讀取電路100更包括資料偵測器210。資料偵測器210耦接至記憶胞陣列101，並用以檢測在電源啟動讀取動作中，由記憶胞陣列101所讀取的資料RDATA。其中，記憶胞陣列101中，作為電源啟動讀取動作中所提供的資料RDATA中，設置有是否為最後一筆資料的標籤。資料偵測器210可以透過檢查每一筆被讀取的資料RDATA中，是否有指示為最後一筆資料的標籤。在當被讀出的資料RDATA具有指示為最後一筆資料的標籤時，表示電源啟動讀取動作已經完成，資料偵測器210可產生讀取結束信號PORoff。
在圖1的實施例中，讀取結束信號PORoff可被提供至升壓器120，並使升壓器120停止動作。另外，電壓選擇器130也可根據讀取結束信號PORoff來選擇電源電壓VCC或升壓電壓VPPBGR以產生選中電壓VSEL。其中，當讀取結束信號PORoff指示電源啟動讀取動作未完成（在電源啟動讀取期間中），電壓選擇器130選擇升壓電壓VPPBGR以產生選中電壓VSEL。相對的，當讀取結束信號PORoff指示電源啟動讀取動作已完成（在電源啟動讀取期間後），電壓選擇器130選擇電源電壓VCC以產生選中電壓VSEL。
資料偵測器210可以應用數位電路來建構，並用以使每一筆被讀取的資料RDATA中的標籤，與代表最後一筆資料的標籤相比較，並根據比較結果，來產生讀取結束信號PORoff。
請參照圖3，圖3繪示本發明實施例的電源啟動讀取電路中的電壓選擇器的實施方式的示意圖。電壓選擇器300包括開關SW1、SW2。開關SW1的一端接收升壓電壓VPPGBR，開關SW1的另一端與開關SW2耦接，並提供選中電壓VSEL。開關SW2未耦接至開關SW1的端點則接收電源電壓VCC。開關SW1、SW2受控於讀取電壓PORead或讀取結束信號PORoff。
當開關SW1、SW2皆受控於讀取電壓PORead時，當讀取電壓PORead為致能的邏輯準位時，開關SW1被導通而開關SW2被斷開，此時開關SW1選擇升壓電壓VPPGBR以作為選中電壓VSEL。相對的，當讀取電壓PORead為禁能的邏輯準位時，開關SW2被導通而開關SW1被斷開，此時開關SW2選擇電源電壓VCC以作為選中電壓VSEL。
當開關SW1、SW2皆受控於讀取結束信號PORoff，當讀取結束信號PORoff為禁能的邏輯準位時（表示電源開啟讀取動作尚未完成），開關SW1被導通而開關SW2被斷開，此時開關SW1選擇升壓電壓VPPGBR以作為選中電壓VSEL。相對的，當讀取結束信號PORoff為致能的邏輯準位時（表示電源開啟讀取動作已經完成），開關SW2被導通而開關SW1被斷開，此時開關SW2選擇電源電壓VCC以作為選中電壓VSEL。
請同步參照圖1以及圖4，其中圖4繪示本發明另一實施例的電源啟動讀取電路的部分電路的示意圖。在圖4中，電源啟動讀取電路400更包括延遲器410以及時脈信號產生器420。延遲器410可耦接至如圖1實施例的電源電壓偵測器110，延遲器410並耦接至時脈信號產生器420。時脈信號產生器420用以產生時脈信號OSC。其中時脈信號OSC被提供至讀取電壓產生器150。延遲器410則接收控制信號PU，並用以延遲控制信號PU。其中，時脈信號產生器420的被啟動時間是根據延遲器410的輸出信號來決定的。而延遲器410透過延遲控制信號PU來產生輸出信號，也就是說，延遲器410使時脈信號產生器420在控制信號PU被致能後的一段延遲時間後才被啟動以產生時脈信號OSC。
上述的延遲時間，是用以確保參考電壓產生器140已有效產生參考電壓VREF。時脈信號產生器420並可在參考電壓VREF有效被產生後，才對應產生時脈信號OSC，可避免讀取電壓產生器150發生誤動作的機率。
以下請參照圖5，圖5繪示本發明實施例的電源啟動讀取電路的讀取電壓產生器的實施方式示意圖。讀取電壓產生器500包括升壓器510以及讀取時序控制器520。升壓器510根據參考電壓VREF以及時脈信號OSC以產生升壓電壓VPP。讀取時序控制器520基於升壓電壓VPP以根據控制信號PU來產生讀取電壓PORead。
在本實施方式中，升壓器510包括比較器CMP1、邏輯運算器511、電荷泵512以及分壓器513。比較器CMP1用以比較參考電壓VREF以及分壓電壓Vdiv來產生致能信號EN。比較器CMP1可應用一運算放大器來實施。運算放大器的正輸入端接收參考電壓VREF，運算放大器的負輸入端接收分壓電壓Vdiv，運算放大器的輸出端產生致能信號EN。邏輯運算器511耦接至比較器CMP1。邏輯運算器511根據致能信號EN以決定是否輸出時脈信號OSC。其中，當致能信號EN指示分壓電壓Vdiv小於參考電壓VREF時，邏輯運算器511可輸出時脈信號OSC至電荷泵512。相對的，當致能信號EN指示分壓電壓Vdiv不小於參考電壓VREF時，邏輯運算器511則提只輸出時脈信號OSC至電荷泵512。在圖5中，邏輯運算器511可利用及閘來實施，在本發明其他實施例中，邏輯運算器511也可應用其他種類的邏輯閘來實施，沒有特別的限制。
電荷泵512在接收時脈信號OSC時，可根據時脈信號OSC以執行電壓泵升的動作，並產生逐步升壓的升壓電壓VPP。當電荷泵512沒有接收時脈信號OSC時，升壓電壓VPP的電壓值維持不變。分壓電路513可以由電阻R1、R2所組成。分壓電路513透過分壓升壓電壓VPP來產生分壓電壓Vdiv。由圖5的繪示不難得知，比較器CMP1、邏輯運算器511、電荷泵512以及分壓器513透過回授機制，來控制所產生的升壓電壓VPP至預先設定的電壓值。
在另一方面，讀取時序控制器520包括閂鎖器521以及電壓偏移器522。閂鎖器521接收控制信號PU以及致能信號EN。閂鎖器521根據致能信號EN以閂鎖控制信號PU來產生讀取電壓PORead。電壓偏移器522則基於升壓電壓VPP來提升讀取電壓PORead的電壓值，並產生電壓偏移後的讀取電壓PORead’。
在本實施方式中，致能信號EN用以表示分壓電壓Vdiv是否大於參考電壓VREF。在分壓電壓Vdiv大於參考電壓VREF時（表示升壓電壓VPP的電壓值已足夠高），閂鎖器521可根據致能信號EN來閂鎖控制信號PU，並藉此產生讀取電壓PORead。並且，基於此時的升壓電壓VPP的電壓值已足夠高，電壓偏移器522所產生的電壓偏移後的讀取電壓PORead’可具有具足夠高的電壓值已針對記憶胞陣列執行資料讀取動作。
附帶一提的，閂鎖器521可應用任意形式，為本領域具通常知識者所熟知的邏輯信號的閂鎖電路來實施。電壓偏移器522則可應用本領域具通常知識者所熟知的低壓至高壓的電壓偏移器（level shifter）來實施，沒有一定的限制。
請同時參照圖1以及圖6，其中，圖6繪示本發明實施例的電源啟動讀取電路的動作波形圖。其中，當電源電壓VCC被啟動後，電源電壓VCC可由參考接地電壓VSS開始上升。在時間點t1，電源電壓偵測器110可根據電源電壓VCC的電壓值來使控制信號PU被拉升為邏輯準位1的狀態，並啟動電源啟動讀取動作。在此時，由於電源電壓VCC尚未到達穩定狀態，控制信號PU的電壓值可隨著電源電壓VCC而上升。
在此同時，基於被致能的控制信號PU，升壓器120可產生升壓電壓VPPBGR，並提供升壓電壓VPPBGR至參考電壓產生器140。參考電壓產生器140並根據升壓電壓VPPBGR來產生參考電壓VREF。
在時間點t1的一延遲時間dt後，參考電壓產生器140可穩定的提供參考電壓VREF，讀取電壓產生器150則可開始產生升壓電壓VPP。在當升壓電壓VPP的電壓值到達一預設目標時，致能信號EN被拉低為邏輯準位0，並閂鎖控制信號PU以產生讀取電壓PORead。
之後，在時間點t3，電源啟動讀取電路100中的資料偵測器可判斷最後一筆資料已被讀出，並對應產生讀取結束信號PORoff，並結束電源啟動讀取動作。
綜上所述，本發明的電源啟動讀取電路可在電源電壓啟動的過程中，利用升壓器以提供升壓電壓，來使升壓電壓做為參考電壓產生器的操作電源，並使參考電壓產生器可在電源電壓不夠高時，有效產生參考電壓。如此一來，讀取電壓產生器可依據參考電壓產生另一升壓電壓，並基於此升壓電壓以產生讀取電壓。如此一來，可在低電源電壓的應用下，有效執行記憶胞陣列的資料讀取動作。
100、400、500:電源啟動讀取電路 101:記憶胞陣列 110:電源電壓偵測器 120、510:升壓器 130、300:電壓選擇器 140:參考電壓產生器 150:讀取電壓產生器 210:資料偵測器 410:延遲器 420:時脈信號產生器 511:邏輯運算器 512:電荷泵 513:分壓器 520:讀取時序控制器 CMP1:比較器 dt:延遲時間 EN:致能信號 OSC:時脈信號 PORead、PORead’:讀取電壓 PORoff:讀取結束信號 PU:控制信號 R1、R2:電阻 RDATA:資料 SW1、SW2:開關 t1~t3:時間點 VCC:電源電壓 Vdiv:分壓電壓 VPP:升壓電壓 VPPBGR:升壓電壓 VREF:參考電壓 VSEL:選中電壓
圖1繪示本發明一實施例的電源啟動讀取（power-on read）電路的方塊圖。 圖2及4繪示本發明不同實施例的電源啟動讀取電路的部分電路示意圖。 圖3繪示本發明實施例的電源啟動讀取電路中的電壓選擇器的實施方式的示意圖。 圖5繪示本發明實施例的電源啟動讀取電路的讀取電壓產生器的實施方式示意圖。 圖6繪示本發明實施例的電源啟動讀取電路的動作波形圖。
100:電源啟動讀取電路
101:記憶胞陣列
110:電源電壓偵測器
120:升壓器
130:電壓選擇器
140:參考電壓產生器
150:讀取電壓產生器
OSC:時脈信號
PORead、PORead’:讀取電壓
PU:控制信號
VCC:電源電壓
VPPBGR:升壓電壓
VREF:參考電壓
VSEL:選中電壓

Claims (11)

  1. 一種電源啟動讀取電路，包括：一電源電壓偵測器，偵測一電源電壓的電壓值以產生一控制信號；一第一升壓器，根據該控制信號以產生一第一升壓電壓；一電壓選擇器，選擇該電源電壓或該第一升壓電壓以產生一選中電壓；一參考電壓產生器，接收該選中電壓以作為操作電源，基於該選中電壓以根據該控制信號來產生一參考電壓；以及一讀取電壓產生器，根據該參考電壓以及一時脈信號以產生一第二升壓電壓，基於該第二升壓電壓以根據該控制信號來產生一讀取電壓，其中該讀取電壓被提供至一記憶胞陣列以執行資料讀取動作。
  2. 如請求項1所述的電源啟動讀取電路，其中該第一升壓器為電荷泵。
  3. 如請求項1所述的電源啟動讀取電路，其中該電壓選擇器在一電源啟動讀取期間選擇該第一升壓電壓以作為該選中電壓，該電壓選擇器在該電源啟動讀取期間後選擇該電源電壓以作為該選中電壓。
  4. 如請求項1所述的電源啟動讀取電路，其中該參考電壓產生器為能帶隙電壓產生器。
  5. 如請求項3所述的電源啟動讀取電路，其中該第一升壓電壓高於該電源電壓。
  6. 如請求項1所述的電源啟動讀取電路，更包括：一時脈信號產生器，根據該控制信號以產生該時脈信號；一延遲器，耦接在該電源電壓偵測器以及該時脈產生器間，延遲該控制信號以產生一延遲控制信號，其中，該時脈信號產生器根據該延遲控制信號以調整產生該時脈信號的時間。
  7. 如請求項1所述的電源啟動讀取電路，其中該讀取電壓產生器包括：一第二升壓器，根據該參考電壓以及該時脈信號以產生該第二升壓電壓；以及一讀取時序控制器，基於該第二升壓電壓以根據該控制信號來產生該讀取電壓。
  8. 如請求項7所述的電源啟動讀取電路，其中該第二升壓器包括：一比較器，比較該參考電壓以及一分壓電壓來產生一致能信號；一邏輯運算器，根據該致能信號以決定是否輸出該時脈信號；一電荷泵，根據該時脈信號以產生該第二升壓電壓；以及一分壓器，分壓該第二升壓電壓以產生該分壓電壓。
  9. 如請求項8所述的電源啟動讀取電路，其中該讀取時序控制器包括：一閂鎖器，根據該致能信號以閂鎖該控制信號來產生該讀取電壓；以及一電壓偏移器，基於該第二升壓電壓來提升該讀取電壓的電壓值。
  10. 如請求項1所述的電源啟動讀取電路，更包括：一資料偵測器，用以偵測一最後資料是否被讀出，當該最後資料被讀出後，該資料偵測器產生一讀取結束信號，其中該第一升壓器根據該讀取結束信號以停止提供該第一升壓電壓。
  11. 如請求項10所述的電源啟動讀取電路，其中該電壓選擇器根據該讀取電壓或該讀取結束信號以選擇該電源電壓或該第一升壓電壓以產生該選中電壓。
TW111100235A 2022-01-04 2022-01-04 電源啟動讀取電路 TWI776765B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111100235A TWI776765B (zh) 2022-01-04 2022-01-04 電源啟動讀取電路
US17/989,661 US11983417B2 (en) 2022-01-04 2022-11-17 Power-on read circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111100235A TWI776765B (zh) 2022-01-04 2022-01-04 電源啟動讀取電路

Publications (2)

Publication Number Publication Date
TWI776765B true TWI776765B (zh) 2022-09-01
TW202329116A TW202329116A (zh) 2023-07-16

Family

ID=84957901

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111100235A TWI776765B (zh) 2022-01-04 2022-01-04 電源啟動讀取電路

Country Status (2)

Country Link
US (1) US11983417B2 (zh)
TW (1) TWI776765B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828382B (zh) * 2022-10-21 2024-01-01 大陸商星宸科技股份有限公司 電壓偵測裝置與防止系統故障的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6842384B2 (en) * 2002-02-02 2005-01-11 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory with power-up read mode
CN100520977C (zh) * 2006-02-06 2009-07-29 海力士半导体有限公司 字线电压发生器、闪存器件及其产生字线电压的方法
CN103326578A (zh) * 2012-03-19 2013-09-25 旺宏电子股份有限公司 升压器***
US9548131B1 (en) * 2015-07-21 2017-01-17 Kilopass Technology, Inc. Reduced power read sensing for one-time programmable memories
US9613704B2 (en) * 2013-12-25 2017-04-04 Aplus Flash Technology, Inc 2D/3D NAND memory array with bit-line hierarchical structure for multi-page concurrent SLC/MLC program and program-verify

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4455562B2 (ja) 2006-09-26 2010-04-21 株式会社東芝 半導体装置
KR102127997B1 (ko) * 2013-12-10 2020-06-30 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
KR102112553B1 (ko) * 2014-01-09 2020-05-20 에스케이하이닉스 주식회사 반도체 장치
KR102124064B1 (ko) * 2018-07-17 2020-06-17 한국과학기술연구원 플래시 메모리 시스템 및 그것의 양자화 신호 생성 방법
KR102640951B1 (ko) * 2018-11-22 2024-02-26 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
JP6811265B2 (ja) 2019-02-07 2021-01-13 ウィンボンド エレクトロニクス コーポレーション 基準電圧発生回路、パワーオン検出回路および半導体装置
US20240071440A1 (en) * 2022-08-29 2024-02-29 Micron Technology, Inc. Determining read voltage offset in memory devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6842384B2 (en) * 2002-02-02 2005-01-11 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory with power-up read mode
CN100520977C (zh) * 2006-02-06 2009-07-29 海力士半导体有限公司 字线电压发生器、闪存器件及其产生字线电压的方法
CN103326578A (zh) * 2012-03-19 2013-09-25 旺宏电子股份有限公司 升压器***
US9613704B2 (en) * 2013-12-25 2017-04-04 Aplus Flash Technology, Inc 2D/3D NAND memory array with bit-line hierarchical structure for multi-page concurrent SLC/MLC program and program-verify
US9548131B1 (en) * 2015-07-21 2017-01-17 Kilopass Technology, Inc. Reduced power read sensing for one-time programmable memories

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828382B (zh) * 2022-10-21 2024-01-01 大陸商星宸科技股份有限公司 電壓偵測裝置與防止系統故障的方法

Also Published As

Publication number Publication date
US20230214131A1 (en) 2023-07-06
US11983417B2 (en) 2024-05-14
TW202329116A (zh) 2023-07-16

Similar Documents

Publication Publication Date Title
US10818364B2 (en) Voltage generation circuit which is capable of executing high-speed boost operation
JP4738347B2 (ja) 半導体装置及び半導体装置の制御方法
TWI229347B (en) Internal voltage converter scheme for controlling the power-up slope of internal supply voltage
US6927620B2 (en) Semiconductor device having a boosting circuit to suppress current consumption
KR100733953B1 (ko) 플래시 메모리 장치의 전압 레귤레이터
JP4843376B2 (ja) 電源回路
KR102376553B1 (ko) 전압생성회로
JP2010124618A (ja) 電源回路
TWI776765B (zh) 電源啟動讀取電路
US7245176B2 (en) Apparatus for generating internal voltage in test mode and its method
TWI745254B (zh) 斷電檢測電路及半導體儲存裝置
KR100691358B1 (ko) 모드 레지스터 세트의 신호를 이용하는 반도체 메모리장치의 승압소자 구동신호 발생회로 및 발생방법
KR101086858B1 (ko) 라이트 전압을 생성하는 비휘발성 반도체 메모리 회로
KR100522498B1 (ko) 승압 전압을 정확하고 빠르게 조정할 수 있는 불휘발성반도체 메모리 장치
JP2007081654A (ja) 半導体装置
KR102510684B1 (ko) 파워다운 검출 회로 및 반도체 기억 장치
US11302401B2 (en) Flash memory system
CN116486874A (zh) 电源启动读取电路
TWI323891B (en) Voltage generator, semiconductor memory apparatus with the same and method for generating a voltage
JP2018007333A (ja) 昇圧回路
KR100650805B1 (ko) 펌핑 회로 및 펌핑 전압 생성 방법
CN112071353B (zh) 闪存编程检查电路
US20240005970A1 (en) Semiconductor chip and semiconductor system
CN110491436B (zh) 半导体元件
JP2003196993A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent