TWI775519B

TWI775519B - 電子裝置及其製作方法

Info

Publication number: TWI775519B
Application number: TW110125181A
Authority: TW
Inventors: 黃志弘; 林勝結; 呂俊麟
Original assignee: 力晶積成電子製造股份有限公司
Priority date: 2021-07-08
Filing date: 2021-07-08
Publication date: 2022-08-21
Also published as: TW202303840A

Abstract

一種電子裝置，包括基板、介電層、導電結構、晶種層圖案以及導電金屬線。基板包括第一對位標記設置於基板的第一表面。介電層沉積於第一表面上，介電層包括第二對位標記設置於介電層的第二表面。導電結構貫穿介電層並嵌入基板，且導電結構透過第一對位標記進行對位。導電金屬線與晶種層圖案沉積於介電層與導電結構上，導電金屬線與晶種層圖案透過第二對位標記進行對位以對應連接至導電結構。第一對位標記於基板上的正投影重疊第二對位標記於基板上的正投影。一種銅平坦化製程後對接鋁製程的電子裝置製作方法亦被提出。

Description

電子裝置及其製作方法

本發明是有關於一種電子裝置製程，且特別是有關於一種包括對位標記的電子裝置及其製作方法。

在半導體裝置的製程中，會透過化學機械研磨製程(chemical mechanical polish，CMP)研磨矽穿孔(through silicon via，TSV)與介電層。再形成金屬層於介電層上以進行後續的圖案化製程。然而，在上述的CMP製程中，用於對位矽穿孔的對位標記會被磨平，而後製程金屬層沉積於矽穿孔與介電層上會覆蓋對位標記，使得對位標記的對比(contrast)降低而無法被觀察到，導致金屬層對應矽穿孔進行圖案化的對位效果極差。因此，會導致半導體裝置出現電性上的問題(如，斷路)。

本發明提供一種電子裝置，其具有良好的對位效果及電性品質。

本發明提供一種電子裝置，其可在研磨製程後進行對位，且可簡化製程及降低成本。

本發明提出一種電子裝置，包括基板、介電層、導電結構、晶種層圖案以及導電金屬線。基板具有的一表面。基板包括第一對位標記設置於第一表面。介電層沉積於第一表面上。介電層包括第二對位標記設置於第二表面。介電層位於第一表面與第二表面之間。導電結構貫穿介電層並嵌入基板。導電結構透過第一對位標記進行對位。導電金屬線設置於介電層上。導電金屬線透過第二對位標記進行對位以及對應連接至導電結構。第一對位標記於基板上的正投影重疊第二對位標記於基板上的正投影。

依照本發明的一實施例所述，上述的第二對位標記的寬度小於或等於第一對位標記的寬度。

依照本發明的一實施例所述，上述的第二對位標記的高度小於或等於第一對位標記的高度。

依照本發明的一實施例所述，還包括晶種層圖案設置於導電結構與導電金屬線之間。晶種層圖案於基板上的正投影重疊導電金屬線於基板上的正投影。

依照本發明的一實施例所述，上述的導電結構於基板上的正投影位於導電金屬線於基板上的正投影之內。

本發明提出一種電子裝置的製作方法，包括以下步驟。提供基板，且基板具有第一表面。進行第一次圖案化程序以在基板的第一表面上形成第一對位標記。形成介電層於第一表面上。介電層具有第二表面，且介電層位於第一表面與第二表面之間。透過第一對位標記進行對位以進行第二次圖案化程序，以在介電層中形成開口暴露基板。形成導電結構，導電結構貫穿介電層並嵌入基板。形成犧牲層氮化碳化矽(SiCN)於第二表面上並覆蓋導電結構。進行第三次圖案化程序，以在介電層的第二表面上形成第二對位標記。第一對位標記於基板上的正投影重疊第二對位標記於基板上的正投影。形成金屬層於第二表面上。以及，透過第二對位標記進行對位以圖案化金屬層。圖案化後的金屬層形成導電金屬線。導電金屬線於基板上的正投影對應重疊導電結構於基板上的正投影。

依照本發明的一實施例所述，上述的第三次圖案化程序包括以下步驟。對犧牲層進行微影製程以在犧牲層形成開口並暴露第二表面。犧牲層的開口於基板上的正投影對應重疊第一對位標記於基板上的正投影，透過犧牲層的開口對介電層進行蝕刻製程，以形成第二對位標記。

依照本發明的一實施例所述，上述的金屬層具有第三對位標記設置於金屬層的第三表面上。金屬層位於第二表面與第三表面之間，且第三對位標記於基板上的正投影重疊第二對位標記於基板上的正投影。

依照本發明的一實施例所述，上述的在形成金屬層的步驟之前，更包括形成晶種層於第二表面上並覆蓋導電結構。晶種層位於介電層與金屬層之間。

依照本發明的一實施例所述，上述的圖案化金屬層的步驟包括以下步驟。透過對位於第二對位標記的第三對位標記進行對位以光阻圖案於第三表面上。光阻圖案於基板上的正投影對應重疊導電結構於基板上的正投影。透過光阻圖案對金屬層及晶種層進行蝕刻製程，以分別形成導電金屬線及晶種層圖案。晶種層圖案電性連接導電結構與導電金屬線。最後移除光阻圖案。

基於上述，在本發明所提出的電子裝置及其製作方法中，由於在研磨製程形成導電結構後仍能觀察到第一對位標記，且能對位於第一對位標記形成第二對位標記與第三對位標記，因此可以提升導電金屬線與導電結構的對位效果。此外，對位標記還具有高度差以提升對比與可見度。使電子裝置具有良好的對位效果與電性品質。另外，對位標記的形成簡單且可以有效解決CMP後平坦化所帶來的無法對位問題，此電子裝置的製造方法可以簡化並降低成本。

圖1至圖6為本發明一實施例的電子裝置的製造流程剖面圖。請先參考圖6，本實施例的電子裝置10包括基板110、介電層120、導電結構V1以及導電金屬線152。基板110包括第一對位標記114。介電層120設置於基板110上。介電層120包括第二對位標記124。導電結構V1貫穿介電層120並嵌入基板110。導電金屬線152覆蓋於介電層120上，且導電金屬線152電性連接至導電結構V1。值得注意的是，本實施例的電子裝置10的第一對位標記114於基板110上的正投影重疊第二對位標記124於基板110上的正投影。因此，當導電結構V1透過第一對位標記114進行對位後，導電金屬線152可透過重疊第一對位標記114的第二對位標記124進行對位，以對應重疊導電結構V1。如此一來，電子裝置10於製程中可以提升對位標記的對比及可見度，以在圖案化製程中提供良好的對位效果。此外，電子裝置10可以確保導電金屬線152電性連接至導電結構V1，以提供良好的電性品質。上述電子裝置10的製程可有效簡化並降低成本。

在一些實施例中，電子裝置10可以是半導體結構，例如包括矽晶片或矽晶圓。電子裝置10的導電結構V1可為銅的矽穿孔（through silicon via，TSV）。在基板110的上表面(例如為主動區)，導電結構V1可以連接至鋁電路線或鋁接墊(又稱為導電金屬線152)。導電結構V1可以嵌入(embedded)於矽的基板110中以達成後續無凸塊（bumpless）對接的技術。在上述的設置下，本發明一實施例的電子裝置10可以是具有矽穿孔與電路線或接墊的矽晶片，且矽穿孔與導電金屬線為異質金屬，但不以此為限。電子裝置10可應用於三維晶片(3DIC)領域，但不以此為限。以下將簡單說明電子裝置10的製作方法。

請參考圖1，提供基板110。基板110具有上表面及下表面。如圖1所示，上表面可定義為第一表面111。在一些實施例中，第一表面111可以是電子裝置10（繪示於圖6）的主動區，但不以此為限。基板110可為半導體基板，如矽基板或砷化鋁鎵(AlGaAs)基板等，但不以此為限。

在一些實施例中，基板110的高度可定義為：於Z軸上，上表面至下表面之間的最大距離。Z軸例如為垂直基板110的第一表面111的法線方向(normal direction)。基板110的高度例如為700微米至850微米，但不以此為限。

接著，進行第一次圖案化程序以在基板110的第一表面111上形成第一對位標記114。第一圖案化製程可為黃光微影蝕刻製程，包括在第一表面111上形成光阻材料後對光阻材料進行圖案化以形成罩幕(mask)。再以罩幕對基板110的第一表面111進行蝕刻以圖案化出具有高度差的第一對位標記114。在另一些實施例中，第一次圖案化程序也包括使用刀具或雷射在第一表面111上進行鑽削，以形成第一對位標記114。然後，移除罩幕。

在一些實施例中，第一對位標記114具有高度H1。高度H1可定義為：於Z軸上，第一表面111至第一對位標記114的底面113之間的最大距離。在一些實施例中，高度H1例如包括100奈米至500奈米，但不以此為限。在一些實施例中，第一對位標記114與基板110的高度比例如為200:750000，但不以此為限。

在一些實施例中，第一對位標記114具有寬度W1。寬度W1可定義為：在垂直Z軸的方向上，第一對位標記114的相對兩個側壁之間的最大距離。在一些實施例中，寬度W1例如包括300奈米至5000奈米，但不以此為限。在一些實施例中，第一對位標記114的深寬比例如為1:10，但不以此為限。

請參考圖2，接著形成介電層120於第一表面111上。介電層120具有第二表面121。介電層120位於第一表面111與第二表面121之間。在一些實施例中，第二表面121為介電層120遠離第一表面111的上表面。介電層120的材料例如是氧化矽、氮化矽或氮氧化矽，但不以此為限。介電層120的形成方法例如是化學氣相沉積法（chemical vapor deposition，CVD），但不以此為限。

在一些實施例中，介電層120具有高度。介電層120的高度可定義為：於Z軸上，第一表面111至第二表面121之間的最大距離。介電層120的高度例如為50奈米至200奈米，但不以此為限。在一些實施例中，介電層120的部分覆蓋並填入第一對位標記114。

接著，透過第一對位標記114進行對位以進行第二次圖案化程序，以在介電層120中形成開口126。第二圖案化製程可為黃光微影蝕刻製程，包括在第二表面121上形成光阻材料後對光阻材料進行圖案化以形成罩幕。再以罩幕對介電層120進行蝕刻以圖案化出開口126。開口126可貫穿介電層120並暴露出基板110的第一表面111。如圖2所示，開口126可為多個，但不以圖2所示的數量為限。

接著，可以透過罩幕與介電層120對基板110進行蝕刻製程以圖案化出開口116。開口116對應重疊開口126設置。開口116具有底面115。開口116的底面115與第一表面111之間具有高度差，以定義出開口116的高度H2。高度H2例如為3微米至48微米，但不以此為限。開口116的高度H2小於基板110的高度。也就是說，開口116不貫穿基板110，且底面115位於基板110中。

然後，移除罩幕。

在一些實施例中，也可以透過一次蝕刻形成開口126與開口116。開口126的側壁與開口116的側壁可以切齊或連續地延伸而形成一體成形的表面，但不以此為限。在一些實施例中，開口126的頂面寬度可在Z軸上往開口116逐漸減小。開口116的頂面寬度可在Z軸上往開口116的底面115逐漸減小。在剖面上，開口126與開口116的側面輪廓可以是上寬下窄的圓錐形或梯形，但不以此為限。

接著，在開口126與開口116中形成導電結構V1。形成導電結構V1的方式包括先在開口126與開口116的側壁以及底面115上形成種子層（seed layer）（未繪示），再以電鍍法形成導電材料層（未繪示）於開口126與開口116中。在一些實施例中，導電材料層的部分也可以設置於第二表面121上。在另一些實施例中，也可以不形成種子層而直接將導電材料層填入開口126與開口116中。舉例來說，導電材料層可透過物理氣相沉積法(physical vapor deposition)或化學氣相沉積法形成。在一些實施例中，導電材料層的材料包括金屬或金屬合金，例如為銅(Cu)、銅合金或其他合適的金屬或金屬合金，但不以此為限。

接著，進行研磨程序。研磨程序包括透過化學機械研磨（CMP）製程對介電層120與導電材料層進行研磨。研磨後的導電材料層可形成導電結構V1。圖2繪示了兩個導電結構V1，但數量不以此為限。

導電結構V1形成並填入開口126與開口116中。導電結構V1貫穿介電層120並嵌入基板110。在本發明的一實施例，導電結構V1可以是矽穿孔(TSV)。在研磨製程後，導電結構V1的頂面與介電層120的第二表面121切齊。在一些實施例中，導電結構V1的高度可定義為：於Z軸上，第二表面121與底面115之間的最大距離。導電結構V1的高度可以是開口116的高度與介電層120的高度的和，但不以此為限。導電結構V1的高度例如為5微米至50微米，但不以此為限。

在此需注意的是，由於研磨形成導電結構V1的步驟在形成介電層120覆蓋第一對位標記114之後，因此CMP製程不會對第一對位標記114進行研磨。藉此，研磨程序不會影響第一對位標記114，可以維持第一對位標記114的高度差及可見度。

接著，在第二表面121上形成犧牲層130並覆蓋導電結構V1。犧牲層130的材料包括氮化矽（SiN）或氮化碳化矽（SiCN），但不以此為限。犧牲層130可以做為頂蓋層保護導電結構V1，以減少後續製程汙染導電結構V1的材料的風險。

然後，請參考圖3，進行第三次圖案化程序，以在介電層120的第二表面121上形成第二對位標記124。詳細來說，第三次圖案化程序包括以下步驟。透過第一對位標記114進行對位，以對犧牲層130進行黃光微影製程，包括在犧牲層130上形成光阻材料後對光阻材料進行圖案化以形成罩幕。再以罩幕對犧牲層130進行蝕刻以圖案化出開口134並暴露介電層120的第二表面121。具體來說，可將開口134對位於第一對位標記114。如此一來，犧牲層130的開口134於基板110上的正投影對應重疊第一對位標記114於基板110上的正投影。

接著，透過犧牲層130的開口134對介電層120進行蝕刻製程，以在第二表面121上形成具有高度差的第二對位標記124。然後，移除罩幕。

在一些實施例中，第二對位標記124具有高度H3。高度H3可定義為：於Z軸上，第二表面121至第二對位標記124的底面123之間的最大距離。在一些實施例中，高度H3例如包括100奈米至200奈米，但不以此為限。在一些實施例中，第二對位標記124與介電層120的高度比例如為1:10，但不以此為限。

在一些實施例中，第二對位標記124的高度H3可以小於或等於第一對位標記114的高度H1，但不以此為限。在其他實施例中，第二對位標記124的高度H3可以大於第一對位標記114的高度H1。

在一些實施例中，第二對位標記124具有寬度W2。寬度W2可定義為：在垂直Z軸的方向上，第二對位標記124的相對兩個側壁之間的最大距離。在一些實施例中，寬度W2例如包括0.3微米至5微米，但不以此為限。在一些實施例中，第二對位標記124的深寬比例如為1:10，但不以此為限。

在一些實施例中，開口134的寬度可以等於第二對位標記124的寬度W2。換句話說，開口134的側壁可以切齊第二對位標記124的側壁，但不以此為限。在另一些實施例中，開口134的寬度可以大於或小於第二對位標記124的寬度W2。

在上述的設置下，由於開口134可以對位於第一對位標記114設置，且第二對位標記124係透過開口134設置並對應重疊開口134，因此第一對位標記114於基板110上的正投影重疊第二標記124於基板110上的正投影。藉此，第二對位標記124對位於第一對位標記114。

在一些實施例中，第二對位標記124的寬度W2可以小於或等於第一對位標記114的寬度W1，但不以此為限。在其他實施例中，第二對位標記124的寬度W2可以大於第一對位標記114的寬度W1。

接著，移除犧牲層130。

然後，請參考圖4，形成晶種層140在第二表面121上。晶種層140覆蓋介電層120與導電結構V1。晶種層140的部分形成於第二對位標記124中。在一些實施例中，設置於第二對位標記124中的晶種層140的高度可以小於或等於第二對位標記124的高度H3，但不以此為限。晶種層140可應用為銅製程的阻障層以保護導電結構V1，以減少後續製程汙染導電結構V1的材料的風險。

晶種層140的材料例如是鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)或其組合。在本實施例中，導電層140的材料是以氮化鈦為例，但本發明並不以此為限。晶種層140的形成方法例如是物理氣相沉積法或化學氣相沉積法，但不以此為限。

接著，形成金屬層150於第二表面121上。具體來說，形成金屬層150於晶種層140上。晶種層140位於介電層120與金屬層150之間。金屬層150具有第三表面151。金屬層150位於第二表面121與第三表面151之間。金屬層150的材料例如是鋁金屬(Al)或鋁銅合金(AlCu)，但不以此為限。在本實施例中，金屬層150的材料是以鋁銅合金為例，但本發明並不以此為限。

在一些實施例中，金屬層150的高度可定義為：於Z軸上，第三表面151至導電層140的上表面之間的最大距離。金屬層150的高度例如為0.2微米至1微米，但不以此為限。

在本實施例中，由於晶種層140的部分形成於第二對位標記124中，因此晶種層140重疊第二對位標記124的部分會形成一個具有高度差的凹槽。當金屬層150設置於晶種層140上時，金屬層150重疊晶種層140的凹槽的部分會形成一個具有高度差的第三對位標記154。第三對位標記154設置於金屬層150的第三表面151上。由於第三對位標記154重疊導電層140的凹槽，因此第三對位標記154會對位於第二對位標記124。第三對位標記154於基板110上的正投影重疊第二對位標記124於基板110上的正投影。此外，第三對位標記154於基板110上的正投影重疊第一對位標記114於基板110上的正投影。藉此，第三對位標記154的形成具有CMP後製程與鋁金屬製程接合的對準的技術應用，此方法有效改善原本無法對位的窘境。

值得注意的是，由於覆蓋第一對位標記114與第二對位標記124的金屬層150可具有第三對位標記154，且第三對位標記154為具有高度差凹槽，因此使用者仍可在金屬層150的第三表面151上觀察到對位標記（即對位於第一對位標記114或第二對位標記124的第三對位標記154）。藉此，對位標記的對比與可見度可被提升。

在一些實施例中，第三對位標記154具有高度H4。高度H4可定義為：於Z軸上，第三表面151至第三對位標記154的底面153之間的最大距離。在一些實施例中，高度H4例如包括100奈米至200奈米，但不以此為限。在一些實施例中，第三對位標記154與金屬層150的高度比例如為1:3，但不以此為限。

在一些實施例中，第三對位標記154具有寬度W3。寬度W3可定義為：在垂直Z軸的方向上，第三對位標記154的相對兩個側壁之間的最大距離。在一些實施例中，寬度W3例如包括0.3微米至5微米，但不以此為限。在一些實施例中，第三對位標記154的深寬比例如為1:20，但不以此為限。

接著，請參考圖5及圖6，對金屬層150進行圖案化。對金屬層150進行圖案化的步驟包括以下步驟。透過對位於第二對位標記124的第三對位標記154進行對位，以形成光阻圖案PR於第三表面151上。形成光阻圖案PR的方法包括形成光阻材料於第三表面151上，再透過第三對位標記154進行對位以對光阻材料進行圖案化形成光阻圖案PR。光阻圖案PR於基板110上的正投影可對位重疊導電結構V1於基板110上的正投影。在一些實施例中，導電結構V1於基板110上的正投影可位於光阻圖案PR於基板110上的正投影內，但不以此為限。

然後，透過對位於第三對位標記154及第二對位標記124的光阻圖案PR做為罩幕，對金屬層150及晶種層140進行圖案化製程。上述圖案化製程包括蝕刻製程，以分別圖案化金屬層150形成導電金屬線152與圖案化晶種層140形成晶種層圖案142。導電金屬線152與晶種層圖案142設置於介電層120上。晶種層圖案142設置於導電結構V1與導電金屬線152之間，且晶種層圖案142電性連接導電結構V1與導電金屬線152。導電金屬線152可應用為電子裝置10在主動面的接墊(pad)。在上述的設置下，可以達成銅導電結構與鋁銅導電金屬線的異質金屬連接的技術。

接著，移除光阻圖案PR。至此，大致完成電子裝置10的製作。

在一些實施例中，由於可透過光阻圖案PR形成導電金屬線152與晶種層圖案142，因此晶種層圖案142於基板110上的正投影重疊導電金屬線152於基板110上的正投影。此外，導電金屬線152可以完全重疊晶種層圖案142，即導電金屬線152的側壁可以切齊晶種層圖案142的側壁，但不以此為限。

在另一些實施例中，導電金屬線152的寬度可以大於導電結構V1的頂面的寬度，但不以此為限。因此，導電結構V1於基板110上的正投影位於導電金屬線152於基板110上的正投影之內。如此一來，可以確保導電金屬線152與導電結構V1的電性連接，使電子裝置10具有良好的電性品質。

簡言之，本發明一實施例的電子裝置10可透過第一對位標記114對導電結構V1進行對位設置。接著，可透過形成重疊第一對位標記114的第二對位標記124。再透過第二對位標記124進行對位以圖案化金屬層150。圖案化後的金屬層150形成導電金屬線152，且導電金屬線152於基板110上的正投影對應重疊導電結構V1於基板110上的正投影。因此，本實施例的電子裝置10的製程可以在對導電結構V1進行研磨製程後，仍能觀察到第一對位標記114，且還能透過第二對位標記124與第三對位標記154具有高度差的設置提升對位標記的對比與可見度，降低異質金屬連接對於對位標記之對比的影響。如此一來，導電金屬線152對位至導電結構V1的效果良好，且能有效對位以避免斷線。使電子裝置10具有良好的電性品質。另外，晶種層140應用在銅製程的阻障層還能保護銅的導電結構V1不受鋁銅製程互換所帶來的汙染風險，增加電性品質。

綜上所述，上述本發明的實施例的電子裝置及其製造方法，由於在研磨製程形成導電結構後仍能觀察到第一對位標記，且能對位於第一對位標記形成第二對位標記與第三對位標記，因此可以提升導電金屬線與導電結構的對位效果，以避免斷線。此外，對位標記還具有高度差以提升對比與可見度。使電子裝置具有良好的對位效果與電性品質。另外，對位標記的形成簡單且具有良好的對比度，使電子裝置的製造方法可以簡化並降低成本。

10:電子裝置 110:基板 111:第一表面 113、115、123、153:底面 114:第一對位標記 116、126、134:開口 120:介電層 121:第二表面 124:第二對位標記 130:犧牲層 140:晶種層 142:晶種層圖案 150:金屬層 151:第三表面 152:導電金屬線 154:第三對位標記 H1、H2、H3、H4:高度 PR:光阻圖案 V1:導電結構 W1、W2、W3:寬度 Z:軸

圖1至圖6為本發明一實施例的電子裝置的製造流程剖面圖。

10:電子裝置

110:基板

114:第一對位標記

120:介電層

124:第二對位標記

142:晶種層圖案

152:導電金屬線

V1:導電結構

Z:軸

Claims

一種電子裝置，包括：基板，具有第一表面，所述基板包括第一對位標記設置於所述第一表面；介電層，設置於所述第一表面上，所述介電層包括第二對位標記設置於所述介電層的第二表面，且所述介電層位於所述第一表面與所述第二表面之間；導電結構貫穿所述介電層並嵌入所述基板，所述導電結構透過所述第一對位標記進行對位；以及導電金屬線設置於所述介電層上，所述導電金屬線透過所述第二對位標記進行對位以對應連接至所述導電結構，其中所述第一對位標記於所述基板上的正投影重疊所述第二對位標記於所述基板上的正投影。
如請求項1所述的電子裝置，其中所述第二對位標記的寬度小於或等於所述第一對位標記的寬度。
如請求項1所述的電子裝置，其中所述第二對位標記的高度小於或等於所述第一對位標記的高度。
如請求項1所述的電子裝置，更包括晶種層圖案設置於所述導電結構與所述導電金屬線之間，其中所述晶種層圖案於所述基板上的正投影重疊所述導電金屬線於所述基板上的正投影。
如請求項1所述的電子裝置，其中所述導電結構於所述基板上的正投影位於所述導電金屬線於所述基板上的正投影之內。
一種電子裝置的製作方法，包括：提供基板，所述基板具有第一表面；進行第一次圖案化程序以在所述基板的第一表面上形成第一對位標記；形成介電層於所述第一表面上，所述介電層具有第二表面，且所述介電層位於所述第一表面與所述第二表面之間；透過所述第一對位標記進行對位以進行第二次圖案化程序，以在所述介電層中形成開口暴露所述基板；形成導電結構，所述導電結構貫穿所述介電層並嵌入所述基板；形成犧牲層於所述第二表面上並覆蓋所述導電結構；進行第三次圖案化程序，以在所述介電層的所述第二表面上形成第二對位標記，其中所述第一對位標記於所述基板上的正投影重疊所述第二對位標記於所述基板上的正投影；形成金屬層於所述第二表面上；以及透過所述第二對位標記進行對位以圖案化所述金屬層，圖案化後的所述金屬層形成導電金屬線，所述導電金屬線於所述基板上的正投影對應重疊所述導電結構於所述基板上的正投影。
如請求項6所述的方法，其中所述第三次圖案化程序包括：對所述犧牲層進行微影製程以在所述犧牲層形成開口並暴露所述第二表面，所述犧牲層的所述開口於所述基板上的正投影對應重疊所述第一對位標記於所述基板上的所述正投影；以及透過所述犧牲層的所述開口對所述介電層進行蝕刻製程，以形成所述第二對位標記。
如請求項6所述的方法，其中所述金屬層具有第三對位標記設置於所述金屬層的第三表面上，所述金屬層位於所述第二表面與所述第三表面之間，且所述第三對位標記於所述基板上的正投影重疊所述第二對位標記於所述基板上的所述正投影。
如請求項8所述的方法，其中在所述形成所述金屬層的步驟之前，更包括形成晶種層於所述第二表面上並覆蓋所述導電結構，所述晶種層位於所述介電層與所述金屬層之間。
如請求項9所述的方法，其中所述圖案化所述金屬層的步驟包括：透過對位於所述第二對位標記的所述第三對位標記進行對位以形成光阻圖案於所述第三表面上，所述光阻圖案於所述基板上的正投影對應重疊所述導電結構於所述基板上的所述正投影；透過所述光阻圖案對所述金屬層及所述晶種層進行蝕刻製程，以分別形成所述導電金屬線及晶種層圖案，其中所述晶種層圖案電性連接所述導電結構與所述導電金屬線；以及移除所述光阻圖案。