TWI775064B - 測試裝置以及測試方法 - Google Patents

測試裝置以及測試方法 Download PDF

Info

Publication number
TWI775064B
TWI775064B TW109111647A TW109111647A TWI775064B TW I775064 B TWI775064 B TW I775064B TW 109111647 A TW109111647 A TW 109111647A TW 109111647 A TW109111647 A TW 109111647A TW I775064 B TWI775064 B TW I775064B
Authority
TW
Taiwan
Prior art keywords
circuit
test
signals
test signals
signal
Prior art date
Application number
TW109111647A
Other languages
English (en)
Other versions
TW202120944A (zh
Inventor
陳彥中
楊財銘
喻柏莘
Original Assignee
創意電子股份有限公司
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創意電子股份有限公司, 台灣積體電路製造股份有限公司 filed Critical 創意電子股份有限公司
Publication of TW202120944A publication Critical patent/TW202120944A/zh
Application granted granted Critical
Publication of TWI775064B publication Critical patent/TWI775064B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31716—Testing of input or output with loop-back
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31704—Design for test; Design verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Environmental & Geological Engineering (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

一種測試裝置包含一傳輸電路、一接收電路以及一回授電路。傳輸電路用以接收複數第一測試訊號。接收電路用以在一正常模式下自複數接墊接收一輸入資料。回授電路耦接該些接墊以及一取樣電路的複數輸入端。回授電路用以傳輸該些第一測試訊號自傳輸電路至取樣電路的該些輸入端，以產生用以後續分析的一測試資料。

Description

測試裝置以及測試方法
本揭示中所述實施例內容是有關於一種測試裝置，特別關於一種用於回授測試的測試裝置以及測試方法。
積體電路可透過高速序列介面彼此連接。在實際應用中，高速序列介面一般包含輸入/輸出(I/O)電路。測試訊號可施加至輸入/輸出電路的傳輸接墊(pad)且可回授至輸入/輸出電路的接收接墊，以識別輸入/輸出電路的缺陷。在現有技術中，為了執行這種測試，需要耦接至接收器的額外多工器。如此，額外多工器的額外容值以及阻值的影響將會造成接收器的效能下降。
本揭示之一些實施方式是關於一種測試裝置。測試裝置包含一傳輸電路、一接收電路以及一回授電路。傳輸電路用以接收複數第一測試訊號。接收電路用以在一正常模式下自複數接墊接收一輸入資料。回授電路耦接該些接墊以及一取樣電路的複數輸入端。回授電路用以傳輸該 些第一測試訊號自傳輸電路至取樣電路的該些輸入端，以產生用以後續分析的一測試資料。
本揭示之一些實施方式是關於一種測試方法。測試方法包含：藉由一傳輸電路接收複數第一測試訊號；以及藉由一回授電路傳輸該些第一測試訊號自傳輸電路至一取樣電路的該些輸入端，以產生用以後續分析的一測試資料，其中回授電路耦接相應於一接收電路的複數接墊以及取樣電路的複數輸入端。
綜上所述，本揭示一些實施例中的測試裝置以及測試方法，能夠應用於回授型式的高速資料傳輸。
100:測試裝置
110:傳輸電路
120:回授電路
121:控制電路
122:驅動電路
130:樣式產生電路
140:接收電路
150:取樣電路
151,152:輸入端
400:測試方法
TX1,TX2:接墊
DOUT,DIN:資料
RX1,RX2:接墊
ST1,ST2,ST3,ST4:測試訊號
EN:致能訊號
DT:測試資料
T1,T2,T3,T4,M1,M2,M3:電晶體
I1,I2:電流源電路
VT1,VT2:訊號
TR1,TR2:終端電阻
O1,O2:控制訊號
A1,A2:反相器
GND:地電壓
VDD:電壓
Su1,Su2:電流訊號
S410,S420:操作
為讓本揭示之上述和其他目的、特徵、優點與實施例能夠更明顯易懂，所附圖式之說明如下：
第1圖是依照本揭示一些實施例所繪示的一測試裝置的示意圖；
第2圖是依照本揭示一些實施例所繪示的第1圖的測試裝置的電路圖；
第3圖是依照本揭示一些實施例所繪示的第2圖的反相器的電路圖；以及
第4圖是依照本揭示一些實施例所繪示的一測試方法的流程圖。
下文係舉實施例配合所附圖式對本揭示作詳細說明。然而本揭示可以許多不同型式實施且不應被限制至這些實施例。更確切的說，這些實施例被提供使得本揭示完善且完整，且完全地傳達本揭示的範圍給本領域具有通常知識者。相同符號標示係指相同元件。
將被瞭解的是，雖然字詞第一、第二、第三等等被使用於此以描述不同的元件、組件、區域、層及/或部分。這些元件、組件、區域、層及/或部分不應被這些字詞限制。這些字詞僅是用來區分元件、組件、區域、層或部分。因此，於下所討論的一第一元件、組件、區域、層或部分可在不違反本揭示的教示下亦可被命名為第二元件、組件、區域、層或部分。
在本文中所使用的用詞『耦接』亦可指『電性耦接』，且用詞『連接』亦可指『電性連接』。用詞『耦接』以及『連接』可分別指『直接耦接』以及『間接耦接』，或分別指『直接連接』以及『間接連接』。『耦接』及『連接』亦可指二個或多個元件相互配合或相互互動。
在本文中，「電路系統」一詞可代表由一或多個電路形成的一系統。「電路」一詞代表基於一特定配置而由一或多個電晶體及/或一或多的主種式/被動式元件所形成的一物件，用以處理訊號。
參考第1圖。第1圖是依照本揭示一些實施例所繪示的測試裝置100的示意圖。在一些實施例中，測試裝置100可為形成於單一晶片中的可測試性設計(design for test,DFT)電路系統。在一些實施例中，測試裝置100用於高速資料輸入/輸出測試。
測試裝置100包含傳輸電路110、回授電路120、樣式(pattern)產生電路130、接收電路140以及取樣電路150。傳輸電路110用以透過接墊TX1以及TX2輸出資料DOUT。接收電路140用以透過接墊RX1以及RX2接收資料DIN。在一些實施例中，一裸晶上形成有測試裝置100，接墊TX1以及TX2可為此裸晶的輸出接墊，且接墊RX1以及RX2可為此裸晶的輸入接墊。
樣式產生電路130用以產生測試訊號ST1以及ST2，且同樣傳輸至傳輸電路110。在一些實施例中，測試訊號ST1以及ST2可為具有特定樣式且用以測試輸入/輸出電路系統的訊號。
回授電路120耦接於傳輸電路110與接收電路140之間。在一些實施例中，回授電路120響應於致能訊號EN而被致能。回授電路120被致能以提供傳輸電路110與接收電路140之間的連結，以將(多個)訊號迴路至接收電路140。
舉例而言，當回授電路120被致能，接收電路140運作於測試模式且接收測試訊號ST3以及ST4，使得傳輸電路110以及接收電路140上的測試被啟動。相反地，當回 授電路120未被致能，接收電路140運作於正常模式且接收資料DIN。在一些實施例中，測試訊號ST3以及ST4的邏輯值分別相同於測試訊號ST1以及ST2的邏輯值。在一些實施例中，回授電路120分別響應於測試訊號ST1以及ST2而輸出測試訊號ST3以及ST4。
在一些實施例中，如下述討論，回授電路120耦接接收電路140的終端電阻以及取樣電路150的輸入端。在一些實施例中，回授電路120用以協同這些終端電阻，以將測試訊號ST3以及ST4傳輸至取樣電路150。如此，測試裝置100能夠影用於高速測試。為了更清楚，第2圖將提供回授電路120的一個例子。
取樣電路150耦接回授電路120以及接收電路140以接收測試訊號ST3以及ST4。取樣電路150用以取樣測試訊號ST3以及ST4，以輸出測試資料DT供後續分析。在一些實施例中，取樣電路150可利用比較電路實現。
參考第2圖。第2圖是依照本揭示一些實施例所繪示的第1圖的測試裝置100的電路圖。為了易於瞭解，第1-2圖中相似的元件將以相同標號標示。
傳輸電路110包含電晶體T1以及T2以及電流源電路I1。電晶體T1以及T2可被電流源電路I1偏壓，以運作為先驅動器(pre-driver)的輸入對。在正常模式下，測試訊號ST1以及ST2失效，且訊號VT1以及VT2生效。在這個情況下，電晶體T1以及T2分別接收訊號VT1以及VT2，且分別響應於訊號VT1以及VT2運作，以放大訊號VT1以及 VT2，以透過接墊TX1以及TX2輸出資料DOUT。在測試模式下，測試訊號ST1以及ST2生效，且訊號VT1以及VT2失效。在這個情況下，電晶體T1以及T2的輸入端用以從樣式產生電路130接收測試訊號ST1以及ST2，且電晶體T1以及T2分別響應於測試訊號ST1以及ST2運作。
在一些實施例中，在測試訊號ST1以及ST2失效的情況下使訊號VT1以及VT2生效，以及在訊號VT1以及VT2失效的情況下使使測試訊號ST1以及ST2生效，是由至少一多工器執行。舉例而言，訊號ST1以及VT1被一多工器選擇，且訊號ST2以及VT2被另一多工器選擇。
在一些實施例中，接收電路140包含終端電阻TR1以及TR2。終端電阻TR1耦接接墊RX1以及取樣電路150的輸入端151。終端電阻TR2耦接接墊RX2以及取樣電路150的輸入端152。在一些實施例中，終端電阻TR1以及TR2用以避免接墊RX1以及RX2所接收到的訊號被反射。在一些實施例中，終端電阻TR1以及TR2的各者可利用一可變電阻實現。在一些實施例中，終端電阻TR1以及TR2的各者可為50歐姆，但本揭示不以此為限。
終端電阻TR1以及TR2的實現方式以及數值僅用以示例的目的。終端電阻TR1以及TR2的各種實現方式以及各種數值皆在本揭示的範圍中。
回授電路120耦接電晶體T1以及T2的控制端(例如：傳輸電路110的輸入端)，終端電阻TR1以及TR2，以及取樣電路150的輸入端151以及152。在一些實施例中， 回授電路120包含控制電路121以及驅動電路122。控制電路121被致能訊號EN致能，以響應於測試訊號ST1以及ST2輸出控制訊號O1以及O2。驅動電路122響應於控制訊號O1以及02產生測試訊號ST3以及ST4。
舉例而言，控制電路121包含反相器A1以及A2。反相器A1的輸入端耦接電晶體T1的控制端，以接收測試訊號ST1。反相器A1被致能訊號EN致能，因此而響應於測試訊號ST1輸出控制訊號O1。反相器A2的輸入端耦接電晶體T2的控制端，以接收測試訊號ST2。反相器A2被致能訊號EN致能，因此響應於測試訊號ST2輸出控制訊號O2。
驅動電路122耦接終端電阻TR1以及TR2以及取樣電路150的輸入端151以及152。驅動電路122包含電晶體T3以及T4以及電流源電路I2。電晶體T3的第一端耦接取樣電路150的輸入端151，電晶體T3的第二端耦接電流源電路I2，且電晶體T3的控制端用以接收控制訊號O2。響應於控制訊號O2，電晶體T3導通或截止以調整輸入端151的位準，以產生測試訊號ST3。舉例而言，若測試訊號ST2具有邏輯值0，控制訊號O2則具有邏輯值1。響應於控制訊號O2，電晶體T3導通以透過電流源電路I2將輸入端151的位準拉降至地電壓GND。在這個情況下，具有邏輯值0的測試訊號ST3產生且傳輸至輸入端151。相反地，若測試訊號ST2具有邏輯值1，控制訊號O2則具有邏輯值0。響應於控制訊號O2，電晶體T3截止，因此輸入端151的位準透過終端電阻TR1被拉升至電壓VDD(例如：電流訊號 Su1)。在這個情況下，具有邏輯值1的測試訊號ST3產生且被傳輸至輸入端151。
電晶體T4的第一端耦接取樣電路150的輸入端152，電晶體T4的第二端耦接電流源電路I2的第一端，且電晶體T4的控制端用以接收控制訊號O1。
響應於控制訊號O1，電晶體T4導通或截止以調整輸入端152的位準，以產生測試訊號ST4。舉例而言，若測試訊號ST1具有邏輯值0，控制訊號O1則具有邏輯值1。響應於控制訊號O1，電晶體T4導通以透過電流源電路I2將輸入端152的位準拉降至地電壓GND。在這個情況下，具有邏輯值0的測試訊號ST4產生且傳輸至輸入端152。相反地，若測試訊號ST1具有邏輯值1，控制訊號O1則具有邏輯值0。響應於控制訊號O1，電晶體T4截止，因此輸入端152的位準透過終端電阻TR2被拉升至電壓VDD(例如：電流訊號Su2)。在這個情況下，具有邏輯值1的測試訊號ST4產生且被傳輸至輸入端152。
在這個例子中，取樣電路150是利用比較電路實現。比較電路比較測試訊號ST3以及測試訊號ST4，以產生測試資料DT。在一些實施例中，藉由比較測試訊號ST3以及測試訊號ST4，載於測試訊號ST3與測試訊號ST4間的測試樣式能夠被取樣。
在一些技術中，利用且配置額外的多工器於接收器與回送電路之間，以將接收器的輸入端耦接至傳輸器。然而，此額外的多工器會引入寄生電容值及/或電阻值至接 收器。如此，接收器的效能將會降低，使得接收器不適用於高速資料傳輸。
在一些實施例中，回授電路120直接耦接接墊RX1以及RX2以及終端電阻TR1以及TR2。在實際應用中，接墊RX1以及RX2可能包含靜電放電(electrostatic discharge,ESD)保護裝置(圖未示)，以避免靜電放電損害。在這個情況下，耦接至接墊RX1以及RX2的節點(例如，輸入端151以及152)上的電容值及/或電阻值實質上受此靜電放電保護裝置支配。相應地，從回授電路120引入至這些節點的電容值及/或電阻值可被省略。如此，接收電路140的效能將不會明顯受到回授電路120的影響。
在一些其他的技術中，傳輸器以及接收器可運作為不同功率域，因此在回授測試中需要額外的位準偏移器。相較於這些技術，在一些實施例中，如上述討論，測試訊號ST3以及ST4響應於電流訊號(例如Su1、Su22及/或電流源電路I2的電流)產生。相應地，在回授測試中不需要額外的位準偏移器。換句話說，回授電路120能夠在沒有位準偏移器的高速資料傳輸中運行回授測試。
參考第3圖。第3圖是依照本揭示一些實施例所繪示的第2圖的反相器A1的電路圖。為了易於瞭解，第2-3圖中相似的元件將以相同標號標示。
反相器A1包含電晶體M1、M2以及M3。電晶體M2以及M3用以運作為正常的反相器電路。電晶體M1串聯耦接電晶體M2以及M3，且依據致能訊號EN導通。電晶體 M1提供電源閘機制(power gating mechanism)至電晶體M2以及M3。舉例而言，當電晶體M1導通，電晶體M2以及M3被供電(例如，致能)以產生控制訊號O1。相反地，當電晶體M1截止，電晶體M2以及M3被斷電。反相器A2的電路架構可相同於反相器A1的電路架構，因此於此不再重覆描述。
各圖的實施例用於示例的目的，且本揭示不以各實施例中所繪示的電路配置、電晶體型式(例如：N型或P型)及/或電晶體種類(例如：場效電晶體、雙極性接面電晶體)為限。各種能夠達到相同運作的電路配置皆在本揭示的範圍中。
參考第4圖。第4圖是依照本揭示一些實施例所繪示的測試方法400的流程圖。
在操作S410中，傳輸電路110接收測試訊號ST1以及ST2。
在操作S420中，回授電路120傳輸測試訊號ST1以及ST2自傳輸電路110至取樣電路150的輸入端151以及152，以產生用於後續分析的測試資料DT。
上述運作可參考第1-3圖中的實施例而瞭解，故於此不再重覆描述。上述測試方法400的描述包含示例性操作，但測試方法400的運作不一定要照上述順序執行。測試方法400中的該些操作的順序可被改變，或者該些操作可在本揭示的各種實施例的精神以及範圍下適當地被同時或部分同時而執行。
綜上所述，本揭示一些實施例中的測試裝置以及測試方法，能夠應用於回授型式的高速資料傳輸。
各種功能性元件和方塊已於此公開。對於本技術領域具通常知識者而言，功能方塊可由電路(不論是專用電路，或是於一或多個處理器及編碼指令控制下操作的通用電路)實現，其一般而言包含用以相應於此處描述的功能及操作對電氣迴路的操作進行控制之電晶體或其他電路元件。如將進一步理解地，一般而言電路元件的具體結構與互連，可由編譯器(compiler)，例如暫存器傳遞語言(Register Transfer Language，RTL)編譯器決定。暫存器傳遞語言編譯器對與組合語言代碼(assembly language code)相當相似的指令碼(script)進行操作，將指令碼編譯為用於佈局或製作最終電路的形式。確實地，暫存器傳遞語言以其促進電子和數位系統設計過程中的所扮演的角色和用途而聞名。
雖然本揭示已以實施方式揭示如上，然其並非用以限定本揭示，任何本領域具通常知識者，在不脫離本揭示之精神和範圍內，當可作各種之更動與潤飾，因此本揭示之保護範圍當視後附之申請專利範圍所界定者為準。
100:測試裝置
110:傳輸電路
120:回授電路
130:樣式產生電路
140:接收電路
150:取樣電路
TX1,TX2:接墊
DOUT,DIN:資料
RX1,RX2:接墊
ST1,ST2,ST3,ST4:測試訊號
EN:致能訊號
DT:測試資料

Claims (16)

  1. 一種測試裝置，包含：一傳輸電路，包含複數輸入端且用以於該些輸入端接收複數第一測試訊號；一接收電路，用以在一正常模式下自複數接墊接收一輸入資料；以及一回授電路，直接耦接該傳輸電路的該些輸入端以於該傳輸電路的該些輸入端接收該些第一測試訊號，其中該回授電路更直接耦接該些接墊、該接收電路以及一取樣電路的複數輸入端，該回授電路用以響應於該些第一測試訊號而輸出複數第二測試訊號至該接收電路以及至該取樣電路的該些輸入端，以產生用以後續分析的一測試資料，其中該回授電路包含：一控制電路，用以被一致能訊號所致能且響應於該些第一測試訊號而產生複數控制訊號；以及一驅動電路，用以響應於該些控制訊號而產生該些第二測試訊號，且傳輸該些第二測試訊號至該取樣電路的該些輸入端。
  2. 如請求項1所述的測試裝置，其中該接收電路包含複數終端電阻，且該些終端電阻分別耦接該些接墊。
  3. 如請求項2所述的測試裝置，其中該回授電 路用以協同該些終端電阻，以傳輸該些第一測試訊至該取樣電路的該些輸入端。
  4. 如請求項2所述的測試裝置，其中該回授電路直接耦接該些終端電阻。
  5. 如請求項1所述的測試裝置，其中該回授電路用以在沒有一位準偏移器的情況下傳輸該些第二測試訊號至該取樣電路的該些輸入端，其中該些第二測試訊號的邏輯值相同於該些第一測試訊號的邏輯值。
  6. 如請求項1所述的測試裝置，其中該控制電路包含：一第一反相器，用以依據該致能訊號而被致能，以響應於該些第一測試訊號中的一第一訊號而產生該些控制訊號中的一第一控制訊號；以及一第二反相器，用以依據該致能訊號而被致能，以響應於該些第一測試訊號中的一第二訊號而產生該些控制訊號中的一第二控制訊號。
  7. 如請求項1所述的測試裝置，其中該驅動電路包含：一第一電晶體，用以響應於該些控制訊號中的一第一控制訊號而導通或截止，以產生該些第二測試訊號中的一 第一訊號；一第二電晶體，用以響應於該些控制訊號中的一第二控制訊號而導通或截止，以產生該些第二測試訊號中的一第二訊號；以及一電流源電路，耦接該第一電晶體以及該第二電晶體。
  8. 如請求項1所述的測試裝置，其中該些第二測試訊號的邏輯值相同於該些第一測試訊號的邏輯值。
  9. 一種測試方法，包含：藉由一傳輸電路於複數輸入端接收複數第一測試訊號；藉由一回授電路於該傳輸電路的該些輸入端接收該些第一測試訊號，其中該回授電路直接耦接該傳輸電路的該些輸入端以及藉由該回授電路響應於該些第一測試訊號而輸出複數第二測試訊號至一接收電路以及至一取樣電路的該些輸入端，以產生用以後續分析的一測試資料，包含：藉由一致能訊號致能該回授電路的一控制電路；藉由該控制電路響應於該些第一測試訊號產生複數控制訊號；以及藉由該回授電路的一驅動電路響應於該些控制 訊號而產生該些第二測試訊號，且傳輸該些第二測試訊號至該接收電路以及至該取樣電路的該些輸入端，其中該回授電路耦接相應於該接收電路的複數接墊、該接收電路以及該取樣電路的複數輸入端。
  10. 如請求項9所述的測試方法，其中該些接墊分別耦接複數終端電阻。
  11. 如請求項10所述的測試方法，其中傳輸該些第一測試訊號自該傳輸電路至該取樣電路的該些輸入端包含：藉由該回授電路協同該些終端電阻，以傳輸該些第一測試訊號至該取樣電路的該些輸入端。
  12. 如請求項10所述的測試方法，其中該回授電路直接耦接該些終端電阻。
  13. 如請求項9所述的測試方法，其中該些第二測試訊號在沒有一位準偏移器的情況下被傳輸至該取樣電路的該些輸入端，其中該些第二測試訊號的邏輯值相同於該些第一測試訊號的邏輯值。
  14. 如請求項9所述的測試方法，其中藉由該致 能訊號致能該回授電路的該控制電路包含：依據該致能訊號致能一第一反相器，以響應於該些第一測試訊號中的一第一訊號而產生該些控制訊號中的一第一控制訊號；以及依據該致能訊號致能一第二反相器，以響應於該些第一測試訊號中的一第二訊號而產生該些控制訊號中的一第二控制訊號。
  15. 如請求項9所述的測試方法，其中響應於該些控制訊號而產生該些第二測試訊號包含：響應於該些控制訊號中的一第一控制訊號導通或截止該驅動電路中的一第一電晶體，以產生該些第二測試訊號中的一第一訊號；以及響應於該些控制訊號中的一第二控制訊號導通或截止該驅動電路中的一第二電晶體，以產生該些第二測試訊號中的一第二訊號。
  16. 如請求項9所述的測試方法，其中該些第二測試訊號的邏輯值相同於該些第一測試訊號的邏輯值。
TW109111647A 2019-11-24 2020-04-07 測試裝置以及測試方法 TWI775064B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/693,358 US11313904B2 (en) 2019-11-24 2019-11-24 Testing device and testing method
US16/693,358 2019-11-24

Publications (2)

Publication Number Publication Date
TW202120944A TW202120944A (zh) 2021-06-01
TWI775064B true TWI775064B (zh) 2022-08-21

Family

ID=75923063

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109111647A TWI775064B (zh) 2019-11-24 2020-04-07 測試裝置以及測試方法

Country Status (3)

Country Link
US (1) US11313904B2 (zh)
CN (1) CN112834895A (zh)
TW (1) TWI775064B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11810638B2 (en) * 2020-09-29 2023-11-07 Samsung Electronics Co., Ltd. Memory device including multiple memory chips and data signal lines and a method of operating the memory device
WO2023087139A1 (en) * 2021-11-16 2023-05-25 Renesas Electronics America Inc. Register clock driver with chip select loopback

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6904375B1 (en) * 2003-01-22 2005-06-07 Xilinx, Inc. Method and circuits for testing high speed devices using low speed ATE testers
US20070104111A1 (en) * 2005-11-04 2007-05-10 Intel Corporation Internal analog loopback for a high-speed interface test
TWI395960B (zh) * 2006-11-27 2013-05-11 Hon Hai Prec Ind Co Ltd 資料傳輸測試設備及方法
TWI405987B (zh) * 2008-12-08 2013-08-21 Advantest Corp 測試裝置與除錯方法
US9135132B2 (en) * 2011-09-20 2015-09-15 Samsung Electronics Co., Ltd. Method of testing a device under test, device under test, and semiconductor test system including the device under test
CN109032856A (zh) * 2017-06-08 2018-12-18 三星电子株式会社 执行外部环回测试的串行通信接口电路以及电子器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493055B1 (ko) * 2003-03-07 2005-06-02 삼성전자주식회사 디스플레이 시스템용 전류 모드 수신 장치
US7019550B2 (en) * 2004-06-29 2006-03-28 Intel Corporation Leakage testing for differential signal transceiver
TW200819769A (en) * 2006-06-08 2008-05-01 Koninkl Philips Electronics Nv Testing of a circuit that has an asynchronous timing circuit
US7952376B1 (en) * 2008-08-28 2011-05-31 Altera Corporation Method and apparatus for equalizer testing
US8230281B2 (en) * 2009-04-13 2012-07-24 Altera Corporation Techniques for boundary scan testing using transmitters and receivers
US8598898B2 (en) * 2010-10-05 2013-12-03 Silicon Image, Inc. Testing of high-speed input-output devices
CN102469650B (zh) * 2010-11-08 2014-07-23 登丰微电子股份有限公司 转换控制电路
US8704541B2 (en) * 2011-12-01 2014-04-22 Nanya Technology Corporation Test method of driving apparatus and circuit testing interface thereof
KR102336455B1 (ko) * 2015-01-22 2021-12-08 삼성전자주식회사 집적 회로 및 집적 회로를 포함하는 스토리지 장치
US9312910B1 (en) * 2015-04-15 2016-04-12 Global Unichip Corporation Multi-channel transceiver
CN105141303B (zh) * 2015-08-31 2018-08-03 晶焱科技股份有限公司 斜率控制电路
US10735001B2 (en) * 2018-04-13 2020-08-04 Taiwan Semiconductor Manufacturing Company Ltd. Level shifter circuit and method of operating the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6904375B1 (en) * 2003-01-22 2005-06-07 Xilinx, Inc. Method and circuits for testing high speed devices using low speed ATE testers
US20070104111A1 (en) * 2005-11-04 2007-05-10 Intel Corporation Internal analog loopback for a high-speed interface test
TWI395960B (zh) * 2006-11-27 2013-05-11 Hon Hai Prec Ind Co Ltd 資料傳輸測試設備及方法
TWI405987B (zh) * 2008-12-08 2013-08-21 Advantest Corp 測試裝置與除錯方法
TWI412757B (zh) * 2008-12-08 2013-10-21 Advantest Corp 測試裝置以及測試方法
US9135132B2 (en) * 2011-09-20 2015-09-15 Samsung Electronics Co., Ltd. Method of testing a device under test, device under test, and semiconductor test system including the device under test
CN109032856A (zh) * 2017-06-08 2018-12-18 三星电子株式会社 执行外部环回测试的串行通信接口电路以及电子器件

Also Published As

Publication number Publication date
US11313904B2 (en) 2022-04-26
US20210156916A1 (en) 2021-05-27
CN112834895A (zh) 2021-05-25
TW202120944A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
RU2369977C2 (ru) Устройство сопряжения токового режима для высокоскоростной связи вне микросхем
US7453283B2 (en) LVDS input circuit with connection to input of output driver
TWI775064B (zh) 測試裝置以及測試方法
CN105429624B (zh) 信号隔离器***中的开关键调制信号的解调
US8410818B1 (en) High speed communication interface with an adaptive swing driver to reduce power consumption
US20180239856A1 (en) Field-programmable gate array based emulation system and method therefor
JPH0951262A (ja) 低電力論理信号レベルコンバータ
KR19980702125A (ko) 양방향 신호 전송 시스템
US7084662B1 (en) Variable impedance output driver
US20070071111A1 (en) Link transmitter with reduced power consumption
US6631159B1 (en) Transceiver with disconnect detector
JP4439124B2 (ja) データ依存駆動強度制御ロジックを備えたバス・ドライバ
WO2007091306A1 (ja) 差動信号伝送装置、差動信号受信装置
EP2464009B1 (en) Differential signal termination circuit
US6275088B1 (en) Method and apparatus for dynamic impedance clamping of a digital signal delivered over a transmission line
US8874980B2 (en) Chip applied to serial transmission system and associated fail safe method
CN109450436B (zh) 一种信号传输管的驱动电路和电平转换电路
US10177940B1 (en) System and method for data transmission
US7256647B2 (en) Method and apparatus for presetting an amplifier
JP2003218960A (ja) データインタフェース回路
US11342840B2 (en) Switching device and leakage current control method
JP4803775B2 (ja) ボディグラッビングスイッチ
JPH10303731A (ja) 高速バストランシーバ及びバスの負荷低減方法
US6541998B2 (en) Active termination circuit with an enable/disable
CN220830449U (zh) 隔离电路以及电子控制器

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent