TWI773741B - 用以選擇性溼蝕刻矽化鍺之液態混合物及方法 - Google Patents

用以選擇性溼蝕刻矽化鍺之液態混合物及方法 Download PDF

Info

Publication number
TWI773741B
TWI773741B TW107109191A TW107109191A TWI773741B TW I773741 B TWI773741 B TW I773741B TW 107109191 A TW107109191 A TW 107109191A TW 107109191 A TW107109191 A TW 107109191A TW I773741 B TWI773741 B TW I773741B
Authority
TW
Taiwan
Prior art keywords
liquid mixture
substrate
silicon
liter
etching
Prior art date
Application number
TW107109191A
Other languages
English (en)
Other versions
TW201843350A (zh
Inventor
德萊斯 迪特斯
克里斯琴 費雪
Original Assignee
奧地利商蘭姆研究股份公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奧地利商蘭姆研究股份公司 filed Critical 奧地利商蘭姆研究股份公司
Publication of TW201843350A publication Critical patent/TW201843350A/zh
Application granted granted Critical
Publication of TWI773741B publication Critical patent/TWI773741B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

用於蝕刻基板的液態混合物包括：第一液體，該第一液體包含（i）、（ii）其中之一：（i）佔液態混合物3至70質量%的過羧酸，或（ii）佔液態混合物3至70質量%的羧酸及選自由下列者所組成的群組之至少一液體：佔液態混合物3至30質量%的過氧化氫及佔液態混合物0.5至5質量%的臭氧；佔液態混合物2至40質量%的吸水試劑；佔液態混合物0.05至3質量%的氫氟酸；及佔液態混合物0至60質量%的水。液態混合物可用以相對於矽、二氧化矽及氮化矽來蝕刻矽化鍺。

Description

用以選擇性溼蝕刻矽化鍺之液態混合物及方法
本揭露內容關於用以蝕刻的液態混合物且更特別是關於使用液態混合物相對於其他材料而選擇性溼蝕刻矽化鍺之方法。
本文提供的背景描述係針對概括性地呈現本揭露內容之脈絡的目的。目前所列名之發明人的工作成果（就本先前技術章節中所描述之範圍而言）、以及不可以其他方式適格為申請時之習知技術的描述內容之實施態樣均不明示或暗示地被認為是相對本揭露內容的習知技術。
基板處理系統係用以沉積、蝕刻及以其他方式處理例如半導體晶圓之基板上的材料。蝕刻製程的範例包括乾蝕刻、蒸氣蝕刻及/或濕蝕刻。在一些範例中，基板的一暴露材料可能需要相對於基板的一或更多其他的暴露材料而受到選擇性蝕刻。
在一應用中，矽化鍺（SiGe）需要相對於矽（Si）、矽氮化物（SiN或Si3 N4 ）及二氧化矽（SiO2 ）而受到選擇性蝕刻以露出Si奈米線。當選擇蝕刻製程時，介於Si與SiGe之間的選擇性為主要考量。然而，亦應有足夠的選擇性以避免例如SiO2 及SiN之其他材料的材料損失。例如，針對7奈米技術節點（以及可使用Si奈米線之更小節點）的材料損失限制應為Si及SiO2 低於10-20 Å且SiN低於10 Å。
當使用乾蝕刻製程時，介於SiGe與Si之間的選擇性有限，造成在Si奈米線上的材料損失。使用氫氯酸（HCl）之蒸氣蝕刻製程係慢且通常需要最少30分鐘的處理時間。兩者技術皆接續有濕製程（例如使用稀釋的氫氟酸（HF）之濕清潔製程）及通道氧化製程，其通常使用帶有水及臭氧的濕處理來執行。
當使用濕蝕刻製程蝕刻SiGe時，提供足夠的選擇性使得僅有SiGe受到蝕刻但Si、SiO2 及/或SiN不受到蝕刻是非常具有挑戰性的。相對於Si而選擇性蝕刻SiGe的現有化學物質相對於SiO2 及SiN不具有足夠的選擇性。
用於蝕刻基板的液態混合物包括：第一液體，該第一液體包含（i）、（ii）其中之一：（i）佔液態混合物3至70質量%的過羧酸；或（ii）佔液態混合物3至70質量%的羧酸及選自由下列者所組成的群組之至少一液體：佔液態混合物3至30質量%的過氧化氫及佔液態混合物0.5至5質量%的臭氧；佔液態混合物2至40質量%的吸水試劑；佔液態混合物0.05至3質量%的氫氟酸；及佔液態混合物0至60質量%的水。
在其他特徵中，吸水試劑包含硫酸。羧酸係選自由下列者所組成的群組：乙酸、甲酸、丙酸及丁酸。過羧酸係選自由下列者所組成的群組：過乙酸、過甲酸、過丙酸及過丁酸。過羧酸佔液態混合物10至55質量%。羧酸包含乙酸。
在其他特徵中，羧酸佔液態混合物10至55質量%。過氧化氫佔液態混合物6至20質量%。吸水試劑佔液態混合物2至40質量%。氫氟酸佔液態混合物0.1至1.5質量%。水佔液態混合物5至50質量%。
在其他特徵中，該方法包括：（i）提供一基板，該基板包含矽化鍺、矽及選自由下列者所組成的群組之至少一材料：二氧化矽及氮化矽；及（ii）藉由將如申請專利範圍第1項的液態混合物施加至基板來相對於矽及該至少一材料而選擇性蝕刻矽化鍺。
一種用於濕蝕刻基板的方法，該方法包含：（i）提供一基板，該基板包含矽化鍺及選自由下列者所組成的群組之至少一材料：矽、二氧化矽及氮化矽；及（ii）藉由將液態混合物施加至基板來相對於該至少一材料而選擇性蝕刻矽化鍺。
一種用於濕蝕刻基板的方法，包括將基板安置於自旋卡盤上。該基板包含矽化鍺及選自由下列者所組成的群組之至少一材料：矽、二氧化矽及氮化矽。該方法包括使用自旋卡盤旋轉基板；及將液態混合物施加至基板的至少一表面上，以藉由施加液態混合物來相對於該至少一材料而選擇性蝕刻矽化鍺。
在其他特徵中，矽化鍺係以大於或等於10：1的比率，相對於選自由矽、二氧化矽及氮化矽所組成的群組之該至少一材料而受到蝕刻。矽化鍺係以大於或等於10：1的比率，相對於矽材料、二氧化矽材料及氮化矽材料而受到蝕刻。
用以蝕刻矽化鍺的液態混合物包括：佔液態混合物3至12莫耳/升的羧酸；佔液態混合物1.5至7莫耳/升的過氧化氫；佔液態混合物0.5至5莫耳/升的硫酸；佔液態混合物0.1至1莫耳/升的氫氟酸。佔液態混合物4至50莫耳/升的水。
在其他特徵中，羧酸的莫耳濃度係高於過氧化氫的莫耳濃度。
一種用以濕蝕刻基板的方法包括：（i）提供一基板，該基板包含矽化鍺、矽及選自由下列者所組成的群組之至少一材料：二氧化矽及氮化矽；及（ii）使用液態混合物來相對於該至少一材料而選擇性蝕刻矽化鍺。
本揭露內容之應用的進一步領域將自實施方式、申請專利範圍、及圖式而變得顯而易見。實施方式及特定範例僅意在說明的目的，且不意圖限制本揭露內容的範疇。
本揭露內容關於用於濕蝕刻基板以相對於一或更多其他的暴露的材料而選擇性蝕刻矽化鍺（SiGe）之液態混合物，以及將該液態混合物施加至基板上的方法。如此處所使用之SiGe意指含有矽及鍺的任何合金。在一些範例中，該其他的材料包括矽（Si）、二氧化矽（SiO2 ）及/或氮化矽（SiN）。本揭露內容亦關於使用該液態混合物以使用自旋卡盤選擇性蝕刻基板上的SiGe使。
在一些範例中，用以蝕刻基板的液態混合物包括第一液體，該第一液體包含下列其中一者：（i）佔液態混合物3至70質量%的過羧酸（percarboxylic acid）；或（ii）佔液態混合物3至70質量%的羧酸及選自由下列者所組成的群組之至少一液體：佔液態混合物3至30質量%的過氧化氫及佔液態混合物0.5至5質量%的臭氧。液態混合物更包括佔液態混合物2至40質量%的吸水試劑（water drawing agent）。液態混合物更包括佔液態混合物0.05至3質量%的氫氟酸及佔液態混合物0至60質量%的水。
在一些範例中，吸水試劑包含硫酸。在一些範例中，羧酸係選自由下列者所組成的群組：乙酸、甲酸、丙酸及丁酸。在一些範例中，羧酸包含乙酸。在一些範例中，羧酸佔液態混合物10至55質量%。
在一些範例中，過羧酸係選自由下列者所組成的群組：過乙酸、過甲酸、過丙酸及過丁酸。過羧酸佔液態混合物10至55質量%。
在一些範例中，過氧化氫佔液態混合物6至20質量%。在一些範例中，吸水試劑佔液態混合物2至40質量%。在一些範例中，氫氟酸佔液態混合物0.1至1.5質量%。在一些範例中，水佔液態混合物5至50質量%。
用以蝕刻之另一液態混合物包含：3至12莫耳/升的羧酸；1.5至7莫耳/升的過氧化氫；0.5至5莫耳/升的硫酸；0.1至1莫耳/升的氫氟酸；及4至50莫耳/升的水。在一些範例中，羧酸的莫耳濃度高於過氧化氫的莫耳濃度。用於濕蝕刻基板的另一方法包括：提供一基板，其包含矽化鍺及選自由下列者所組成的群組之至少一材料：矽、二氧化矽及氮化矽。該方法包括使用液態混合物相對於該至少一材料而選擇性蝕刻矽化鍺。
僅作為範例，液態混合物可包含乙酸（HAc）及過氧化氫（H2 O2 ）兩者以形成過乙酸。在液態混合物中的過乙酸提供SiGe相對於Si的蝕刻選擇性。在一些範例中，例如硫酸之抽水試劑（water withdrawing agent）係加入液態混合物，以增加過乙酸形成的速率，使得穩定的液態混合物可在約一小時中獲得而非超過若干小時。抽水試劑亦降低SiO2 及SiN的蝕刻速率。以反應速率及材料選擇性為代價，較低的硫酸濃度是可能的。取決於Si奈米線尺寸，氫氟酸（HF）可用以改變SiGe的蝕刻速率。
在一些範例中，液態混合物包含體積比率分別為15：15：0.16：4的HAc （99%）：H2 O2 （30%）：HF（49%）：H2 SO4 （96%）。對於此範例的液態混合物之莫耳濃度包括7.6M的HAc、4.3M的H2 O2 、0.13M的HF、2.15M的H2 SO4 及20M的H2 O。
根據本揭露內容之液態混合物提供所需的蝕刻選擇性。在一些範例中，SiGe以大於或等於10：1的比率而相對於Si、SiO2 及/或SiN受到蝕刻。在一些範例中，SiGe以大於或等於10：1的比率而相對於Si、SiO2 及/或SiN受到蝕刻。
此處所述的蝕刻製程係相對短（在秒/分鐘的量級上），且可原位接續有其他步驟以移除在Si上的薄SiO2層（以暴露裸矽），並氧化在水/臭氧中的Si以生長受控制的通道氧化物。
現參照圖1A及1B，顯示可用以輸送液態混合物以相對於矽、二氧化矽及/或氮化矽而選擇性蝕刻矽化鍺之自旋卡盤50。在圖1A中，自旋卡盤50包括處理腔室52及支撐基板58之可旋轉的卡盤56。馬達60旋轉與旋轉卡盤56連接之桿部62。在馬達60旋轉與可旋轉的卡盤56連接之桿部62之時，液體輸送臂64及噴嘴66輸送液體至基板58的表面。閥72控制一或更多液體（例如去離子（DI）水、前文描述的液態混合物及/或來自液體供給部74的其他液體）的輸送。在蝕刻期間，控制器76可用以控制馬達60、馬達70及閥72。在圖1B中，液體輸送臂64的旋轉位置可使用馬達70來從分配位置調整至以虛線顯示之儲存位置。
現參照圖2，用以濕蝕刻基板的方法100包括：在110處，提供基板並將該基板安置在自旋卡盤上。在一些範例中，基板包括SiGe及選自由Si、SiO2 及/或SiN所組成的群組之至少一材料。在一些範例中，基板係受到蝕刻以暴露奈米線，如將於以下描述的。在114處，該方法包括使用自旋卡盤旋轉基板。在118處，該方法包括將液態混合物施加至基板的至少一表面上。液態混合物相對於該至少一材料而選擇性蝕刻SiGe。在一些範例中，在使用液態混合物蝕刻之後，在120處以水（例如去離子（DI）水）沖洗基板58。在沖洗之後，可在122處乾燥基板58。
在一些範例中，可旋轉的卡盤56係以大於或等於50 rpm的速率旋轉。在其他範例中，可旋轉的卡盤56係以大於或等於300 rpm的速率旋轉。在其他範例中，可旋轉的卡盤56係以1000 rpm的速率旋轉。在一些範例中，液態混合物係作為自由流動的液體而分配至基板58上。在一些範例中，液態混合物係在從10-40℃的範圍中的溫度下（例如25℃）分配。
現參照圖3A及3B，顯示受到蝕刻以釋出奈米線之基板200的範例。在圖3A中，基板200包括矽基板210。矽化鍺層214係設置在矽基板210上。活性矽層218係設置在矽化鍺層214上。矽化鍺層222係設置在活性矽層218上。矽氧化物層232係設置在基板的相對側上。氮化矽遮罩230係設置在矽化鍺層222上方。為暴露活性矽層218， 使用前文描述之液態混合物的蝕刻製程可被使用。
在圖3B中，顯示在執行使用該液態混合物之蝕刻製程之後的基板200。矽化鍺層214及222受到移除以暴露活性矽層218。可執行額外的蝕刻及/或退火步驟以將活性矽層218的輪廓轉換至圓剖面的形狀。
先前描述在本質上僅為說明性的，而絕非意圖限制本揭露內容、其應用、或用途。本揭露內容之廣泛教示可以各種形式實施。因此，雖本揭露內容包括特定範例，然由於當研究圖式、說明書、與以下申請專利範圍時，其他變化將變得顯而易見，故本揭露內容之真實範疇不應如此受限。應理解，在不改變本揭露內容之原理的情形下，方法中之一或更多步驟可以不同次序（或同時）執行。再者，雖實施例之每一者係於以上描述為具有某些特徵，然關於本揭露內容之任何實施例所述該等特徵之任何一或更多者可在任何其他實施例中實施、及/或與其特徵組合（即使並未明確描述該組合）。換言之，所述實施例並非相互排斥，且一或更多實施例彼此的置換維持在本揭露內容之範疇中。
元件（例如，在模組、電路元件、半導體疊層等）之間的空間與功能上的關係乃使用包括「連接」、「接合」、「耦合」、「鄰近」、「在…旁」、「在…之上」、「上方」、「下方」、與「設置」之各種術語描述。除非明確地描述為「直接」之情形下，否則當於上述揭露內容中描述第一與第二元件之間的關係時，該關係可為在第一與第二元件之間不存在其它中介元件之直接關係，但亦可為在第一與第二元件之間存在一或更多中介元件（空間上或功能上）的間接關係。如本文所用，詞組「A、B、與C之至少一者」應解釋成意指使用非排除性邏輯OR之邏輯（A OR B OR C），且不應解釋成代表「A之至少一者、B之至少一者、與C之至少一者」。
50‧‧‧自旋卡盤52‧‧‧處理腔室56‧‧‧卡盤58‧‧‧基板60‧‧‧馬達62‧‧‧桿部64‧‧‧液體輸送臂66‧‧‧噴嘴70‧‧‧馬達72‧‧‧閥74‧‧‧液體供給部76‧‧‧控制器100‧‧‧方法110‧‧‧方塊114‧‧‧方塊118‧‧‧方塊120‧‧‧方塊122‧‧‧方塊200‧‧‧基板210‧‧‧矽基板214‧‧‧矽化鍺層218‧‧‧活性矽層222‧‧‧矽化鍺層230‧‧‧氮化矽遮罩232‧‧‧矽氧化物層
本揭露內容將自實施方式章節與隨附圖式而變得更完全地獲得理解，其中：
圖1A為配置成施加根據本揭露內容之液態混合物以選擇性蝕刻矽化鍺（SiGe）之自旋卡盤的範例的功能性方塊圖。
圖1B為圖1A的自旋卡盤的俯視圖。
圖2為說明使用根據本揭露內容之液態混合物來蝕刻基板的方法之範例的流程圖。
圖3A及3B為說明受到蝕刻而暴露奈米線的基板之範例的立體圖。
在圖式中，可重複使用參照數字，以識別相似及/或相同的元件。
50‧‧‧自旋卡盤
52‧‧‧處理腔室
56‧‧‧卡盤
58‧‧‧基板
60‧‧‧馬達
62‧‧‧桿部
64‧‧‧液體輸送臂
66‧‧‧噴嘴
70‧‧‧馬達
72‧‧‧閥
74‧‧‧液體供給部
76‧‧‧控制器

Claims (15)

  1. 一種用於蝕刻一基板的液態混合物，該液態混合物包含：一第一液體，該第一液體包含：佔該液態混合物3至12莫耳/升的羧酸及佔該液態混合物1.5至7莫耳/升的過氧化氫；佔該液態混合物0.5至5莫耳/升的硫酸；佔該液態混合物0.1至1莫耳/升的氫氟酸；及佔該液態混合物4至50莫耳/升的水。
  2. 如申請專利範圍第1項之用於蝕刻一基板的液態混合物，其中該羧酸包含乙酸。
  3. 如申請專利範圍第1項之用於蝕刻一基板的液態混合物，其中該羧酸佔該液態混合物7.6莫耳/升。
  4. 如申請專利範圍第1項之用於蝕刻一基板的液態混合物，其中過氧化氫佔該液態混合物4.3莫耳/升。
  5. 如申請專利範圍第1項之用於蝕刻一基板的液態混合物，其中氫氟酸佔該液態混合物0.13莫耳/升。
  6. 如申請專利範圍第1項之用於蝕刻一基板的液態混合物，其中水佔該液態混合物20莫耳/升。
  7. 一種用於濕蝕刻基板的方法，該方法包含：提供一基板，該基板包含矽化鍺、矽及選自由下列者所組成的群組之至少一材料：二氧化矽及氮化矽；及藉由將如申請專利範圍第1項的液態混合物施加至該基板來相對於矽及該至少一材料而選擇性蝕刻矽化鍺。
  8. 一種用於濕蝕刻基板的方法，該方法包含： 提供一基板，該基板包含矽化鍺及選自由下列者所組成的群組之至少一材料：矽、二氧化矽及氮化矽；及藉由將如申請專利範圍第1項的液態混合物施加至該基板來相對於該至少一材料而選擇性蝕刻矽化鍺。
  9. 一種用於濕蝕刻一基板的方法，該方法包含：將該基板安置在一自旋卡盤上，其中該基板包含矽化鍺及選自由下列者所組成的群組之至少一材料：矽材料、二氧化矽材料及氮化矽材料；使用該自旋卡盤旋轉該基板；及將如申請專利範圍第1項的液態混合物施加至該基板的至少一表面上，以藉由施加該液態混合物來相對於該至少一材料而選擇性蝕刻矽化鍺。
  10. 如申請專利範圍第9項之用於濕蝕刻一基板的方法，其中矽化鍺係以大於或等於10：1的比率，相對於選自由矽材料、二氧化矽材料及氮化矽材料所組成的該群組之該至少一材料而受到蝕刻。
  11. 如申請專利範圍第9項之用於濕蝕刻一基板的方法，其中矽化鍺係以大於或等於10：1的比率，相對於矽材料、二氧化矽材料及氮化矽材料而受到蝕刻。
  12. 如申請專利範圍第8項之用於濕蝕刻基板的方法，其中該基板包括在矽化鍺的蝕刻之後受到暴露之奈米線。
  13. 一種用於蝕刻矽化鍺的液態混合物，該液態混合物包含：佔該液態混合物3至12莫耳/升的羧酸；佔該液態混合物1.5至7莫耳/升的過氧化氫；佔該液態混合物0.5至5莫耳/升的硫酸；佔該液態混合物0.1至1莫耳/升的氫氟酸；及佔該液態混合物4至50莫耳/升的水。
  14. 如申請專利範圍第13項之用於蝕刻矽化鍺的液態混合物，其中該羧酸的莫耳濃度高於過氧化氫的莫耳濃度。
  15. 一種用於濕蝕刻基板的方法，該方法包含：提供一基板，該基板包含矽化鍺、矽及選自由下列者所組成的群組之至少一材料：二氧化矽及氮化矽；及使用如申請專利範圍第13項的液態混合物來相對於該至少一材料而選擇性蝕刻矽化鍺。
TW107109191A 2017-03-22 2018-03-19 用以選擇性溼蝕刻矽化鍺之液態混合物及方法 TWI773741B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/466,779 US10106737B2 (en) 2017-03-22 2017-03-22 Liquid mixture and method for selectively wet etching silicon germanium
US15/466,779 2017-03-22

Publications (2)

Publication Number Publication Date
TW201843350A TW201843350A (zh) 2018-12-16
TWI773741B true TWI773741B (zh) 2022-08-11

Family

ID=63582923

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107109191A TWI773741B (zh) 2017-03-22 2018-03-19 用以選擇性溼蝕刻矽化鍺之液態混合物及方法

Country Status (3)

Country Link
US (1) US10106737B2 (zh)
KR (1) KR102514663B1 (zh)
TW (1) TWI773741B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110494961B (zh) * 2017-04-11 2023-06-13 恩特格里斯公司 相对于硅选择性蚀刻硅-锗的调配物
EP3997193B1 (en) 2019-07-08 2023-05-03 Basf Se Composition, its use and a process for selectively etching silicon-germanium material
CN111363551B (zh) * 2020-03-19 2021-11-30 常州星海电子股份有限公司 超大功率光阻玻璃芯片刻蚀用腐蚀液及腐蚀工艺
WO2022055814A1 (en) * 2020-09-11 2022-03-17 Fujifilm Electronic Materials U.S.A., Inc. Etching compositions

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050169096A1 (en) * 2003-07-01 2005-08-04 Lee Hyo-San PAA- based etchant, methods of using same, and resultant structures

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004137586A (ja) * 2002-10-21 2004-05-13 Mitsubishi Chemicals Corp エッチング液及びエッチング方法
TWI283442B (en) 2004-09-09 2007-07-01 Sez Ag Method for selective etching
KR100742276B1 (ko) * 2004-11-10 2007-07-24 삼성전자주식회사 저유전율 유전막을 제거하기 위한 식각 용액 및 이를이용한 저유전율 유전막 식각 방법
KR100594327B1 (ko) 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
JP5921091B2 (ja) * 2011-06-03 2016-05-24 林純薬工業株式会社 エッチング液組成物およびエッチング方法
US8894877B2 (en) * 2011-10-19 2014-11-25 Lam Research Ag Method, apparatus and composition for wet etching
CN104039925B (zh) * 2011-12-28 2016-05-11 韩国首尔步瑞株式会社 蚀刻溶液组合物和使用该蚀刻溶液组合物的湿蚀刻方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050169096A1 (en) * 2003-07-01 2005-08-04 Lee Hyo-San PAA- based etchant, methods of using same, and resultant structures

Also Published As

Publication number Publication date
TW201843350A (zh) 2018-12-16
US20180277379A1 (en) 2018-09-27
US10106737B2 (en) 2018-10-23
KR102514663B1 (ko) 2023-03-27
KR20180107715A (ko) 2018-10-02

Similar Documents

Publication Publication Date Title
TWI773741B (zh) 用以選擇性溼蝕刻矽化鍺之液態混合物及方法
JP5813495B2 (ja) 液処理方法、液処理装置および記憶媒体
TWI494990B (zh) 蝕刻方法、蝕刻裝置及記憶媒體
JP5122731B2 (ja) 貼り合わせウェーハの製造方法
JP2008512862A (ja) 選択的エッチング方法
JPH11274147A (ja) エッチング方法
JP2004079755A (ja) 基板処理装置および基板処理方法
JPH10154690A (ja) メガソニック場の存在下において稀薄化学エッチング剤を用いるＳｉＯ２エッチング速度の制御
TWI666697B (zh) 基板處理方法、基板處理裝置及記憶媒體
JPH11312664A (ja) 半導体表面を粗エッチングする方法
JP2012510180A (ja) シリコン−オン−インシュレータ構造体を処理する方法
KR102049125B1 (ko) 습식 에칭을 위한 방법, 장치 및 조성물
JP5821784B2 (ja) エッチング方法、エッチング装置及び記憶媒体
JP4700652B2 (ja) 層構造の製造方法
CN104465367B (zh) 一种对场氧化层进行处理的方法及应用
JPH06168921A (ja) 半導体装置及び半導体装置の製造方法
TWI470690B (zh) 半導體晶圓之處理方法
US20020127859A1 (en) Compositions and methods for the selective etching of polysilicon for wafer reclamation
TWI754130B (zh) 半導體晶圓清潔方法與設備
JP2004056046A (ja) Ｓｏｉ基板の加工方法
TW201909264A (zh) 氮化物特徵的受控蝕刻
JP2019016789A (ja) 液体混合物および液体混合物を用いて基板をエッチングするための方法
WO2023026887A1 (ja) 基板処理方法および基板処理装置
KR100338813B1 (ko) 폴리 실리콘 ｃｍｐ 공정후의 클리닝 방법
CN110690103B (zh) 一种纳米级减薄方法、直接带隙应变soi及其制备方法