TWI765564B - 移位暫存器 - Google Patents

Abstract

一種移位暫存器。移位暫存器包含第一移位暫存單元、第二移位暫存單元、第三移位暫存單元、第四移位暫存單元、第五移位暫存單元、第六移位暫存單元、第七移位暫存單元及第八移位暫存單元。第一移位暫存單元、第二移位暫存單元、第三移位暫存單元及第四移位暫存單元橫向連接，以及第五移位暫存單元、第六移位暫存單元、第七移位暫存單元及第八移位暫存單元橫向連接。各移位暫存單元內部包含兩條準位錯開的訊號線。

Description

移位暫存器

本發明係關於一種移位暫存器及顯示裝置。具體而言，本發明透過將移位暫存器中訊號會相互影響之複數移位暫存單元橫向並排，並將兩條準位錯開之訊號線設置在各移位暫存單元內部，避免顯示裝置亮暗線的情況。

在面板產業的競爭日益激烈下，要與別人差異化不外乎是追求更高的畫質，目前大多數的面板中，傳送時脈訊號的訊號線通常是設置在移位暫存器的外部，訊號線需要再連接設置於另一金屬層的線路以連接到對應的移位暫存器，如圖1所示。為了讓兩訊號跨線之間不互相影響，在兩層金屬層之間加入非晶矽（AS）半導體層避免訊號間的炸傷，如圖2所示。

請參考圖6，非晶矽半導體層中的電子，會被電壓較高的金屬層吸引，因此在兩層金屬層之間加入非晶矽半導體層後，會造成兩層金屬層M1、M2在高電位或低電位時，非晶矽半導體層內部的電荷分布不均，進而使得金屬層M1、M2高電位時的電容與低電位時的電容不同，造成面板出現亮暗線的現象。

有鑑於此，本領域亟需一種移位暫存器架構，以解決跨線訊號線之間因高低電位不同，使得非晶矽半導體層內部電荷分布不均所造成面板亮暗線的問題。

本發明之目的在於提供一種移位暫存器架構，其透過將移位暫存器中所接收之時脈訊號的準位會相互影響之多個移位暫存單元以橫向排列連接，以及將所接收之時脈訊號的準位不會相互影響之多個移位暫存單元以垂直排列連接，並將兩條訊號線設置在移位暫存單元內部，垂直排列連接之該些移位暫存單元之內部的訊號線相同，且同一個移位暫存單元內部之兩條訊號線所傳送之時脈訊號的準位錯開。

據此，本發明之移位暫存器架構不僅可減少訊號線與移位暫存單元間之跨線數量，亦可解決時脈訊號在傳遞時兩訊號電容相互影響產生的亮暗線，以及降低訊號線之間因非晶矽半導體層中之電荷分佈不均造成電容不匹配的問題，避免亮暗線的情況發生。

為達上述目的，本發明揭露一種移位暫存器，其包含一第一移位暫存單元、一第二移位暫存單元、一第三移位暫存單元以及一第四移位暫存單元。該第一移位暫存單元及該第二移位暫存單元橫向連接，以及該第三移位暫存單元及該第四移位暫存單元橫向連接。該第一移位暫存單元及該第三移位暫存單元內部包含該第一訊號線及該第三訊號線，該第二移位暫存單元及該第四移位暫存單元內部包含該第二訊號線及該第四訊號線。

此外，本發明更揭露一種移位暫存器，其包含一第一移位暫存單元、一第二移位暫存單元、一第三移位暫存單元、一第四移位暫存單元、一第五移位暫存單元、一第六移位暫存單元、一第七移位暫存單元以及一第八移位暫存單元。該第一移位暫存單元耦接至一第一訊號線。該第二移位暫存單元耦接至一第二訊號線。該第三移位暫存單元耦接至一第三訊號線。該第四移位暫存單元耦接至一第四訊號線。該第五移位暫存單元耦接至一第五訊號線。該第六移位暫存單元耦接至一第六訊號線。該第七移位暫存單元耦接至一第七訊號線。該第八移位暫存單元耦接至一第八訊號線。該第一移位暫存單元、該第二移位暫存單元、該第三移位暫存單元及該第四移位暫存單元橫向連接。該第五移位暫存單元、該第六移位暫存單元、該第七移位暫存單元及該第八移位暫存單元橫向連接。該第一移位暫存單元及該第五移位暫存單元內部包含該第一訊號線及該第五訊號線，該第二移位暫存單元及該第六移位暫存單元內部包含該第二訊號線及該第六訊號線，該第三移位暫存單元及該第七移位暫存單元內部包含該第三訊號線及該第七訊號線，以及該第四移位暫存單元及該第八移位暫存單元內部包含該第四訊號線及該第八訊號線。

此外，本發明更揭露一種移位暫存器，其包含一第一移位暫存單元、一第二移位暫存單元、一第三移位暫存單元、一第四移位暫存單元、一第五移位暫存單元、一第六移位暫存單元、一第七移位暫存單元、一第八移位暫存單元、一第九移位暫存單元、一第十移位暫存單元、一第十一移位暫存單元、一第十二移位暫存單元、一第十四移位暫存單元、一第十四移位暫存單元、一第十五移位暫存單元以及一第十六移位暫存單元。該第一移位暫存單元耦接至一第一訊號線。該第二移位暫存單元耦接至一第二訊號線。該第三移位暫存單元耦接至一第三訊號線。該第四移位暫存單元耦接至一第四訊號線。該第五移位暫存單元耦接至一第五訊號線。該第六移位暫存單元耦接至一第六訊號線。該第七移位暫存單元耦接至一第七訊號線。該第八移位暫存單元耦接至一第八訊號線。該第九移位暫存單元耦接至一第九訊號線。該第十移位暫存單元耦接至一第十訊號線。該第十一移位暫存單元耦接至一第十一訊號線。該第十二移位暫存單元耦接至一第十二訊號線。該第十三移位暫存單元耦接至一第十三訊號線。該第十四移位暫存單元耦接至一第十四訊號線。該第十五移位暫存單元耦接至一第十五訊號線。該第十六移位暫存單元耦接至一第十六訊號線。該第一移位暫存單元、該第二移位暫存單元、該第三移位暫存單元、該第四移位暫存單元、該第五移位暫存單元、該第六移位暫存單元、該第七移位暫存單元及該第八移位暫存單元橫向連接，以及該第九移位暫存單元、該第十移位暫存單元、該第十一移位暫存單元、該第十二移位暫存單元、該第十三移位暫存單元、該第十四移位暫存單元、該第十五移位暫存單元及該第十六移位暫存單元橫向連接。該第一移位暫存單元及該第九移位暫存單元內部包含該第一訊號線及該第九訊號線，該第二移位暫存單元及該第十移位暫存單元內部包含該第二訊號線及該第十訊號線，該第三移位暫存單元及該第十一移位暫存單元內部包含該第三訊號線及該第十一訊號線，該第四移位暫存單元及該第十二移位暫存單元內部包含該第四訊號線及該第十二訊號線，該第五移位暫存單元及該第十三移位暫存單元內部包含該第五訊號線及該第十三訊號線，該第六移位暫存單元及該第十四移位暫存單元內部包含該第六訊號線及該第十四訊號線，該第七移位暫存單元及該第十五移位暫存單元內部包含該第七訊號線及該第十五訊號線，以及該第八移位暫存單元及該第十六移位暫存單元內部包含該第八訊號線及該第十六訊號線。

在參閱圖式及隨後描述之實施方式後，此技術領域具有通常知識者便可瞭解本發明之其他目的，以及本發明之技術手段及實施態樣。

以下將透過實施例來解釋本發明內容，本發明的實施例並非用以限制本發明須在如實施例所述之任何特定的環境、應用或特殊方式方能實施。因此，關於實施例之說明僅為闡釋本發明之目的，而非用以限制本發明。需說明者，以下實施例及圖式中，與本發明非直接相關之元件已省略而未繪示，且圖式中各元件間之尺寸關係僅為求容易瞭解，並非用以限制實際比例。

本發明第一實施例如圖3至圖5所示。圖3描繪現有移位暫存器之架構之示意圖。移位暫存器100包含複數移位暫存單元SR1~SRn，且各移位暫存單元分別連接至一訊號線，以接收對應的時脈訊號。若移位暫存器100為四相移位暫存器，則移位暫存器100包含第一移位暫存單元SR1、第二移位暫存單元SR2、第三移位暫存單元SR3及第四移位暫存單元SR4至第n個移位暫存單元SRn。n為4的倍數。

第一移位暫存單元SR1耦接至第一訊號線HC1，第二移位暫存單元SR2耦接至第二訊號線HC2，第三移位暫存單元SR3耦接至第三訊號線HC3以及第四移位暫存單元SR4耦接至第四訊號線HC4。第一訊號線HC1、第二訊號線HC2、第三訊號線HC3以及第四訊號線HC4的垂直走線設置於第一金屬層M1，水平走線設置於第二金屬層。

現有的移位暫存器100架構中，第一移位暫存單元SR1、第二移位暫存單元SR2、第三移位暫存單元SR3以及第四移位暫存單元SR4以垂直方向排列連接，且第一訊號線HC1、第二訊號線HC2、第三訊號線HC3以及第四訊號線HC4皆設置在移位暫存器100外部。

因此，第一訊號線HC1的垂直走線會與第二訊號線HC2至第四訊號線HC4的水平走線跨線，第二訊號線HC2的垂直走線會與第三訊號線HC3及第四訊號線HC4的水平走線跨線，第三訊號線HC3的垂直走線會與第四訊號線HC的水平走線跨線。

第一金屬層M1及第二金屬層M2分別為高/低電位或低/高電位時，第一金屬層M1及第二金屬層M2間之非晶矽半導體層內部的電荷分布不均，進而使得金屬層M1、M2高電位時的電容與低電位時的電容不同，造成面板出現亮暗線的現象。

接著，請參考圖4，其描繪傳送至移位暫存器中各移位暫存單元之時脈訊號之時脈圖。由時脈圖中可看出，當第一訊號線HC1傳送之第一時脈訊號在高準位降到低準位的期間，第二訊號線HC2傳送之第二時脈訊號為高準位，第五訊號線HC5傳送之第五時脈訊號、第六訊號線HC6傳送之第六時脈訊號、第七訊號線HC7傳送之第七時脈訊號及第八訊號線HC8傳送之第八時脈訊號皆為低準位，因此現有的移位暫存器架構在運作時，第一時脈訊號會受到第二時脈訊號、第三時脈訊號及第四時脈訊號共三個高準位影響，以及第一時脈訊號會受到第五時脈訊號、第六時脈訊號、第七時脈訊號及第八時脈訊號共四個低準位影響，造成高低電容不匹配面板，而出現亮暗線的現象。

當第一訊號線HC1傳送之第一時脈訊號由高準位下降至低準位時，第一移位暫存單元SR1輸出第一起始訊號至第三移位暫存單元SR3，使第三移位暫存單元SR3因應第一起始訊號開啟，故第三訊號線HC3傳送之第三時脈訊號由低準位上升至高準位，且第一移位暫存單元SR1於傳送第一起始訊號後關閉。當第二訊號線HC2傳送之第二時脈訊號由高準位下降至低準位時，第二移位暫存單元SR2輸出第二起始訊號至第四移位暫存單元SR4，使第四移位暫存單元SR4因應第二起始訊號開啟，故第四訊號線HC4傳送之第四時脈訊號由低準位上升至高準位，且第二移位暫存單元SR2於傳送第二起始訊號後關閉。

由前述說明可知，在移位暫存器100中，第三移位暫存單元SR3之第三時脈訊號不會影響第一移位暫存單元SR1之第一時脈訊號的準位，以及第四移位暫存單元SR4之第四時脈訊號不會影響第二移位暫存單元SR2之第二時脈訊號的準位。也就是說，第一時脈訊號與第三時脈訊號錯開，以及第二時脈訊號與第四時脈訊號錯開。

請參考圖5，其描繪本發明移位暫存器之架構之實施方式。為解決時脈訊號之準位互相影響以及訊號線之間因跨線而造成面板亮暗線的情況，本發明將時脈訊號會互相影響的第一移位暫存單元SR1及第二移位暫存單元SR2橫向排列連接，以及將第三移位暫存單元SR3及第四移位暫存單元SR4橫向連接。

於垂直方向，本發明則是將時脈訊號不會互相影響的第一移位暫存單元SR1及第三移位暫存單元SR3垂直排列連接，以及第二移位暫存單元SR2及第四移位暫存單元SR4垂直排列連接。

針對訊號線的位置，本發明中係將時脈訊號不會互相影響的兩條訊號線設置在同一個移位暫存單元的內部。具體而言，請再次參考圖5，第一移位暫存單元SR1及第三移位暫存單元SR3內部包含第一訊號線HC1及第三訊號線HC3，以及第二移位暫存單元SR2及第四移位暫存單元SR4內部包含第二訊號線HC2及第四訊號線HC4。

藉由將訊號線設置在移位暫存單元內部，可使每一條訊號線與其他訊號線間之跨線數量由3條跨線減少到1條跨線，以及會影響時脈訊號之準位的跨線則由1條跨線減少到0條跨線。

本發明第二實施例如圖6至圖9所示。圖6描繪現有移位暫存器之架構之示意圖。移位暫存器200包含複數移位暫存單元SR1~SRn，且各移位暫存單元分別連接至一訊號線，以接收對應的時脈訊號。若移位暫存器200為八相移位暫存器，則移位暫存器200包含第一移位暫存單元SR1、第二移位暫存單元SR2、第三移位暫存單元SR3、第四移位暫存單元SR4、第五移位暫存單元SR5、第六移位暫存單元SR6、第七移位暫存單元SR7、第八移位暫存單元SR8至第n個移位暫存單元SRn。n為8的倍數。

第一移位暫存單元SR1耦接至第一訊號線HC1，第二移位暫存單元SR2耦接至第二訊號線HC2，第三移位暫存單元SR3耦接至第三訊號線HC3，第四移位暫存單元SR4耦接至第四訊號線HC4，第五移位暫存單元SR5耦接至第五訊號線HC5，第六移位暫存單元SR6耦接至第六訊號線HC6，第七移位暫存單元SR7耦接至第七訊號線HC7，以及第八移位暫存單元SR8耦接至第八訊號線HC8。第一訊號線HC1、第二訊號線HC2、第三訊號線HC3、第四訊號線HC4、第五訊號線HC5、第六訊號線HC6、第七訊號線HC7以及第八訊號線HC8的垂直走線設置於第一金屬層M1，水平走線設置於第二金屬層。

現有的移位暫存器200架構中，第一移位暫存單元SR1、第二移位暫存單元SR2、第三移位暫存單元SR3、第四移位暫存單元SR4、第五移位暫存單元SR5、第六移位暫存單元SR6、第七移位暫存單元SR7以及第八移位暫存單元SR8以垂直方向排列連接，且第一訊號線HC1、第二訊號線HC2、第三訊號線HC3、第四訊號線HC4、第五訊號線HC5、第六訊號線HC6、第七訊號線HC7以及第八訊號線HC8皆設置在移位暫存器200外部。

因此，第一訊號線HC1的垂直走線會與第二訊號線HC2至第八訊號線HC8的水平走線跨線，第二訊號線HC2的垂直走線會與第三訊號線HC3至第八訊號線HC8的水平走線跨線，第三訊號線HC3的垂直走線會與第四訊號線HC4至第八訊號線HC8的水平走線跨線，第四訊號線HC4的垂直走線會與第五訊號線HC5至第八訊號線HC8的水平走線跨線，第五訊號線HC5的垂直走線會與第六訊號線HC6至第八訊號線HC8的水平走線跨線，第六訊號線HC6的垂直走線會與第七訊號線HC7至第八訊號線HC8的水平走線跨線，第七訊號線HC7的垂直走線會與第八訊號線HC8的水平走線跨線。

第一金屬層M1及第二金屬層M2分別為高/低電位或低/高電位時，第一金屬層M1及第二金屬層M2間之非晶矽半導體層內部的電荷分布不均，進而使得金屬層M1、M2高電位時的電容與低電位時的電容不同，造成面板出現亮暗線的現象。

接著，請參考圖7，其描繪傳送至移位暫存器中各移位暫存單元之時脈訊號之時脈圖。由時脈圖中可看出，當第一訊號線HC1傳送之第一時脈訊號在高準位降到低準位的期間，第二訊號線HC2傳送之第二時脈訊號、第三訊號線HC3傳送之第三時脈訊號及第四訊號線HC4傳送之第四時脈訊號皆為高準位，第五訊號線HC5傳送之第五時脈訊號、第六訊號線HC6傳送之第六時脈訊號、第七訊號線HC7傳送之第七時脈訊號及第八訊號線HC8傳送之第八時脈訊號皆為低準位，因此現有的移位暫存器架構在運作時，第一時脈訊號會受到第二時脈訊號、第三時脈訊號及第四時脈訊號共三個高準位影響，以及第一時脈訊號會受到第五時脈訊號、第六時脈訊號、第七時脈訊號及第八時脈訊號共四個低準位影響，造成高低電容不匹配面板，而出現亮暗線的現象。

當第一訊號線HC1傳送之第一時脈訊號由高準位下降至低準位時，第五訊號線HC5傳送之第五時脈訊號由低準位上升至高準位。當第二訊號線HC2傳送之第二時脈訊號由高準位下降至低準位時，第六訊號線HC6傳送之第六時脈訊號由低準位上升至高準位。當第三訊號線HC3傳送之第三時脈訊號由高準位下降至低準位時，第七訊號線HC7傳送之第七時脈訊號由低準位上升至高準位。當第四訊號線HC4傳送之第四時脈訊號由高準位下降至低準位時，第八訊號線HC8傳送之第八時脈訊號由低準位上升至高準位。

詳言之，當第一訊號線HC1傳送之第一時脈訊號由高準位下降至低準位時，第一移位暫存單元SR1輸出第一起始訊號至第五移位暫存單元SR5，使第五移位暫存單元SR5因應第一起始訊號開啟，以及第一移位暫存單元SR1於傳送第一起始訊號後關閉。當第二訊號線HC2傳送之第二時脈訊號由高準位下降至低準位時，第二移位暫存單元SR2輸出第二起始訊號至第六移位暫存單元SR6，使第六移位暫存單元SR6因應第二起始訊號開啟，以及第二移位暫存單元SR2於傳送第二起始訊號後關閉。

當第三訊號線HC3傳送之第三時脈訊號由高準位下降至低準位時，第三移位暫存單元SR3輸出第三起始訊號至第七移位暫存單元SR7，使第七移位暫存單元SR7因應第三起始訊號開啟，以及第三移位暫存單元SR3於傳送第三起始訊號後關閉。當第四訊號線HC4傳送之第四時脈訊號由高準位下降至低準位時，第四移位暫存單元SR4輸出第四起始訊號至第八移位暫存單元SR，使第八移位暫存單元SR8因應第四起始訊號開啟，以及第四移位暫存單元SR4於傳送第四起始訊號後關閉。

由前述說明可知，在移位暫存器200中，第五移位暫存單元SR5之第五時脈訊號不會影響第一移位暫存單元SR1之第一時脈訊號的準位，第六移位暫存單元SR6之第六時脈訊號不會影響第二移位暫存單元SR2之第二時脈訊號的準位，第七移位暫存單元SR7之第七時脈訊號不會影響第三移位暫存單元SR3之第三時脈訊號的準位，以及第八移位暫存單元SR8之第八時脈訊號不會影響第四移位暫存單元SR4之第四時脈訊號的準位。簡言之，第一時脈訊號與第五時脈訊號錯開，第二時脈訊號與第六時脈訊號錯開，第三時脈訊號與第七時脈訊號錯開，以及第四時脈訊號與第八時脈訊號錯開。

請參考圖8，其描繪本發明移位暫存器之架構之實施方式。為解決時脈訊號之準位互相影響以及訊號線之間因跨線而造成面板亮暗線的情況，本發明將時脈訊號會互相影響的第一移位暫存單元SR1、第二移位暫存單元SR2、第三移位暫存單元SR3及第四移位暫存單元SR4橫向排列連接，以及將第五移位暫存單元SR5、第六移位暫存單元SR6、第七移位暫存單元SR7及第八移位暫存單元SR8橫向連接。

於垂直方向，本發明則是將時脈訊號不會互相影響的第一移位暫存單元SR1及第五移位暫存單元SR5垂直排列連接，第二移位暫存單元SR2及第六移位暫存單元SR6垂直排列連接，第三移位暫存單元SR3及第七移位暫存單元SR7垂直排列連接，以及第四移位暫存單元SR4及第八移位暫存單元SR8垂直排列連接。

針對訊號線，本發明中係將時脈訊號不會互相影響的兩條訊號線設置在同一個移位暫存單元的內部。具體而言，請再次參考圖8，第一移位暫存單元SR1及第五移位暫存單元SR5內部包含第一訊號線HC1及第五訊號線HC5，第二移位暫存單元SR2及第六移位暫存單元SR6內部包含第二訊號線HC2及第六訊號線HC6，第三移位暫存單元SR3及第七移位暫存單元SR7內部包含第三訊號線HC3及第七訊號線HC7，以及第四移位暫存單元SR4及第八移位暫存單元SR8內部包含第四訊號線HC4及第八訊號線HC8。

藉由將訊號線設置在移位暫存單元內部，可使每一條訊號線與其他訊號線間之跨線數量由7條跨線減少到1條跨線，以及會影響時脈訊號之準位的跨線則由3條跨線減少到0條跨線。換言之，設置在同一個移位暫存單元內部之兩條訊號線才會互相跨線，而不會與其他移位暫存單元內部的訊號線跨線，且設置在同一個移位暫存單元內部之兩條訊號線所傳送之時脈訊號不會互相影響。據此，透過本發明之移位暫存器中移位暫存單元之擺設方式以及訊號線設置的位置，不僅可解決面板亮暗線的問題，由於訊號線間跨線的數量大幅減少，亦可降低跨線炸傷的風險。

於其他實施例中，因應其他面板設計的需求，橫向排列連接的移位暫存單元的數量亦可設計為兩個移位暫存單元，在此架構下，每個移位暫存單元內部包含四條訊號線。詳言之，請參考圖9，其描繪本發明移位暫存器之架構之另一實施方式。於圖9中，第一移位暫存單元SR1及第二移位暫存單元SR2橫向排列連接，第三移位暫存單元SR3及第四移位暫存單元SR4橫向排列連接，第五移位暫存單元SR5及第六移位暫存單元SR6橫向排列連接，以及第七移位暫存單元SR7及第八移位暫存單元SR8橫向排列連接。

第一移位暫存單元SR1、第三移位暫存單元SR3、第五移位暫存單元SR5及第七移位暫存單元SR7垂直排列連接，且第一移位暫存單元SR1、第三移位暫存單元SR3、第五移位暫存單元SR5及第七移位暫存單元SR7內部包含第一訊號線HC1、第三訊號線HC3、第五訊號線HC5及第七訊號線HC7。第二移位暫存單元SR2、第四移位暫存單元SR4、第六移位暫存單元SR6及第八移位暫存單元SR8垂直排列連接，且二移位暫存單元SR2、第四移位暫存單元SR4、第六移位暫存單元SR6及第八移位暫存單元SR8內部包含第二訊號線HC2、第四訊號線HC4、第六訊號線HC6及第八訊號線HC8。

此移位暫存器200架構中，第一訊號線HC1在高準位降到低準位時仍會受到第三訊號線HC3高電位的影響，第二訊號線HC2在高準位降到低準位時仍會受到第四訊號線HC4高電位的影響，第五訊號線HC5在高準位降到低準位時仍會受到第七訊號線HC7高電位的影響，以及第六訊號線HC6在高準位降到低準位時仍會受到第八訊號線HC8高電位的影響。然而，相較於將所有移位暫存單元垂直排列連接的移位暫存器架構，將兩個移位暫存單元橫向排列連接之移位暫存器200中，每一條訊號線與其他訊號線間之跨線數量由7條跨線減少到3條跨線，以及會影響時脈訊號之準位的跨線則由3條跨線減少到1條跨線。

於其他實施例中，因應其他面板設計的需求， 移位暫存器可設計為至少包含十二個移位暫存單元。在橫向排列連接的移位暫存單元的數量為六個移位暫存單元時，每個移位暫存單元內部包含兩條訊號線，以及在橫向排列連接的移位暫存單元的數量為三個移位暫存單元時，每個移位暫存單元內部包含四條訊號線。

本發明第三實施例如圖10至圖14所示。第三實施例為第一實施例及第二實施例之延伸。於本實施例中，移位暫存器300為十六相移位暫存器。移位暫存器300包含第一移位暫存單元SR1、第二移位暫存單元SR2、第三移位暫存單元SR3、第四移位暫存單元SR4、第五移位暫存單元SR5、第六移位暫存單元SR6、第七移位暫存單元SR7、第八移位暫存單元SR8、第九移位暫存單元SR9、第十移位暫存單元SR10、第十一移位暫存單元SR11、第十二移位暫存單元SR12、第十三移位暫存單元SR13、第十四移位暫存單元SR14、第十五移位暫存單元SR15、第十六移位暫存單元SR16至第n個移位暫存單元SRn。n為16的倍數。

如同第二實施例所述之第一移位暫存單元SR1至第八移位暫存單元SR8分別連接至對應之訊號線，於本實施例中，第九移位暫存單元SR9耦接至第九訊號線HC9，第十移位暫存單元SR10耦接至第十訊號線HC10，第十一移位暫存單元SR11耦接至第十一訊號線HC11，第十二移位暫存單元SR12耦接至第十二訊號線HC12，第十三移位暫存單元SR13耦接至第十三訊號線HC13，第十四移位暫存單元SR14耦接至第十四訊號線HC14，第十五移位暫存單元SR15耦接至第十五訊號線HC15，以及第十六移位暫存單元SR16耦接至第十六訊號線HC16。同樣地，第九訊號線HC9、第十訊號線HC10、第十一訊號線HC11、第十二訊號線HC12、第十三訊號線HC13、第十四訊號線HC14、第十五訊號線HC15以及第十六訊號線HC16的垂直走線設置於第一金屬層M1，水平走線設置於第二金屬層。

現有的移位暫存器300架構中，第一移位暫存單元SR1、第二移位暫存單元SR2、第三移位暫存單元SR3、第四移位暫存單元SR4、第五移位暫存單元SR5、第六移位暫存單元SR6、第七移位暫存單元SR7、第八移位暫存單元SR8、第九移位暫存單元SR9、第十移位暫存單元SR10、第十一移位暫存單元SR11、第十二移位暫存單元SR12、第十三移位暫存單元SR13、第十四移位暫存單元SR14、第十五移位暫存單元SR15、第十六移位暫存單元SR16以垂直方向排列連接，且第一訊號線HC1、第二訊號線HC2、第三訊號線HC3、第四訊號線HC4、第五訊號線HC5、第六訊號線HC6、第七訊號線HC7、第八訊號線HC8、第九訊號線HC9、第十訊號線HC10、第十一訊號線HC11、第十二訊號線HC12、第十三訊號線HC13、第十四訊號線HC14、第十五訊號線HC15以及第十六訊號線HC16的皆設置在移位暫存器300外部。

因此，第一訊號線HC1的垂直走線會與第二訊號線HC2至第十六訊號線HC16的水平走線跨線，第二訊號線HC2的垂直走線會與第三訊號線HC3至第十六訊號線HC16的水平走線跨線，第三訊號線HC3的垂直走線會與第四訊號線HC4至第十六訊號線HC16的水平走線跨線，依此類推至第十五訊號線HC15的垂直走線會與第十六訊號線HC16的水平走線跨線。

接著，請參考圖11，其描繪傳送至移位暫存器中各移位暫存單元之時脈訊號之時脈圖。由時脈圖中可看出，當第一訊號線HC1傳送之第一時脈訊號為高準位的期間，第二訊號線HC2傳送之第二時脈訊號、第三訊號線HC3傳送之第三時脈訊號、第四訊號線HC4傳送之第四時脈訊號、第五訊號線HC5傳送之第五時脈訊號、第六訊號線HC6傳送之第六時脈訊號、第七訊號線HC7傳送之第七時脈訊號及第八訊號線HC8傳送之第八時脈訊號皆為高準位，因此現有的移位暫存器架構在運作時，第一時脈訊號會受到第二時脈訊號、第三時脈訊號、第四時脈訊號、第五時脈訊號、第六時脈訊號、第七時脈訊號及第八時脈訊號的高準位影響。

當第一訊號線HC1傳送之第一時脈訊號由高準位下降至低準位時，第九訊號線HC9傳送之第九時脈訊號由低準位上升至高準位。當第二訊號線HC2傳送之第二時脈訊號由高準位下降至低準位時，第十訊號線HC10傳送之第十時脈訊號由低準位上升至高準位。當第三訊號線HC3傳送之第三時脈訊號由高準位下降至低準位時，第十一訊號線HC11傳送之第十一時脈訊號由低準位上升至高準位。當第四訊號線HC4傳送之第四時脈訊號由高準位下降至低準位時，第十二訊號線HC12傳送之第十二時脈訊號由低準位上升至高準位。當第五訊號線HC5傳送之第五時脈訊號由高準位下降至低準位時，第十三訊號線HC13傳送之第十三時脈訊號由低準位上升至高準位。當第六訊號線HC6傳送之第六時脈訊號由高準位下降至低準位時，第十四訊號線HC14傳送之第十四時脈訊號由低準位上升至高準位。當第七訊號線HC7傳送之第七時脈訊號由高準位下降至低準位時，第十五訊號線HC15傳送之第十五時脈訊號由低準位上升至高準位。以及當第八訊號線HC8傳送之第八時脈訊號由高準位下降至低準位時，第十六訊號線HC16傳送之第十六時脈訊號由低準位上升至高準位。

詳言之，當第一訊號線HC1傳送之第一時脈訊號由高準位下降至低準位時，第一移位暫存單元SR1輸出第一起始訊號至第九移位暫存單元SR9，使第九移位暫存單元SR9因應第一起始訊號開啟，以及第一移位暫存單元SR1於傳送第一起始訊號後關閉。當第二訊號線HC2傳送之第二時脈訊號由高準位下降至低準位時，第二移位暫存單元SR2輸出第二起始訊號至第十移位暫存單元SR10，使第十移位暫存單元SR10因應第二起始訊號開啟，以及第二移位暫存單元SR2於傳送第二起始訊號後關閉。當第三訊號線HC3傳送之第三時脈訊號由高準位下降至低準位時，第三移位暫存單元SR3輸出第三起始訊號至第十一移位暫存單元SR11，使第十一移位暫存單元SR11因應第三起始訊號開啟，以及第三移位暫存單元SR3於傳送第三起始訊號後關閉。當第四訊號線HC4傳送之第四時脈訊號由高準位下降至低準位時，第四移位暫存單元SR4輸出第四起始訊號至第十二移位暫存單元SR12，使第十二移位暫存單元SR12因應第四起始訊號開啟，以及第四移位暫存單元SR4於傳送第四起始訊號後關閉。

當第五訊號線HC5傳送之第五時脈訊號由高準位下降至低準位時，第五移位暫存單元SR5輸出第五起始訊號至第十三移位暫存單元SR13，使第十三移位暫存單元SR13因應第五起始訊號開啟，以及第五移位暫存單元SR5於傳送第五起始訊號後關閉。當第六訊號線HC6傳送之第六時脈訊號由高準位下降至低準位時，第六移位暫存單元SR6輸出第六起始訊號至第十四移位暫存單元SR14，使第十四移位暫存單元SR14因應第六起始訊號開啟，以及第六移位暫存單元SR6於傳送第六起始訊號後關閉。當第七訊號線HC7傳送之第七時脈訊號由高準位下降至低準位時，第七移位暫存單元SR7輸出第七起始訊號至第十五移位暫存單元SR15，使第十五移位暫存單元SR15因應第七起始訊號開啟，以及第七移位暫存單元SR7於傳送第七起始訊號後關閉。當第八訊號線HC8傳送之第八時脈訊號由高準位下降至低準位時，第八移位暫存單元SR輸出第八起始訊號至第十六移位暫存單元SR16，使第十六移位暫存單元SR16因應第八起始訊號開啟，以及第八移位暫存單元SR8於傳送第八起始訊號後關閉。

由前述說明可知，在移位暫存器300中，第九移位暫存單元SR9之第九時脈訊號不會影響第一移位暫存單元SR1之第一時脈訊號的準位，第十移位暫存單元SR10之第十時脈訊號不會影響第二移位暫存單元SR2之第二時脈訊號的準位，第十一移位暫存單元SR11之第十一時脈訊號不會影響第三移位暫存單元SR3之第三時脈訊號的準位，第十二移位暫存單元SR12之第十二時脈訊號不會影響第四移位暫存單元SR4之第四時脈訊號的準位，第十三移位暫存單元SR13之第十三時脈訊號不會影響第五移位暫存單元SR5之第五時脈訊號的準位，第十四移位暫存單元SR14之第十四時脈訊號不會影響第六移位暫存單元SR6之第六時脈訊號的準位，第十五移位暫存單元SR15之第十五時脈訊號不會影響第七移位暫存單元SR7之第七時脈訊號的準位，以及第十六移位暫存單元SR16之第十六時脈訊號不會影響第八移位暫存單元SR8之第八時脈訊號的準位。

簡言之，第一時脈訊號與第九時脈訊號錯開，第二時脈訊號與第十時脈訊號錯開，第三時脈訊號與第十一時脈訊號錯開，第四時脈訊號與第十二時脈訊號錯開，第五時脈訊號與第十三時脈訊號錯開，第六時脈訊號與第十四時脈訊號錯開，第七時脈訊號與第十五時脈訊號錯開，以及第八時脈訊號與第十六時脈訊號錯開。

請參考圖12，其描繪本發明移位暫存器之架構之實施方式。為解決時脈訊號之準位互相影響以及訊號線之間因跨線而造成面板亮暗線的情況，本發明將時脈訊號會互相影響的第一移位暫存單元SR1、第二移位暫存單元SR2、第三移位暫存單元SR3、第四移位暫存單元SR4、第五移位暫存單元SR5、第六移位暫存單元SR6、第七移位暫存單元SR7及第八移位暫存單元SR8橫向連接，以及將第九移位暫存單元SR9、第十移位暫存單元SR10、第十一移位暫存單元SR11、第十二移位暫存單元SR12、第十三移位暫存單元SR13、第十四移位暫存單元SR14、第十五移位暫存單元SR15及第十六移位暫存單元SR16橫向排列連接。

於垂直方向，本發明則是將時脈訊號不會互相影響的第一移位暫存單元SR1及第九移位暫存單元SR9垂直排列連接，第二移位暫存單元SR2及第十移位暫存單元SR10垂直排列連接，第三移位暫存單元SR3及第十一移位暫存單元SR11垂直排列連接，第四移位暫存單元SR4及第十二移位暫存單元SR12垂直排列連接，第五移位暫存單元SR5及第十三移位暫存單元SR13垂直排列連接，第六移位暫存單元SR6及第十四移位暫存單元SR14垂直排列連接，第七移位暫存單元SR7及第十五移位暫存單元SR15垂直排列連接，以及第八移位暫存單元SR8及第十六移位暫存單元SR16垂直排列連接。

針對訊號線，本發明中係將時脈訊號不會互相影響的兩條訊號線設置在同一個移位暫存單元的內部。具體而言，請再次參考圖12，第一移位暫存單元SR1及第九移位暫存單元SR9內部包含第一訊號線HC1及第九訊號線HC9，第二移位暫存單元SR2及第十移位暫存單元SR10內部包含第二訊號線HC2及第十訊號線HC10，第三移位暫存單元SR3及第十一移位暫存單元SR11內部包含第三訊號線HC3及第十一訊號線HC11，第四移位暫存單元SR4及第十二移位暫存單元SR12內部包含第四訊號線HC4及第十二訊號線HC12，第五訊號線HC5及第十三訊號線HC13，第六移位暫存單元SR6及第十四移位暫存單元SR14內部包含第六訊號線HC6及第十四訊號線HC14，第七移位暫存單元SR7及第十五移位暫存單元SR15內部包含第七訊號線HC7及第十五訊號線HC15，以及第八移位暫存單元SR8及第十六移位暫存單元SR16內部包含第八訊號線HC8及第十六訊號線HC16。

藉由將訊號線設置在移位暫存單元內部，可使每一條訊號線與其他訊號線間之跨線數量由15條跨線減少到1條跨線，以及會影響時脈訊號之準位的跨線則由7條跨線減少到0條跨線。換言之，藉由將時脈訊號會互相影響之訊號線所對應之移位暫存單元以橫向排列連接，以及在同一個移位暫存單元內部設置兩條時脈訊號不會互相影響之訊號線，不僅可避免面板產生亮暗線的情況，亦可降低跨線炸傷的風險。

於其他實施例中，因應其他面板設計的需求，橫向排列連接的移位暫存單元的數量亦可設計為四個移位暫存單元，在此架構下，每個移位暫存單元內部包含四條訊號線。詳言之，請參考圖13，其描繪本發明移位暫存器之架構之另一實施方式。於圖13中，第一移位暫存單元SR1至第四移位暫存單元SR4橫向排列連接，第五移位暫存單元SR5至第八移位暫存單元SR8橫向排列連接，第九移位暫存單元SR9至第十二移位暫存單元SR12橫向排列連接，以及第十三移位暫存單元SR13至第十六移位暫存單元SR16橫向排列連接。

第一移位暫存單元SR1、第五移位暫存單元SR5、第九移位暫存單元SR9及第十三移位暫存單元SR13垂直排列連接，且其內部包含第一訊號線HC1、第五訊號線HC5、第九訊號線HC9及第十三訊號線HC13。第二移位暫存單元SR2、第六移位暫存單元SR6、第十移位暫存單元SR10及第十四移位暫存單元SR14垂直排列連接，且其內部包含第二訊號線HC2、第六訊號線HC6、第十訊號線HC10及第十四訊號線HC14。第三移位暫存單元SR3、第七移位暫存單元SR7、第十一移位暫存單元SR11及第十五移位暫存單元SR15垂直排列連接，且其內部包含第三訊號線HC3、第七訊號線HC7、第十一訊號線HC11及第十五訊號線HC15。第四移位暫存單元SR4、第八移位暫存單元SR8、第十二移位暫存單元SR12及第十六移位暫存單元SR16垂直排列連接，且其內部包含第四訊號線HC4、第八訊號線HC8、第十二訊號線HC12及第十六訊號線HC16。

此移位暫存器300架構中，第一訊號線HC1在高準位降到低準位時仍會受到第五訊號線HC5高準位的影響，第二訊號線HC2在高準位降到低準位時仍會受到第六訊號線HC6高準位的影響，第三訊號線HC3在高準位降到低準位時仍會受到第七訊號線HC7高準位的影響，第四訊號線HC4在高準位降到低準位時仍會受到第八訊號線HC8高準位的影響，第九訊號線HC9在高準位降到低準位時仍會受到第十三訊號線HC13高準位的影響，以及第十訊號線HC10在高準位降到低準位時仍會受到第十四訊號線HC14高準位的影響，第十一訊號線HC11在高準位降到低準位時仍會受到第十五訊號線HC15高準位的影響，第十二訊號線HC12在高準位降到低準位時仍會受到第十六訊號線HC16高準位的影響。然而，相較於將所有移位暫存單元垂直排列連接的移位暫存器架構，將四個移位暫存單元橫向排列連接之移位暫存器300中，每一條訊號線與其他訊號線間之跨線數量由15條跨線減少到3條跨線，以及會影響時脈訊號之準位的跨線則由7條跨線減少到1條跨線。

此外，於其他實施例中，橫向排列連接的移位暫存單元的數量亦可設計為兩個移位暫存單元，在此架構下，每個移位暫存單元內部包含八條訊號線。詳言之，請參考圖14，其描繪本發明移位暫存器之架構之另一實施方式。於圖14中，第一移位暫存單元SR1及第二移位暫存單元SR2橫向排列連接，第三移位暫存單元SR3及第四移位暫存單元SR4橫向排列連接，第五移位暫存單元SR5及第六移位暫存單元SR6橫向排列連接，第七移位暫存單元SR7及第八移位暫存單元SR8橫向排列連接，第九移位暫存單元SR9及第十移位暫存單元SR10橫向排列連接，第十一移位暫存單元SR11及第十二移位暫存單元SR12橫向排列連接，第十三移位暫存單元SR13及第十四移位暫存單元SR14橫向排列連接，第十五移位暫存單元SR15及第十六移位暫存單元SR16橫向排列連接。

第一移位暫存單元SR1、第三移位暫存單元SR、第五移位暫存單元SR5、第七移位暫存單元SR7、第九移位暫存單元SR9、第十一移位暫存單元SR11、第十三移位暫存單元SR13及第十五移位暫存單元SR15垂直排列連接，且其內部包含第一訊號線HC1、第三訊號線HC3、第五訊號線HC5、第七訊號線HC7、第九訊號線HC9、第十一訊號線HC11、第十三訊號線HC13及第十五訊號線HC15。第二移位暫存單元SR2、第四移位暫存單元SR4、第六移位暫存單元SR6、第八移位暫存單元SR8、第十移位暫存單元SR10、第十二移位暫存單元SR12、第十四移位暫存單元SR14及第十六移位暫存單元SR16垂直排列連接，且其內部包含第二訊號線HC2、第四訊號線HC4、第六訊號線HC6、第八訊號線HC8、第十訊號線HC10、第十二訊號線HC12、第十四訊號線HC14及第十六訊號線HC16。

此移位暫存器300架構中，第一訊號線HC1在高準位降到低準位時仍會受到第三訊號線HC3、第五訊號線HC5、第七訊號線HC7的高準位影響，第二訊號線HC2在高準位降到低準位時仍會受到第四訊號線HC4、第六訊號線HC6、第八訊號線HC8高準位的影響，第九訊號線HC9在高準位降到低準位時仍會受到第十一訊號線HC11、第十三訊號線HC13及第十五訊號線HC15高準位的影響，第十訊號線HC10在高準位降到低準位時仍會受到第十二訊號線HC12、第十四訊號線HC14及第十六訊號線HC16高準位的影響。然而，相較於將所有移位暫存單元垂直排列連接的移位暫存器架構，將四個移位暫存單元橫向排列連接之移位暫存器300中，每一條訊號線與其他訊號線間之跨線數量由15條跨線減少到7條跨線，以及會影響時脈訊號之準位的跨線則由7條跨線減少到3條跨線。

須說明者，除了前述至少包含八個、十二個或十六個移位暫存單元之移位暫存器架構以外，本發明以橫向連接移位暫存單元以及將訊號線分配到移位暫存單元內部之架構亦適用於包含其他數量之移位暫存單元的移位暫存器。

綜上所述，本發明之移位暫存器之架構中，透過將移位暫存單元電路橫向連接以及將訊號線分配到移位暫存單元內部，來降低因非晶矽半導體層中電荷分佈不均所造成電容不匹配以及面板亮暗線的問題。此外，透過本發明之移位暫存器之架構，於電路佈局時，可減少佈線數量以降低跨線炸傷的風險，且橫向排列的移位暫存單元疊接後可增加移位暫存單元的高度，以容納其他高度較高的元件。

上述之實施例僅用來例舉本發明之實施態樣，以及闡釋本發明之技術特徵，並非用來限制本發明之保護範疇。任何熟悉此技術者可輕易完成之改變或均等性之安排均屬於本發明所主張之範圍，本發明之權利保護範圍應以申請專利範圍為準。

100:移位暫存器 200:移位暫存器 300:移位暫存器 HC1:第一訊號線 HC2:第二訊號線 HC3:第三訊號線 HC4:第四訊號線 HC5:第五訊號線 HC6:第六訊號線 HC7:第七訊號線 HC8:第八訊號線 HC9:第九訊號線 HC10:第十訊號線 HC11:第十一訊號線 HC12:第十二訊號線 HC13:第十三訊號線 HC14:第十四訊號線 HC15:第十五訊號線 HC16:第十六訊號線 SR1:第一移位暫存單元 SR2:第二移位暫存單元 SR3:第三移位暫存單元 SR4:第四移位暫存單元 SR5:第五移位暫存單元 SR6:第六移位暫存單元 SR7:第七移位暫存單元 SR8:第八移位暫存單元 SR9:第九移位暫存單元 SR10:第十移位暫存單元 SR11:第十一移位暫存單元 SR12:第十二移位暫存單元 SR13:第十三移位暫存單元 SR14:第十四移位暫存單元 SR15:第十五移位暫存單元 SR16:第十六移位暫存單元 SRn:第n移位暫存單元 SRn-1:第n-1移位暫存單元 SRn-2:第n-2移位暫存單元 SRn-3:第n-3移位暫存單元 SRn-4:第n-4移位暫存單元 SRn-5:第n-5移位暫存單元 SRn-6:第n-6移位暫存單元 SRn-7:第n-7移位暫存單元

圖1描繪訊號線之跨線之示意圖； 圖2描繪跨線之橫截面圖及第一金屬層與第二金屬層分別為高/低電位或低/高電位之電荷分布之示意圖； 圖3描繪現有移位暫存器之架構之示意圖； 圖4描繪傳送至移位暫存器中各移位暫存單元之時脈訊號之時脈圖； 圖5描繪本發明移位暫存器之架構之實施方式； 圖6描繪現有移位暫存器之架構之示意圖； 圖7描繪傳送至移位暫存器中各移位暫存單元之時脈訊號之時脈圖； 圖8描繪本發明移位暫存器之架構之實施方式； 圖9描繪本發明移位暫存器之架構之實施方式； 圖10描繪現有移位暫存器之架構之示意圖； 圖11描繪傳送至移位暫存器中各移位暫存單元之時脈訊號之時脈圖； 圖12描繪本發明移位暫存器之架構之實施方式； 圖13描繪本發明移位暫存器之架構之實施方式；以及 圖14描繪本發明移位暫存器之架構之實施方式。

無

200:移位暫存器

HC1:第一訊號線

HC2:第二訊號線

HC3:第三訊號線

HC4:第四訊號線

HC5:第五訊號線

HC6:第六訊號線

HC7:第七訊號線

HC8:第八訊號線

SR1:第一移位暫存單元

SR2:第二移位暫存單元

SR3:第三移位暫存單元

SR4:第四移位暫存單元

SR5:第五移位暫存單元

SR6:第六移位暫存單元

SR7:第七移位暫存單元

SR8:第八移位暫存單元

SRn:第n移位暫存單元

SRn-1:第n-1移位暫存單元

SRn-2:第n-2移位暫存單元

SRn-3:第n-3移位暫存單元

Claims (8)

1. 一種移位暫存器，包含：一第一移位暫存單元，耦接至一第一訊號線；一第二移位暫存單元，耦接至一第二訊號線；一第三移位暫存單元，耦接至一第三訊號線；一第四移位暫存單元，耦接至一第四訊號線；一第五移位暫存單元，耦接至一第五訊號線；一第六移位暫存單元，耦接至一第六訊號線；一第七移位暫存單元，耦接至一第七訊號線；以及一第八移位暫存單元，耦接至一第八訊號線；其中，該第一移位暫存單元、該第二移位暫存單元、該第三移位暫存單元及該第四移位暫存單元橫向連接，以及該第五移位暫存單元、該第六移位暫存單元、該第七移位暫存單元及該第八移位暫存單元橫向連接；其中，該第一移位暫存單元及該第五移位暫存單元內部包含該第一訊號線及該第五訊號線，該第二移位暫存單元及該第六移位暫存單元內部包含該第二訊號線及該第六訊號線，該第三移位暫存單元及該第七移位暫存單元內部包含該第三訊號線及該第七訊號線，以及該第四移位暫存單元及該第八移位暫存單元內部包含該第四訊號線及該第八訊號線。
2. 如請求項1所述之移位暫存器，其中該第一 移位暫存單元及該第五移位暫存單元垂直連接，該第二移位暫存單元及該第六移位暫存單元垂直連接，該第三移位暫存單元及該第七移位暫存單元垂直連接，以及該第四移位暫存單元及該第八移位暫存單元垂直連接。
3. 如請求項1所述之移位暫存器，其中當該第一訊號線傳送之一第一時脈訊號由一高準位下降至一低準位時，該第五訊號線傳送之一第五時脈訊號由該低準位上升至該高準位；當該第二訊號線傳送之一第二時脈訊號由該高準位下降至該低準位時，該第六訊號線傳送之一第六時脈訊號由該低準位上升至該高準位；當該第三訊號線傳送之一第三時脈訊號由該高準位下降至該低準位時，該第七訊號線傳送之一第七時脈訊號由該低準位上升至該高準位；以及當該第四訊號線傳送之一第四時脈訊號由該高準位下降至該低準位時，該第八訊號線傳送之一第八時脈訊號由該低準位上升至該高準位。
4. 如請求項3所述之移位暫存器，其中當該第一訊號線傳送之一第一時脈訊號由一高準位下降至一低準位時，該第一移位暫存單元輸出一第一起始訊號至該第五移位暫存單元；當該第二訊號線傳送之一第二時脈訊號由該高準位下降至該低準位時，該第二移位暫存單元輸出一第二起始訊號至該第六移位暫存單元；當該第三訊號線傳送之一第三時脈訊號由該高準位下降至該低準位時，該第 三移位暫存單元輸出一第三起始訊號至該第七移位暫存單元；以及當該第四訊號線傳送之一第四時脈訊號由該高準位下降至該低準位時，該第四移位暫存單元輸出一第四起始訊號至該第八移位暫存單元。
5. 一種移位暫存器，包含：一第一移位暫存單元，耦接至一第一訊號線；一第二移位暫存單元，耦接至一第二訊號線；一第三移位暫存單元，耦接至一第三訊號線；一第四移位暫存單元，耦接至一第四訊號線；一第五移位暫存單元，耦接至一第五訊號線；一第六移位暫存單元，耦接至一第六訊號線；一第七移位暫存單元，耦接至一第七訊號線；一第八移位暫存單元，耦接至一第八訊號線；一第九移位暫存單元，耦接至一第九訊號線；一第十移位暫存單元，耦接至一第十訊號線；一第十一移位暫存單元，耦接至一第十一訊號線；一第十二移位暫存單元，耦接至一第十二訊號線；一第十三移位暫存單元，耦接至一第十三訊號線；一第十四移位暫存單元，耦接至一第十四訊號線；一第十五移位暫存單元，耦接至一第十五訊號線；以及一第十六移位暫存單元，耦接至一第十六訊號線；其中，該第一移位暫存單元、該第二移位暫存單元、 該第三移位暫存單元、該第四移位暫存單元、該第五移位暫存單元、該第六移位暫存單元、該第七移位暫存單元及該第八移位暫存單元橫向連接，以及該第九移位暫存單元、該第十移位暫存單元、該第十一移位暫存單元、該第十二移位暫存單元、該第十三移位暫存單元、該第十四移位暫存單元、該第十五移位暫存單元及該第十六移位暫存單元橫向連接；其中，該第一移位暫存單元及該第九移位暫存單元內部包含該第一訊號線及該第九訊號線，該第二移位暫存單元及該第十移位暫存單元內部包含該第二訊號線及該第十訊號線，該第三移位暫存單元及該第十一移位暫存單元內部包含該第三訊號線及該第十一訊號線，該第四移位暫存單元及該第十二移位暫存單元內部包含該第四訊號線及該第十二訊號線，該第五移位暫存單元及該第十三移位暫存單元內部包含該第五訊號線及該第十三訊號線，該第六移位暫存單元及該第十四移位暫存單元內部包含該第六訊號線及該第十四訊號線，該第七移位暫存單元及該第十五移位暫存單元內部包含該第七訊號線及該第十五訊號線，以及該第八移位暫存單元及該第十六移位暫存單元內部包含該第八訊號線及該第十六訊號線。
6. 如請求項5所述之移位暫存器，其中該第一移位暫存單元及該第九移位暫存單元垂直連接，該第二移位暫存單元及該第十移位暫存單元垂直連接，該第三移位 暫存單元及該第十一移位暫存單元垂直連接，該第四移位暫存單元及該第十二移位暫存單元垂直連接，該第五移位暫存單元及該第十三移位暫存單元垂直連接，該第六移位暫存單元及該第十四移位暫存單元垂直連接，該第七移位暫存單元及該第十五移位暫存單元垂直連接，以及該第八移位暫存單元及該第十六移位暫存單元垂直連接。
7. 如請求項5所述之移位暫存器，其中當該第一訊號線傳送之一第一時脈訊號由該高準位下降至該低準位時，該第九訊號線傳送之一第九時脈訊號由該低準位上升至該高準位；當該第二訊號線傳送之一第二時脈訊號由該高準位下降至該低準位時，該第十訊號線傳送之一第十時脈訊號由該低準位上升至該高準位；當該第三訊號線傳送之一第三時脈訊號由該高準位下降至該低準位時，該第十一訊號線傳送之一第十一時脈訊號由該低準位上升至該高準位；當該第四訊號線傳送之一第四時脈訊號由該高準位下降至該低準位時，該第十二訊號線傳送之一第十二時脈訊號由該低準位上升至該高準位；當該第五訊號線傳送之一第五時脈訊號由該高準位下降至該低準位時，該第十三訊號線傳送之一第十三時脈訊號由該低準位上升至該高準位；當該第六訊號線傳送之一第六時脈訊號由該高準位下降至該低準位時，該第十四訊號線傳送之一第十四時脈訊號由該低準位上升至該高準位；當該第七訊號線傳送之一第七時脈訊號由該高準位下降至該低準位時，該第十五 訊號線傳送之一第十五時脈訊號由該低準位上升至該高準位；以及當該第八訊號線傳送之一第八時脈訊號由該高準位下降至該低準位時，該第十六訊號線傳送之一第十六時脈訊號由該低準位上升至該高準位。
8. 如請求項7所述之移位暫存器，其中當該第一訊號線傳送之一第一時脈訊號由一高準位下降至一低準位時，該第一移位暫存單元輸出一第一起始訊號至該第九移位暫存單元；當該第二訊號線傳送之一第二時脈訊號由該高準位下降至該低準位時，該第二移位暫存單元輸出一第二起始訊號至該第十移位暫存單元；當該第三訊號線傳送之一第三時脈訊號由該高準位下降至該低準位時，該第三移位暫存單元輸出一第三起始訊號至該第十一移位暫存單元；當該第四訊號線傳送之一第四時脈訊號由該高準位下降至該低準位時，該第四移位暫存單元輸出一第四起始訊號至該第十二移位暫存單元；當該第五訊號線傳送之一第五時脈訊號由該高準位下降至該低準位時，該第五移位暫存單元輸出一第五起始訊號至該第十三移位暫存單元；當該第六訊號線傳送之一第六時脈訊號由該高準位下降至該低準位時，該第六移位暫存單元輸出一第六起始訊號至該第十四移位暫存單元；當該第七訊號線傳送之一第七時脈訊號由該高準位下降至該低準位時，該第七移位暫存單元輸出一第七起始訊號至該第十五移位暫存單元；以及當該第八訊號線傳送之一第八時脈訊號由該高準位下降至該 低準位時，該第八移位暫存單元輸出一第八起始訊號至該第十六移位暫存單元。

Images