TWI763070B

TWI763070B - 半導體裝置及其控制方法

Info

Publication number: TWI763070B
Application number: TW109134492A
Authority: TW
Inventors: 陳志堅; 張寶樹
Original assignee: 新唐科技股份有限公司
Priority date: 2020-10-05
Filing date: 2020-10-05
Publication date: 2022-05-01
Also published as: TW202215231A

Abstract

本發明揭露一種半導體裝置，包含微控制器及快閃記憶體。微控制器包含處理單元、接合墊以及開關。微控制器具有直通模式及正常模式，在正常模式中，外部裝置經由接腳及微控制器的第一接合墊，電性連接至處理單元，且處理單元經由微控制器的第二接合墊，以及快閃記憶體的第三接合墊，電性連接至快閃記憶體，使得外部裝置對快閃記憶體進行間接燒錄及驗證。在直通模式中，外部裝置經由接腳、微控制器的第一接合墊、微控制器的第二接合墊以及快閃記憶體的第三接合墊，電性連接至快閃記憶體，使得外部裝置對快閃記憶體進行直接通訊。

Description

半導體裝置及其控制方法

本發明是有關於一種半導體裝置及其控制方法，特別是有關於一種可不透過控制器，直接對儲存裝置進行通訊的半導體裝置及其控制方法。

為了滿足用戶各式各樣的功能需求，微控制器產品設計商會針對用戶需求提升用戶代碼儲存空間，有時微控制器設計商會選擇與市面上現有的快閃記憶體(flash memory)封裝(package)在一起，以節省封裝所佔用印刷電路板(Printed Circuit Board)的面積。封裝打線的方式是將微控制器的接合墊(Bonding Pad)和快閃記憶體的接合墊互相打線在一起。但是大部分的情況下，由於封裝的腳位(Pin)有其限制，快閃記憶體的接合墊無法直接打線至封裝腳位之上，以至於快閃記憶體燒錄器無法直接針對快閃記憶體進行燒錄或是通訊，用戶必須透過微控制器進行間接燒錄，此種方法會造成燒錄以及驗證時間較直接針對快閃記憶體燒錄及驗證的時間長，燒錄以及驗證時間越長，意味著生產的成本也會隨之提高。

為了解決上述燒錄器無法直接針對快閃記憶體進行燒錄或是通訊的習知技術之問題，本發明提供了一種半導體裝置，包含第一晶片及第二晶片。第一晶片具有第一通訊模式及第二通訊模式，第一晶片至少包含處理單元、第一接合墊(bonding pad)、第一開關、第二接合墊、第二開關及第三開關。第一接合墊電性連接多晶片封裝(Multi-chip package)元件之接腳(pin)。第一開關電性連接於處理單元及第一接合墊之間。第二開關電性連接於第一接合墊及第二接合墊之間。第三開關電性連接於處理單元及第二接合墊之間。

第二晶片及第一晶片封裝在多晶片封裝元件中，且第二晶片至少包含第三接合墊，第三接合墊電性連接第二接合墊。其中當第一晶片進入第一通訊模式或第二通訊模式，處理單元控制第一開關、第二開關及第三開關之開啟或關閉，以對第二晶片進行通訊。

根據本發明的實施例，其中第一晶片是微控制器，且第二晶片為快閃記憶體。

根據本發明的實施例，其中第一通訊模式為直通(pass-through)模式，當第一晶片在直通模式中，處理單元關閉第一開關及第三開關，且開啟第二開關，使得外部裝置經由接腳、第一接合墊、第二接合墊以及第三接合墊，與第二晶片直接進行通訊。

根據本發明的實施例，其中第二通訊模式為正常模式，當第一晶片進入正常模式，處理單元開啟第一開關及第三開關，且關閉第二開關，使得外部裝置經由接腳及第一接合墊，與處理單元進行通訊，且處理單元經由第二接合墊及第三接合墊，與第二晶片進行通訊。

根據本發明的實施例，其中外部裝置為燒錄器。

本發明也提供一種半導體裝置之控制方法，其包含以下步驟：藉由輸入特定的訊號至第一晶片，將第一晶片切換至直通模式。

切斷第一晶片之第一接合墊及第二接合墊與第一晶片之處理單元之間的電性連接，且將第一接合墊第二接合墊彼此電性連接。

外部裝置經由電性連接之多晶片封裝元件之接腳、第一晶片之第一接合墊、第一晶片之第二接合墊，以及第二晶片之接合墊，對第二晶片進行通訊。

根據本發明的實施例，其中特定的訊號為第一晶片之啟動訊號。

根據本發明的實施例，其中第一晶片包含處理單元、第一開關、第二開關及第三開關。第一開關電性連接於處理單元及第一接合墊之間。第二開關電性連接於第一接合墊及第二接合墊之間。第三開關電性連接於處理單元及第二接合墊之間。

根據本發明的實施例，其中切斷第一接合墊及第二接合墊與處理單元之間的電性連接包含以下步驟：關閉處理單元與第一接合墊之間的第一開關，及關閉處理單元與第二接合墊之間的第三開關。

開啟第一接合墊及第二接合墊之間的第二開關，使得外部裝置經由電性連接之接腳、第一晶片之第一接合墊、第一晶片之第二接合墊，以及第二晶片之接合墊，與第二晶片進行通訊。

根據本發明的實施例，進一步包含切換第一晶片至正常模式，其包含以下步驟：開啟處理單元與第一接合墊之間的第一開關，及開啟處理單元與第二接合墊之間的第三開關。

關閉第一接合墊與第二接合墊之間的第二開關，使得處理單元藉由接腳及第一接合墊，與外部裝置進行通訊，且處理單元藉由第二接合墊以及第二晶片的接合墊，與第二晶片進行通訊。

承上所述，根據本發明之實施例的燒錄裝置及其方法具有以下優點：

(1)藉由電性連接微控制器內的接合墊，外部裝置可以在微控制器不介入的情況下，直接對快閃記憶體進行通訊，例如執行燒錄及驗證的動作，因此縮短整個燒錄及驗證所花費的時間。

(2)由於外部裝置可直接對快閃記憶體進行通訊，例如執行燒錄及驗證的動作，可以縮短整個燒錄及驗證的動作所花費的時間，因此也降低生產的成本。

參閱第1圖及第2圖，其中第1圖為根據本發明之實施例的半導體裝置之直通模式示意圖，第2圖為根據本發明之實施例的半導體裝置之正常模式示意圖。如第1圖所示，一種半導體裝置10，包含第一晶片100及第二晶片200。第一晶片100具有第一通訊模式及第二通訊模式，第一晶片100至少包含：處理單元110、第一接合墊120、第一開關130、第二接合墊140、第二開關150及第三開關160。

第一接合墊120電性連接多晶片封裝元件300之接腳310。第一開關130電性連接於處理單元110及第一接合墊120之間。第二開關150電性連接於第一接合墊120及第二接合墊140之間。第三開關160電性連接於處理單元110及第二接合墊140之間。

第二晶片200及第一晶片100封裝在多晶片封裝元件300中，且第二晶片200至少包含第三接合墊210。第三接合墊210電性連接第二接合墊140。當第一晶片100進入第一通訊模式或第二通訊模式，處理單元110控制第一開關130、第二開關150及第三開關160之開啟或關閉，以對第二晶片200進行通訊，例如執行燒錄及驗證、或是傳送資料。

上述提及的處理單元110，可以利用內部電路硬體(由邏輯組合電路或是控制電路)或由核心電路(Core)執行軟體或韌體的方式來實施，藉此控制第一晶片100中的各個接合墊，以及各個接合墊與處理單元110之間的電性連接與否。

根據本發明的實施例，第一晶片100可以用微控制器實施，且第二晶片200可以用快閃記憶體實施。

上述提及的微控制器，即可作為外部裝置400與多晶片封裝元件300中的快閃記憶體的橋樑，當外部裝置400要對快閃記憶體進行燒錄及驗證動作時，燒錄及驗證指令需要微控制器的介入，判斷是微控制器中的那個接合墊接收到外部裝置的指令，再根據指令判斷來自外部裝置400的指令要經由快閃記憶體中的那個接合墊，將指令傳送至快閃記憶體進行燒錄及驗證的動作。

根據本發明的實施例，第一通訊模式為直通模式，如第1圖所示，當第一晶片100在直通模式中，處理單元110關閉第一開關130及第三開關160，且開啟第二開關150，使得外部裝置400經由接腳310、第一接合墊120、第二接合墊140以及第三接合墊210，與第二晶片200直接進行通訊。

在上述的直通模式中，來自外部裝置400的燒錄及驗證指令不再需要微控制器的介入，而是將第一晶片100中的第一接合墊120及第二接合墊140當作橋梁，將燒錄及驗證指令直接傳送至第二晶片200中需要動作的第三接合墊210，因而有縮短整體燒錄及驗證所需時間的技術效果。

根據本發明的實施例，第二通訊模式為正常模式，當第一晶片100進入正常模式，處理單元110開啟第一開關130及第三開關160，且關閉第二開關150，使得外部裝置400經由接腳310及第一接合墊120，與處理單元110進行通訊，且處理單元110經由第二接合墊140及第三接合墊210，與第二晶片200進行通訊。

根據本發明的實施例，外部裝置400可以用燒錄器實施。

上述提及的燒錄器，可應用於電子產品，而將各種不同的程式碼燒錄到上述的快閃記憶體中，可使電子產品具備對應的功能。舉例來說，電子產品的製造商可委託方案廠商(solution provider)開發程式碼，以供執行於上述包含對應功能的快閃記憶體的微控制器晶片。在完成程式碼的設計之後，該方案廠商可將程式碼發佈(release)給第三方，諸如編程服務商(programming service provider)，以供進行積體電路編程(IC programming)，而燒錄器的實施方式可以利用軟體或硬體的方式執行，例如有燒錄功能的電子裝置、或是一執行燒錄程式的主機。

參閱第3圖，其為根據本發明之實施例的半導體裝置之控制方法之步驟流程圖。如圖所示，本發明之實施例的半導體裝置之控制方法，包含下列步驟(S1至S3)：

步驟S1：藉由輸入特定的訊號至第一晶片100，將第一晶片100切換至直通模式。

步驟S2：切斷第一晶片100之第一接合墊120及第一晶片100之第二接合墊140與第一晶片100之處理單元110之間的電性連接，且將第一接合墊120與第二接合墊140彼此電性連接。

步驟S3：外部裝置400經由電性連接之多晶片封裝元件300之接腳310、第一晶片100之第一接合墊120、第一晶片100之第二接合墊140，以及第二晶片200之接合墊，對第二晶片200進行通訊，例如執行燒錄以及驗證、或是傳送資料。

由上述步驟可以理解，外部裝置400對第二晶片200進行燒錄及驗證的動作是經由第一晶片中100的接合墊作為橋接來執行，是屬於直接操作。

根據本發明的實施例，特定的訊號為第一晶片100之啟動訊號。由此可以理解，第一晶片100可以預先設定在開機時就進入直通模式。

根據本發明的實施例，第一晶片100包含處理單元110、第一開關130、第二開關150及第三開關160。第一開關130電性連接於處理單元110與第一接合墊120之間。第二開關150電性連接於第一接合墊120與第二接合墊140之間。第三開關160電性連接於處理單元110與第二接合墊140之間。

根據本發明的實施例，切斷第一接合墊120及第二接合墊140與處理單元110之間的電性連接包含：關閉處理單元110與第一接合墊120之間的第一開關130，及關閉處理單元110與第二接合墊140之間的第三開關160，以及開啟第一接合墊120與第二接合墊140之間的第二開關150，使得外部裝置400經由電性連接多晶片封裝元件300之接腳310、第一晶片100之第一接合墊120、第一晶片100之第二接合墊140，以及第二晶片200之接合墊，與第二晶片200進行通訊。

上述利用第一晶片100內的接合墊作為橋接，以達成外部裝置400對第二晶片200進行直接通訊的效果，可以在第一晶片100內相鄰的接合墊執行，但根據本發明的不同實施例，也可以在第一晶片100內不相鄰的接合墊之間進行橋接的動作，又或者是可以藉由兩個以上的接合墊進行橋接的動作。

根據本發明的實施例，進一步包含切換第一晶片100至正常模式，其包含以下步驟(S4至S5)：

步驟S4：開啟處理單元110與第一接合墊120之間的第一開關130，及開啟處理單元110與第二接合墊140之間的第三開關160，以及關閉第一接合墊120與第二接合墊140之間的第二開關150。

步驟S5：處理單元110藉由多晶片封裝元件300之接腳310及第一晶片100之第一接合墊120，與外部裝置400進行通訊，且第一晶片100之處理單元110藉由第一晶片100之第二接合墊140，以及第二晶片200的接合墊，與第二晶片200進行通訊。

上述提及的正常模式及直通模式，根據本發明的不同實施例，除了可以在第一晶片100啟動時就預先設定好使用哪一個模式，也可以根據不同的晶片設計或使用上的方便性，在第一晶片100的使用過程中任意切換。

以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行的等效修改或變更，均應包含於後附之申請專利範圍中。

10：半導體裝置 100：第一晶片 110：處理單元 120：第一接合墊 130：第一開關 140：第二接合墊 150：第二開關 160：第三開關 200：第二晶片 210：第三接合墊 300：多晶片封裝元件 310：接腳 400：外部裝置 S1~S5：步驟

為讓本發明之上述及不同的態樣、特徵、優點及實施方式能更清楚易懂，所附圖式之說明如下：第1圖為根據本發明之實施例的半導體裝置之直通模式示意圖。第2圖為根據本發明之實施例的半導體裝置之正常模式示意圖。第3圖為根據本發明之實施例的半導體裝置之控制方法之步驟流程圖。

10：半導體裝置 100：第一晶片 110：處理單元 120：第一接合墊 130：第一開關 140：第二接合墊 150：第二開關 160：第三開關 200：第二晶片 210：第三接合墊 300：多晶片封裝元件 310：接腳 400：外部裝置

Claims

一種半導體裝置，包含：一第一晶片，具有一第一通訊模式及一第二通訊模式，該第一晶片至少包含：一處理單元；一第一接合墊(bonding pad)，電性連接一多晶片封裝(Multi-chip package)元件之一接腳(pin)；一第一開關，電性連接於該處理單元及該第一接合墊之間；一第二接合墊；一第二開關，電性連接於該第一接合墊及該第二接合墊之間；以及一第三開關，電性連接於該處理單元及該第二接合墊之間；以及一第二晶片，該第二晶片及該第一晶片封裝在該多晶片封裝元件中，且該第二晶片至少包含：一第三接合墊，電性連接該第二接合墊；其中當該第一晶片進入該第一通訊模式或該第二通訊模式，該處理單元控制該第一開關、該第二開關及該第三開關之開啟或關閉。
如請求項1所述之半導體裝置，其中該第一晶片為一微控制器，且該第二晶片為一快閃記憶體。
如請求項1所述之半導體裝置，其中該第一通訊模式為一直通(pass-through)模式，當該第一晶片在該直通模式中，該處理單元關閉該第一開關及該第三開關，且開啟該第二開關，使得一外部裝置經由該接腳、該第一接合墊、該第二接合墊以及該第三接合墊，與該第二晶片直接進行通訊。
如請求項1所述之半導體裝置，其中該第二通訊模式為一正常模式，當該第一晶片進入該正常模式，該處理單元開啟該第一開關及該第三開關，且關閉該第二開關，使得一外部裝置經由該接腳及該第一接合墊，與該處理單元進行通訊，且該處理單元經由該第二接合墊及該第三接合墊，與該第二晶片進行通訊。
如請求項3或請求項4之中任一項所述之半導體裝置，其中該外部裝置為一燒錄器。
一種半導體裝置之控制方法，包含：藉由輸入一特定的訊號至一第一晶片，將該第一晶片切換至一直通模式；切斷該第一晶片之一第一接合墊及該第一晶片之一第二接合墊與該第一晶片之一處理單元之間的電性連接，且將該第一接合墊與該第二接合墊彼此電性連接；以及一外部裝置經由電性連接之一多晶片封裝元件之一接腳、該第一晶片之該第一接合墊、該第一晶片之該第二接合墊，以及一第二晶片之一接合墊，對該第二晶片進行通訊。
如請求項6所述之控制方法，其中該特定的訊號為該第一晶片之一啟動訊號。
如請求項6所述之控制方法，其中該第一晶片包含：一處理單元；一第一開關，電性連接於該處理單元與該第一接合墊之間；一第二開關，電性連接於該第一接合墊與該第二接合墊之間；以及一第三開關，電性連接於該處理單元與該第二接合墊之間。
如請求項8所述之控制方法，其中切斷該第一接合墊及該第二接合墊與該處理單元之間的電性連接包含：關閉該處理單元與該第一接合墊之間的該第一開關，及關閉該處理單元與該第二接合墊之間的該第三開關；以及開啟該第一接合墊與該第二接合墊之間的該第二開關，使得該外部裝置經由電性連接之該接腳、該第一晶片之該第一接合墊、該第一晶片之該第二接合墊，以及該第二晶片之該接合墊，與該第二晶片進行通訊。
如請求項8所述之控制方法，進一步包含切換該第一晶片至一正常模式，其包含：開啟該處理單元與該第一接合墊之間的該第一開關，及開啟該處理單元與該第二接合墊之間的該第三開關；以及關閉該第一接合墊與該第二接合墊之間的該第二開關，使得該處理單元藉由該接腳及該第一接合墊，與該外部裝置進行通訊，且該處理單元藉由該第二接合墊以及一快閃記憶體的一接合墊，與該快閃記憶體進行通訊。