JP3201368B2 - 半導体集積回路及びそのテスト方法 - Google Patents
半導体集積回路及びそのテスト方法Info
- Publication number
- JP3201368B2 JP3201368B2 JP00886299A JP886299A JP3201368B2 JP 3201368 B2 JP3201368 B2 JP 3201368B2 JP 00886299 A JP00886299 A JP 00886299A JP 886299 A JP886299 A JP 886299A JP 3201368 B2 JP3201368 B2 JP 3201368B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- writing
- integrated circuit
- program
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
- A61B17/00—Surgical instruments, devices or methods, e.g. tourniquets
- A61B2017/0046—Surgical instruments, devices or methods, e.g. tourniquets with a releasable handle; with handle and operating part separable
- A61B2017/00473—Distal part, e.g. tip or head
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
びそのテスト方法に関し、特にいわゆる1チップ・マイ
クロコンピュータなどの半導体集積回路のテスト結果の
記録に関するものである。
る様々な原因により、不良品の発生率が他の製品に比べ
て比較的高い。また、不良品が発生する箇所は、異なる
ウェハ上でも同じ位置になることが比較的多い。このた
め、半導体集積回路をテストし、そのテスト結果をウェ
ハ上の位置に対応させて管理することは、歩留まりの向
上の観点から有用になってくる。
積回路のテスト・組立の過程を示す。図示するように、
1つのウェハ上に複数の回路が形成されると、まず、そ
のウェハの物理的な機能のテスト、すなわちウェハ上の
各半導体集積回路が正常に動作するかどうかがテストさ
れ、テスト装置が有する外部記憶装置に記憶される(ス
テップS31)。
認されると、そのウェハはスクライブされてチップに切
り分けられ(ステップS32)、さらにパッケージング
などされることによってチップ毎の製品に組み立てられ
る(ステップS33)。そして、さらに別のテスト装置
においてチップ毎に電気的特性や製品仕様を満たすかな
どの検査が行われ、該テスト装置が有する外部記憶装置
に記憶される(ステップS34)。
方法においては、ステップS31のウェハ段階でのテス
トで不良の発生をウェハ上の位置に対応付けて取得する
ことが可能であった。しかし、ステップS32、S33
を経てチップ毎の製品に組み立てられると、各チップが
それぞれウェハのどこから切り分けられたのかを認識で
きなくなる。このため、ステップS34の製品テストの
段階で見つかった不良は、当該チップのウェハ上の位置
に対応付けて管理するといったことが実質的に不可能で
あった。
テスト結果やウェハ内でのチップの位置に関するデータ
を書き込むようにしたメモリを搭載した半導体集積回路
が、特開昭60−53043号公報や特開平5−347
350号公報などによって提案されている。
報に記載された半導体集積回路では、本来の機能とは無
関係なメモリが搭載されなければならず、チップ面積の
点において不利が生じていた。
るためになされたものであり、本来の機能に必要のない
メモリを半導体集積回路に搭載しなくても、スクライブ
された各チップのテスト結果をウェハの位置に対応させ
て管理できるようにすることを目的とする。
観点にかかる半導体集積回路は、情報の書き込み及び消
去が可能な不揮発性メモリに書き込まれたプログラムま
たはデータを使用して処理を行う処理装置を搭載した半
導体集積回路であって、前記不揮発性メモリは、外部接
続端子を介して外部から情報を書き込むことが可能に構
成されており、テスト段階において当該半導体集積回路
の製造に使用されたウェハ、ウェハ上の位置、及びテス
ト結果を含む製品管理情報が書き込まれ、前記処理装置
が処理を行うために必要なプログラムまたはデータは、
テスト段階において書き込まれた前記製品管理情報の少
なくとも一部を消去してから前記不揮発性メモリに書き
込まれたものであることを特徴とする。上記半導体集積
回路において、前記処理装置が処理を行うために必要な
プログラムまたはデータは、ウェハ及びウェハ上の位置
以外の製品管理情報を消去してから前記不揮発性メモリ
に書き込まれたものであってもよい。
を行うために使用するプログラムまたはデータを書き込
む不揮発性メモリに製品管理情報も書き込まれる。この
ため、半導体集積回路が本来の機能を実現するために必
要のないメモリを搭載しなくても、スクライブされた各
チップのテスト結果をウェハ及びウェハ上の位置に対応
させて管理することが可能となる。
観点にかかる半導体集積回路のテスト方法は、外部接続
端子を介して外部から情報を書き込むことが可能な不揮
発性メモリと、該不揮発性メモリに書き込まれたプログ
ラムまたはデータを使用して処理を行う処理装置とを搭
載した半導体集積回路のテスト方法であって、当該半導
体集積回路の製造に使用されたウェハをスクライブする
前において、該ウェハ段階でのテスト結果、並びにウェ
ハ及び該ウェハ上での位置に関する情報を、前記外部接
続端子を介して前記不揮発性メモリに書き込むウェハテ
スト結果書き込みステップと、前記ウェハをスクライブ
した後の製品段階でのテスト結果を、前記外部接続端子
を介して前記不揮発性メモリに書き込む製品テスト結果
書き込みステップと、前記処理装置が処理を行うために
使用するプログラムまたはデータを前記外部接続端子を
介して前記不揮発性メモリに書き込むプログラムステッ
プと、前記処理装置が処理を行うために使用するプログ
ラムまたはデータを、前記外部接続端子を介して前記不
揮発性メモリに書き込むプログラムステップとを含むこ
とを特徴とする。
理装置が処理を行うためのプログラムまたはデータを不
揮発性メモリに書き込む前に、該不揮発性メモリに半導
体集積回路のテスト結果やウェハ及びウェハ上の位置が
書き込まれることとなる。つまり、テスト結果などを書
き込むための不揮発性メモリは、半導体集積回路が本来
の機能を実現するためのメモリと共通のものとすること
ができる。また、不揮発性メモリにテスト結果やウェハ
及びウェハ上の位置を書き込むことによって、半導体集
積回路がウェハからスクライブされ、チップに切り離さ
れた以降でも、各チップをウェハ及びウェハ上の位置と
対応付けて管理することが可能となる。
て、前記不揮発性メモリは、情報を消去することが可能
なものとしてもよい。この場合、前記プログラムステッ
プは、前記ウェハテスト結果書き込みステップと前記製
品テスト結果書き込みステップとにおいて前記不揮発性
メモリに書き込まれた情報の少なくとも一部を消去して
から、前記処理装置が処理を行うために使用するプログ
ラムまたはデータを前記不揮発性メモリに書き込むもの
とすることができる。
結果の情報などが不揮発性メモリから消去された後に、
処理装置が処理を行うためのプログラムまたはデータが
そこに書き込まれることとなる。つまり、テスト結果の
書き込みのための領域と本来の機能を実現するためのプ
ログラムまたはデータを書き込むための領域とを共有で
きることとなる。このため、不揮発性メモリの容量が小
さくても済むようになる。
ト結果書き込みステップは、ウェハ段階でのテスト結
果、並びにウェハ及び該ウェハ上での位置に関する情報
を、前記半導体集積回路が搭載するメモリ以外の記憶手
段に書き込むステップを含み、前記製品テスト結果書き
込みステップは、製品段階でのテスト結果を、前記ウェ
ハ及び該ウェハ上での位置に関する情報と対応付けて、
前記半導体集積回路が搭載するメモリ以外の記憶手段に
書き込むステップを含むものとしてもよい。この場合、
前記プログラムステップは、少なくともウェハ及び該ウ
ェハ上での位置を消去することなく、前記処理装置が処
理を行うために使用するプログラムまたはデータを前記
不揮発性メモリに書き込むものとすることができる。
明の実施の形態について説明する。この実施の形態で
は、本発明を半導体集積回路として1チップ・マイクロ
コンピュータに適用した場合について説明する。
ップ・マイクロコンピュータの回路構成を示すブロック
図である。図示するように、この1チップ・マイクロコ
ンピュータ1は、制御対象となる機械装置に組み込まれ
て使用されるもので、CPU(Central Processing Uni
t)11と、ROM(Read Only Memory)12と、EE
PROM(Electric Erasable Programmable Read Only
Memory)13と、RAM(Random Access Memory)1
4と、周辺機能15とを備えている。
OM13に格納されたプログラムを実行する処理装置で
ある。
されるデータの書き込み及び消去が不可能な不揮発性の
メモリであり、電源ON時などにCPU11が最初に実
行するブートプログラムや、固定的なデータなどを格納
している。
き込み及び消去が可能な不揮発性のメモリであり、外部
接続端子16からの入力に従って、例えば、1ビット単
位での情報の書き込み、1バイト単位での情報の消去を
可能としている。EEPROM13は、この1チップ・
マイクロコンピュータ1のテスト(後述するウェハ段階
及び製品段階)において、製品管理情報として、ウェハ
及び該ウェハ上での位置、並びにテスト結果が書き込ま
れる。また、EEPROM13は、テストを終了した後
の製品となった場合、組み込まれる機械装置を制御する
ための制御プログラムが書き込まれる。
データが消去されてしまう揮発性のメモリであり、CP
U11がROM12またはEEPROM13に格納され
たプログラムを実行する場合のワークエリアとして使用
される。
ピュータ1が組み込まれた機械装置の制御を行うために
必要となる種々の機能からなるもので、例えば、タイ
マ、外部通信インタフェース装置などを含む。
プ・マイクロコンピュータ1のテストを行うためのテス
ト装置について、図2(a)、(b)を参照して説明す
る。この1チップ・マイクロコンピュータ1のテストに
は、スクライブ前のウェハ段階で行うものとスクライブ
・組立後の製品毎で行うものとがあり、それぞれについ
て専用のテスト装置が適用されている。
ように、1チップ・マイクロコンピュータ1がスクライ
ブされずにウェハ10上に複数形成された状態で、物理
的な機能テストを行い、各1チップ・マイクロコンピュ
ータ1が正常動作するかどうかをテストする。ウェハテ
スト装置2は、テスト結果を外部記憶装置21に書き込
むと共に、ウェハ10上の各チップのEEPROM13
にも書き込む。また、このときにおいて、ウェハテスト
装置2は、ウェハ10及び各チップのウェハ10での位
置を識別するための情報を各チップのEEPROM13
に書き込む。ウェハテスト装置2により、正常動作する
と判断された場合には、スクライブ工程に回され、さら
にパッケージングなどの組立工程に回される。
うに、ウェハテスト装置2で正常動作すると判断された
ウェハ10からスクライブされ、組み立てられた1チッ
プ・マイクロコンピュータ1の電気的な特性を検査し、
さらに製品仕様書に従った所定の仕様を満たしているか
どうかをテストする。
プ・マイクロコンピュータ1のテスト・組立を行う過
程、さらには、テストを終了して動作制御用プログラム
を書き込み、1チップ・マイクロコンピュータ1を機械
装置に組み込んでその動作制御用に使用するまでの過程
について、説明する。
のテスト・組立の過程について、図3の流れ図を参照し
て説明する。まず、ウェハテスト装置2は、1チップ・
マイクロコンピュータ1の回路が複数形成されたウェハ
10の物理的な機能のテスト、すなわちウェハ10上の
各1チップ・マイクロコンピュータ1が正常に動作する
かどうかをテストする。そして、ウェハテスト装置2
は、ウェハ10の段階でのテスト結果(テスト結果1)
を外部記憶装置21に保存する(ステップS11)。
装置21に保存したテスト結果1の全部または一部を、
ウェハ10上の1チップ・マイクロコンピュータ1のそ
れぞれのEEPROM13に、外部接続端子16を介し
て書き込む。このとき、ウェハテスト装置2は、ウェハ
10上の各1チップマイクロコンピュータ1のEEPR
OM13に、ウェハ10及びウェハ10上でのチップの
位置に関する情報も外部接続端子16を介して書き込む
(ステップS12)。
ると確認したウェハ10は、次の工程へと回される。ウ
ェハ10は、次に、スクライブされてチップに切り分け
られ(ステップS13)、さらにパッケージングなどさ
れることによってチップ毎の製品(1チップ・マイクロ
コンピュータ1)に組み立てられる(ステップS1
4)。
ップ・マイクロコンピュータ1のをれぞれについて、電
気的特性や製品仕様書に従った仕様を満たすかなどをテ
ストし、そのチップ段階でのテスト結果(テスト結果
2)を外部記憶装置31に保存する(ステップS1
5)。
置21に保存したテスト結果2の全部または一部を、1
チップ・マイクロコンピュータ1のEEPROM13
に、外部接続端子16を介して書き込む(ステップS1
6)。そして、テスト・組立の工程をすべて終了し、テ
スト結果1とテスト結果2の両方とも正常だった1チッ
プ・マイクロコンピュータ1は、次の動作制御用プログ
ラムの書き込みの過程に回される。
にテストを終了した後の動作制御用プログラムを書き込
む過程について説明する。なお、この過程は、1チップ
・マイクロコンピュータ1を製品として出荷する以前に
行ってもよく、製品の出荷先において行ってもよい。
は、外部接続端子16を介してEEPROM13の領域
のテスト結果1及びテスト結果2が書き込まれていない
領域で、かつROM12に格納されたブートプログラム
から次に制御が渡される領域に、CPU11による動作
制御用のプログラムを書き込む。動作制御用のプログラ
ムがEEPROM13に書き込まれた1チップ・マイク
ロコンピュータ1は、次の過程に回される。
を機械装置に組み込んで、その動作制御用として使用す
る過程について説明する。
ムが書き込まれた1チップ・マイクロコンピュータ1
は、動作制御の対象となる機械装置の電子回路基板に搭
載される。そして、他の製造工程を経て完成した機械装
置は、電源をオンするとCPU11がEEPROM13
のプログラムを実行することによって、動作が制御され
ながら動作するようになる。
用された1チップ・マイクロコンピュータ1では、CP
U11が機械装置の動作制御用として使用するプログラ
ムを書き込むためのEEPROM13にウェハ及びウェ
ハ上の位置、並びにテスト結果を書き込むようにしてい
る。このため、1チップ・マイクロコンピュータ1が本
来の機能を実現するためには必要のない記憶素子をチッ
プ上に搭載しなくても、各チップのテスト結果をウェハ
及びウェハ上での位置に対応させて管理することが可能
となる。
プ・マイクロコンピュータ1では、テスト結果等の製品
管理情報をEEPROM13から消去することなく、C
PU11による動作制御プログラムをEEPROM13
の別の領域に書き込んでいる。このため、例えば、製品
出荷後に判明する初期不良などをウェハ及びウェハ上の
位置と対応付けた製品管理も可能となる。
種々の変形、応用が可能である。以下、本発明に適用可
能な上記の実施の形態の変形態様について、説明する。
ロコンピュータ1にEEPROM13を搭載していた
が、これに代えて数Kバイトから百数十Kバイト単位で
データの消去が可能なフラッシュEEPROMを搭載し
てもよい。フラッシュEEPROMは、通常のEEPR
OMよりもデータの書き込み時間が小さいので、テスト
結果の書き込み、或いはCPU11による動作制御用プ
ログラムの書き込みのための時間を抑えることができ
る。
ら、この場合のテスト・組立の過程は、図4の流れ図に
示す手順に従って行われる。この流れ図において、ステ
ップS21からS24までの過程は、上記の実施の形態
で示したものと同一である。次に、ステップS25の過
程において、まず、製品テスト装置3は、ウェハ段階で
のテストにおいて1チップ・マイクロコンピュータ1の
EEPROM13に書き込まれた情報を読み出し、外部
記憶装置31に保存する(ステップS25a)。さら
に、1チップ・マイクロコンピュータ1をテストして、
そのテスト結果を外部記憶装置31に保存する(ステッ
プS25b)。
M13に書き込まれている情報を一旦消去し、ステップ
S25a、S25bにおいて外部記憶装置31に保存し
たテスト結果(ウェハ段階及び製品段階の双方)をEE
PROM13に書き込む(ステップS26)。これによ
り、テスト・組立の過程を終了する。
込み及びCPU11による動作制御用プログラムの書き
込みを行うための不揮発性のメモリとして、電気的にデ
ータの書き込み及び消去が可能なEEPROM13を使
用していた。しかしながら、本発明に適用する不揮発性
のメモリとしては、紫外線の照射によりデータを消去す
るEPROMを使用してもよい。この場合、テストプロ
セスは、図5に示すフラッシュEEPROMを使用した
ものと実質的に同様の流れで行えばよい。また、不要と
なったデータにinvalid(無効)の情報を付加す
ることなどによって、書き込みのみが可能なEPROM
を使用することも可能である。
して1チップ・マイクロコンピュータ1を対象とし、C
PU11による動作制御用のプログラムをEEPROM
13に書き込んでいた。しかしながら、本発明は、パー
ソナルコンピュータなどのプロセッサとして使用される
半導体集積回路に適用してもよく、この場合には、例え
ば、テスト終了後にブートプログラムを不揮発性メモリ
に書き込むものとしてもよい。また、EEPROM13
のような不揮発性メモリにプログラムを書き込むのでは
なく、固定的なデータを書き込むものとしてもよい。
2及び製品テスト装置3によってEEPROM13に書
き込んだテスト結果を残したまま、EEPROM13の
別の領域にCPU11による動作制御用のプログラムを
書き込んでいた。これに対して、EEPROM13に書
き込んだテスト結果を消去してから、CPU11による
動作制御用のプログラムを書き込んでもよい。この場
合、EEPROM13の容量が少なくても済むことにな
る。また、テスト結果自体は、外部記憶装置21、23
へも保存されることとなるため、例えば、EEPROM
13にはウェハ及びウェハ上の位置を識別する情報のみ
を残して他のデータを消去し、それからCPU11によ
る動作制御用のプログラムを書き込んでもよい。
本来の機能に必要のないメモリを半導体集積回路に搭載
しなくても、スクライブされた各チップのテスト結果を
ウェハの位置に対応させて管理することが可能になる。
イクロコンピュータの回路構成を示すブロック図であ
る。
トするためのテスト装置を示す図であり、(a)はウェ
ハ段階で使用されるものを、(b)は製品段階で使用さ
れるものを示す。
イクロコンピュータのテスト・過程を示す流れ図であ
る。
ラッシュEEPROMを搭載した1チップ・マイクロコ
ンピュータのテスト・組立の過程を示す流れ図である。
ト・組立の過程を示す流れ図である。
Claims (5)
- 【請求項1】情報の書き込み及び消去が可能な不揮発性
メモリに書き込まれたプログラムまたはデータを使用し
て処理を行う処理装置を搭載した半導体集積回路であっ
て、 前記不揮発性メモリは、外部接続端子を介して外部から
情報を書き込むことが可能に構成されており、テスト段
階において当該半導体集積回路の製造に使用されたウェ
ハ、ウェハ上の位置、及びテスト結果を含む製品管理情
報が書き込まれ、 前記処理装置が処理を行うために必要なプログラムまた
はデータは、テスト段階において書き込まれた前記製品
管理情報の少なくとも一部を消去してから前記不揮発性
メモリに書き込まれたものである ことを特徴とする半導
体集積回路。 - 【請求項2】前記処理装置が処理を行うために必要なプ
ログラムまたはデータは、ウェハ及びウェハ上の位置以
外の製品管理情報を消去してから前記不揮発性メモリに
書き込まれたものであることを特徴とする請求項1に記
載の半導体集積回路。 - 【請求項3】外部接続端子を介して外部から情報を書き
込むことが可能な不揮発性メモリと、該不揮発性メモリ
に書き込まれたプログラムまたはデータを使用して処理
を行う処理装置とを搭載した半導体集積回路のテスト方
法であって、 当該半導体集積回路の製造に使用されたウェハをスクラ
イブする前において、該ウェハ段階でのテスト結果、並
びにウェハ及び該ウェハ上での位置に関する情報を、前
記外部接続端子を介して前記不揮発性メモリに書き込む
ウェハテスト結果書き込みステップと、 前記ウェハをスクライブした後の製品段階でのテスト結
果を、前記外部接続端子を介して前記不揮発性メモリに
書き込む製品テスト結果書き込みステップと、 前記処理装置が処理を行うために使用するプログラムま
たはデータを、前記外部接続端子を介して前記不揮発性
メモリに書き込むプログラムステップとを含むことを特
徴とする半導体集積回路のテスト方法。 - 【請求項4】前記不揮発性メモリは、情報を消去するこ
とが可能なものであり、 前記プログラムステップは、前記ウェハテスト結果書き
込みステップと前記製品テスト結果書き込みステップと
において前記不揮発性メモリに書き込まれた情報の少な
くとも一部を消去してから、前記処理装置が処理を行う
ために使用するプログラムまたはデータを前記不揮発性
メモリに書き込むことを特徴とする請求項3に記載の半
導体集積回路のテスト方法。 - 【請求項5】前記ウェハテスト結果書き込みステップ
は、ウェハ段階でのテスト結果、並びにウェハ及び該ウ
ェハ上での位置に関する情報を、前記半導体集積回路が
搭載するメモリ以外の記憶手段に書き込むステップを含
み、 前記製品テスト結果書き込みステップは、製品段階での
テスト結果を、前記ウェハ及び該ウェハ上での位置に関
する情報と対応付けて、前記半導体集積回路が搭載する
メモリ以外の記憶手段に書き込むステップを含み、 前記プログラムステップは、少なくともウェハ及び該ウ
ェハ上での位置を消去することなく、前記処理装置が処
理を行うために使用するプログラムまたはデータを前記
不揮発性メモリに書き込むことを特徴とする請求項4に
記載の半導体集積回路のテスト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00886299A JP3201368B2 (ja) | 1999-01-18 | 1999-01-18 | 半導体集積回路及びそのテスト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00886299A JP3201368B2 (ja) | 1999-01-18 | 1999-01-18 | 半導体集積回路及びそのテスト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000208567A JP2000208567A (ja) | 2000-07-28 |
JP3201368B2 true JP3201368B2 (ja) | 2001-08-20 |
Family
ID=11704518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00886299A Expired - Fee Related JP3201368B2 (ja) | 1999-01-18 | 1999-01-18 | 半導体集積回路及びそのテスト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3201368B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6383235B1 (en) | 1997-09-26 | 2002-05-07 | Mitsubishi Denki Kabushiki Kaisha | Cathode materials, process for the preparation thereof and secondary lithium ion battery using the cathode materials |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6782480B2 (en) * | 2000-12-21 | 2004-08-24 | Sun Microsystems, Inc. | Method and apparatus for accessing system information |
US6952623B2 (en) * | 2002-07-02 | 2005-10-04 | Texas Instruments, Inc. | Permanent chip ID using FeRAM |
JP2009021398A (ja) * | 2007-07-12 | 2009-01-29 | Seiko Epson Corp | 半導体チップ及び半導体チップへのプロセス・デバイス情報書き込み方法 |
JP5673819B2 (ja) * | 2011-06-16 | 2015-02-18 | 株式会社村田製作所 | 電子部品の特性測定方法 |
JP6596374B2 (ja) * | 2016-03-28 | 2019-10-23 | 東京エレクトロン株式会社 | 基板検査装置 |
-
1999
- 1999-01-18 JP JP00886299A patent/JP3201368B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6383235B1 (en) | 1997-09-26 | 2002-05-07 | Mitsubishi Denki Kabushiki Kaisha | Cathode materials, process for the preparation thereof and secondary lithium ion battery using the cathode materials |
Also Published As
Publication number | Publication date |
---|---|
JP2000208567A (ja) | 2000-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4173297B2 (ja) | メモリカード | |
JP3770905B2 (ja) | 消去可能不揮発性メモリの完全な再プログラミング方法 | |
US8032783B2 (en) | Memory apparatus which provides notification of memory capacity | |
US6601132B2 (en) | Nonvolatile memory and method of writing data thereto | |
US7376825B2 (en) | System and method for accessing vital data from memory | |
JP2000065899A (ja) | 半導体装置およびそのデータ書き換え方法 | |
JP2000268584A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US20080282119A1 (en) | Memory device and built in self-test method of the same | |
JP3201368B2 (ja) | 半導体集積回路及びそのテスト方法 | |
US20220208295A1 (en) | Memory device, memory system and method of controlling memory device thereof | |
US6728164B2 (en) | Flash memory rewrite circuit, semiconductor integrated circuit, memory card having the semiconductor integrated circuit thereof, method of rewriting flash memory and flash memory rewriting program | |
KR100825786B1 (ko) | 메모리 카드 및 메모리 카드의 디버깅 방법 | |
US6739515B1 (en) | Low-cost write protect tab for a non-volatile memory device | |
JPH05120501A (ja) | Icカード及びicカード製造方法 | |
JPH11265283A (ja) | 記憶装置におけるファームウェアの修正方法及び記憶装置 | |
JP2007257271A (ja) | メモリ診断方法、マイクロコンピュータシステム及びプログラム | |
US20060245230A1 (en) | Memory module and method for operating a memory module | |
JP2003085511A (ja) | Icカード及びicカードへのデータ書き込み方法 | |
KR100311757B1 (ko) | 반도체메모리용메모리블록치환시스템및치환방법 | |
JP2008186481A (ja) | メモリカード | |
JP4102955B2 (ja) | 半導体記憶装置及びそのテスト方法 | |
JP2000321332A (ja) | 半導体装置の評価方法および評価装置 | |
US7346712B2 (en) | Semiconductor integrated circuit apparatus and circuit board and information readout method | |
JP4810108B2 (ja) | Icカードとその制御方法 | |
JP4896479B2 (ja) | 半導体メモリ装置のデータ消去方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010522 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140622 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |