TWI753947B - 半導體裝置及電子裝置 - Google Patents

半導體裝置及電子裝置 Download PDF

Info

Publication number
TWI753947B
TWI753947B TW106132997A TW106132997A TWI753947B TW I753947 B TWI753947 B TW I753947B TW 106132997 A TW106132997 A TW 106132997A TW 106132997 A TW106132997 A TW 106132997A TW I753947 B TWI753947 B TW I753947B
Authority
TW
Taiwan
Prior art keywords
transistor
electrically connected
source
drain
gate
Prior art date
Application number
TW106132997A
Other languages
English (en)
Other versions
TW201833888A (zh
Inventor
山本朗央
Original Assignee
日商半導體能源硏究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源硏究所股份有限公司 filed Critical 日商半導體能源硏究所股份有限公司
Publication of TW201833888A publication Critical patent/TW201833888A/zh
Application granted granted Critical
Publication of TWI753947B publication Critical patent/TWI753947B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H03K3/356139—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration with synchronous operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本發明提供一種穩定地工作的位準移位電路。本發明提供一種包括位準移位電路的半導體裝置，該位準移位電路包括第一至第四電晶體以及緩衝器電路。第一電晶體的源極和汲極(S/D)中的一個與第二電晶體的S/D中的一個連接，第二電晶體的S/D中的另一個與第三電晶體的S/D中的一個連接，第一電晶體及第四電晶體的閘極與第二電晶體的S/D中的另一個及第三電晶體的S/D中的一個連接，第三電晶體的閘極與被輸入輸入信號的佈線連接，緩衝器電路的輸入端子與第四電晶體的S/D中的一個連接，緩衝器電路的輸出端子與第二電晶體的閘極及輸出信號被輸出的佈線連接。

Description

半導體裝置及電子裝置
本發明的一個實施方式係關於一種半導體裝置及電子裝置。
另外，本發明的一個實施方式不限定於上述技術領域。本說明書等所公開的發明的技術領域係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。因此，明確而言，作為本說明書所公開的本發明的一個實施方式的技術領域的例子可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、攝像裝置、記憶體裝置、這些裝置的驅動方法或這些裝置的製造方法。
高解析度的顯示裝置已經普及。因為上述顯示裝置的源極驅動器被要求高速工作，所以使用IC(Integrated Circuit：積體電路)。使用IC形成的驅動器被稱為驅動器IC。
具有源極驅動器的驅動器IC包括移位暫存器及數位類比轉換電路等。因為移位暫存器和數位類比轉換電路的驅動電壓不同，所以一般在源極驅動器中設置位準移位電路(例如，參照專利文獻1及專利文獻2)。
[專利文獻1]日本專利申請公開第2013-8433號公報
[專利文獻2]日本專利申請公開第2015-188209號公報
為了實現更穩定的工作，有時在位準移位電路中需要使n通道型電晶體的尺寸大於p通道型電晶體的尺寸。此外，位準移位電路的輸出信號被要求的電位位準越高，有時需要越增大n通道型電晶體的尺寸。
此外，在預測構成位準移位電路的電晶體的特性變動的情況下，有時n通道型電晶體被要求尺寸的增大。
但是，當增大位準移位電路所包括的n通道型電晶體的尺寸時，容易產生位準移位電路的延遲時間的延長、電流的增大及面積增大等問題，所以不宜的。
本發明的一個實施方式的目的是提供一種能夠更穩定地工作的半導體裝置。此外，本發明的一個實施方式的目的是降低增大半導體裝置所包括的電晶體的尺寸的必要性。此外，本發明的一個實施方式的目的是抑制半導體裝置的面積增大。此外，本發明的一個實施方式的目的是抑制半導體裝置的功耗的增大。
此外，本發明的一個實施方式的目的是抑制電子裝置的尺寸、功耗等的增大。
注意，本發明的一個實施方式的目的不侷限於上述目的。上述目的並不妨礙其他目的的存在。另外，其他目的是上面沒有提到而將在下面的記載中進行說明的目的。所屬技術領域的通常知識者可以從說明書或圖式等的記載中導出並適當地衍生上面沒有提到的目的。注意，本發明的一個實施方式實現上述目的及/或其他目的中的至少一個目的。
本發明的一個實施方式是一種包括位準移位電路的半導體裝置，該位準移位電路包括第一電晶體、第二電晶體、第三電晶體、第四電晶體以及緩衝器電路。上述第一電晶體的源極和汲極中的一個與上述第二電晶體的源極和汲極中的一個電連接，上述第二電晶體的源極和汲極中的另一個與上述第三電晶體的源極和汲極中的一個電連接，上述第一電晶體及上述第四電晶體的閘極與上述第二電晶體的源極和汲極中的另一個及上述第三電晶體的源極和汲極中的一個電連接，上述第三電晶體的閘極與被輸入輸入 信號的佈線電連接，上述緩衝器電路的輸入端子與上述第四電晶體的源極和汲極中的一個電連接，上述緩衝器電路的輸出端子與上述第二電晶體的閘極及輸出信號被輸出的佈線電連接。
在具有上述結構的半導體裝置中，較佳的是，上述位準移位電路包括第五電晶體，該第五電晶體的源極和汲極中的一個與上述第四電晶體的源極和汲極中的一個電連接，上述第五電晶體的閘極與被輸入上述輸入信號的反轉信號的佈線電連接。
在具有上述各結構的半導體裝置中，較佳的是，上述緩衝器電路包括第一反相器電路和第二反相器電路，該第一反相器電路包括第一輸入端子、第二輸入端子和輸出端子，上述第二反相器電路包括第一輸入端子、第二輸入端子和輸出端子，上述第一反相器電路的第一輸入端子被用作上述緩衝器電路的輸入端子，上述第一反相器電路的第二輸入端子與上述被輸入輸入信號的佈線電連接，上述第二反相器電路的第一輸入端子與上述第一反相器電路的輸出端子電連接，上述第二反相器電路的第二輸入端子與上述被輸入上述輸入信號的反轉信號的佈線電連接，上述第二反相器電路的輸出端子被用作上述緩衝器電路的輸出端子。
在具有上述各結構的半導體裝置中，較佳的是，上述第一電晶體、上述第二電晶體及上述第四電晶體是p通道型電晶體。
在具有上述各結構的半導體裝置中，較佳的是，上述第三電晶體及上述第五電晶體是n通道型電晶體，並包括形成有通道的半導體層，該半導體層包含氧化物半導體。
此外，本發明的一個實施方式是一種包括位準移位電路的半導體裝置，該位準移位電路包括第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第七電晶體、第八電晶體、第九電晶體、第十電晶體、第一反相器電路以及第二反相器電路。上述第一電晶體的源極和汲極中的一個與上述第二電晶體的源極和汲極中的一個電連接，上述第二電晶體的源極和汲極中的另一個與上述第三電晶體的源極和汲極中的一個電連接，上述第四電晶體的源極和汲極中的一個與上述第五電晶體的 源極和汲極中的一個電連接，上述第一電晶體及上述第四電晶體的閘極與上述第二電晶體的源極和汲極中的另一個及上述第三電晶體的源極和汲極中的一個電連接，上述第六電晶體及上述第九電晶體的閘極與上述第七電晶體的源極和汲極中的另一個及上述第八電晶體的源極和汲極中的一個電連接，上述第三電晶體的閘極及上述第十電晶體的閘極與被輸入輸入信號的佈線電連接，上述第一反相器電路的輸入端子與上述第四電晶體的源極和汲極中的一個及上述第五電晶體的源極和汲極中的一個電連接，上述第二反相器電路的輸入端子與上述第九電晶體的源極和汲極中的一個及上述第十電晶體的源極和汲極中的一個電連接，上述第一反相器電路的輸出端子與上述第七電晶體的閘極及輸出信號被輸出的佈線電連接。
具有上述結構的半導體裝置較佳為具有輸出上述輸出信號的反轉信號的功能。並且，上述第二反相器電路的輸出端子較佳為與上述第二電晶體的閘極及上述輸出信號的反轉信號被輸出的佈線電連接。
在具有上述各結構的半導體裝置中，較佳的是，上述第一電晶體、上述第二電晶體、上述第四電晶體、上述第六電晶體、上述第七電晶體及上述第九電晶體是p通道型電晶體。
在具有上述各結構的半導體裝置中，較佳的是，上述第三電晶體、上述第五電晶體、上述第八電晶體及上述第十電晶體是n通道型電晶體，並包括形成有通道的半導體層，該半導體層包含氧化物半導體。
具有上述各結構的半導體裝置較佳為包括邏輯電路、移位暫存器、閂鎖電路、數位類比轉換電路、多工器或放大電路。
此外，本發明的一個實施方式是一種包括具有上述各結構的半導體裝置以及顯示部、觸控感測器、照相機、揚聲器、麥克風和操作鍵中的至少一個的電子裝置。
根據本發明的一個實施方式，可以提供一種能夠更穩定地工作的位準移位電路。此外，根據本發明的一個實施方式，可以降低增大位準移位電路所包括的電晶體的尺寸的必要性。此外，根據本發明的一個實施方式， 可以抑制半導體裝置的面積增大。此外，根據本發明的一個實施方式，可以抑制位準移位電路的功耗的增大。
此外，根據本發明的一個實施方式，可以抑制電子裝置的尺寸、功耗等的增大。
注意，本發明的一個實施方式的效果不侷限於上述效果。上述效果並不妨礙其他效果的存在。另外，其他效果是上面沒有提到而將在下面的記載中進行說明的效果。所屬技術領域的通常知識者可以從說明書或圖式等的記載中導出並適當地衍生上面沒有提到的效果。注意，本發明的一個實施方式具有上述效果及/或其他效果中的至少一個效果。因此，本發明的一個實施方式有時根據情況而不具有上述效果。
11‧‧‧電晶體
12‧‧‧電晶體
13‧‧‧電晶體
14‧‧‧電晶體
15‧‧‧電晶體
16‧‧‧電晶體
17‧‧‧電晶體
18‧‧‧電晶體
19‧‧‧電晶體
21‧‧‧反相器電路
22‧‧‧反相器電路
23‧‧‧反相器電路
24‧‧‧反相器電路
25‧‧‧反相器電路
26‧‧‧SEL
27‧‧‧AMP
31‧‧‧電晶體
32‧‧‧電晶體
33‧‧‧電晶體
34‧‧‧電晶體
35‧‧‧電晶體
36‧‧‧電晶體
37‧‧‧電晶體
38‧‧‧電晶體
39‧‧‧電晶體
40‧‧‧電晶體
41‧‧‧反相器電路
42‧‧‧反相器電路
43‧‧‧反相器電路
51‧‧‧反相器電路
52‧‧‧反相器電路
53‧‧‧反相器電路
54‧‧‧反相器電路
61‧‧‧LAT
62‧‧‧LAT
64‧‧‧LS
65N‧‧‧MUX
65P‧‧‧MUX
110‧‧‧位準移位電路
111‧‧‧位準移位部
112‧‧‧緩衝器電路
113‧‧‧緩衝器電路
115‧‧‧位準移位電路
120‧‧‧位準移位電路
121‧‧‧位準移位部
122‧‧‧位準移位部
130‧‧‧位準移位電路
161‧‧‧絕緣層
167‧‧‧絕緣層
170‧‧‧偏光板
171‧‧‧彩色層
172‧‧‧遮光層
173a‧‧‧配向膜
173b‧‧‧配向膜
174‧‧‧彩色層
181‧‧‧黏合層
182‧‧‧黏合層
191‧‧‧導電層
192‧‧‧EL層
193a‧‧‧導電層
193b‧‧‧導電層
201‧‧‧電晶體
201a‧‧‧電晶體
201b‧‧‧電晶體
204‧‧‧連接部
205‧‧‧電晶體
206‧‧‧電晶體
207‧‧‧連接部
208‧‧‧電晶體
211‧‧‧絕緣層
212‧‧‧絕緣層
213‧‧‧絕緣層
214‧‧‧絕緣層
215‧‧‧絕緣層
216‧‧‧絕緣層
217‧‧‧絕緣層
220‧‧‧絕緣層
221‧‧‧導電層
222‧‧‧導電層
223‧‧‧導電層
224‧‧‧導電層
231‧‧‧半導體層
242‧‧‧連接層
243‧‧‧連接器
251‧‧‧開口
252‧‧‧連接部
300‧‧‧顯示面板
300a‧‧‧顯示面板
300b‧‧‧顯示面板
311‧‧‧電極
311a‧‧‧導電層
311b‧‧‧導電層
312‧‧‧液晶
313‧‧‧導電層
340‧‧‧液晶元件
350‧‧‧黏合層
351‧‧‧基板
360‧‧‧發光元件
360b‧‧‧發光元件
360g‧‧‧發光元件
360r‧‧‧發光元件
360w‧‧‧發光元件
361‧‧‧基板
362‧‧‧顯示部
362a‧‧‧顯示部
362b‧‧‧顯示部
364‧‧‧電路
364a‧‧‧電路
364b‧‧‧電路
365‧‧‧佈線
366‧‧‧觸控感測器
372‧‧‧FPC
373‧‧‧IC
400‧‧‧顯示裝置
410‧‧‧像素
451‧‧‧開口
600‧‧‧源極驅動器IC
610‧‧‧LVDS接收器
611‧‧‧邏輯電路
613‧‧‧閂鎖電路(D-LAT)
614‧‧‧位準移位器(LS)
615‧‧‧傳輸電晶體邏輯電路(PTL)
616‧‧‧多工器(MUX)
617‧‧‧放大電路(AMP)
620‧‧‧電路
631‧‧‧電壓生成電路(VGEN)
632‧‧‧緩衝器電路(BUF)
640‧‧‧引腳
641‧‧‧引腳
642‧‧‧引腳
645‧‧‧引腳
901a‧‧‧外殼
901b‧‧‧外殼
902‧‧‧顯示部
903‧‧‧鉸鏈
911‧‧‧外殼
912‧‧‧顯示部
919‧‧‧照相機
931‧‧‧外殼
932‧‧‧顯示部
933‧‧‧腕帶
935‧‧‧按鈕
936‧‧‧錶冠
939‧‧‧照相機
951‧‧‧外殼
952‧‧‧顯示部
953‧‧‧操作按鈕
954‧‧‧外部連接埠
955‧‧‧揚聲器
956‧‧‧麥克風
957‧‧‧照相機
961‧‧‧外殼
962‧‧‧快門按鈕
963‧‧‧麥克風
965‧‧‧顯示部
966‧‧‧操作鍵
967‧‧‧揚聲器
971‧‧‧外殼
973‧‧‧顯示部
974‧‧‧操作鍵
2100‧‧‧OS電晶體
2200‧‧‧Si電晶體
2201‧‧‧絕緣體
2202‧‧‧佈線
2203‧‧‧插頭
2204‧‧‧絕緣體
2205‧‧‧佈線
2207‧‧‧絕緣體
在圖式中：圖1是說明本發明的一個實施方式的電路圖；圖2是說明本發明的一個實施方式的電路圖；圖3是說明本發明的一個實施方式的電路圖；圖4是說明本發明的一個實施方式的電路圖；圖5A和圖5B是說明本發明的一個實施方式的電路圖及剖面圖；圖6A和圖6B是說明位準移位電路的電路圖；圖7是示出源極驅動器IC的結構實例的方塊圖；圖8是說明源極驅動器IC的工作的概要的圖；圖9是示出源極驅動器IC的結構實例的方塊圖；圖10A、圖10B1和圖10B2是說明顯示裝置的電路的圖以及像素的俯視圖；圖11是說明顯示裝置的電路的圖；圖12A和圖12B是說明顯示裝置的電路的圖以及像素的俯視圖；圖13是說明顯示裝置的結構的圖；圖14是說明顯示裝置的結構的圖；圖15是說明顯示裝置的結構的圖；圖16是說明顯示裝置的結構的圖； 圖17A至圖17F是說明電子裝置的圖。
下面，參照圖式對實施方式進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
在本說明書等中，半導體裝置是指利用半導體特性的裝置以及包括半導體元件(電晶體、二極體、光電二極體等)的電路及包括該電路的裝置等。另外，半導體裝置是指能夠利用半導體特性而工作的所有裝置。例如，積體電路、具備積體電路的晶片或在其封裝中容納有晶片的電子構件是半導體裝置的一個例子。另外，記憶體裝置、顯示裝置、發光裝置、照明設備以及電子裝置等有時本身是半導體裝置，或者有時包括半導體裝置。
在本說明書等中，當記載為“X與Y連接”時，表示在本說明書等中公開了如下情況：X與Y電連接的情況；X與Y在功能上連接的情況；以及X與Y直接連接的情況。因此，不侷限於圖式或文中所示的連接關係，例如其他的連接關係也包括在圖式或文中所記載的範圍內。X和Y都是物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜、層等)。
電晶體包括閘極、源極以及汲極這三個端子。閘極為控制電晶體的導通狀態的控制節點。在被用作源極或汲極的兩個輸入輸出節點中，根據電晶體的類型或者供應到各端子的電位位準將一個端子用作源極而將另一個端子用作汲極。因此，在本說明書等中，“源極”和“汲極”可以互相調換。另外，在本說明書等中，有時將閘極以外的兩個端子稱為第一端子及第二端子或第三端子及第四端子。
節點可以根據電路結構或裝置結構等換稱為端子、佈線、電極、導電層、導電體或雜質區域等。另外，端子、佈線等也可以換稱為節點。
電壓大多指某個電位與參考電位(例如，接地電位、源極電位)之間的電位差。由此，可以將電壓換稱為電位。電位是相對性的。因此，即使記載為“GND”，也並不一定是指0V。
在本說明書等中，有時為了表示順序而附記“第一”、“第二”、“第三”等序數詞。另外，有時為了避免組件的混淆而附記序數詞。在此情況下，序數詞不限定組件的個數，也不限定順序。例如，可以將“第一”調換為“第二”或“第三”來說明發明的一個實施方式。
實施方式1
在本實施方式中，參照圖1至圖6B對根據本發明的一個實施方式的位準移位電路進行說明。
[結構實例1]
圖1示出根據本發明的一個實施方式的位準移位電路110的結構實例。
位準移位電路110具有將振幅為電位VDD1與電位VSS1之間的輸入信號轉換為振幅為電位VDD2與電位VSS2之間的輸出信號的功能。換言之，位準移位電路110具有將輸入信號轉換為具有振幅更大的電壓或振幅更小的電壓的輸出信號的功能。
電位VSS1和電位VSS2較佳為相等。此外，電位VSS1和電位VSS2也可以都為接地電位。
位準移位電路110包括位準移位部111和緩衝器電路112。此外，位準移位電路110包括輸入端子IN1、反相器電路23和輸出端子OUT1。
位準移位部111包括電晶體11、電晶體12、電晶體13、電晶體14和電晶體15。電晶體11、電晶體12及電晶體14是p通道型電晶體，電晶體13及電晶體15是n通道型電晶體。
緩衝器電路112包括反相器電路21和反相器電路22。
電晶體11的源極和汲極中的一個與被施加電位VDD2的佈線電連接，電晶體11的源極和汲極中的另一個與電晶體12的源極和汲極中的一個電連接。此外，電晶體12的源極和汲極中的另一個與電晶體13的源極和汲極中的一個電連接。此外，電晶體13的源極和汲極中的另一個與被施加電位VSS2的佈線電連接。
電晶體14的源極和汲極中的一個與被施加電位VDD2的佈線電連接，電晶體14的源極和汲極中的另一個與電晶體15的源極和汲極中的一個電連接。此外，電晶體15的源極和汲極中的另一個與被施加電位VSS2的佈線電連接。
電晶體11的閘極及電晶體14的閘極與電晶體12的源極和汲極中的另一個及電晶體13的源極和汲極中的一個電連接。
電晶體13的閘極與輸入端子IN1及反相器電路23的輸入端子電連接。換言之，電晶體13的閘極與被輸入位準移位電路110的輸入信號的佈線電連接。
此外，電晶體15的閘極與反相器電路23的輸出端子電連接。換言之，電晶體15的閘極與被輸入位準移位電路110的輸入信號的反轉信號的佈線電連接。
反相器電路21的輸入端子與電晶體14的源極和汲極中的另一個及電晶體15的源極和汲極中的一個電連接，反相器電路21的輸出端子與反相器電路22的輸入端子電連接。反相器電路22的輸出端子與電晶體12的閘極及輸出端子OUT1電連接。換言之，反相器電路22的輸出端子與電晶體12的閘極及位準移位電路110的輸出信號被輸出的佈線電連接。
此外，反相器電路21的輸入端子被用作緩衝器電路112的輸入端子，反相器電路22的輸出端子被用作緩衝器電路112的輸出端子。
以上是關於位準移位電路110的結構的說明。
在位準移位電路110中，當輸入端子IN1被輸入Low信號時，首先，藉由對電晶體13的閘極輸入電位VSS1而電晶體13成為關閉狀態，此外，藉由對電晶體15的閘極輸入電位VDD1而電晶體15成為開啟狀態。當電晶體15成為開啟狀態時，反相器電路21的輸入端子被輸入電位VSS2，因此Low信號輸出到反相器電路22的輸出端子，從而Low信號輸入到輸出端子OUT1。
在位準移位電路110中，當輸入端子IN1被輸入High信號時，首先，藉由對電晶體13的閘極輸入電位VDD1而電晶體13成為開啟狀態，此外，藉由對電晶體15的閘極輸入電位VSS1而電晶體15成為關閉狀態。接著，當電晶體13成為開啟狀態時，電晶體11的閘極及電晶體14的閘極被輸入電位VSS2，因此電晶體11及電晶體14成為開啟狀態。再者，當電晶體14成為開啟狀態時，反相器電路21的輸入端子被輸入電位VDD2，因此High信號輸出到反相器電路22的輸出端子，從而High信號輸入到輸出端子OUT1。
當輸入端子IN1被輸入High信號時，電晶體11及電晶體13都成為開啟狀態，由此成為電流容易流過電晶體11的源極和汲極中的另一個與電晶體13的源極和汲極中的一個之間的狀態。但是，當High信號輸出到反相器電路22的輸出端子時，電晶體12的閘極也被施加High信號，電晶體12成為關閉狀態。由此，電晶體11的源極和汲極中的另一個與電晶體13的源極和汲極中的一個之間的電流被遮蔽。因此，藉由採用位準移位電路110的結構，可以抑制功耗的增大。
此外，藉由遮蔽電晶體11的源極和汲極中的另一個與電晶體13的源極和汲極中的一個之間的電流，可以減少對於電晶體11及電晶體13的負載。因此，藉由採用位準移位電路110的結構，可以防止電晶體11及電晶體13的特性變動，增大電晶體的尺寸的必要性得到降低。
[結構實例2]
下面，參照圖2對具有與位準移位電路110同樣的功能的位準移位電路115的結構進行說明。
位準移位電路115與位準移位電路110之間的不同之處在於：位準移位電路115包括緩衝器電路113代替緩衝器電路112。換言之，位準移位電路115包括位準移位部111和緩衝器電路113。此外，位準移位電路115包括輸入端子IN1、反相器電路23和輸出端子OUT1。
緩衝器電路113包括反相器電路24及反相器電路25。反相器電路24及反相器電路25都具有兩個輸入端子。
反相器電路24包括電晶體16和電晶體17。電晶體16的源極和汲極中的一個與電晶體17的源極和汲極中的一個電連接。
反相器電路25包括電晶體18和電晶體19。電晶體18的源極和汲極中的一個與電晶體19的源極和汲極中的一個電連接。
電晶體16及電晶體18是p通道型電晶體，電晶體17及電晶體19是n通道型電晶體。
電晶體16的閘極被用作反相器電路24的第一輸入端子。此外，電晶體17的閘極被用作反相器電路24的第二輸入端子。此外，與電晶體16的源極和汲極中的一個及電晶體17的源極和汲極中的一個電連接的端子被用作反相器電路24的輸出端子。
電晶體18的閘極被用作反相器電路25的第一輸入端子。此外，電晶體19的閘極被用作反相器電路25的第二輸入端子。此外，與電晶體18的源極和汲極中的一個及電晶體19的源極和汲極中的一個電連接的端子被用作反相器電路25的輸出端子。
位準移位電路115所包括的位準移位部111具有與位準移位電路110所包括的位準移位部111同樣的結構。關於位準移位電路115所包括的位準移位部111的說明可以參照關於位準移位電路110所包括的位準移位部111的說明。
作為反相器電路24的第一輸入端子的電晶體16的閘極與電晶體14的源極和汲極中的另一個及電晶體15的源極和汲極中的一個電連接，作為反相器電路24的第二輸入端子的電晶體17的閘極與輸入端子IN1電連接。
作為反相器電路25的第一輸入端子的電晶體18的閘極與反相器電路24的輸出端子電連接，作為反相器電路25的第二輸入端子的電晶體19的閘極與反相器電路23的輸出端子電連接。此外，反相器電路25的輸出端子與電晶體12的閘極及輸出端子OUT1電連接。換言之，反相器電路25的輸出端子與電晶體12的閘極及位準移位電路115的輸出信號被輸出的佈線電連接。
此外，也可以說電晶體16的閘極被用作緩衝器電路113的輸入端子，並且反相器電路25的輸出端子被用作緩衝器電路113的輸出端子。
以上是關於位準移位電路115的結構的說明。
在位準移位電路115中，當輸入端子IN1被輸入Low信號時，首先，藉由對電晶體13的閘極輸入電位VSS1而電晶體13成為關閉狀態，藉由對電晶體15的閘極輸入電位VDD1而電晶體15成為開啟狀態，藉由對電晶體17的閘極輸入電位VSS1而電晶體17成為關閉狀態，藉由對電晶體19的閘極輸入電位VDD1而電晶體19成為開啟狀態。
接著，因為電晶體15成為開啟狀態而電晶體16的閘極被輸入電位VSS2，所以電晶體16成為開啟狀態。接著，因為電晶體18的閘極被輸入電位VDD2，所以電晶體18成為關閉狀態。因此，從反相器電路25的輸出端子輸出電位VSS2。就是說，Low信號輸出到輸出端子OUT1。
另一方面，在位準移位電路115中，當輸入端子IN1被輸入High信號時，首先，藉由對電晶體13的閘極輸入電位VDD1而電晶體13成為開啟狀態，藉由對電晶體15的閘極輸入電位VSS1而電晶體15成為關閉狀態，藉由對電晶體17的閘極輸入電位VDD1而電晶體17成為開啟狀態，藉由對電晶體19的閘極輸入電位VSS1而電晶體19成為關閉狀態。
接著，因為電晶體13成為開啟狀態而電晶體11的閘極及電晶體14的閘極被輸入電位VSS2，所以電晶體11及電晶體14成為開啟狀態。再者，當電晶體14成為開啟狀態時，電晶體16的閘極被輸入電位VDD2。
接著，因為電晶體16的閘極被輸入電位VDD2而電晶體16成為關閉狀態，所以電晶體18的閘極被施加電位VSS2。由此，電晶體18成為開啟狀態，從反相器電路25的輸出端子輸出電位VDD2。就是說，High信號輸出到輸出端子OUT1。
當輸入端子IN1被輸入High信號時，電晶體11及電晶體13都成為開啟狀態，由此成為電流容易流過電晶體11的源極和汲極中的另一個與電晶體13的源極和汲極中的一個之間的狀態。但是，當High信號輸出到反相器電路25的輸出端子時，電晶體12的閘極也被施加High信號，電晶體12成為關閉狀態。由此，電晶體11的源極和汲極中的另一個與電晶體13的源極和汲極中的一個之間的電流被遮蔽。因此，藉由採用位準移位電路115的結構，可以抑制功耗的增大。
此外，藉由遮蔽電晶體11的源極和汲極中的另一個與電晶體13的源極和汲極中的一個之間的電流，可以減少對於電晶體11及電晶體13的負載。因此，藉由採用位準移位電路115的結構，可以防止電晶體11及電晶體13的特性變動，增大電晶體的尺寸的必要性得到降低。
此外，與圖1所示的位準移位電路110的結構相比，圖2所示的包括緩衝器電路113(反相器電路24及反相器電路25)的位準移位電路115可以放大輸出信號且更穩定地工作。
例如，設想如下情況：當輸入到輸入端子IN1的輸入信號從High變為Low時，輸入到電晶體16的閘極的電位不充分降低。即使在此情況下，Low信號也從輸入端子IN1輸入到電晶體17的閘極，因此電晶體17確實地成為關閉狀態。因此，容易將High信號輸入到電晶體18的閘極。
另外，例如，設想如下情況：當輸入到輸入端子IN1的輸入信號從Low變為High時，輸入到電晶體18的閘極的電位不充分降低。即使在此情況 下，Low信號也從反相器電路23的輸出端子輸入到電晶體19的閘極，因此電晶體19確實地成為關閉狀態，反相器電路24容易輸出High信號。
因此，藉由採用緩衝器電路113的結構，位準移位電路115可以放大並輸出輸入到緩衝器電路113的信號。因此，位準移位電路115可以更穩定地工作。
在此，作為位準移位電路110及位準移位電路115的比較例子，設想電晶體12的閘極與反相器電路21的輸入端子連接的位準移位電路(參照圖6A)。在位準移位電路110、位準移位電路115和圖6A所示的位準移位電路的每一個中，當輸入到輸入端子IN1的信號從High變為Low時，電晶體12較佳為成為開啟狀態。
但是，在圖6A所示的位準移位電路中，當輸入到輸入端子IN1的信號從High變為Low時，施加到電晶體12的閘極的電位有時不容易降低到為了使電晶體12成為開啟狀態所需要的電位。此外，有時因電晶體12不成為開啟狀態而圖6A所示的位準移位電路不能工作。
另一方面，在位準移位電路110中，與輸入到緩衝器電路112的輸入端子(也稱為反相器電路21的輸入端子)的信號相比，從緩衝器電路112的輸出端子輸出的信號進一步被放大。因此，在位準移位電路110中，當輸入到輸入端子IN1的輸入信號從High變為Low時，施加到電晶體12的閘極的電位容易降低到為了使電晶體12成為開啟狀態所需要的電位。因此，可以說，與圖6A所示的位準移位電路相比，位準移位電路110容易更穩定地工作。
此外，在位準移位電路115中，與輸入到緩衝器電路113的輸入端子的信號相比，從緩衝器電路113的輸出端子輸出的信號進一步被放大。因此，在位準移位電路115中，當輸入到輸入端子IN1的輸入信號從High變為Low時，施加到電晶體12的閘極的電位容易降低到為了使電晶體12成為開啟狀態所需要的電位。因此，可以說，與圖6A所示的位準移位電路相比，位準移位電路115容易更穩定地工作。
下面，作為位準移位電路110及位準移位電路115的其他比較例子，設想如下結構：如圖6B所示的位準移位電路那樣，電晶體11的閘極及電晶體14的閘極與電晶體11的源極和汲極中的另一個及電晶體12的源極和汲極中的一個連接。在圖6B中，將與電晶體14的源極和汲極中的另一個、電晶體15的源極和汲極中的一個及反相器電路21的輸入端子電連接的節點稱為節點VLS。
在圖6B所示的位準移位電路中，與位準移位電路110同樣，當輸入端子IN1被輸入High信號且反相器電路22的輸出端子被輸入High信號時電晶體12成為關閉狀態，所以電晶體11的源極和汲極中的另一個與電晶體13的源極和汲極中的一個之間的電流被遮蔽。但是，當電晶體12成為關閉狀態時，施加到電晶體11的閘極及電晶體14的閘極的電位成為不定狀態(undefined)，所以節點VLS的電位成為不定狀態。
當節點VLS的電位成為不定狀態時，容易在反相器電路21或反相器電路22中產生貫通電流，從而容易增大功耗。此外，當節點VLS的電位成為不定狀態時，可能導致由於來自位準移位電路的周圍的雜訊的影響從輸出端子OUT1輸出與輸入到輸入端子IN1的信號相反的邏輯的信號。
例如，來自位準移位電路的周圍的雜訊有時由位準移位電路所包括的佈線與接近於該佈線的周圍的佈線之間的容量耦合產生。此外，例如，當電位VSS1和電位VSS2成為不同的值而電晶體15的工作不穩定時，有時產生上述雜訊。
另一方面，在位準移位電路110及位準移位電路115中，電晶體12連接於電晶體11的源極和汲極中的另一個與電晶體13的源極和汲極中的一個之間。因此，即使電晶體12成為關閉狀態，電晶體11、電晶體14也處於開啟狀態，所以可以將電位VDD2輸入到緩衝器電路的輸入端子。
因此，位準移位電路110及位準移位電路115可以防止輸入到緩衝器電路的輸入端子的電位成為不定狀態。因此，在緩衝器電路中，可以抑制貫通電流的產生且降低功耗。此外，即使存在來自位準移位電路的周圍的雜訊，也可以防止輸出其邏輯與輸入到輸入端子IN1的輸入信號相反的信 號。因此，位準移位電路110及位準移位電路115可以穩定地工作。
此外，在圖6B所示的位準移位電路中，由於當輸入端子IN1被輸入High信號時使電晶體12成為關閉狀態，所以電荷容易殘留在與電晶體11的閘極及電晶體14的閘極連接的佈線。當輸入到輸入端子IN1的輸入信號從High變為Low時，上述殘留的電荷有時導致位準移位電路的工作故障。
另一方面，在位準移位電路110及位準移位電路115中，即使在輸入端子IN1被輸入High信號時使電晶體12成為關閉狀態，電荷也不容易殘留在與電晶體11的閘極及電晶體14的閘極連接的佈線。因此，位準移位電路110及位準移位電路115可以穩定地工作。
再者，如上所述，在位準移位電路110及位準移位電路115中，電晶體12連接於電晶體11的源極和汲極中的另一個與電晶體13的源極和汲極中的一個之間。此外，電晶體12的閘極與緩衝器電路的輸出端子及輸出端子OUT1電連接。由此，在High信號輸入到輸入端子IN1且High信號輸出到緩衝器電路的輸出端子時，可以在保持穩定的輸出信號的狀態下使電晶體12成為關閉狀態，來遮蔽電晶體11的源極和汲極中的另一個與電晶體13的源極和汲極中的一個之間的電流。由此，可以減少對於電晶體11及電晶體13的負載，從而可以防止電晶體11及電晶體13的劣化。
因此，即使在因製程上的原因引起電晶體的特性不穩定而電晶體容易劣化，或者來自位準移位電路的周圍的雜訊變大的情況下，位準移位電路110及位準移位電路115也可以穩定地工作。
因此，即使預測電晶體的特性變動，位準移位電路110及位準移位電路115也可以穩定地工作而不需要使n通道型電晶體的尺寸大於p通道型電晶體的尺寸。因此，藉由採用位準移位電路110或位準移位電路115的結構，可以降低增大電晶體的尺寸的必要性。
再者，藉由採用位準移位電路110或位準移位電路115的結構，可以防止產生延遲時間的增加、電流的增大及面積增大等的問題。
[結構實例3]
下面，參照圖3對作為位準移位電路110的變形實例的位準移位電路120進行說明。
與位準移位電路110同樣，位準移位電路120具有將振幅為電位VDD1與電位VSS1之間的輸入信號轉換為振幅為電位VDD2與電位VSS2之間的輸出信號的功能。換言之，位準移位電路120具有將輸入信號轉換為具有振幅更大的電壓或振幅更小的電壓的輸出信號的功能。
位準移位電路120與位準移位電路110之間的不同之處在於：位準移位電路120具有將輸出信號的反轉信號輸出的功能。
位準移位電路120包括位準移位部121、位準移位部122、反相器電路42和反相器電路41。此外，位準移位電路120包括輸入端子IN2、反相器電路43、輸出端子OUT2和輸出端子OUT2B。
電位VSS1和電位VSS2較佳為相等。此外，電位VSS1和電位VSS2也可以都為接地電位。
輸出端子OUT2B是輸出到輸出端子OUT2的輸出信號的反轉信號被輸出的端子。
位準移位部121包括電晶體31、電晶體32、電晶體33、電晶體34和電晶體35。此外，位準移位部122包括電晶體36、電晶體37、電晶體38、電晶體39和電晶體40。
電晶體31、電晶體32、電晶體34、電晶體36、電晶體37及電晶體39是p通道型電晶體，電晶體33、電晶體35、電晶體38及電晶體40是n通道型電晶體。
電晶體31的源極和汲極中的一個與被施加電位VDD2的佈線電連接，電晶體31的源極和汲極中的另一個與電晶體32的源極和汲極中的一個電連接。此外，電晶體32的源極和汲極中的另一個與電晶體33的源極和汲 極中的一個電連接。此外，電晶體33的源極和汲極中的另一個與被施加電位VSS2的佈線電連接。
電晶體34的源極和汲極中的一個與被施加電位VDD2的佈線電連接，電晶體34的源極和汲極中的另一個與電晶體35的源極和汲極中的一個電連接。此外，電晶體35的源極和汲極中的另一個與被施加電位VSS2的佈線電連接。
電晶體31的閘極及電晶體34的閘極與電晶體32的源極和汲極中的另一個及電晶體33的源極和汲極中的一個電連接。
電晶體36的源極和汲極中的一個與被施加電位VDD2的佈線電連接，電晶體36的源極和汲極中的另一個與電晶體37的源極和汲極中的一個電連接。此外，電晶體37的源極和汲極中的另一個與電晶體38的源極和汲極中的一個電連接。此外，電晶體38的源極和汲極中的另一個與被施加電位VSS2的佈線電連接。
電晶體39的源極和汲極中的一個與被施加電位VDD2的佈線電連接，電晶體39的源極和汲極中的另一個與電晶體40的源極和汲極中的一個電連接。此外，電晶體40的源極和汲極中的另一個與被施加電位VSS2的佈線電連接。
電晶體36的閘極及電晶體39的閘極與電晶體37的源極和汲極中的另一個及電晶體38的源極和汲極中的一個電連接。
在圖3中，電晶體33的閘極及電晶體40的閘極與輸入端子IN2電連接。換言之，電晶體33的閘極及電晶體40的閘極與被輸入位準移位電路120的輸入信號的佈線電連接。
輸入端子IN2與反相器電路43的輸入端子電連接。此外，電晶體35的閘極及電晶體38的閘極與反相器電路43的輸出端子電連接。換言之，電晶體35的閘極及電晶體38的閘極與被輸入位準移位電路120的輸入信號的反轉信號的佈線電連接。
反相器電路41的輸入端子與電晶體34的源極和汲極中的另一個及電晶體35的源極和汲極中的一個電連接。此外，反相器電路41的輸出端子與輸出端子OUT2B及電晶體37的閘極電連接。
反相器電路42的輸入端子與電晶體39的源極和汲極中的另一個及電晶體40的源極和汲極中的一個電連接。此外，反相器電路42的輸出端子與電晶體32的閘極及輸出端子OUT2電連接。
以上是關於位準移位電路120的結構的說明。
在位準移位電路120中，當輸入端子IN2被輸入Low信號時，首先，藉由對電晶體33的閘極輸入電位VSS1而電晶體33成為關閉狀態，藉由對電晶體35的閘極輸入電位VDD1而電晶體35成為開啟狀態，藉由對電晶體38的閘極輸入電位VDD1而電晶體38成為開啟狀態，藉由對電晶體40的閘極輸入電位VSS1而電晶體40成為關閉狀態。
接著，在位準移位部121中，當電晶體35成為開啟狀態時，反相器電路41的輸入端子被輸入電位VSS2，因此輸出端子OUT2B被輸入High信號。
同時，在位準移位部122中，當電晶體38成為開啟狀態時，電晶體36的閘極及電晶體39的閘極被輸入電位VSS2，因此電晶體36及電晶體39成為開啟狀態。再者，當電晶體39成為開啟狀態時，反相器電路42的輸入端子被輸入電位VDD2，因此輸出端子OUT2被輸入Low信號。
另一方面，在位準移位電路120中，當輸入端子IN2被輸入High信號時，首先，藉由對電晶體33的閘極輸入電位VDD1而電晶體33成為開啟狀態，藉由對電晶體35的閘極輸入電位VSS1而電晶體35成為關閉狀態，藉由對電晶體38的閘極輸入電位VSS1而電晶體38成為關閉狀態，藉由對電晶體40的閘極輸入電位VDD1而電晶體40成為開啟狀態。
接著，在位準移位部121中，當電晶體33成為開啟狀態時，電晶體31 的閘極及電晶體34的閘極被輸入電位VSS2，因此電晶體31及電晶體34成為開啟狀態。再者，當電晶體34成為開啟狀態時，反相器電路41的輸入端子被輸入電位VDD2，因此輸出端子OUT2B被輸入Low信號。
同時，在位準移位部122中，當電晶體40成為開啟狀態時，反相器電路42的輸入端子被輸入電位VSS2，因此輸出端子OUT2被輸入High信號。
當輸入端子IN2被輸入High信號時，藉由High信號輸出到反相器電路42的輸出端子，電晶體32的閘極被施加High信號而電晶體32成為關閉狀態。由此，電晶體31的源極和汲極中的另一個與電晶體33的源極和汲極中的一個之間的電流被遮蔽。因此，可以減少對於電晶體31及電晶體33的負載，從而可以防止電晶體31及電晶體33的劣化。
當輸入端子IN2被輸入Low信號時，藉由High信號輸出到反相器電路41的輸出端子，電晶體37的閘極被施加High信號而電晶體37成為關閉狀態。由此，電晶體36的源極和汲極中的另一個與電晶體38的源極和汲極中的一個之間的電流被遮蔽。因此，可以減少對於電晶體36及電晶體38的負載，從而可以防止電晶體36及電晶體38的劣化。
此外，位準移位電路120包括位準移位部121及輸入到位準移位部121的信號的反轉信號被輸入的位準移位部122。因此，即使位準移位部121和位準移位部122中的一個產生工作故障，位準移位部121和位準移位部122中的另一個也正常地工作而輸出輸出信號，因此可以確實地進行位準移位部121和位準移位部122中的一個所包括的電晶體32或電晶體37的開啟/關閉的切換。
例如，設想當輸入信號從High變為Low時位準移位部121及位準移位部122容易產生工作故障的情況，對位準移位電路120的工作方法進行說明。首先，輸入端子IN2被輸入High信號。此時，位準移位部121被輸入High信號，位準移位部122被輸入Low信號。此外，High信號輸入到輸出端子OUT2，Low信號輸出到輸出端子OUT2B。
接著，輸入到輸入端子IN2的信號從High變為Low。此時，因為輸入 到位準移位部121的信號從High變為Low，所以位準移位部121容易產生工作故障。另一方面，當輸入到位準移位部122的信號從Low變為High時，位準移位部122不容易產生工作故障。因此，輸出到反相器電路42的輸入端子的信號從Low變為High，輸出到輸出端子OUT2的信號從High變為Low。
當輸出到輸出端子OUT2的信號從High變為Low時，可以對電晶體32的閘極施加Low信號，來使電晶體32成為開啟狀態。由此，可以使電晶體31及電晶體34成為關閉狀態，所以確定位準移位部121的邏輯，可以對輸出端子OUT2B輸出Low信號。
因此，可以說：即使位準移位部121和位準移位部122中的一個產生工作故障，位準移位電路120也容易正常地工作。在此，雖然對位準移位部121產生工作故障且位準移位部122正常地工作時的工作方法進行說明，但是位準移位電路120的工作方法不侷限於此。即使位準移位部122產生工作故障且位準移位部121正常地工作，位準移位電路120也可以正常地工作。
因此，即使在因製程上的原因引起電晶體的特性不穩定而電晶體容易劣化，或者位準移位部121和位準移位部122中的一個容易產生工作故障的情況下，位準移位電路120也可以穩定地工作。
因此，即使預測電晶體的特性變動，位準移位電路120也可以穩定地工作而不需要使n通道型電晶體的尺寸大於p通道型電晶體的尺寸。因此，藉由採用位準移位電路120的結構，可以降低增大電晶體的尺寸的必要性。
再者，藉由採用位準移位電路120的結構，可以防止產生延遲時間的增加及電流的增大等的問題。
[結構實例4]
此外，也可以對位準移位電路120增加反相器電路。圖4示出除了位準移位電路120的組件之外還包括反相器電路51、反相器電路52、反相器電路53及反相器電路54的位準移位電路130。
位準移位電路130包括位準移位部121、位準移位部122、反相器電路41、反相器電路42、反相器電路43、反相器電路51、反相器電路52、反相器電路53和反相器電路54。此外，位準移位電路130包括輸入端子IN3、輸出端子OUT3和輸出端子OUT3B。
輸出端子OUT3B是輸出到輸出端子OUT3的輸出信號的反轉信號被輸出的端子。
位準移位電路130所包括的位準移位部121包括電晶體31、電晶體32、電晶體33、電晶體34和電晶體35。此外，位準移位電路130所包括的位準移位部122包括電晶體36、電晶體37、電晶體38、電晶體39和電晶體40。
此外，關於位準移位電路130所包括的位準移位部121及位準移位部122的說明可以參照關於位準移位電路120所包括的位準移位部121及位準移位部122的說明。
位準移位電路130所包括的反相器電路41的輸入端子與電晶體34的源極和汲極中的另一個及電晶體35的源極和汲極中的一個電連接。此外，位準移位電路130所包括的反相器電路41的輸出端子與反相器電路51的輸入端子電連接。
反相器電路51的輸出端子與反相器電路52的輸入端子及輸出端子OUT3電連接。
反相器電路52的輸出端子與電晶體37的閘極電連接。
位準移位電路130所包括的反相器電路42的輸入端子與電晶體39的源極和汲極中的另一個及電晶體40的源極和汲極中的一個電連接。此外，位準移位電路130所包括的反相器電路42的輸出端子與反相器電路53的輸入端子電連接。
反相器電路53的輸出端子與反相器電路54的輸入端子及輸出端子OUT3B電連接。
反相器電路54的輸出端子與電晶體32的閘極電連接。
以上是關於位準移位電路130的結構的說明。
在位準移位電路130中，當輸入端子IN3被輸入High信號時，High信號輸出到輸出端子OUT3，Low信號輸出到輸出端子OUT3B。此外，在位準移位電路130中，當輸入端子IN3被輸入Low信號時，Low信號輸出到輸出端子OUT3，High信號輸出到輸出端子OUT3B。
當輸入端子IN3被輸入High信號時，藉由High信號輸出到反相器電路51的輸出端子，電晶體37成為關閉狀態。由此，可以遮蔽電晶體36的源極和汲極中的另一個與電晶體38的源極和汲極中的一個之間的電流。由此，可以減少對於電晶體36及電晶體38的負載，從而可以防止電晶體36及電晶體38的劣化。
當輸入端子IN3被輸入Low信號時，藉由High信號輸出到反相器電路53的輸出端子，電晶體32成為關閉狀態。由此，可以遮蔽電晶體31的源極和汲極中的另一個與電晶體33的源極和汲極中的一個之間的電流。由此，可以減少對於電晶體31及電晶體33的負載，從而可以防止電晶體31及電晶體33的劣化。
因此，即使在因製程上的原因引起電晶體的特性不穩定而電晶體容易劣化，或者來自位準移位電路的周圍的雜訊變大的情況下，位準移位電路130也可以穩定地工作。
在上述位準移位電路110、位準移位電路115、位準移位電路120及位準移位電路130中，n通道型電晶體也可以是其通道由氧化物半導體形成的電晶體(以下，稱為OS電晶體)。如圖5B所示，OS電晶體可以形成於包括在通道形成區域中包含矽的電晶體(以下，也稱為Si電晶體)的層上，因此可以減小位準移位電路的面積，所以是較佳的。
參照圖5A和圖5B對使用Si電晶體及OS電晶體的電路的例子進行說明。圖5A所示的電路圖示出所謂的CMOS反相器的結構，亦即將p通道型Si電晶體2200與n通道型OS電晶體2100串聯連接，並且將各閘極彼此連接。
圖5B示出形成有圖5A所示的CMOS反相器的半導體裝置的剖面圖。在圖5B中，X1-X2方向示出通道長度方向，Y1-Y2方向示出通道寬度方向。圖5B所示的半導體裝置在下方包括Si電晶體2200，在上方包括OS電晶體2100。此外，點劃線的左側是電晶體的通道長度方向上的剖面，右側是通道寬度方向上的剖面。
在圖5B所示的結構中，在Si電晶體2200上隔著絕緣體2201、絕緣體2207設置有OS電晶體2100。在Si電晶體2200與OS電晶體2100之間設置有多個佈線2202。此外，藉由埋入各種絕緣體中的多個插頭2203使設置在該絕緣體上及下的佈線或電極彼此電連接。此外，還設置有覆蓋OS電晶體2100的絕緣體2204以及絕緣體2204上的佈線2205。
此外，關於能夠用於電晶體的氧化物半導體，將在實施方式2中進行詳細說明。
在包括Si電晶體的層上形成OS電晶體的製程中，根據情況，形成OS電晶體的製程有時導致Si電晶體的特性變動。此時，在位準移位電路中，有時被要求增大作為OS電晶體的n通道型電晶體的尺寸。
但是，如上所述，即使預測p通道型電晶體的特性變動，位準移位電路110、位準移位電路115、位準移位電路120及位準移位電路130也可以穩定地工作而不需要使n通道型電晶體的尺寸大於p通道型電晶體的尺寸。
因此，在位準移位電路110、位準移位電路115、位準移位電路120及位準移位電路130中，在p通道型電晶體由Si電晶體形成，n通道型電晶體由OS電晶體形成的情況下，可以將包括n通道型電晶體的層形成在包括p通道型電晶體的層上，並且降低使n通道型電晶體的尺寸大於p通道型電 晶體的尺寸的必要性。由於上述理由，可以減小位準移位電路110、反相器電路115、反相器電路120及位準移位電路130的面積。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式2
在本實施方式中，對能夠使用實施方式1所示的位準移位電路的顯示裝置進行說明。以下所示的顯示裝置包括反射型液晶元件和發光元件，並且可以進行透過模式和反射模式的顯示。
[結構實例]
圖10A是示出顯示裝置400的結構的一個例子的方塊圖。顯示裝置400包括在顯示部362中排列為矩陣狀的多個像素410。另外，顯示裝置400包括電路GD及電路SD。此外，包括與在方向R上排列的多個像素410及電路GD電連接的多個佈線G1、多個佈線G2、多個佈線ANO及多個佈線CSCOM。此外，包括與在方向C上排列的多個像素410及電路SD電連接的多個佈線S1及多個佈線S2。
在此，為了簡化起見，示出包括一個電路GD和一個電路SD的結構，但是也可以分別設置驅動液晶元件的電路GD及電路SD以及驅動發光元件的電路GD及電路SD。
在電路SD中，可以使用本發明的一個實施方式的位準移位電路。參照圖7對能夠被用作電路SD的源極驅動器IC600的結構實例進行說明。
在此，為了便於本實施方式的理解，將源極驅動器IC600的規格設定為如下。傳送到源極驅動器IC600的影像信號為串列形式的8位元數位信號。8位元數位信號的資料表示灰階等級。此外，影像信號的傳送方式是差動方式。差動形式的影像信號的一個為影像信號DP[7：0]，另一個為影像信號DN[7：0]。資料信號用輸出引腳的個數為1080。
源極驅動器IC600包括1080個引腳640、8個引腳641、8個引腳642、LVDS(低電壓差動信號)接收器610、邏輯電路611、電路620、電壓生成電路(VGEN)631、緩衝器電路(BUF)632。電路620包括移位暫存器(SR)612、閂鎖電路(D-LAT)613、位準移位器(LS)614、傳輸電晶體邏輯電路(pass transistor logic circuit)(PTL)615、多工器(MUX)616、放大電路(AMP)617。
在位準移位器614中，可以使用實施方式1所示的位準移位電路。藉由使用實施方式1所示的位準移位電路，可以抑制源極驅動器IC600的面積增大。此外，藉由使用實施方式1所示的位準移位電路，可以抑制源極驅動器IC600的功耗的增大。
引腳640為資料信號用輸出引腳，與佈線S1或佈線S2電連接。引腳641及引腳642為差動信號用輸入引腳。例如，對引腳642〈1〉輸入將引腳641〈1〉的輸入信號的邏輯反轉的信號。例如，影像信號DP[0]至DP[7]分別被輸入到引腳641〈1〉至641〈8〉，影像信號DN[0]至DN[7]分別被輸入到引腳642〈1〉至642〈8〉。
引腳641及引腳642被用於影像信號DP[7：0]、DN[7：0]的輸入，還被用於指令信號的輸入。源極驅動器IC600除了引腳640、引腳641及引腳642以外，還設置有電源電壓的輸入用引腳、各種信號的輸入用引腳、各種信號的輸出用引腳等。
LVDS接收器610具有將被輸入的差動信號轉換為單端方式的信號的功能。在此，LVDS接收器610將影像信號DP[7：0]、DN[7：0]轉換為單端方式的影像信號DSE[7：0]。
邏輯電路611根據從外部輸入的指令信號等控制電路620。明確而言，邏輯電路611生成信號SSP、SRCLK、LTS[7：0]、POL_OUT[7：0]等。信號SSP、SRCLK為SR612的控制信號。信號LTS[7：0]為D-LAT613的控制信號。信號POL_OUT[7：0]為MUX616的控制信號。
邏輯電路611具有將串列方式的影像信號轉換為並行方式的影像信號 的功能(串並轉換功能)。明確而言，邏輯電路611將信號DSE[7：0]轉換為8個8位元數位信號(DOUT[63：0])。信號DOUT[8α+7：8α](α為0至7的整數)的資料為寫入到佈線S1或佈線S2的8位元的灰階資料。
參照圖8對源極驅動器IC600的工作的概要進行說明。如圖8所示，源極驅動器IC600的工作大致被分為三個。期間T1為指令信號的處理期間。在期間T1中，邏輯電路611以從引腳641、642輸入的差動信號為指令信號進行處理。期間T1的長度取決於輸入的指令信號的個數。邏輯電路611至少被輸入用來使源極驅動器IC600重設的指令信號(RES)及用來決定引腳640的極性的指令信號(CMD_POL)。此外，在此，可以將指令信號的資料寬度設定為1至8位元。
在本說明書中，引腳640的極性是指從引腳640輸出的資料信號DS的極性。
期間T2為影像信號處理期間。在期間T2中，源極驅動器IC600以從引腳641、642輸入的差動信號為影像信號進行處理。換言之，在期間T2中，從影像信號DP[7：0]、DN[7：0]生成資料信號DS〈1〉至DS〈1080〉。在期間T2中，影像信號DP[7：0]輸入到引腳641，影像信號DN[7：0]輸入到引腳642，由LVDS接收器610被轉換為信號DSE[7：0]。邏輯電路611以從LVDS接收器610輸出的信號DSE[7：0]為影像信號進行處理，控制電路620，在電路620中生成資料信號DS〈1〉至DS〈1080〉。
期間T3為空白期間。在期間T3中，例如，將8’h0的差動信號輸入到引腳641、642。在期間T3中，源極驅動器IC600處於待機狀態。在期間T3之後，藉由信號RES的輸入開始下一個期間T1。信號RES是觸發邏輯電路611中的指令信號處理的信號。
電路620對信號DOUT[63：0]進行處理，生成1080個資料信號DS。資料信號DS為表示灰階資料的類比信號。資料信號DS〈1〉至DS〈1080〉分別從引腳640〈1〉至640〈1080〉輸出。
在此，SR612包括135級正反器電路(以下，稱為“SR-FF”)。藉由對 第一級SR-FF輸入信號SSP(啟動脈衝信號)，從各級SR-FF以規定的時序輸出1位元的信號SMP(取樣信號)。因此，從SR612輸出135位元的信號SMP[134：0]。各級的SR-FF輸出信號SMP的時序由時脈信號SRCLK控制。
D-LAT613根據信號SMP[134：0]對信號DOUT[63：0]進行取樣。由此，D-LAT613儲存1080個8位元的資料信號。來自D-LAT613的1080個資料信號的輸出的時序由信號LTS[7：0]控制。LS614轉換從D-LAT613輸出的1080個資料信號的位準。
PTL615是具有數位類比(D-A)轉換功能的電路。在此，PTL615基於LS614的輸出信號的資料生成1080對類比信號。類比信號對由正極性的類比信號和負極性的類比信號構成。
PTL615包括PTL615P及PTL615N。PTL615P具有將LS614的輸出信號轉換為正的類比信號的功能，PTL615N具有將LS614的輸出信號轉換為負的類比信號的功能。VGEN631是用來生成為了使PTL615P、615N進行D-A轉換的基準電壓的電路。
MUX616被輸入1080對正負的類比信號。MUX616根據信號POL[7：0]從1080對類比信號的每一個選擇一個類比信號而將其輸出到AMP617。BUF632對信號POL_OUT進行緩衝，轉換其位準，並輸出信號POL[7：0]。
AMP617放大從MUX616輸出的1080個類比信號。AMP617的1080個輸出信號為資料信號DS〈1〉至DS〈1080〉。
圖9是示出源極驅動器IC600的結構實例的方塊圖，關於電路620，典型地示出第一列和第二列的電路要素。圖9所示的多個引腳645用於用來控制邏輯電路611的控制信號的輸入。在此，引腳645為單端方式的數位信號的輸入用端子。引腳645可以適當地設置。例如，可以從引腳645輸入用來設定引腳640的極性的控制信號。將在後面說明該情況。
(D-LAT613)
如圖9所示，D-LAT613在每個列中包括LAT61、LAT62。LAT61、LAT62是能夠儲存8位元的資料的閂鎖電路。信號SMP[134：0]的各1位元由8個LAT61控制。LAT62對所對應的列的LAT61的輸出信號進行閂鎖。從LAT62輸出的信號DLT[7：0]是具有與LAT61所保持的資料相同的邏輯的信號。信號LTS[7：0]中的任何1位元輸入到各LAT62作為閂鎖信號。藉由活動的閂鎖信號的輸入，信號DTL[7：0]的資料被更新。
此外，在圖9中，不被用作符號的***數字(1，8)表示信號的位元寬度。例如，圖9示出8位元的信號DOUT從邏輯電路611輸入到LAT61，1位元的信號SMP從SR612輸入到LAT61的情況。
(LS614)
LS614在每個列中包括LS64。在各列中，LS64轉換信號DLT[7：0]的位準，生成信號DECP[7：0]、DECPB[7：0]。信號DECP[7：0]具有與信號DLT[7：0]相同的邏輯，信號DECPB[7：0]為信號DECP[7：0]的反轉信號。此外，在此，信號DECP[7：0]中的低位7位元的信號DECP[6：0]輸出到PTL615P、615N。此外，LS614的輸出信號的結構根據進行D-A轉換處理的電路結構適當地設定。
(PTL615P、615N)
PTL615P在每個列中包括MUX65P，PTL615N在每個列中包括MUX65N。MUX65P和MUX65N包括將LS64的輸出信號轉換為類比信號的功能。在此，MUX65P將信號DECPB[7：0]轉換為類比信號，生成信號DPTP，MUX65N將信號DECPB[7：0]轉換為類比信號，生成信號DPTN。信號DPTP、DPTN是具有對應於灰階資料的電壓的類比信號。信號DPTP對應於正極性資料信號DS，信號DPTN對應於負極性資料信號DS。
(MUX616、AMP617)
MUX616在每個列中包括選擇電路(SEL)26，AMP617在每個列中包括AMP27。SEL26根據控制信號將信號DPTP和DPTN中的一個輸出到AMP27。信號POL[7：0]中的任何1位元輸入到SEL26作為控制信號。當被輸入的1位元的信號POL的資料為“1”時，SEL26輸出信號DPTP，當資料為“0”時，輸出信號DPTN。
在AMP27中，放大並輸出SEL26的輸出信號。藉由在AMP27中放大信號DPTP，可以獲得正的資料信號DS，藉由由AMP27放大信號DPTN，可以獲得負的資料信號DS。換言之，信號DS的極性可以根據控制所對應的列的SEL26的信號POL的資料(“0”/“1”)決定。
(VGEN631)
VGEN631包括VGEN631P和631N。VGEN631P生成電壓VP〈0〉至VP〈255〉，VGEN631N生成電壓VN〈0〉至VN〈255〉。電壓VP〈0〉至VP〈255〉為用來進行PTL615P的數位類比轉換處理的基準電壓，分別對應於0至255的灰階等級。電壓VN〈0〉至VN〈255〉為用來進行PTL615N的數位類比轉換處理的基準電壓，分別對應於0至255的灰階等級。
電壓VP〈255〉高於電壓VP〈0〉，電壓VN〈255〉小於電壓VN〈0〉。例如，藉由將電壓VP〈0〉和電壓VN〈0〉設定為與VCOM(液晶元件的共用電壓)相等的電壓，MUX65P可以生成電壓為VCOM以上的類比信號，MUX65N可以生成電壓為VCOM以下的類比信號。
以上是關於源極驅動器IC600的結構的說明。
藉由使用包括實施方式1所示的位準移位電路的源極驅動器IC600，可以抑制顯示裝置400的功耗的增大及顯示裝置400的尺寸的增大。
像素410包括反射型液晶元件及發光元件。在像素410中，液晶元件及發光元件具有彼此重疊的部分。
圖10B1示出像素410所包括的導電層311b的結構實例。導電層311b被用作像素410中的液晶元件的反射電極。在導電層311b中設置有開口451。
在圖10B1中，以虛線示出位於與導電層311b重疊的區域中的發光元件360。發光元件360與導電層311b所包括的開口451重疊。由此，發光元件360所發射出的光藉由開口451射出到顯示面一側。
在圖10B1中在方向R上相鄰的像素410是對應於不同的顏色的像素。此時，如圖10B1所示，在方向R上相鄰的兩個像素中較佳為開口451以不設置在一條線上的方式都設置於導電層311b的不同位置上。由此，可以使兩個發光元件360分開地配置，從而可以抑制發光元件360所發射出的光入射到相鄰的像素410所包括的彩色層的現象(也稱為串擾)。另外，可以使相鄰的兩個發光元件360分開地配置，因此即使利用陰影遮罩等分別製造發光元件360的EL層，也可以實現高解析度的顯示裝置。
另外，也可以採用圖10B2所示的排列。
當在開口451的總面積中非開口部的總面積所佔的比例過大時，使用液晶元件的顯示變暗。另外，當在開口451的總面積中非開口部的總面積所佔的比例過小時，使用發光元件360的顯示變暗。
另外，當設置於被用作反射電極的導電層311b中的開口451的面積過小時，發光元件360所發射出的光的提取效率變低。
開口451的形狀例如可以為多角形、四角形、橢圓形、圓形或十字狀等的形狀。另外，也可以為細長的條狀、狹縫狀、方格狀的形狀。另外，也可以以靠近相鄰的像素的方式配置開口451。較佳的是，將開口451配置以靠近顯示相同的顏色的其他像素。由此，可以抑制產生串擾。
[電路結構實例]
圖11是示出像素410的結構實例的電路圖。圖11示出相鄰的兩個像素410。
像素410包括開關SW1、電容元件C1、液晶元件340、開關SW2、電晶體M、電容元件C2以及發光元件360等。另外，佈線G1、佈線G2、佈線ANO、佈線CSCOM、佈線S1及佈線S2與像素410電連接。另外，圖11還示出與液晶元件340電連接的佈線VCOM1以及與發光元件360電連接的佈線VCOM2。
圖11示出將電晶體用於開關SW1及開關SW2的情況的例子。
在開關SW1中，閘極與佈線G1連接，源極和汲極中的一個與佈線S1連接，源極和汲極中的另一個與電容元件C1的一個電極及液晶元件340的一個電極連接。在電容元件C1中，另一個電極與佈線CSCOM連接。在液晶元件340中，另一個電極與佈線VCOM1連接。
在開關SW2中，閘極與佈線G2連接，源極和汲極中的一個與佈線S2連接，源極和汲極中的另一個與電容元件C2的一個電極及電晶體M的閘極連接。在電容元件C2中，另一個電極與電晶體M的源極和汲極中的一個及佈線ANO連接。在電晶體M中，源極和汲極中的另一個與發光元件360的一個電極連接。在發光元件360中，另一個電極與佈線VCOM2連接。
圖11示出電晶體M包括夾著半導體的兩個閘極並且該閘極彼此連接的例子。由此，可以提高電晶體M能夠流過的電流量。
此外，可以對佈線G1供應將開關SW1控制為導通狀態或非導通狀態的信號。可以對佈線VCOM1供應規定的電位。可以對佈線S1供應控制液晶元件340所具有的液晶的配向狀態的信號。可以對佈線CSCOM供應規定的電位。
此外，可以對佈線G2供應將開關SW2控制為導通狀態或非導通狀態的信號。可以對佈線VCOM2及佈線ANO供應產生用來使發光元件360發射光的電位差的電位。可以對佈線S2供應控制電晶體M的導通狀態的信號。
圖11所示的像素410例如在以反射模式進行顯示時，可以利用供應給佈線G1及佈線S1的信號進行驅動，並利用液晶元件340的光學調變而進行顯示。在以透射模式進行顯示時，可以利用供應給佈線G2及佈線S2的信號進行驅動，並使發光元件360發射光而進行顯示。另外，在以兩個模式驅動時，可以利用分別供應給佈線G1、佈線G2、佈線S1及佈線S2的信號進行驅動。
注意，雖然圖11示出一個像素410包括一個液晶元件340及一個發光元件360的例子，但是不侷限於此。圖12A示出一個像素410包括一個液晶元件340及四個發光元件360(發光元件360r、360g、360b、360w)的例子。
在圖12A中，除了圖11所示的例子之外，佈線G3及佈線S3與像素410連接。
在圖12A所示的例子中，例如作為四個發光元件360，可以使用分別呈現紅色(R)、綠色(G)、藍色(B)及白色(W)的發光元件。另外，作為液晶元件340可以使用呈現白色的反射型液晶元件。由此，在以反射模式進行顯示時，可以進行高反射率的白色顯示。另外，在以透射模式進行顯示時，可以以低功耗進行高演色性的顯示。
另外，圖12B示出像素410的結構實例。像素410包括與電極311所包括的開口重疊的發光元件360w、配置在電極311周圍的發光元件360r、發光元件360g及發光元件360b。發光元件360r、發光元件360g及發光元件360b較佳為具有幾乎相同的發光面積。
[顯示面板的結構實例]
圖13是本發明的一個實施方式的顯示面板300的透視示意圖。顯示面板300包括將基板351與基板361貼合在一起的結構。在圖13中，以虛線表示基板361。
顯示面板300包括顯示部362、電路364及佈線365等。基板351例如設置有電路364、佈線365及被用作像素電極的導電層311b等。另外，圖13示出在基板351上安裝有IC373及FPC372的例子。由此，圖13所示的結構可以說是包括顯示面板300、FPC372及IC373的顯示模組。
作為電路364，例如可以使用被用作掃描線驅動電路的電路。
佈線365具有對顯示部362及電路364供應信號或電力的功能。該信號或電力從外部經由FPC372或者從IC373輸入到佈線365。
圖13示出利用COG(Chip On Glass：晶粒玻璃接合)方式等對基板351設置IC373的例子。例如，可以對IC373應用被用作掃描線驅動電路或信號線驅動電路等的IC。另外，當顯示面板300具備被用作掃描線驅動電路或信號線驅動電路的電路，或者將被用作掃描線驅動電路或信號線驅動電路的電路設置在外部且藉由FPC372輸入用來驅動顯示面板300的信號等時，也可以不設置IC373。另外，也可以將IC373利用COF(Chip On Film：薄膜覆晶封裝)方式等安裝於FPC372。
圖13示出顯示部362的一部分的放大圖。在顯示部362中以矩陣狀配置有多個顯示元件所包括的導電層311b。導電層311b具有反射可見光的功能且被用作下述液晶元件340的反射電極。
此外，如圖13所示，導電層311b包括開口。再者，在導電層311b的基板351一側包括發光元件360。來自發光元件360的光透過導電層311b的開口發射到基板361一側。
另外，可以在基板361上設置觸控感測器。例如，可以採用與顯示部362重疊地設置薄片狀的靜電電容式觸控感測器366的結構。或者，也可以在基板361與基板351之間設置觸控感測器。當在基板361與基板351之間設置觸控感測器時，既可以使用靜電電容式觸控感測器，又可以使用利用光電轉換元件的光學式觸控感測器。
[剖面結構實例1]
圖14示出圖13所例示的顯示面板中的包括FPC372的區域的一部分、包括電路364的區域的一部分、包括顯示部362的區域的一部分的剖面的一個例子。注意，圖14不包括觸控感測器366。
顯示面板在基板351與基板361之間包括絕緣層220。另外，在基板351與絕緣層220之間包括發光元件360、電晶體201、電晶體205、電晶體206及彩色層174等。另外，在絕緣層220與基板361之間包括液晶元件340、彩色層171等。另外，基板361隔著黏合層181與絕緣層220黏合，基板351隔著黏合層182與絕緣層220黏合。
電晶體206與液晶元件340電連接，而電晶體205與發光元件360電連接。因為電晶體205和電晶體206都形成在絕緣層220的基板351一側的面上，所以它們可以藉由同一製程製造。
基板361設置有彩色層171、遮光層172、絕緣層161及被用作液晶元件340的共用電極的導電層313、配向膜173b、絕緣層167等。絕緣層167被用作用來保持液晶元件340的單元間隙的間隔物。
在絕緣層220的基板351一側設置有絕緣層211、絕緣層212、絕緣層213、絕緣層214、絕緣層215等絕緣層。絕緣層211的一部分被用作各電晶體的閘極絕緣層。絕緣層212、絕緣層213及絕緣層214以覆蓋各電晶體的方式設置。此外，絕緣層215以覆蓋絕緣層214的方式設置。絕緣層214及絕緣層215具有平坦化層的功能。此外，這裡示出作為覆蓋電晶體等的絕緣層包括絕緣層212、絕緣層213及絕緣層214這三層的情況，但是絕緣層不侷限於此，也可以為四層以上、單層或兩層。如果不需要，則可以不設置被用作平坦化層的絕緣層214。
電晶體201、電晶體205及電晶體206包括其一部分被用作閘極的導電層221、其一部分被用作源極或汲極的導電層222、半導體層231。在此，對經過同一導電膜進行加工而得到的多個層附有相同的陰影線。
液晶元件340是反射型液晶元件。液晶元件340具有層疊有導電層311a、液晶312及導電層313的疊層結構。另外，設置有與導電層311a的基板351一側接觸的反射可見光的導電層311b。導電層311b包括開口251。另外，導電層311a及導電層313包含使可見光透過的材料。此外，在液晶312和導電層311a之間設置有配向膜173a，並且在液晶312和導電層313之間設置有配向膜173b。此外，在基板361的外側的面上設置有偏光板170。
在液晶元件340中，導電層311b具有反射可見光的功能，導電層313具有透過可見光的功能。從基板361一側入射的光被偏光板170偏振，透過導電層313、液晶312，且被導電層311b反射。而且，再次透過液晶312及導電層313而到達偏光板170。此時，由施加到導電層311b和導電層313 之間的電壓控制液晶的配向，從而可以控制光的光學調變。也就是說，可以控制經過偏光板170發射的光的強度。此外，由於特定的波長區域之外的光被彩色層171吸收，因此被提取的光例如呈現紅色。
發光元件360是底部發射型發光元件。發光元件360具有從絕緣層220一側依次層疊有導電層191、EL層192及導電層193b的結構。另外，設置有覆蓋導電層193b的導電層193a。導電層193b包含反射可見光的材料，導電層191及導電層193a包含使可見光透過的材料。發光元件360所發射的光經過彩色層174、絕緣層220、開口251及導電層313等射出到基板361一側。
在此，如圖14所示，開口251較佳為設置有透過可見光的導電層311a。由此，液晶312在與開口251重疊的區域中也與其他區域同樣地配向，從而可以抑制因在該區域的境界部產生液晶的配向不良而產生非意圖的漏光。
在此，作為設置在基板361外側的面的偏光板170，既可以使用直線偏光板，也可以使用圓偏光板。作為圓偏光板，例如可以使用將直線偏光板和四分之一波相位差板層疊而成的偏光板。由此，可以抑制外光反射。另外，為了抑制外光反射，可以設置光擴散板。此外，藉由根據偏光板的種類調整用於液晶元件340的液晶元件的單元間隙、配向、驅動電壓等來實現所希望的對比度，即可。
在覆蓋導電層191的端部的絕緣層216上設置有絕緣層217。絕緣層217具有抑制絕緣層220與基板351之間的距離過近的間隙物的功能。另外，當使用陰影遮罩(金屬遮罩)形成EL層192及導電層193a時，絕緣層217可以具有抑制該陰影遮罩接觸於被形成面的功能。另外，如果不需要則可以不設置絕緣層217。
電晶體205的源極和汲極中的一個藉由導電層224與發光元件360的導電層191電連接。
電晶體206的源極和汲極中的另一個藉由連接部207與導電層311b電 連接。導電層311a與導電層311b接觸，它們彼此電連接。在此，連接部207是使設置在絕緣層220的雙面上的導電層藉由形成在絕緣層220中的開口彼此連接的部分。
在基板351與基板361不重疊的區域中設置有連接部204。連接部204藉由連接層242與FPC372電連接。連接部204具有與連接部207相同的結構。在連接部204的頂面上露出對與導電層311a同一的導電膜進行加工來獲得的導電層。因此，藉由連接層242可以使連接部204與FPC372電連接。
在設置有黏合層181的一部分的區域中設置有連接部252。在連接部252中，藉由連接器243使對與導電層311a同一的導電膜進行加工來獲得的導電層和導電層313的一部分電連接。由此，可以將從連接於基板351一側的FPC372輸入的信號或電位藉由連接部252供應到形成在基板361一側的導電層313。
例如，連接器243可以使用導電粒子。作為導電粒子，可以採用表面覆蓋有金屬材料的有機樹脂或二氧化矽等的粒子。作為金屬材料，較佳為使用鎳或金，因為其可以降低接觸電阻。另外，較佳為使用如在鎳上還覆蓋有金等以層狀覆蓋有兩種以上的金屬材料的粒子。另外，連接器243較佳為採用能夠彈性變形或塑性變形的材料。此時，有時導電粒子的連接器243成為圖14所示那樣的在縱向上被壓扁的形狀。藉由具有該形狀，可以增大連接器243與電連接於該連接器的導電層的接觸面積，從而可以降低接觸電阻並抑制接觸不良等問題發生。
連接器243較佳為以由黏合層181覆蓋的方式配置。例如，將連接器243分散在被固化之前的黏合層181中。
在圖14中，作為電路364的例子，示出設置有電晶體201的例子。
在圖14中，作為電晶體201及電晶體205的例子，應用由兩個閘極夾著形成有通道的半導體層231的結構。一個閘極由導電層221構成，而另一個閘極由隔著絕緣層212與半導體層231重疊的導電層223構成。藉由採用這種結構，可以控制電晶體的臨界電壓。此時，也可以連接兩個閘極， 並藉由對該兩個閘極供應同一信號來驅動電晶體。與其他電晶體相比，這種電晶體能夠提高場效移動率，而可以增大通態電流(on-state current)。其結果是，可以製造能夠高速驅動的電路。再者能夠縮小電路部的佔有面積。藉由使用通態電流大的電晶體，即使在使顯示面板大型化或高清晰化時佈線數增多，也可以降低各佈線的信號延遲，並且可以抑制顯示的不均勻。
電路364所包括的電晶體與顯示部362所包括的電晶體也可以具有相同的結構。此外，電路364所包括的多個電晶體可以都具有相同的結構或不同的結構。另外，顯示部362所包括的多個電晶體可以都具有相同的結構或不同的結構。
覆蓋各電晶體的絕緣層212和絕緣層213中的至少一個較佳為使用水或氫等雜質不容易擴散的材料。亦即，可以將絕緣層212或絕緣層213用作障壁膜。藉由採用這種結構，可以有效地抑制雜質從外部擴散到電晶體中，從而能夠實現可靠性高的顯示面板。
在基板361一側設置有覆蓋彩色層171、遮光層172的絕緣層161。絕緣層161可以具有平坦化層的功能。藉由使用絕緣層161可以使導電層313的表面大致平坦，可以使液晶312的配向狀態成為均勻。
[剖面結構實例2]
本發明的一個實施方式的顯示面板如圖15所示那樣，可以採用具有設置在像素中的第一電晶體與第二電晶體重疊的區域的結構。藉由採用該結構，可以減小每一個像素的面積，從而可以製造能夠顯示高解析度的影像且像素密度高的顯示面板。
例如，可以採用具有用來驅動發光元件360的電晶體的電晶體205與電晶體208重疊的區域的結構。另外，也可以採用具有用來驅動液晶元件340的電晶體206與電晶體205和電晶體208中的一個重疊的區域的結構。
[剖面結構實例3]
另外，本發明的一個實施方式的顯示面板如圖16所示那樣，可以採用將顯示面板300a與顯示面板300b隔著黏合層350貼在一起的結構。顯示 面板300a在顯示部362a中包括液晶元件340及電晶體206，在驅動顯示部362a的電路364a中包括電晶體201a。顯示面板300b在顯示部362b中包括發光元件360及電晶體205、208，在驅動顯示部362b的電路364b中包括電晶體201b。
藉由採用該結構，可以使用分別對顯示面板300a及顯示面板300b適合的製程，可以提高良率。
[各組件]
下面，說明上述各組件。
[基板]
顯示面板所包括的基板可以使用具有平坦面的材料。作為提取來自顯示元件的光的一側的基板，使用使該光透過的材料。例如，可以使用玻璃、石英、陶瓷、藍寶石或有機樹脂等的材料。
藉由使用厚度薄的基板，可以實現顯示面板的輕量化及薄型化。再者，藉由使用其厚度允許其具有撓性的基板，可以實現具有撓性的顯示面板。
不提取發光的一側的基板也可以不具有透光性，所以除了上述基板之外也可以使用金屬基板等。由於金屬基板的導熱性高，容易將熱傳導到基板整體，因此能夠抑制顯示面板的局部溫度上升，所以是較佳的。為了獲得撓性或彎曲性，較佳為將金屬基板的厚度設定為10μm以上且200μm以下，更佳為20μm以上且50μm以下。
對構成金屬基板的材料沒有特別的限制，例如，較佳為使用鋁、銅、鎳等的金屬、鋁合金或不鏽鋼等的合金等。
另外，也可以使用進行過使金屬基板的表面氧化或在其表面上形成絕緣膜等絕緣處理的基板。例如，既可以採用旋塗法或浸漬法等塗佈法、電沉積法、蒸鍍法或濺射法等的方法形成絕緣膜，又可以藉由在氧氛圍下放置或加熱基板或者採用陽極氧化法等的方法，在基板的表面形成氧化膜。
作為具有撓性及對可見光的透過性的材料，例如可以舉出如下材料：聚酯樹脂諸如聚對苯二甲酸乙二醇酯(PET)或聚萘二甲酸乙二醇酯(PEN)等、聚丙烯腈樹脂、聚醯亞胺樹脂、聚甲基丙烯酸甲酯樹脂、聚碳酸酯(PC)樹脂、聚醚碸(PES)樹脂、聚醯胺樹脂、環烯烴樹脂、聚苯乙烯樹脂、聚醯胺醯亞胺樹脂、聚氯乙烯樹脂或聚四氟乙烯(PTFE)樹脂等。尤其是，較佳為使用熱膨脹係數低的材料，例如較佳為使用熱膨脹係數為30×10-6/K以下的聚醯胺醯亞胺樹脂、聚醯亞胺樹脂以及PET等。另外，也可以使用將有機樹脂浸滲於玻璃纖維中而成的基板或將無機填料混合到有機樹脂中來降低熱膨脹係數而成的基板。由於使用這種材料的基板的重量輕，所以使用該基板的顯示面板也可以實現輕量化。
當上述材料中含有纖維體時，作為纖維體使用有機化合物或無機化合物的高強度纖維。明確而言，高強度纖維是指拉力彈性模數(tensile elastic modulus)或楊氏模數高的纖維。其典型例子為聚乙烯醇類纖維、聚酯類纖維、聚醯胺類纖維、聚乙烯類纖維、芳族聚醯胺類纖維、聚對苯撐苯并雙唑纖維、玻璃纖維或碳纖維。作為玻璃纖維可以舉出使用E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纖維。可以將上述纖維體以織布或不織布的狀態使用，並且也可以使用在該纖維體中浸滲樹脂並使該樹脂固化而成的結構體作為具有撓性的基板。藉由作為具有撓性的基板使用由纖維體和樹脂構成的結構體，可以提高耐彎曲或局部擠壓所引起的破損的可靠性，所以是較佳的。
或者，可以將薄得足以具有撓性的玻璃、金屬等用於基板。或者，可以使用玻璃與樹脂材料由黏合層貼合在一起的複合材料。
另外，也可以在具有撓性的基板上層疊有保護顯示面板的表面免受損傷等的硬塗層(例如，氮化矽、氧化鋁等)、能夠分散按壓力的材質的層(例如，芳族聚醯胺樹脂層等)等。另外，為了抑制水分等導致顯示元件的使用壽命減少等，也可以在具有撓性的基板上層疊有低透水性的絕緣膜。例如，可以使用氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁等無機絕緣材料。
作為基板也可以使用層疊有多個層的基板。尤其是，藉由採用具有玻 璃層的結構，可以提高對水或氧的阻擋性，從而可以提供可靠性高的顯示面板。
[電晶體]
電晶體包括被用作閘極電極的導電層、半導體層、被用作源極電極的導電層、被用作汲極電極的導電層以及被用作閘極絕緣層的絕緣層。上面示出採用底閘極結構電晶體的情況。
注意，對本發明的一個實施方式的顯示裝置所包括的電晶體的結構沒有特別的限制。例如，可以採用平面型電晶體、交錯型電晶體或反交錯型電晶體。另外，還可以採用頂閘極型或底閘極型的電晶體結構。或者，也可以在通道的上下設置有閘極電極。
對用於電晶體的半導體材料的結晶性也沒有特別的限制，可以使用非晶半導體或具有結晶性的半導體(微晶半導體、多晶半導體、單晶半導體或其一部分具有結晶區域的半導體)。當使用具有結晶性的半導體時可以抑制電晶體的特性劣化，所以是較佳的。
此外，作為用於電晶體的半導體材料，可以使用能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上的金屬氧化物。典型地，可以使用包含銦的氧化物半導體等，例如可以使用後面說明的CAC-OS等。
另外，使用其能帶間隙比矽寬且載子密度小的氧化物半導體的電晶體由於其關態電流低，因此能夠長期間保持儲存於與電晶體串聯連接的電容器中的電荷。
作為半導體層例如可以採用包含銦、鋅及M(鋁、鈦、鎵、鍺、釔、鋯、鑭、鈰、錫、釹或鉿等金屬)的以“In-M-Zn類氧化物”表示的膜。
當構成半導體層的氧化物半導體為In-M-Zn類氧化物時，較佳為用來形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子數比滿足In
Figure 106132997-A0202-12-0040-29
M及Zn
Figure 106132997-A0202-12-0040-30
M。這種濺射靶材的金屬元素的原子數比較佳為In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2、In：M：Zn=4：2：3、In：M：Zn=4：2：4.1、 In：M：Zn=5：1：6、In：M：Zn=5：1：7、In：M：Zn=5：1：8等。注意，所形成的半導體層的原子數比分別可以在上述濺射靶材中的金屬元素的原子數比的±40%的範圍內變動。
本實施方式所示的底閘極結構的電晶體由於能夠減少製程，所以是較佳的。另外，此時藉由使用氧化物半導體，可以在比多晶矽低的溫度下形成氧化物半導體，並且作為半導體層下方的佈線或電極的材料及基板材料可以使用耐熱性低的材料，由此可以擴大材料的選擇範圍。例如，可以適當地使用極大面積的玻璃基板等。
作為半導體層，可以使用載子密度低的氧化物半導體膜。例如，作為半導體層可以使用載子密度為1×1017/cm3以下，較佳為1×1015/cm3以下，更佳為1×1013/cm3以下，進一步較佳為1×1011/cm3以下，更進一步較佳為小於1×1010/cm3，1×10-9/cm3以上的氧化物半導體。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。由此，因為雜質濃度及缺陷能階密度低，可以說是具有穩定的特性的氧化物半導體。
注意，本發明不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳為適當地設定半導體層的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
當構成半導體層的氧化物半導體包含第14族元素之一的矽或碳時，半導體層中的氧缺陷增加，會使該半導體層變為n型。因此，將半導體層中的矽或碳的濃度(藉由二次離子質譜分析法測得的濃度)設定為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，有時當鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子，而使電晶體的關態電流增大。因此，將藉由二次離子質譜分析法測得的半導體層的鹼金屬或鹼土金屬的濃度設定為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。
另外，當構成半導體層的氧化物半導體含有氮時生成作為載子的電子，載子密度增加而容易n型化。其結果，使用具有含有氮的氧化物半導體的電晶體容易變為常開特性。因此，利用二次離子質譜分析法測得的半導體層的氮濃度較佳為5×1018atoms/cm3以下。
另外，半導體層例如也可以具有非單晶結構。非單晶結構例如包括具有配向為c軸的結晶的CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor或者C-Axis Aligned and A-B-plane Anchored Crystalline Oxide Semiconductor)、多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物膜例如是完全的非晶結構且不具有結晶部。
此外，半導體層也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時例如具有包括上述區域中的兩種以上的區域的單層結構或疊層結構。
〈CAC-OS的構成〉
以下，對可用於在本發明的一個實施方式中公開的電晶體的CAC(Cloud-Aligned Composite)-OS的構成進行說明。
CAC-OS例如是指包含在氧化物半導體中的元素不均勻地分佈的構成，其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸。注意，在下面也將在氧化物半導體中一個或多個金屬元素不均勻地分佈且包含該金屬元素的區域混合的狀態稱為馬賽克(mosaic)狀或補丁(patch)狀，該區域的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸。
氧化物半導體較佳為至少包含銦。尤其較佳為包含銦及鋅。除此之外，也可以還包含選自鋁、鎵、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種。
例如，In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，尤其可以將In-Ga-Zn氧化物稱為CAC-IGZO)是指材料分成銦氧化物(以下，稱為InOX1(X1為大於0的實數))或銦鋅氧化物(以下，稱為InX2ZnY2OZ2(X2、Y2及Z2為大於0的實數))以及鎵氧化物(以下，稱為GaOX3(X3為大於0的實數))或鎵鋅氧化物(以下，稱為GaX4ZnY4OZ4(X4、Y4及Z4為大於0的實數))等而成為馬賽克狀，且馬賽克狀的InOX1或InX2ZnY2OZ2均勻地分佈在膜中的構成(以下，也稱為雲狀)。
換言之，CAC-OS是具有以GaOX3為主要成分的區域和以InX2ZnY2OZ2或InOX1為主要成分的區域混在一起的構成的複合氧化物半導體。在本說明書中，例如，當第一區域的In對元素M的原子數比大於第二區域的In對元素M的原子數比時，第一區域的In濃度高於第二區域。
注意，IGZO是通稱，有時是指包含In、Ga、Zn及O的化合物。作為典型例子，可以舉出以InGaO3(ZnO)m1(m1為自然數)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1
Figure 106132997-A0202-12-0043-31
x0
Figure 106132997-A0202-12-0043-32
1，m0為任意數)表示的結晶性化合物。
上述結晶性化合物具有單晶結構、多晶結構或CAAC結構。CAAC結構是多個IGZO的奈米晶具有c軸配向性且在a-b面上以不配向的方式連接的結晶結構。
另一方面，CAC-OS與氧化物半導體的材料構成有關。CAC-OS是指如下構成：在包含In、Ga、Zn及O的材料構成中，一部分中觀察到以Ga為主要成分的奈米粒子狀區域以及一部分中觀察到以In為主要成分的奈米粒子狀區域分別以馬賽克狀無規律地分散。因此，在CAC-OS中，結晶結構是次要因素。
CAC-OS不包含組成不同的兩種以上的膜的疊層結構。例如，不包含由以In為主要成分的膜與以Ga為主要成分的膜的兩層構成的結構。
注意，有時觀察不到以GaOX3為主要成分的區域與以InX2ZnY2OZ2或InOX1為主要成分的區域之間的明確的邊界。
在CAC-OS中包含選自鋁、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種以代替鎵的情況下，CAC-OS是指如下構成：一部分中觀察到以該元素為主要成分的奈米粒子狀區域以及一部分中觀察到以In為主要成分的奈米粒子狀區域以馬賽克狀無規律地分散。
CAC-OS例如可以藉由在對基板不進行加熱的條件下利用濺射法來形成。在利用濺射法形成CAC-OS的情況下，作為沉積氣體，可以使用選自惰性氣體(典型的是氬)、氧氣體和氮氣體中的一種或多種。另外，成膜時的沉積氣體的總流量中的氧氣體的流量比越低越好，例如，將氧氣體的流量比設定為0%以上且低於30%，較佳為0%以上且10%以下。
CAC-OS具有如下特徵：藉由根據X射線繞射(XRD：X-ray diffraction)測定法之一的out-of-plane法利用θ/2θ掃描進行測定時，觀察不到明確的峰值。也就是說，根據X射線繞射，可知在測定區域中沒有a-b面方向及c軸方向上的配向。
另外，在藉由照射束徑為1nm的電子束(也稱為奈米束)而取得的CAC-OS的電子繞射圖案中，觀察到環狀的亮度高的區域以及在該環狀區域內的多個亮點。由此，根據電子繞射圖案，可知CAC-OS的結晶結構具有在平面方向及剖面方向上沒有配向的nc(nano-crystal)結構。
另外，例如在In-Ga-Zn氧化物的CAC-OS中，根據藉由能量色散型X射線分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析影像，可確認到：具有以GaOX3為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域不均勻地分佈而混合的構成。
CAC-OS的結構與金屬元素均勻地分佈的IGZO化合物不同，具有與IGZO化合物不同的性質。換言之，CAC-OS具有以GaOX3等為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域互相分離且以各元素為主要成分的區域為馬賽克狀的構成。
在此，以InX2ZnY2OZ2或InOX1為主要成分的區域的導電性高於以GaOX3等為主要成分的區域。換言之，當載子流過以InX2ZnY2OZ2或InOX1為主要成分的區域時，呈現氧化物半導體的導電性。因此，當以InX2ZnY2OZ2或InOX1為主要成分的區域在氧化物半導體中以雲狀分佈時，可以實現高場效移動率(μ)。
另一方面，以GaOX3等為主要成分的區域的絕緣性高於以InX2ZnY2OZ2或InOX1為主要成分的區域。換言之，當以GaOX3等為主要成分的區域在氧化物半導體中分佈時，可以抑制洩漏電流而實現良好的切換工作。
因此，當將CAC-OS用於半導體元件時，藉由起因於GaOX3等的絕緣性及起因於InX2ZnY2OZ2或InOX1的導電性的互補作用可以實現高通態電流(Ion)及高場效移動率(μ)。
另外，使用CAC-OS的半導體元件具有高可靠性。因此，CAC-OS適用於顯示器等各種半導體裝置。
或者，也可以將矽用於形成有電晶體的通道的半導體。作為矽可以使用非晶矽，尤其較佳為使用具有結晶性的矽。例如，較佳為使用微晶矽、多晶矽、單晶矽等。尤其是，多晶矽與單晶矽相比能夠在低溫下形成，並且其場效移動率比非晶矽高，所以多晶矽的可靠性高。
本實施方式所例示的底閘極結構的電晶體由於能夠減少製程，所以是較佳的。此外，此時藉由使用非晶矽，與多晶矽相比可以在更低的溫度下形成，因此作為半導體層下方的佈線或電極的材料及基板材料，可以使用耐熱性低的材料，由此可以擴大材料的選擇範圍。例如，可以適當使用極大面積的玻璃基板等。另一方面，頂閘極型電晶體容易自對準地形成雜質區域，從而可以減少特性的不均勻等，所以是較佳的。此時，尤其較佳為使用多晶矽或單晶矽等。
[導電層]
作為可用於電晶體的閘極、源極及汲極和構成顯示裝置的各種佈線及電極等導電層的材料，可以舉出鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、 鉭或鎢等金屬或者以上述金屬為主要成分的合金等。另外，可以以單層或疊層結構使用包含這些材料的膜。例如，可以舉出包含矽的鋁膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜以及鈦膜或氮化鈦膜的三層結構、以及依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜以及鉬膜或氮化鉬膜的三層結構等。另外，可以使用氧化銦、氧化錫或氧化鋅等氧化物。另外，藉由使用包含錳的銅，可以提高蝕刻時的形狀的控制性，所以是較佳的。
另外，作為透光性導電材料，可以使用氧化銦、銦錫氧化物、銦鋅氧化物、氧化鋅、添加鎵的氧化鋅等導電氧化物或石墨烯。或者，可以使用金、銀、鉑、鎂、鎳、鎢、鉻、鉬、鐵、鈷、銅、鈀或鈦等金屬材料、包含該金屬材料的合金材料。或者，還可以使用該金屬材料的氮化物(例如，氮化鈦)等。另外，當使用金屬材料、合金材料(或者它們的氮化物)時，將其形成得薄到具有透光性，即可。此外，可以將上述材料的疊層膜用作導電層。例如，藉由使用銀和鎂的合金與銦錫氧化物的疊層膜等，可以提高導電性，所以是較佳的。上述材料也可以用於構成顯示裝置的各種佈線及電極等的導電層、顯示元件所包括的導電層(被用作像素電極及共用電極的導電層)。
[絕緣層]
作為可用於各絕緣層的絕緣材料，例如可以使用丙烯酸樹脂或環氧樹脂等樹脂、矽酮等具有矽氧烷鍵的樹脂、無機絕緣材料如氧化矽、氧氮化矽、氮氧化矽、氮化矽或氧化鋁等。
另外，發光元件較佳為設置於一對透水性低的絕緣膜之間。由此，能夠抑制水等雜質進入發光元件，從而能夠抑制裝置的可靠性下降。
作為透水性低的絕緣膜，可以舉出氮化矽膜、氮氧化矽膜等含有氮及矽的膜以及氮化鋁膜等含有氮及鋁的膜等。另外，也可以使用氧化矽膜、氧氮化矽膜以及氧化鋁膜等。
例如，將透水性低的絕緣膜的水蒸氣透過量設定為1×10-5[g/(m2．day)]以下，較佳為1×10-6[g/(m2．day)]以下，更佳為1×10-7[g/(m2．day)]以下，進一步較佳為1×10-8[g/(m2．day)]以下。
[液晶元件]
作為液晶元件，可以採用使用VA(Vertical Alignment：垂直配向)模式的元件。作為垂直配向模式，可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View：超視覺)模式等。
另外，作為液晶元件，可以採用使用各種模式的液晶元件。例如，除了VA模式以外，可以使用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面切換)模式、FFS(Fringe Field Switching：邊緣電場切換)模式；ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optically Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式等的液晶元件。
另外，液晶元件是利用液晶的光學調變作用來控制光的透過或非透過的元件。液晶的光學調變作用由施加到液晶的電場(包括橫向電場、縱向電場或傾斜方向電場)控制。作為用於液晶元件的液晶可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC：Polymer Dispersed Liquid Crystal：聚合物分散液晶)、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手向列相、各向同性相等。
另外，作為液晶材料，可以使用正型液晶和負型液晶中的任一種，根據所使用的模式或設計採用適當的液晶材料即可。
另外，為了控制液晶的配向，可以設置配向膜。在採用橫向電場方式的情況下，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。因為藍相只在窄的溫度範圍內出現，所以將其中混合了幾wt%以上的手性試劑的液晶組合物用於液晶層，以擴大溫度範圍。包含呈現藍 相的液晶和手性試劑的液晶組成物的回應速度快，並且其具有光學各向同性。此外，包含呈現藍相的液晶和手性試劑的液晶組成物不需要配向處理，並且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製程中的顯示裝置的不良、破損。
另外，作為液晶元件，可以採用透射式液晶元件、反射式液晶元件或半透射式液晶元件。
在本發明的一個實施方式中，尤其可以採用反射式液晶元件。
當採用透射式液晶元件或半透射式液晶元件時，以夾著一對基板的方式設置兩個偏光板。另外，在偏光板的外側設置背光源。背光源可以是直下型背光源，也可以是邊緣照明型背光源。當使用具備LED的直下型背光源時，容易進行區域調光(local dimming)處理，由此可以提高對比度，所以是較佳的。另外，當使用邊緣照明型背光源時，可以將包括背光源的模組形成得較薄，所以是較佳的。
當採用反射式液晶元件時，將偏光板設置在顯示面一側。此外，當在顯示面一側設置光擴散板時，可以提高可見度，所以是較佳的。
另外，在使用反射式或半透射式液晶元件時，也可以在偏光板的外側設置前光源。作為前光源，較佳為使用邊緣照明型前光源。當使用具備LED的前光源時，可以降低功耗，所以是較佳的。
[發光元件]
作為發光元件，可以使用能夠進行自發光的元件，並且在其範疇內包括由電流或電壓控制亮度的元件。例如，可以使用LED、有機EL元件以及無機EL元件等。
發光元件有頂部發射結構、底部發射結構或雙面發射結構等。作為提取光一側的電極使用使可見光透過的導電膜。另外，作為不提取光一側的電極較佳為使用反射可見光的導電膜。
EL層至少包括發光層。作為發光層以外的層，EL層可以還包括包含電洞注入性高的物質、電洞傳輸性高的物質、電洞阻擋材料、電子傳輸性高的物質、電子注入性高的物質或雙極性的物質(電子傳輸性及電洞傳輸性高的物質)等的層。
EL層可以使用低分子化合物或高分子化合物，還可以包含無機化合物。構成EL層的層分別可以藉由蒸鍍法(包括真空蒸鍍法)、轉印法、印刷法、噴墨法、塗佈法等方法形成。
當在陰極與陽極之間施加高於發光元件的臨界電壓的電壓時，電洞從陽極一側注入到EL層中，而電子從陰極一側注入到EL層中。被注入的電子和電洞在EL層中再結合，由此，包含在EL層中的發光物質發光。
當作為發光元件使用白色發光的發光元件時，較佳為使EL層包含兩種以上的發光物質。例如藉由以使兩個以上的發光物質的各發光成為互補色關係的方式選擇發光物質，可以獲得白色發光。例如，較佳為包含如下發光物質中的兩個以上：呈現R(紅色)、G(綠色)、B(藍色)、Y(黃色)、O(橙色)等發光的發光物質及呈現包含R、G、B中的兩種以上的顏色的光譜成分的發光的發光物質。另外，較佳為使用來自發光元件的發光的光譜在可見光區域的波長(例如350nm至750nm)的範圍內具有兩個以上的峰值的發光元件。另外，在黃色的波長範圍中具有峰值的材料的發射光譜較佳為還在綠色及紅色的波長範圍具有光譜成分。
EL層較佳為採用疊層結構，該疊層包括包含發射一種顏色的光的發光材料的發光層與包含發射其他顏色的光的發光材料的發光層。例如，EL層中的多個發光層既可以互相接觸而層疊，也可以隔著不包含任何發光材料的區域層疊。例如，可以在螢光發光層與磷光發光層之間設置如下區域：包含與該螢光發光層或磷光發光層相同的材料(例如主體材料、輔助材料)，並且不包含任何發光材料的區域。由此，發光元件的製造變得容易，另外，驅動電壓得到降低。
另外，發光元件既可以是包括一個EL層的單元件，又可以是隔著電荷 產生層層疊有多個EL層的串聯元件。
作為使可見光透過的導電膜，例如可以使用氧化銦、銦錫氧化物、銦鋅氧化物、氧化鋅、添加有鎵的氧化鋅等形成。另外，也可以藉由將金、銀、鉑、鎂、鎳、鎢、鉻、鉬、鐵、鈷、銅、鈀或鈦等金屬材料、包含這些金屬材料的合金或這些金屬材料的氮化物(例如，氮化鈦)等形成得薄到具有透光性來使用。此外，可以使用上述材料的疊層膜作為導電層。例如，當使用銀和鎂的合金與銦錫氧化物的疊層膜等時，可以提高導電性，所以是較佳的。另外，也可以使用石墨烯等。
作為反射可見光的導電膜，例如可以使用鋁、金、鉑、銀、鎳、鎢、鉻、鉬、鐵、鈷、銅或鈀等金屬材料或包含這些金屬材料的合金。另外，也可以在上述金屬材料或合金中添加有鑭、釹或鍺等。此外，也可以使用包含鈦、鎳或釹及鋁的合金(鋁合金)。另外，也可以使用包含銅、鈀、鎂與銀的合金。包含銀和銅的合金具有高耐熱性，所以是較佳的。並且，藉由以與鋁膜或鋁合金膜接觸的方式層疊金屬膜或金屬氧化物膜，可以抑制氧化。作為這種金屬膜、金屬氧化物膜的材料，可以舉出鈦、氧化鈦等。另外，也可以層疊上述使可見光透過的導電膜與由金屬材料構成的膜。例如，可以使用銀與銦錫氧化物的疊層膜、銀和鎂的合金與銦錫氧化物的疊層膜等。
各電極可以藉由利用蒸鍍法或濺射法形成。除此之外，也可以藉由利用噴墨法等噴出法、網版印刷法等印刷法、或者鍍法形成。
另外，上述發光層以及包含電洞注入性高的物質、電洞傳輸性高的物質、電子傳輸性高的物質及電子注入性高的物質、雙極性物質等的層可以分別包含量子點等的無機化合物或高分子化合物(低聚物、枝狀聚合物或聚合物等)。例如，藉由將量子點用於發光層，也可以將其用作發光材料。
作為量子點材料，可以使用膠狀量子點材料、合金型量子點材料、核殼(Core Shell)型量子點材料、核型量子點材料等。另外，也可以使用包含第12族和第16族、第13族和第15族、第14族和第16族的元素組的材料。或者，可以使用包含鎘、硒、鋅、硫、磷、銦、碲、鉛、鎵、砷、 鋁等元素的量子點材料。
[黏合層]
作為黏合層，可以使用紫外線硬化型黏合劑等光硬化型黏合劑、反應硬化型黏合劑、熱固性黏合劑、厭氧黏合劑等各種硬化型黏合劑。作為這些黏合劑，可以舉出環氧樹脂、丙烯酸樹脂、矽酮樹脂、酚醛樹脂、聚醯亞胺樹脂、醯亞胺樹脂、PVC(聚氯乙烯)樹脂、PVB(聚乙烯醇縮丁醛)樹脂、EVA(乙烯-醋酸乙烯酯)樹脂等。尤其較佳為使用環氧樹脂等透濕性低的材料。另外，也可以使用兩液混合型樹脂。此外，也可以使用黏合薄片等。
另外，在上述樹脂中也可以包含乾燥劑。例如，可以使用鹼土金屬的氧化物(氧化鈣或氧化鋇等)那樣的藉由化學吸附吸附水分的物質。或者，也可以使用沸石或矽膠等藉由物理吸附來吸附水分的物質。當在樹脂中包含乾燥劑時，能夠抑制水分等雜質進入元件，從而提高顯示面板的可靠性，所以是較佳的。
此外，藉由在上述樹脂中混合折射率高的填料或光散射構件，可以提高光提取效率。例如，可以使用氧化鈦、氧化鋇、沸石、鋯等。
[連接層]
作為連接層，可以使用異方性導電膜(ACF：Anisotropic Conductive Film)、異方性導電膏(ACP：Anisotropic Conductive Paste)等。
[彩色層]
作為能夠用於彩色層的材料，可以舉出金屬材料、樹脂材料、包含顏料或染料的樹脂材料等。
[遮光層]
作為能夠用於遮光層的材料，可以舉出碳黑、鈦黑、金屬、金屬氧化物或包含多個金屬氧化物的固溶體的複合氧化物等。遮光層也可以為包含樹脂材料的膜或包含金屬等無機材料的薄膜。另外，也可以對遮光層使用包含彩色層的材料的膜的疊層膜。例如，可以採用包含用於使某個顏色的 光透過的彩色層的材料的膜與包含用於使其他顏色的光透過的彩色層的材料的膜的疊層結構。藉由使彩色層與遮光層的材料相同，除了可以使用相同的裝置以外，還可以簡化製程，因此是較佳的。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式3
作為能夠使用實施方式2所說明的顯示裝置的電子裝置，可以舉出顯示裝置、個人電腦、具備儲存媒體的影像記憶體裝置及影像再現裝置、行動電話、包括可攜式遊戲機的遊戲機、可攜式資料終端、電子書閱讀器、照相機諸如視頻攝影機或數碼照相機等、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動販賣機等。圖17A至圖17F示出這些電子裝置的具體例子。
圖17A是導航系統，該導航系統包括外殼971、顯示部973、操作鍵974等。顯示部973設置有觸控感測器，可以進行主要的輸入操作。藉由將實施方式2所說明的顯示裝置用於圖17A所示的導航系統，可以實現低功耗化，並且可以抑制該導航系統的尺寸的增大。
圖17B是能夠折疊的電子裝置，並包括外殼901a、外殼901b、鉸鏈903、顯示部902等。顯示部902安裝在外殼901a及外殼901b中。
外殼901a與外殼901b以能夠旋轉的方式由鉸鏈903連接。電子裝置可以變形為外殼901a和外殼901b合上的狀態以及打開的狀態。由此，攜帶時的可攜性好，並且由於具有大顯示區域，所以使用時的可見度高。
為了避免在外殼901a和外殼901b打開時這些外殼所造成的角度超過預定角度，鉸鏈903較佳為具有鎖定機構。例如，鎖定角度(達到該角度時不能再繼續打開)較佳為90°以上且小於180°，典型的是，可以為90°、120°、135°、150°或175°等。由此，可以提高方便性、安全性和可靠性。
顯示部902被用作觸控面板，可以用手指或觸控筆等進行操作。
外殼901a和外殼901b中的任一個可以設置有無線通訊模組，來藉由網際網路、局域網(LAN)、無線保真(Wi-Fi：註冊商標)等電腦網路進行資料收發。
顯示部902較佳為由一個撓性顯示器構成。由此，可以跨著外殼901a和外殼901b進行連續的顯示。此外，外殼901a和外殼901b也可以分別設置有顯示器。
藉由將實施方式2所說明的顯示裝置用於圖17B所示的能夠折疊的電子裝置，可以實現低功耗化，並且可以抑制該能夠折疊的電子裝置的尺寸的增大。
圖17C是數碼照相機，該數碼照相機包括外殼961、快門按鈕962、麥克風963、揚聲器967、顯示部965、操作鍵966等。藉由將實施方式2所說明的顯示裝置用於圖17C所示的數碼照相機，可以實現低功耗化，並且可以抑制該數碼照相機的尺寸的增大。
圖17D是手錶型資訊終端，該手錶型資訊終端包括外殼931、顯示部932、腕帶933、操作按鈕935、錶冠936以及照相機939等。顯示部932也可以為觸控面板。藉由將實施方式2所說明的顯示裝置用於圖17D所示的手錶型資訊終端，可以實現低功耗化，並且可以抑制該手錶型資訊終端的尺寸的增大。
圖17E是行動電話機的一個例子，該行動電話機包括外殼951、顯示部952、操作按鈕953、外部連接埠954、揚聲器955、麥克風956、照相機957等。該行動電話機在顯示部952中包括觸控感測器。藉由用手指或觸控筆等觸摸顯示部952可以進行打電話或輸入文字等各種操作。藉由將實施方式2所說明的顯示裝置用於圖17E所示的行動電話機，可以實現低功耗化，並且可以抑制該行動電話機的尺寸的增大。
圖17F是可攜式資料終端，該可攜式資料終端包括外殼911、顯示部912、照相機919等。藉由利用顯示部912的觸控面板功能可以輸入或輸出資料。藉由將實施方式2所說明的顯示裝置用於圖17F所示的可攜式資料終端，可以實現低功耗化，並且可以抑制該可攜式資料終端的尺寸的增大。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
11‧‧‧電晶體
12‧‧‧電晶體
13‧‧‧電晶體
14‧‧‧電晶體
15‧‧‧電晶體
21‧‧‧反相器電路
22‧‧‧反相器電路
23‧‧‧反相器電路
110‧‧‧位準移位電路
111‧‧‧位準移位部
112‧‧‧緩衝器電路
VDD1‧‧‧電位
VDD2‧‧‧電位
VSS1‧‧‧電位
VSS2‧‧‧電位
IN1‧‧‧輸入端子
OUT1‧‧‧輸出端子

Claims (14)

  1. 一種半導體裝置，包括：包括第一電晶體、第二電晶體、第三電晶體、第四電晶體和緩衝器電路的位準移位電路，其中：該第一電晶體的源極和汲極中的一個與該第二電晶體的源極和汲極中的一個電連接，該第二電晶體的該源極和該汲極中的另一個與該第三電晶體的源極和汲極中的一個電連接，該第一電晶體的閘極及該第四電晶體的閘極與該第二電晶體的該源極和該汲極中的另一個及該第三電晶體的該源極和該汲極中的該個電連接，該第三電晶體的閘極與被輸入輸入信號的佈線電連接，該緩衝器電路的輸入端子與該第四電晶體的源極和汲極中的一個電連接，並且，該緩衝器電路的輸出端子與該第二電晶體的閘極電連接。
  2. 根據申請專利範圍第1項之半導體裝置，其中：該位準移位電路還包括第五電晶體，該第五電晶體的源極和汲極中的一個與該第四電晶體的該源極和該汲極中的該個電連接，並且該第五電晶體的閘極與被輸入該輸入信號的反轉信號的佈線電連接。
  3. 根據申請專利範圍第1項之半導體裝置，其中：該緩衝器電路包括第一反相器電路和第二反相器電路，該第一反相器電路包括第一輸入端子、第二輸入端子和輸出端子，該第二反相器電路包括第一輸入端子、第二輸入端子和輸出端子，該第一反相器電路的該第一輸入端子被用作該緩衝器電路的該輸入端子，該第一反相器電路的該第二輸入端子與被輸入該輸入信號的該佈線電連接，該第二反相器電路的該第一輸入端子與該第一反相器電路的該輸出端子電連接， 該第二反相器電路的該第二輸入端子與被輸入該輸入信號的反轉信號的佈線電連接，並且該第二反相器電路的該輸出端子被用作該緩衝器電路的該輸出端子。
  4. 根據申請專利範圍第1項之半導體裝置，其中該第一電晶體、該第二電晶體和該第四電晶體都是p通道型電晶體。
  5. 根據申請專利範圍第2項之半導體裝置，其中該第三電晶體和該第五電晶體都是n通道型電晶體，並包括氧化物半導體層。
  6. 一種半導體裝置，包括：包括第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第七電晶體、第八電晶體、第九電晶體、第十電晶體、第一反相器電路和第二反相器電路的位準移位電路，其中：該第一電晶體的源極和汲極中的一個與該第二電晶體的源極和汲極中的一個電連接，該第二電晶體的該源極和該汲極中的另一個與該第三電晶體的源極和汲極中的一個電連接，該第四電晶體的源極和汲極中的一個與該第五電晶體的源極和汲極中的一個電連接，該第一電晶體的閘極及該第四電晶體的閘極與該第二電晶體的該源極和該汲極中的另一個及該第三電晶體的該源極和該汲極中的該個電連接，該第六電晶體的閘極及該第九電晶體的閘極與該第七電晶體的源極和汲極中的另一個及該第八電晶體的源極和汲極中的一個電連接，該第三電晶體的閘極及該第十電晶體的閘極與被輸入輸入信號的佈線電連接，該第一反相器電路的輸入端子與該第四電晶體的該源極和該汲極中的該個及該第五電晶體的該源極和該汲極中的該個電連接，該第二反相器電路的輸入端子與該第九電晶體的源極和汲極中的一個及該第十電晶體的源極和汲極中的一個電連接，並且，該第一反相器電路的輸出端子與該第七電晶體的閘極及輸出信號被輸出的佈線電連接。
  7. 根據申請專利範圍第6項之半導體裝置，該半導體裝置輸出該輸出信號的反轉信號，其中該第二反相器電路的輸出端子與該第二電晶體的閘極及該輸出信號的該反轉信號被輸出的佈線電連接。
  8. 根據申請專利範圍第6項之半導體裝置，其中該第一電晶體、該第二電晶體、該第四電晶體、該第六電晶體、該第七電晶體和該第九電晶體都是p通道型電晶體。
  9. 根據申請專利範圍第6項之半導體裝置，其中該第三電晶體、該第五電晶體、該第八電晶體和該第十電晶體都是n通道型電晶體，並包括氧化物半導體層。
  10. 一種半導體裝置，包括：包括第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第七電晶體、第八電晶體和第九電晶體的位準移位電路，其中：該第一電晶體的源極和汲極中的一個與該第二電晶體的源極和汲極中的一個電連接，該第二電晶體的該源極和該汲極中的另一個與該第三電晶體的源極和汲極中的一個電連接，該第四電晶體的源極和汲極中的一個與該第五電晶體的源極和汲極中的一個電連接，該第一電晶體的閘極及該第四電晶體的閘極與該第二電晶體的該源極和該汲極中的另一個及該第三電晶體的該源極和該汲極中的該個電連接，該第六電晶體的源極和汲極中的一個與該第七電晶體的源極和汲極中的一個電連接，該第六電晶體的閘極與該第四電晶體的該源極和該汲極中的該個電連接，該第七電晶體的閘極與該第三電晶體的閘極電連接，該第八電晶體的源極和汲極中的一個與該第九電晶體的源極和汲極中的一個電連接，該第八電晶體的閘極與該第六電晶體的該源極和該汲極中的該個電連接，該第九電晶體的閘極與該第五電晶體的閘極電連接， 並且，該第八電晶體的該源極和該汲極中的該個與該第二電晶體的閘極電連接。
  11. 根據申請專利範圍第10項之半導體裝置，其中該第一電晶體、該第二電晶體、該第四電晶體、該第六電晶體和該第八電晶體都是p通道型電晶體。
  12. 根據申請專利範圍第10項之半導體裝置，其中該第三電晶體、該第五電晶體、該第七電晶體和該第九電晶體都是n通道型電晶體，並包括氧化物半導體層。
  13. 根據申請專利範圍第1、6及10項中任一項之半導體裝置，還包括邏輯電路、移位暫存器、閂鎖電路、數位類比轉換電路、多工器和放大電路中的至少一個。
  14. 一種電子裝置，包括：申請專利範圍第1、6及10項中任一項之半導體裝置；以及顯示部、觸控感測器、照相機、揚聲器、麥克風和操作鍵中的至少一個。
TW106132997A 2016-09-29 2017-09-26 半導體裝置及電子裝置 TWI753947B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016191724 2016-09-29
JP2016-191724 2016-09-29

Publications (2)

Publication Number Publication Date
TW201833888A TW201833888A (zh) 2018-09-16
TWI753947B true TWI753947B (zh) 2022-02-01

Family

ID=61686749

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106132997A TWI753947B (zh) 2016-09-29 2017-09-26 半導體裝置及電子裝置

Country Status (4)

Country Link
US (2) US10355673B2 (zh)
JP (1) JP6983600B2 (zh)
KR (1) KR102404638B1 (zh)
TW (1) TWI753947B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108376536A (zh) * 2018-04-24 2018-08-07 武汉华星光电技术有限公司 De-mux驱动架构、圆形显示面板及智能手表
CN109801926B (zh) * 2019-01-17 2022-01-21 惠科股份有限公司 薄膜晶体管基板及其制备方法、显示装置
CN111681594A (zh) * 2020-06-24 2020-09-18 武汉华星光电技术有限公司 Mog电路及显示面板
FR3113796B1 (fr) * 2020-08-31 2023-01-13 St Microelectronics Grenoble 2 Dispositif et procédé de décalage de niveau
CN113035109B (zh) * 2021-02-25 2024-05-17 福建华佳彩有限公司 一种内嵌式显示屏的gip驱动电路及其控制方法
TWI842361B (zh) * 2023-01-31 2024-05-11 瑞鼎科技股份有限公司 應用於膽固醇液晶顯示裝置的時序控制器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060033530A1 (en) * 2004-08-16 2006-02-16 Jin-Ho Seo Digital circuits having current mirrors and reduced leakage current
TW200707369A (en) * 2005-08-10 2007-02-16 Samsung Electronics Co Ltd Level shifter and a display device having the same
TW201440436A (zh) * 2013-03-14 2014-10-16 Seiko Epson Corp 位準移位電路、光電裝置及電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3449750B2 (ja) * 1993-06-25 2003-09-22 ソニー株式会社 パルスレベル変換回路を内蔵したアクティブマトリクス型液晶表示装置
US5675278A (en) * 1994-02-09 1997-10-07 Texas Instruments Incorporated/Hiji High-Tech Co., Ltd. Level shifting circuit
JP5095184B2 (ja) * 2006-11-22 2012-12-12 フリースケール セミコンダクター インコーポレイテッド レベルシフタ回路
US8803781B2 (en) * 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP6030334B2 (ja) 2011-05-20 2016-11-24 株式会社半導体エネルギー研究所 記憶装置
TWI580189B (zh) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 位準位移電路及半導體積體電路
US8653877B2 (en) 2012-01-13 2014-02-18 National Tsing Hua University Current mirror modified level shifter
US9054694B2 (en) * 2012-05-31 2015-06-09 Agency for Science, Technology Research Circuit arrangements and methods of operating the same
US9246476B2 (en) 2013-05-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit
KR20150104518A (ko) 2014-03-05 2015-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레벨 시프터 회로
US9537478B2 (en) 2014-03-06 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060033530A1 (en) * 2004-08-16 2006-02-16 Jin-Ho Seo Digital circuits having current mirrors and reduced leakage current
TW200707369A (en) * 2005-08-10 2007-02-16 Samsung Electronics Co Ltd Level shifter and a display device having the same
TW201440436A (zh) * 2013-03-14 2014-10-16 Seiko Epson Corp 位準移位電路、光電裝置及電子機器

Also Published As

Publication number Publication date
JP2018061245A (ja) 2018-04-12
US10523187B2 (en) 2019-12-31
US20190341913A1 (en) 2019-11-07
JP6983600B2 (ja) 2021-12-17
US20180091121A1 (en) 2018-03-29
US10355673B2 (en) 2019-07-16
KR20180035678A (ko) 2018-04-06
KR102404638B1 (ko) 2022-06-02
TW201833888A (zh) 2018-09-16

Similar Documents

Publication Publication Date Title
TWI753947B (zh) 半導體裝置及電子裝置
JP7008439B2 (ja) 表示装置および電子機器
JP6998143B2 (ja) 表示装置および電子機器
US11335746B2 (en) Display device and electronic device
TWI713003B (zh) 顯示裝置及電子機器
TW201801513A (zh) 顯示裝置及其動作方法，以及電子機器
WO2020053701A1 (ja) 表示装置
TWI759337B (zh) 半導體裝置、廣播系統以及電子裝置
TWI761320B (zh) 顯示裝置及電子裝置
TW201824219A (zh) 顯示裝置及電子裝置
KR102446134B1 (ko) 반도체 장치, 표시 시스템, 및 전자 기기
TW201824217A (zh) 顯示裝置及電子裝置
JP2018028589A (ja) 表示装置および電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees