TWI747145B - 半導體裝置及放大器模組 - Google Patents

半導體裝置及放大器模組 Download PDF

Info

Publication number
TWI747145B
TWI747145B TW109102759A TW109102759A TWI747145B TW I747145 B TWI747145 B TW I747145B TW 109102759 A TW109102759 A TW 109102759A TW 109102759 A TW109102759 A TW 109102759A TW I747145 B TWI747145 B TW I747145B
Authority
TW
Taiwan
Prior art keywords
collector
emitter
wiring
semiconductor device
transistor
Prior art date
Application number
TW109102759A
Other languages
English (en)
Other versions
TW202105734A (zh
Inventor
佐佐木健次
近藤将夫
小屋茂樹
髙橋新之助
梅本康成
大部功
筒井孝幸
Original Assignee
日商村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020024468A external-priority patent/JP2021052159A/ja
Application filed by 日商村田製作所股份有限公司 filed Critical 日商村田製作所股份有限公司
Publication of TW202105734A publication Critical patent/TW202105734A/zh
Application granted granted Critical
Publication of TWI747145B publication Critical patent/TWI747145B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供能夠抑制與多個電晶體單元連接的集極佈線的寄生電感的增加的半導體裝置以及放大器模組。設置有兩個單元列，由相互平行地排列的多個電晶體單元構成，每個電晶體單元包括分別設置在基板上的集極區域、基極區域以及射極區域。多個集極引出佈線分別與多個電晶體單元的集極區域連接，並在與多個電晶體單元的排列方向交叉的方向上引出。集極匯總佈線使多個集極引出佈線相互連接。在俯視時配置在兩個單元列之間的集極中間匯總佈線使從屬於兩個單元列中的一個單元列的多個電晶體單元分別引出的多個集極引出佈線相互連接。

Description

半導體裝置及放大器模組
本發明涉及半導體裝置以及放大器模組。
高頻電力放大電路使用異質結雙極電晶體（HBT）。為了獲得高輸出，最終級放大電路使用相互並聯連接的多個電晶體單元（例如，下述的專利文獻1）。專利文獻1所公開的放大電路的多個電晶體單元分別具有在俯視時一個方向較長的射極區域。多個電晶體單元在射極區域的寬度方向上排列構成單元列。放大電路包括相互平行地配置的四個單元列。
在四個單元列中相鄰的兩個單元列之間配置集極佈線，集極佈線與兩側的單元列的多個電晶體單元的集極連接。在四個單元列的一個端部的附近配置有用於使集極與模組基板等連接的焊盤。
專利文獻1：日本特開2018－142688號公報
為了提高放大電路的性能，較佳為抑制集極佈線的寄生電感的增加。如果將多個電晶體單元配置成4列，並在四個單元列的一個端部的附近配置集極用的焊盤，則導致從焊盤到配置在較遠的一側的端部的電晶體單元的集極佈線的寄生電感增加。
本發明的目的在於提供能夠抑制與多個電晶體單元連接的集極佈線的寄生電感的增加的半導體裝置。本發明的另一個目的在於提供包括該半導體裝置的放大器模組。
根據本發明的一個觀點，提供了半導體裝置，具備：基板；兩個單元列，由相互平行地排列的多個電晶體單元構成，每個電晶體單元包括：設置在所述基板上的集極區域、設置在所述基板上的基極區域以及設置在所述基板上的射極區域；多個集極引出佈線，分別與所述多個電晶體單元的集極區域連接，並在與所述多個電晶體單元的排列方向交叉的方向上引出；集極匯總佈線，將所述多個集極引出佈線相互連接；以及集極中間匯總佈線，在俯視時配置在所述兩個單元列之間，並將從屬於所述兩個單元列中的一個單元列的所述多個電晶體單元分別引出的所述多個集極引出佈線相互連接。
根據本發明的另一觀點，提供了放大器模組，所述放大器模組具備半導體裝置、和構裝所述半導體裝置的模組基板，所述半導體裝置具有：兩個單元列，由相互平行地排列的多個電晶體單元構成，每個電晶體單元包括：設置在所述基板上的集極區域、設置在所述基板上的基極區域以及設置在所述基板上的射極區域；多個集極引出佈線，分別與所述多個電晶體單元的集極區域連接，並在與所述多個電晶體單元的排列方向交叉的方向上被引出；集極匯總佈線，將所述多個集極引出佈線相互連接；集極中間匯總佈線，在俯視時配置在所述兩個單元列之間，並將從屬於所述兩個單元列中的一個單元列的所述多個電晶體單元分別引出的所述多個集極引出佈線相互連接；以及射極凸塊，對於所述兩個單元列的各個單元列，至少設置一個所述射極凸塊，所述模組基板具有：接地導體，與所述半導體裝置的所述射極凸塊連接；以及通孔導體，從所述接地導體沿厚度方向延伸，並到達至與設置有所述接地導體的面相反側的面。
根據本發明的其他觀點，提供了半導體裝置，具有：基板；兩個單元列，由相互平行地排列的多個電晶體單元構成，每個電晶體單元包括：設置在所述基板上的集極區域、設置在所述基板上的基極區域以及設置在所述基板上的射極區域；多個集極引出佈線，分別與所述多個電晶體單元的集極區域連接，在與所述多個電晶體單元的排列方向正交的方向上被引出到比所述兩個單元列中的一個單元列更靠外側；多個基極引出佈線，分別與所述多個電晶體單元的基極區域連接，與所述多個電晶體單元的排列方向正交，在與所述多個集極引出佈線被引出的方向相反的方向上被引出到所述兩個單元列中的另一個單元列的外側；以及射極佈線，被配置在比所述多個基極引出佈線以及所述多個集極引出佈線更靠上的佈線層，並與所述射極區域連接，在所述多個電晶體單元的排列方向上相鄰的基極引出佈線和集極引出佈線中在與所述多個電晶體單元的排列方向正交的方向上配置在相同的位置的部分在俯視時包含在所述射極佈線中。
通過配置集極中間匯總佈線，能夠減少集極佈線的寄生電感。另外，通過在集極引出佈線和基極引出佈線並行的部分上配置射極佈線，能夠減少寄生電感。
［第一實施例］ 參照圖1至圖5的圖式，對根據第一實施例的半導體裝置進行說明。圖1是表示構成根據第一實施例的半導體裝置的放大電路的多個電晶體單元30、輸入電容元件31、基極鎮流電阻元件32、佈線、凸塊等的平面配置的圖。在由半導體構成的基板配置有相互並聯連接的多個電晶體單元30。
圖2A是將一個電晶體單元30放大的俯視圖。圖2B是圖2A的點劃線2B－2B處的剖視圖。在由半絕緣性的GaAs等半導體構成的基板50上配置有由n型GaAs構成的子集極層51。基板50的表面是GaAs的（100）面。子集極層51被元件分離區域（省略圖示）包圍，該元件分離區域是通過對在基板50的整個面上生長的n型GaAs層的一部分的區域進行離子注入並進行絕緣而形成。
在子集極層51的一部分的區域上配置有由n型GaAs層構成的集極區域30C，並在其上配置有由p型GaAs層構成的基極區域30B。在基極區域30B的一部分的區域上配置有由n型InGaP等構成的射極區域30E。由集極區域30C、基極區域30B以及射極區域30E構成電晶體單元30，其中，該電晶體單元30是異質結雙極電晶體（HBT）。
射極區域30E具有在基板50的［011］方向（圖2A中縱向）上較長的平面形狀。多個電晶體單元30（圖1）排列在基板50的［01－1］方向（射極區域30E的寬度方向）上。將多個電晶體單元30排列的方向僅稱為“排列方向”。
在子集極層51上，一對集極電極40C被配置為在排列方向上夾著集極區域30C。集極電極40C經由子集極層51與集極區域30C電連接。在本說明書中只要沒有特別說明，“連接”意味著電連接。並且，“連接”意味著直接接觸的方式、以及經由其它導電部件電連接的方式這兩者。
在基極區域30B上，基極電極40B被配置為在排列方向上夾著射極區域30E。基極電極40B與基極區域30B歐姆連接。在射極區域30E上配置有射極電極40E。射極電極40E與射極區域30E歐姆連接。在俯視時，基極電極40B從三方向以U字狀包圍射極區域30E以及射極電極40E。
此外，也可以在基極區域30B的上表面的整個區域中配置n型InGaP層，並在其一部分的區域上配置射極檯面層。射極檯面層例如包括n型GaAs層、和配置在其上的n型InGaAs層。覆蓋基極區域30B的上表面的整個區域的n型InGaP層中未被射極檯面層覆蓋的區域空乏化，被稱為台肩層(Ledge Layer)。在該結構中，射極檯面層以及其正下方的n型InGaP層作為射極區域30E發揮作用。
配置有絕緣膜（省略圖示），以覆蓋子集極層51、電晶體單元30、集極電極40C、基極電極40B以及射極電極40E。在該絕緣膜上配置有集極引出佈線41C、基極引出佈線41B（圖2A）以及射極佈線41E。集極引出佈線41C、基極引出佈線41B以及射極佈線41E分別通過設置在絕緣膜的開口34、35、36與集極電極40C、基極電極40B以及射極電極40E連接。在圖1以及圖2A中，為了容易理解平面配置，對被配置在第一層的佈線層的集極引出佈線41C、基極引出佈線41B以及射極佈線41E附加陰影。
基極引出佈線41B從與基極電極40B的連接處向與排列方向正交的方向被引出。集極引出佈線41C從與集極電極40C的連接處向與基極引出佈線41B相反方向被引出。
配置有第二層的絕緣膜（省略圖示），以覆蓋集極引出佈線41C、基極引出佈線41B以及射極佈線41E。在第二層的絕緣膜上配置有第二層的射極佈線42E（圖1、圖2B）。第二層的射極佈線42E通過設置在第二層的絕緣膜的開口44與第一層的射極佈線41E連接。第二層的射極佈線42E被保護膜（省略圖示）覆蓋。在保護膜設置有使射極佈線42E的一部分露出的開口。在該開口內露出的射極佈線42E上配置有射極凸塊43E。
返回到圖1，對多個電晶體單元30等的平面配置進行說明。在圖1中，用虛線示出在第一層的佈線層與第二層的佈線層之間的絕緣膜設置的開口，為了避免複雜性，設置在其它絕緣膜或保護膜的開口省略圖示。此外，開口44（圖2B）設置在第一層的佈線層與第二層的佈線層之間的絕緣膜，但在圖1中省略圖示。
根據第一實施例的半導體裝置包括由相互平行地排列的多個電晶體單元30構成的兩個單元列33。單元列33各自的多個電晶體單元30在射極電極40E的寬度方向（［01－1］方向）上排列。構成兩個單元列33的電晶體單元30的個數相同。一個單元列33的多個電晶體單元30和另一個單元列33的多個電晶體單元30在排列方向上交替地配置。此外，在位於一個單元列33的中央的兩個電晶體單元30之間未配置另一個單元列33的電晶體單元30，交替配置的規則性被破壞，在其它地方維持交替配置的規則性。一側的多個電晶體單元30的配置和另一側的多個電晶體單元30的配置關於位於交替配置的規則性被破壞的地方且與排列方向正交的直線（以下，稱為對稱軸。）具有鏡面對稱的關係。
在從一個單元列33（在圖1中下側的單元列33）觀察時與另一個單元列相反側配置有沿排列方向延伸的一個集極匯總佈線41CI。例如，集極匯總佈線41CI與從相互並聯連接的多個電晶體單元30分別引出的集極引出佈線41C的全部連接。集極匯總佈線41CI配置在與集極引出佈線41C相同的第一層的佈線層。從距集極匯總佈線41CI較遠的一個單元列33的多個電晶體單元30引出的多個集極引出佈線41C橫穿兩個單元列33之間的區域，進而通過另一個單元列33的電晶體單元30之間，或者比兩端的電晶體單元30更靠外側到達到集極匯總佈線41CI。
集極引出佈線41C在通過靠近集極匯總佈線41CI的一個單元列33的電晶體單元30之間的部分中與集極電極40C重疊，並與集極電極40C連接。這樣與靠近集極匯總佈線41CI的一個單元列33的電晶體單元30的集極引出佈線41C共用從距集極匯總佈線41CI較遠的一個單元列33的電晶體單元30引出的集極引出佈線41C。
第二層的射極佈線42E被配置為按照單元列33設置，並與電晶體單元30重疊。第二層的射極佈線42E通過設置在覆蓋第一層的射極佈線41E的絕緣膜的開口44（圖2B）與第一層的射極佈線41E連接。另外，第二層的射極佈線42E在對稱軸的位置處在排列方向上被分離成兩條。即，合計配置有四個射極佈線42E。分別配置有四個射極凸塊43E，以便與四個射極佈線42E重疊。因此，與兩個單元列33的各個對應的射極凸塊43E也在排列方向上被分離成兩個。射極凸塊43E通過設置在覆蓋射極佈線42E的保護膜的開口與對應的射極佈線42E連接。
在兩個單元列33之間配置有沿排列方向延伸的集極中間匯總佈線42CH。集極中間匯總佈線42CH配置在與射極佈線42E相同的第二層的佈線層。集極中間匯總佈線42CH通過設置於在第一層的佈線層與第二層的佈線層之間配置的絕緣膜的開口45與多個集極引出佈線41C連接。即，多個集極引出佈線41C通過集極中間匯總佈線42CH而相互連接。例如，集極中間匯總佈線42CH在電晶體單元30與集極匯總佈線41CI之間使從相互並聯連接的多個電晶體單元30的一部分引出的多個集極引出佈線41C相互連接。
配置有第二層的集極佈線42C，以便與集極匯總佈線41CI部分地重疊。第二層的集極佈線42C通過設置在覆蓋集極匯總佈線41CI的絕緣膜的開口46與集極匯總佈線41CI連接。第二層的集極佈線42C具有向遠離單元列33的方向伸出的部分。在該伸出的部分配置有集極凸塊43C。集極凸塊43C通過設置在覆蓋集極佈線42C的保護膜的開口與集極佈線42C連接。
在從兩個單元列33觀察時與集極匯總佈線41CI相反側配置有多個輸入電容元件31。輸入電容元件31按照電晶體單元30設置。多個輸入電容元件31由從多個電晶體單元30引出的基極引出佈線41B、和經由絕緣膜配置在其上的高頻輸入佈線42RF構成。高頻輸入佈線42RF具有在排列方向上較長的平面形狀，並由多個輸入電容元件31共用。基極引出佈線41B在與高頻輸入佈線42RF重疊的區域中被加寬，確保必要的電容。
在從單元列33觀察時比輸入電容元件31排列的區域更遠的位置配置有沿排列方向延伸的基極控制佈線41BC。從多個電晶體單元30引出的基極引出佈線41B在比與高頻輸入佈線42RF的交叉位置更靠前端經由基極鎮流電阻元件32與基極控制佈線41BC連接。基極控制佈線41BC以及基極鎮流電阻元件32配置在與基極引出佈線41B相等的第一層的佈線層。
圖3是根據第一實施例的半導體裝置的等效電路圖。兩個單元列33分別包括8個電晶體單元30。從多個電晶體單元30的集極引出的集極引出佈線41C與一個集極匯總佈線41CI連接。從距集極匯總佈線41CI較遠的一個單元列33的多個電晶體單元30的集極引出的多個集極引出佈線41C通過集極中間匯總佈線42CH而相互連接。
按照四個電晶體單元30，電晶體單元30的射極與射極佈線42E連接。四個射極佈線42E分別與被接地的射極凸塊43E連接。
多個電晶體單元30的基極分別經由基極引出佈線41B、輸入電容元件31與一個高頻輸入佈線42RF連接。並且，多個電晶體單元30的基極分別經由基極引出佈線41B、基極鎮流電阻元件32與一個基極控制佈線41BC連接。
從基極控制端子61經由基極控制佈線41BC、多個基極鎮流電阻元件32向多個電晶體單元30的基極分別供給基極偏壓以及電流。從高頻輸入端子62經由多個輸入電容元件31向多個電晶體單元30的基極分別輸入高頻信號。集極凸塊43C作為用於向多個電晶體單元30的集極施加直流電壓的端子、以及用於輸出放大後的高頻信號的端子發揮作用。此處，“端子”不僅包括用於與外部的電路連接的凸塊，還包括用於與基板50（圖2B）內的其它電路連接的連接點。
接下來，對第一實施例的優異的效果進行說明。 在第一實施例中，在與多個電晶體單元30的排列方向正交的方向上引出集極引出佈線41C，並在兩個單元列33之間通過集極中間匯總佈線42CH使多個集極引出佈線41C相互連接。根據該結構，能夠減小從集極凸塊43C到電晶體單元30的寄生電感。以下，參照圖4A至圖5的圖式，對確認到獲得寄生電感減少效果的評價結果進行說明。
圖4A是表示根據第一實施例的半導體裝置的電晶體單元30、集極引出佈線41C、集極匯總佈線41CI、集極中間匯總佈線42CH、集極凸塊43C以及輸入電容元件31的平面位置關係的圖。一個單元列33包括18個電晶體單元30。圖4B、圖4C、圖4D是表示根據比較例的半導體裝置的電晶體單元30、集極引出佈線41C、集極匯總佈線41CI、集極凸塊43C以及輸入電容元件31的平面位置關係的圖。
在圖4B所示的比較例中，未配置集極中間匯總佈線42CH（圖4A）。其它的結構與第一實施例（圖4A）的結構相同。
在圖4C所示的比較例中，36個電晶體單元30配置成1列。在一個單元列的單側配置有集極匯總佈線41CI，在相反側配置有多個輸入電容元件31。在俯視時，集極匯總佈線41CI包括集極凸塊43C。
在圖4D所示的比較例中，每個單元列包括9個電晶體單元30的四個單元列在縱向上配置。在右側的兩個單元列之間以及左側的兩個單元列之間分別配置有集極匯總佈線41CI，兩個集極匯總佈線41CI的一個端部彼此連結。在該連結部分中配置有集極凸塊43C。
在圖4A～圖4D的第一實施例以及比較例的任何一個中，都使電晶體單元30的間距相同。通過模擬求出圖4A～圖4D的從根據第一實施例以及比較例的半導體裝置的集極凸塊43C到評價地點A1、A2、A3、A4、A5、A6的集極佈線的寄生電感。
圖5是表示評價地點A1～A6中的寄生電感的計算結果的圖表。橫軸表示6個評價地點，縱軸表示將最大的寄生電感設為1的歸一化電感。圖5的圖表中的圓符號、四角符號、五角形符號以及三角符號分別表示圖4A、圖4B、圖4C以及圖4D的半導體裝置中的歸一化寄生電感。
可知在任何的情況下，越靠近集極凸塊43C的評價地點，則寄生電感越小。在圖4C所示的1列結構的半導體裝置中，位於單元列的端的評價地點A1中的寄生電感較大。另外，在圖4D所示的4列結構的半導體裝置中，距集極凸塊43C最遠的兩個評價地點A3、A6中的寄生電感較大。綜合可知在圖4A以及圖4B所示的2列結構的半導體裝置中，寄生電感較小。
並且，可知圖4A所示的根據第一實施例的半導體裝置中的寄生電感小於圖4B所示的根據比較例的半導體裝置中的寄生電感。這是通過集極中間匯總佈線42CH使多個集極引出佈線41C相互連接的效果。這樣，通過在兩個單元列33之間使多個集極引出佈線41C相互連接，能夠降低從集極凸塊43C到電晶體單元30的寄生電感。
接下來，對與晶片面積有關的優異的效果進行說明。 如果對圖4A所示的根據第一實施例的半導體裝置和圖4C以及圖4D所示的根據比較例的半導體裝置進行比較，則可知根據第一實施例的半導體裝置的輸入電容元件31的排列間距窄於根據比較例的半導體裝置的輸入電容元件31的排列間距。這起因於在第一實施例中將電晶體單元30配置成2列，但輸入電容元件31配置成1列。因此，在以同一間距配置了多個電晶體單元30的情況下，在第一實施例中，與比較例相比，能夠減小基板上放大電路所占的區域的面積。
此外，在第一實施例中，射極凸塊43E（圖1）在與排列方向正交的方向上排列。對在與排列方向正交的方向上排列的兩個射極凸塊43E給予相同的電位（接地電位）。設計規則上，被給予相同的電位的兩個射極凸塊43E的間隔能夠窄於被給予不同的電位的射極凸塊43E與集極凸塊43C的間隔。因此，即使在與排列方向正交的方向上排列射極凸塊43E，也減少與和排列方向正交的方向有關的尺寸的增加的影響。
接下來，參照圖6A至圖7C的圖式，對於熱優異的效果進行說明。通過模擬求出在構裝了根據第一實施例以及比較例的半導體裝置模組基板的狀態下，在相同的條件下動作時的半導體裝置的溫度的上升。
圖6A以及圖6B分別是表示成為模擬物件的根據第一實施例以及比較例的半導體裝置的電晶體單元30、集極引出佈線41C、集極匯總佈線41CI、輸入電容元件31、射極凸塊43E以及集極凸塊43C等的平面位置關係的圖。圖6A所示的根據第一實施例的半導體裝置與圖4A所示的半導體裝置相同，設置36個電晶體單元30。射極凸塊43E按照單元列33配置，並在對稱軸處在長邊方向上被分離。
圖6B所示的根據比較例的半導體裝置包括排列了36個電晶體單元30的一個單元列33。電晶體單元30的間距是圖6A所示的結構根據第一實施例的半導體裝置的一個單元列33的電晶體單元30的間距的一半。與一個單元列33對應地配置有一個射極凸塊43E。根據比較例的半導體裝置的一個單元列33的長度與根據第一實施例的半導體裝置的兩個單元列33（圖6A）的各個的長度基本相等。
圖7A是表示構裝根據第一實施例的半導體裝置的模組基板的導體圖案以及通孔導體與半導體裝置的射極凸塊43E的位置關係的圖。在俯視時，模組基板的導體圖案70包括四個射極凸塊43E。針對在多個電晶體單元30的排列方向上排列的兩個射極凸塊43E，在與射極凸塊43E的長邊方向相同的方向上較長的三個通孔導體71設置在模組基板。在俯視時，在與排列方向正交的寬度方向上，三個通孔導體71和兩個射極凸塊43E基本重疊。模組基板的導體圖案72包括集極凸塊43C。
在根據比較例的半導體裝置（圖6B）的模擬中，也使用與構裝根據第一實施例的半導體裝置（圖6A）的模組基板相同的部件。根據比較例的半導體裝置（圖6B）圖案設計為在射極凸塊43E的寬度方向上，一個射極凸塊43E與靠近模組基板的導體圖案72的三個通孔導體71重疊，並進行模擬。
圖7B以及圖7C分別是表示根據第一實施例的半導體裝置（圖6A）以及根據比較例的半導體裝置（圖6B）的溫度上升的模擬結果的圖。此外，模擬物件的半導體裝置的電晶體單元30的個數與圖1A、圖6A以及圖6B所示的半導體裝置的電晶體單元30的個數不同。圖7B以及圖7C所示的顏色的濃度相當於溫度的高度。相對濃地表現相對高溫的區域。可知根據比較例的半導體裝置的電晶體單元30的溫度（圖7C）高於根據第一實施例的半導體裝置的電晶體單元30的溫度（圖7B）。
在模擬結果中，根據第一實施例的半導體裝置的最高溫度為53.47℃，而根據比較例的半導體裝置的最高溫度為61.78℃。根據第一實施例的半導體裝置以及模組基板的散熱路徑的熱電阻為14.2℃／W，而根據比較例的半導體裝置以及模組基板的散熱路徑的熱電阻為18.4℃／W。這樣，通過採用第一實施例的結構，與比較例相比，能夠使來自電晶體單元30的散熱路徑的熱電阻減少約23％。這是因為通過如第一實施例那樣將單元列設為兩個，從而電晶體單元30的排列間距變成2倍。
在第一實施例中，由於來自電晶體單元30的散熱路徑的熱電阻變小，所以能夠提高放大電路的最大輸出。
接下來，對與射極凸塊43E的平坦性有關的優異的效果進行說明。在第一實施例中，設置兩個單元列33。因此，與使電晶體單元30的個數以及間距相同並配置成1列的結構相比，單元列33的每一個的長度變短。因此，與單元列33對應地配置的射極凸塊43E的長度也變短。另外，在第一實施例中，由於與單元列33對應的射極凸塊43E在排列方向上被分離成兩個，所以射極凸塊43E進一步變短。其結果能夠提高射極凸塊43E的表面平坦性。由此，能夠抑制將半導體裝置構裝於模組基板的工序中的成品率的降低。
接下來，對第一實施例的變形例進行說明。 在第一實施例中，由8個電晶體單元30構成一個單元列33，但構成一個單元列33的電晶體單元30的個數可以是8個以外。例如，如圖4A所示，也可以由18個電晶體單元30構成一個單元列33。另外，在第一實施例中，使構成兩個單元列33的多個電晶體單元30的配置關於位於排列方向的中心的對稱軸鏡面對稱。即，在對稱軸的位置處，多個電晶體單元30的交替配置的規則被破壞。構成兩個單元列33的多個電晶體單元30的配置不一定為鏡面對稱，也可以從一個端部到另一個端部維持一個單元列33的多個電晶體單元30和另一個單元列33的多個電晶體單元30的交替配置的規則。
在第一實施例中，集極以及基極使用GaAs，射極使用InGaP，但也可以使用其它化合物半導體。另外，也可以使用通常的雙極電晶體作為電晶體單元30。
在第一實施例中，將基極引出佈線41B以及集極引出佈線41C配置第一層的導體層，但也可以將基極引出佈線41B配置於第一層的導體層，將集極引出佈線41C配置於第二層的導體層。若基極引出佈線41B和集極引出佈線41C相互平行地配置，則兩者耦合，由此輸入信號和輸出信號相互干擾。通過使配置基極引出佈線41B的導體層和配置集極引出佈線41C的導體層不同，能夠減弱兩者的耦合，抑制輸入信號和輸出信號的相互干擾。
［第二實施例］ 接下來，參照圖8以及圖9，對根據第二實施例的半導體裝置進行說明。以下，對於與根據第一實施例的半導體裝置（圖1、圖2A、圖2B、圖3）共用的結構，省略說明。
圖8是表示構成根據第二實施例的半導體裝置的放大電路的多個電晶體單元30、輸入電容元件31、基極鎮流電阻元件32、佈線、凸塊等的平面配置的圖。在第一實施例中，第二層的射極佈線42E與兩個單元列33的各個對應地配置，並且在對稱軸的一側和另一側分離。即，第二層的射極佈線42E被分離成四個導體圖案。與此相對，在第二實施例中，第二層的射極佈線42E由一個導體圖案構成。
具體而言，射極佈線42E包括兩個單元列內連接部分42E1、和兩個單元列間連接部分42E2。兩個單元列內連接部分42E1分別具有在排列方向上較長的平面形狀，並與兩個單元列33對應地配置，且與對應的單元列33的多個電晶體單元30的射極區域30E（圖2B）連接。例如，單元列內連接部分42E1使一個單元列33所包含的多個電晶體單元30的射極區域30E相互連接。兩個單元列間連接部分42E2使兩個單元列內連接部分42E1的對應的端部彼此連接。在俯視時，第二層的射極佈線42E具有閉合的環狀的形狀。在被環狀的射極佈線42E包圍的區域中配置有集極中間匯總佈線42CH。
圖9是根據第二實施例的半導體裝置的等效電路圖。單元列33各自的8個電晶體單元30的射極通過單元列內連接部分42E1相互連接。兩個單元列內連接部分42E1通過兩個單元列間連接部分42E2相互連接。
接下來，對第二實施例的優異的效果進行說明。 在第二實施例中，由於通過第二層的射極佈線42E使兩個單元列33的全部的電晶體單元30的射極相互連接，所以與電晶體單元30的射極連接的佈線的寄生電阻、寄生電感等變小。其結果獲得放大電路的性能提高這個優異的效果。
接下來，對第二實施例的變形例進行說明。 在第二實施例中，將第二層的射極佈線42E設為閉合的環狀的平面形狀，也可以為在一處打開的平面形狀。例如，也可以為通過單元列間連接部分42E2使兩個單元列內連接部分42E1的一個端部彼此連接，另一個端部彼此不連接的結構。另外，也可以將一個單元列內連接部分42E1在其中心（對稱軸的位置）分離為兩個。在這種情況下，由於第二層的射極佈線42E由一個導體圖案構成，所以獲得與第二實施例同樣的優異的效果。並且，在第二層的射極佈線42E的形成使用剝離法的情況下，也獲得能夠再現性較好地形成射極佈線42E這個效果。
［第三實施例］ 接下來，參照圖10以及圖11，對根據第三實施例的半導體裝置進行說明。以下，對於與根據第一實施例的半導體裝置（圖1、圖2A、圖2B、圖3）共用的結構，省略說明。
圖10是表示構成根據第三實施例的半導體裝置的放大電路的多個電晶體單元30、輸入電容元件31、基極鎮流電阻元件32、佈線、凸塊等的平面配置的圖。在第一實施例中，一個輸入電容元件31與一個電晶體單元30連接。與此相對，在第三實施例中，輸入電容元件31按照由兩個單元列33中的一個單元列33的一個電晶體單元30和另一個單元列33的一個電晶體單元30構成的列間對37設置。另外，基極鎮流電阻元件32也按照列間對37設置。在從一個端部起對一個單元列33的多個電晶體單元30賦予序號，從相同的側的端部起對另一個單元列33的多個電晶體單元30賦予序號時，由具有相同的序號的兩個電晶體單元30構成一個列間對37。
從構成列間對37的兩個電晶體單元30分別引出的兩個基極引出佈線41B比加寬，使被加寬的部分彼此一體化。該加寬並被一體化的部分與高頻輸入佈線42RF重疊，構成輸入電容元件31。
圖11是根據第三實施例的半導體裝置的等效電路圖。由一個單元列33的一個電晶體單元30和另一個單元列33的一個電晶體單元30構成列間對37。構成一個列間對37的兩個電晶體單元30的基極與同一輸入電容元件31連接。並且，構成一個列間對37的兩個電晶體單元30的基極與同一基極鎮流電阻元件32連接。
接下來，對第三實施例的優異的效果進行說明。 較佳為基極鎮流電阻元件32的電阻值RBL 設定為滿足以下的不等式。 ［式1］
Figure 02_image001
此處，β為電晶體的電流放大率，ICMAX 為電路設計最大集極電流，φ為基極射極間電壓VBE 的溫度計數，Rth 為熱電阻(Thermal Resistance)，VCE 為集極射極間電壓，k為波茲曼常數，T0 為氣氛溫度，q為基本電荷。若熱電阻Rth變小，則式（1）的右邊變小，能夠減小基極鎮流電阻元件32的電阻值RBL。
在第三實施例中，與一個基極鎮流電阻元件32連接的列間對37的兩個電晶體單元30橫跨兩個單元列33而配置。在圖6B所示的一個排列的比較例中，列間對37的兩個電晶體單元30的間隔比相鄰的兩個電晶體單元30的間隔寬。如參照圖7A、圖7B以及圖7C所說明那樣，與構成列間對37的兩個電晶體單元30對應的熱電阻Rth 小於與排列1列的電晶體單元30（圖6B）對應的熱電阻Rth 。因此，在第三實施例中，能夠減小基極鎮流電阻元件32的電阻值RBL 。其结果能夠實現放大電路的性能提高。
［第四實施例］ 接下來，參照圖12以及圖13，對根據第四實施例的半導體裝置進行說明。以下，對於與根據第三實施例的半導體裝置（圖10、圖11）共用的結構，省略說明。
圖12是表示構成根據第四實施例的半導體裝置的放大電路的多個電晶體單元30、輸入電容元件31、基極鎮流電阻元件32、佈線、凸塊等的平面配置的圖。在第三實施例中，針對構成列間對37（圖10、圖11）的兩個電晶體單元30設置一個輸入電容元件31。與此相對，在第四實施例中，針對兩個單元列33全部的電晶體單元30設置一個輸入電容元件31。同樣地，針對兩個單元列33全部的電晶體單元30設置一個基極鎮流電阻元件32。
圖13是根據第四實施例的半導體裝置的等效電路圖。兩個單元列33的全部電晶體單元30的基極與一個輸入電容元件31連接。並且，兩個單元列33全部的電晶體單元30的基極與一個基極鎮流電阻元件32連接。
接下來，對第四實施例的優異的效果進行說明。在第四實施例中，由於針對全部電晶體單元30設置一個輸入電容元件31，所以輸入電容元件31的佈局效率提高。其結果，可以縮小晶片尺寸，能夠實現成本減少。
［第五實施例］ 接下來，參照圖14以及圖15，對根據第五實施例的半導體裝置進行說明。以下，對於與根據第一實施例的半導體裝置（圖1、圖2A、圖2B、圖3）共用的結構，省略說明。
圖14是表示構成根據第五實施例的半導體裝置的放大電路的多個電晶體單元30、輸入電容元件31、基極鎮流電阻元件32、佈線、凸塊等的平面配置的圖。在第一實施例中，與單元列33的各個對應地配置的第二層的射極佈線42E以及射極凸塊43E在對稱軸的位置被分離成兩個。與此相對的，在第五實施例中，針對單元列33的各個單元列配置一個射極佈線42E以及一個射極凸塊43E。
圖15是根據第五實施例的半導體裝置的等效電路圖。單元列33各自的多個電晶體單元30的射極與一個射極佈線42E連接。一個射極凸塊43E與一個射極佈線42E連接。
接下來，對第五實施例的優異的效果進行說明。在第五實施例中，也與第一實施例同樣地配置集極中間匯總佈線42CH，所以能夠減少集極佈線的寄生電感。另外，在第五實施例中，作為散熱路徑的射極凸塊43E的路徑剖面大於第一實施例的情況。因此，能夠進一步降低熱電阻。
此外，若對圖4A和圖4C進行比較，則可知與使電晶體單元30的個數以及間距相同的1列配置的半導體裝置相比，單元列33各個的長度變短。因此，與1列排列的半導體裝置相比，單元列33各個的長度較短。由於與單元列33對應地設置的射極凸塊43E的長度也較短，所以與1列配置的結構相比，能夠提高射極凸塊43E的表面平坦性。
［第六實施例］ 接下來，參照圖16以及圖17，對根據第六實施例的半導體裝置進行說明。以下，對於與根據第一實施例的半導體裝置（圖1、圖2A、圖2B、圖3）共用的結構，省略說明。
圖16是表示構成根據第六實施例的半導體裝置的放大電路的多個電晶體單元30、輸入電容元件31、基極鎮流電阻元件32、佈線、凸塊等的平面配置的圖。在第一實施例以及第六實施例中，兩個單元列33的多個電晶體單元30的配置也關於對稱軸鏡面對稱。因此，兩個單元列33的長度不同。
在第一實施例中，針對兩個單元列33的各個單元列配置的第二層的射極佈線42E由在對稱軸的位置處分離成兩個的導體圖案構成。與此相對，在第六實施例中，與較長的單元列33對應地配置的第二層的射極佈線42E由在對稱軸的位置處分離成兩個的兩個導體圖案構成，但與較短的單元列33對應地配置的第二層的射極佈線42E由從單元列33的一端連接到另一端的一個導體圖案構成。射極凸塊43E也按照第二層的射極佈線42E的導體圖案配置。這樣，在排列方向上分離的多個射極凸塊43E與較長的單元列33對應，未分離的一個射極凸塊43E與較短的單元列33對應。
圖17是根據第六實施例的半導體裝置的等效電路圖。較長的單元列33的8個電晶體單元30在對稱軸的位置處被分割成組，每組各四個，屬於一個組的四個電晶體單元30的射極與一個射極佈線42E連接。較短的單元列33的8個電晶體單元30的射極與一個射極佈線42E連接。
接下來，對第六實施例的優異的效果進行說明。在第六實施例中也與第一實施例同樣地配置集極中間匯總佈線42CH，所以能夠減少集極佈線的寄生電感。
另外，在上述的第五實施例中，與較短的單元列33對應的第二層的射極佈線42E以及射極凸塊43E的長度和與較長的單元列33對應的第二層的射極佈線42E以及射極凸塊43E的長度相同。即，與較短的單元列33對應的第二層的射極佈線42E以及射極凸塊43E延伸到比兩端的電晶體單元30的位置更靠外側。與此相對，在第六實施例中，與較短的單元列33對應的第二層的射極佈線42E以及射極凸塊43E不會受到較長的單元列33的長度影響，而被設為與單元列33的長度對應的長度。因此，能夠提高與較短的單元列33對應的射極凸塊43E的表面平坦性。
另外，由於與較長的單元列33對應的射極凸塊43E在對稱軸的位置處被分離成兩個部分，所以分離後的射極凸塊43E的各部分的長度短於單元列33的長度。因此，對於與較長的單元列33對應的射極凸塊43E，也能夠提高表面平坦性。
［第七實施例］ 接下來，參照圖18，對根據第七實施例的半導體裝置進行說明。以下，對於與根據第一實施例的半導體裝置（圖1、圖2A、圖2B、圖3）共用的結構，省略說明。
圖18是表示構成根據第七實施例的半導體裝置的放大電路的多個電晶體單元30、輸入電容元件31、基極鎮流電阻元件32、佈線、凸塊等的平面配置的圖。在第一實施例中，一個單元列33的多個電晶體單元30和另一個單元列33的多個電晶體單元30在排列方向上交替地配置。與此相對，在第七實施例中，同一單元列33的相互相鄰的兩個電晶體單元30成為基本單位，一個單元列33的多個基本單位和另一個單元列33的多個基本單位在排列方向上交替地配置。此外，在第七實施例中，兩個單元列33的多個基本單位也關於對稱軸鏡面對稱地配置，在對稱軸的位置處交替配置的規則性被破壞。
輸入電容元件31按照包括兩個電晶體單元30的基本單位設置。第二層的射極佈線42E以及射極凸塊43E的配置與第一實施例的情況相同。
接下來，對第七實施例的優異的效果進行說明。在第七實施例中，也與第一實施例同樣地配置集極中間匯總佈線42CH，所以能夠減少集極佈線的寄生電感。
接下來，對第七實施例的變形例進行說明。在第七實施例中，將同一單元列33的相互相鄰的兩個電晶體單元30設為交替配置的基本單位。此外，也可以將同一單元列33的連續的三個以上的多個電晶體單元30設為交替配置的基本單位。
［第八實施例］ 接下來，參照圖19，對根據第八實施例的半導體裝置進行說明。以下，對於與根據第七實施例的半導體裝置（圖18）共用的結構，省略說明。
圖19是表示構成根據第八實施例的半導體裝置的放大電路的多個電晶體單元30、輸入電容元件31、基極鎮流電阻元件32、佈線、凸塊等的平面配置的圖。在第七實施例中，與較長的單元列33對應的第二層的射極佈線42E以及射極凸塊43E、和與較短的單元列33對應的第二層的射極佈線42E以及射極凸塊43E在排列方向上配置在相同的位置。與此相對，在第八實施例中，與較長的單元列33對應的第二層的射極佈線42E以及射極凸塊43E、和與較短的單元列33對應的第二層的射極佈線42E以及射極凸塊43E在排列方向上錯開。
具體而言，一個射極凸塊43E被配置為在俯視時包含屬於同一單元列33並在排列方向上連續的多個基本單位。一個射極凸塊43E所包含的基本單位的個數在較長的單元列33和較短的單元列33中相同。射極凸塊43E的兩端與射極凸塊43E所包含的兩端的基本單位的位置對應。由於較長的單元列33的多個基本單位和較短的單元列33的多個基本單位在排列方向上交替地配置，所以與較長的單元列33對應的射極凸塊43E和與較短的單元列33對應的射極凸塊43E在排列方向上錯開配置。該錯開量與在排列方向上交替配置的基本單位的排列間距基本相等。
例如，連接與兩個單元列33中的一個單元列對應的一個射極凸塊43E的電晶體單元30的個數和連接與另一個單元列33對應的一個射極凸塊43E連接的電晶體單元30的個數相同。一個射極凸塊43E和另一個射極凸塊43E包括在排列方向上重複的部分，一個射極凸塊43E和另一個射極凸塊43E從兩者重複的部分相互向相反方向延伸。
接下來，對第八實施例的優異的效果進行說明。 在第八實施例中，由於使射極凸塊43E的兩端與射極凸塊43E所包含的兩端的基本單位的位置對應，所以與第七實施例的情況下相比，射極凸塊43E變短。因此，能夠提高射極凸塊43E的表面平坦性。
［第九實施例］ 接下來，參照圖20，對根據第九實施例的半導體裝置進行說明。以下，對於與根據第七實施例的半導體裝置（圖18）共用的結構，省略說明。
圖20是表示構成根據第九實施例的半導體裝置的放大電路的多個電晶體單元30、輸入電容元件31、基極鎮流電阻元件32、佈線、凸塊等的平面配置的圖。在第七實施例（圖18）中，從屬於一個基本單位的兩個電晶體單元30分別向與排列方向正交的方向引出基極引出佈線41B，並到達到一個輸入電容元件31。與此相對，在第九實施例中，從屬於基本單位的兩個電晶體單元30引出的基極引出佈線41B在電晶體單元30的附近相互連接後，被捆成一個基極引出佈線41B並延伸到輸入電容元件3。
接下來，對第九實施例的優異的效果進行說明。在第七實施例（圖18）中，由於從圖18的下側的電晶體單元30向上方引出的基極引出佈線41B、和從上側的電晶體單元30向下方引出的集極引出佈線41C接近，所以兩者容易耦合。與此相對，在第九實施例中，由於從兩個電晶體單元30引出的基極引出佈線41B被捆成一個，所以基極引出佈線41B與集極引出佈線41C的間隔擴大。其結果兩者的耦合減弱。由此，能夠抑制在基極引出佈線41B中傳輸的輸入信號和在集極引出佈線41C中傳輸的輸出信號的相互干擾。
［第十實施例］ 接下來，參照圖21以及圖22，對根據第十實施例的半導體裝置進行說明。以下，對於與根據第一實施例的半導體裝置（圖1、圖2A、圖2B、圖3）共用的結構，省略說明。
圖21是表示構成根據第十實施例的半導體裝置的放大電路的多個電晶體單元30、輸入電容元件31、基極鎮流電阻元件32、佈線、凸塊等的平面配置的圖。圖22是根據第十實施例的半導體裝置的一個電晶體單元30的剖視圖。
在第一實施例中，一個單元列33的多個電晶體單元30和另一個單元列33的多個電晶體單元30在排列方向上交替地配置。與此相對，在第十實施例中，一個單元列33的多個電晶體單元30和另一個單元列33的多個電晶體單元30在排列方向上配置在相同的位置。另外，在第一實施例中，一對集極電極40C（圖2A、圖2B）被配置為在排列方向上夾著射極電極40E以及基極電極40B（圖2A、圖2B）。與此相對，在第十實施例中，從射極電極40E以及基極電極40B觀察，僅在排列方向的單側配置有集極電極40C。在第一實施例中，排列方向與由GaAs構成的基板50的［01－1］方向平行，但在第十實施例中，排列方向與由GaAs構成的基板50的［011］方向平行。射極區域30E以及射極電極40E的長邊方向與［01－1］方向平行。
從多個電晶體單元30的集極電極40C向與排列方向正交的方向引出第一層的集極引出佈線41C。一個集極引出佈線41C被在排列方向上配置在相同的位置的兩個電晶體單元30共用。
從多個電晶體單元30的基極電極40B向與配置集極引出佈線41C的一側相反側沿排列方向引出基極引出佈線41B。基極引出佈線41B從基極電極40B向排列方向被引出後，遠離集極匯總佈線41CI而沿與排列方向正交的方向延伸。沿與基極引出佈線41B的排列方向正交的方向延伸的部分被在排列方向上配置在同一位置的兩個電晶體單元30共用。針對共用基極引出佈線41B的兩個電晶體單元30，配置一個輸入電容元件31。
基極引出佈線41B從基極電極40B引出並橫跨與集極區域30C以及基極區域30B（圖22）的邊緣對應的階梯差。基極引出佈線41B橫穿的集極區域30C以及基極區域30B（圖22）的邊緣與由GaAs構成的基板50的［01－1］方向平行。沿該方向延伸的階梯差由相對於基板50的表面的傾斜角小於90°的斜面構成。因此，不易產生基極引出佈線41B的斷線。
對於以排列方向的中央的對稱軸為界配置在一側的多個電晶體單元30，與電晶體單元30、集極引出佈線41C以及基極引出佈線41B在排列方向上的位置關係相同。另外，電晶體單元30、集極引出佈線41C以及基極引出佈線41B在排列方向上的位置關係在對稱軸的兩側鏡面對稱。
接下來，對第十實施例的優異的效果進行說明。 在第十實施例中，通過設置集極中間匯總佈線42CH，也能夠與第一實施例同樣地減少集極佈線的寄生電感。
［第十一實施例］ 接下來，參照圖23，對根據第十一實施例的半導體裝置進行說明。以下，對於與根據第十實施例的半導體裝置（圖21、圖22）共用的結構，省略說明。
圖23是表示構成根據第十一實施例的半導體裝置的放大電路的多個電晶體單元30、輸入電容元件31、基極鎮流電阻元件32、佈線、凸塊等的平面配置的圖。在第十實施例中，對於以排列方向的中央為界配置在一側的多個電晶體單元30，電晶體單元30、集極引出佈線41C以及基極引出佈線41B在排列方向上的位置關係相同。與此相對，在第十一實施例中，對於在排列方向上相鄰的兩個電晶體單元30，電晶體單元30、集極引出佈線41C以及基極引出佈線41B在排列方向上的位置關係為鏡面對稱。一個集極引出佈線41C被其兩側的電晶體單元30共用。另外，一個集極引出佈線41C與第十實施例的情況同樣地，也被在排列方向上配置在相同的位置的兩個電晶體單元30共用。因此，一個集極引出佈線41C合計被四個電晶體單元30共用。
接下來，對第十一實施例的優異的效果進行說明。 在第十一實施例中，由於由兩側的兩個電晶體單元30共用一個集極引出佈線41C，所以可以縮短單元列33的長度。
［第十二實施例］ 接下來，參照圖24，對根據第十二實施例的半導體裝置進行說明。以下，對於與根據第十一實施例的半導體裝置（圖23）共用的結構，省略說明。
圖24是表示構成根據第十二實施例的半導體裝置的放大電路的多個電晶體單元30、輸入電容元件31、基極鎮流電阻元件32、佈線、凸塊等的平面配置的圖。在第十一實施例中，一個集極引出佈線41C被兩側的兩個電晶體單元30共用。與此相對，在第十二實施例中，與基極引出佈線41B的排列方向正交的部分被兩側的兩個電晶體單元30共用。並且，與基極引出佈線41B的排列方向正交的部分與第十一實施例同樣地也被在排列方向上配置在相同的位置兩個電晶體單元30共用。因此，與基極引出佈線41B的排列方向正交的部分合計被四個電晶體單元30共用。
其結果針對共用基極引出佈線41B的四個電晶體單元30，設置一個輸入電容元件31。
接下來，對第十二實施例的優異的效果進行說明。 在第十二實施例中，由於由兩側的兩個電晶體單元30共用與基極引出佈線41B的排列方向正交的部分，所以可以縮短單元列33的長度。
接下來，對第十二實施例的變形例進行說明。 在第十二實施例中，由在排列方向上配置在相同的位置的兩個電晶體單元30共用一個集極引出佈線41C，但還可以由在排列方向上相鄰的兩個電晶體單元30共用。該情況下，一個集極引出佈線41C合計被四個電晶體單元30共用。
［第十三實施例］ 接下來，參照圖25A、圖25B以及圖26，對根據第十三實施例的放大器模組進行說明。
圖25A是根據第十三實施例的放大器模組的方塊圖。根據第十三實施例的放大器模組包括模組基板80、和構裝到模組基板80上的半導體裝置81。
半導體裝置81包括初級放大電路82、級間匹配電路85、輸出級放大電路83、初級偏壓電路87以及輸出級偏壓電路88。在模組基板80上構裝有輸入匹配電路84、輸出匹配電路86、電感器L1、L2。作為輸出級放大電路83，使用根據第一實施例至第十二實施例中的任意一個實施例的半導體裝置的放大電路。
從模組基板80的高頻信號輸入端子RFin1輸入的高頻信號經由輸入匹配電路84輸入至半導體裝置81的高頻信號輸入端子RFin。輸入到高頻信號輸入端子RFin的高頻信號被初級放大電路82放大，並經由級間匹配電路85輸入至輸出級放大電路83的高頻輸入端子62（圖3）。被輸出級放大電路83放大的高頻信號從高頻信號輸出端子RFout（相當於集極凸塊43C（圖3））輸出。從高頻信號輸出端子RFout輸出的高頻信號經由構裝到模組基板80上的輸出匹配電路86從模組基板80的高頻信號輸出端子RFout1輸出。
從偏壓端子Vbatt向初級偏壓電路87以及輸出級偏壓電路88施加偏置用的電壓。基於從偏置控制端子Vbias1輸入的控制信號，初級偏壓電路87向初級放大電路82供給偏壓以及電流。基於從偏置控制端子Vbias2輸入的控制信號，輸出級偏壓電路88向輸出級放大電路83的基極控制端子61（圖3）供給偏壓以及電流。
經由電感器L1向初級放大電路82的電源端子Vcc1施加直流電源電壓。經由電感器L2向輸出級放大電路83的電源端子Vcc2（相當於集極凸塊43C（圖3））施加直流電源電壓。
圖25B是表示構裝到根據第十三實施例的放大器模組的模組基板80（圖25A）的半導體裝置81的電路佈局的圖。在半導體裝置81的與模組基板80對置的面配置有多個凸塊。輸出級放大電路83的射極凸塊43E（圖1、圖3）與模組基板80的接地連接。輸出級放大電路83的集極凸塊43C（圖1）相當於圖25A的電源端子Vcc2以及高頻信號輸出端子RFout。此外，設置有偏壓端子Vbatt、偏置控制端子Vbias1、Vbias2、電源端子Vcc1、高頻信號輸入端子RFin、接地GND等的凸塊。
圖26是模組基板80以及半導體裝置81的剖視圖。設置在半導體裝置81的射極凸塊43E通過焊料94與模組基板80的第一面的接地導體90連接。在模組基板80的第一面上，除了半導體裝置81之外，還構裝有多個表面構裝元件93。多個通孔導體91從第一面的接地導體90沿厚度方向延伸，並到達到設置在與第一面相反側的第二面的接地導體92。射極凸塊43E和多個通孔導體91在俯視時部分地重疊。第二面的接地導體92與主機板等的接地連接。主機板等的接地作為散熱片發揮作用。
接下來，對第十三實施例的優異的效果進行說明。 射極凸塊43E、焊料94、接地導體90、多個通孔導體91以及接地導體92成為使輸出級放大電路83的多個電晶體單元30中產生的熱傳導到主機板等的接地的散熱路徑。由於將射極凸塊43E和多個通孔導體91配置為在俯視時重疊，所以散熱路徑的熱電阻變低。其结果能夠抑制電晶體單元30的温度上升。
另外，由於輸出級放大電路83使用根據第一實施例至第十二實施例中的任意一個實施例的半導體裝置的放大電路，所以獲得與第一實施例至第十二實施例中的任意一個實施例中所獲得的優異的效果相同的效果。
［第十四實施例］ 接下來，參照圖27，對根據第十四實施例的放大器模組進行說明。以下，對於與根據第十三實施例的放大器模組（圖25A、圖25B、圖26）共用的結構，省略說明。
圖27是根據第十四實施例的放大器模組的方塊圖。根據第十三實施例的放大器模組包括模組基板80、和構裝到模組基板80的半導體裝置81。在第十三實施例中，輸出級放大電路83由相互並聯連接的多個電晶體單元30構成，但在第十四實施例中，輸出級放大電路83由堆疊的第一放大電路83A和第二放大電路83B構成。第一放大電路83A以及第二放大電路83B使用根據第一實施例至第十二實施例中的任意一個實施例的半導體裝置的放大電路。
第一放大電路83A的電晶體和第二放大電路83B的電晶體經由電容器C共源共柵連接。電容器C以交流方式使第一放大電路83A的電晶體的射極和第二放大電路83B的電晶體的集極連接，並以直流的方式斷開。
被初級放大電路82放大的高頻信號經由級間匹配電路85輸入至第二放大電路83B。輸出級偏壓電路89基於從偏置控制端子Vbias3輸入的控制信號向第二放大電路83B的電晶體供給偏壓以及電流。經由電感器L4向第二放大電路83B的電源端子Vc（相當於電晶體的集極）施加直流電源電壓。
經由電感器L2向第一放大電路83A的電源端子Vcc2（相當於電晶體的集極）施加直流電源電壓。第一放大電路83A的接地端子Ve（相當於射極凸塊43E（圖3））經由電感器L3與接地連接。基於從偏置控制端子Vbias2輸入的控制信號，輸出級偏壓電路88向第一放大電路83A的電晶體供給偏壓以及電流。
被第一放大電路83A以及第二放大電路83B放大的高頻信號，從高頻信號輸出端子RFout（第一放大電路83A的電晶體的集極端子）輸出。從高頻信號輸出端子RFout輸出的高頻信號經由構裝到模組基板80的輸出匹配電路86從由模組基板80的高頻信號輸出端子RFout1輸出。
接下來，對第十四實施例的優異的效果進行說明。 在第十四實施例中，通過使電晶體串疊(Cascode)連接，能夠實現最大輸出電力的增大。並且，由於第一放大電路83A以及第二放大電路83B使用根據第一實施例至第十二實施例中的任意一個實施例的半導體裝置的放大電路，所以獲得與在第一實施例至第十二實施例中的任意一個實施例獲得的效果相同的優異的效果。
［第十五實施例］ 接下來，參照圖28A以及圖28B，對根據第十五實施例的半導體裝置進行說明。以下，對於與根據第一實施例的半導體裝置共用的結構，省略說明。
圖28A是根據第十五實施例的半導體裝置的等效電路圖。多個電晶體單元30相互並聯連接。多個電晶體單元30的每一個的集極以及射極分別與集極凸塊43C以及射極凸塊43E連接。多個電晶體單元30的基極分別經由輸入電容元件31與高頻輸入佈線42RF連接。並且，多個電晶體單元30的基極分別經由基極鎮流電阻元件32與輸出級偏壓電路88連接。
輸出級偏壓電路88包括作為對電晶體單元30給予基極偏壓以及電流的射極跟隨器電晶體進行動作的電晶體Q2。電晶體Q2例如使用HBT。電晶體Q2的射極經由電阻元件R2與基極鎮流電阻元件32連接。電晶體Q2的集極與偏壓端子Vbatt連接。
使電晶體Q3和電晶體Q4串聯連接來構成溫度特性補償電路S1。電晶體Q3、Q4例如使用HBT。電晶體Q3、Q4的各個被進行二極體連接，從而作為二極體發揮作用。具體而言，在電晶體Q3、Q4的各個中，使集極和基極短路。使電晶體Q4的基極和電晶體Q2的基極連接，構成電流反射鏡。
偏置控制端子Vbias2經由電阻元件R7以及溫度特性補償電路S1與接地連接。施加到偏置控制端子Vbias2的電壓被電阻元件R7和溫度特性補償電路S1分壓，並被施加至電晶體Q2的基極。電晶體Q2的基極經由旁路電容元件C1與接地連接。
圖28B是表示多個電晶體單元30、輸入電容元件31、基極鎮流電阻元件32、射極凸塊43E、集極凸塊43C、輸出級偏壓電路88的電晶體Q3的平面位置關係的圖。電晶體Q3配置於使由多個電晶體單元30構成的單元列33從其端部沿排列方向延長的延長線上的端部附近區域95，或者單元列33的內部區域96。
接下來，對輸出級偏壓電路88的動作進行說明。由於電晶體Q3配置在單元列33的端部附近區域95或者內部區域96，所以電晶體Q3從電晶體單元30受到熱影響。若電晶體單元30的溫度上升，則電晶體Q3的溫度也上升。其結果施加至電晶體Q2的基極的偏壓降低。若施加至電晶體Q2的基極的偏壓降低，則供給至電晶體單元30的基極的偏壓以及電流也降低。
這樣，若電晶體單元30的溫度上升，則溫度特性補償電路S1使供給至電晶體單元30的基極的偏壓以及電流降低。其結果電晶體單元30的集極電流降低。因此，若集極電流伴隨著電晶體單元30的溫度上升而增加，則溫度特性補償電路S1抑制集極電流的增加。
接下來，對第十五實施例的優異的效果進行說明。 在第十五實施例中，由於將溫度特性補償電路S1的電晶體Q3配置在多個電晶體單元30的單元列33的端部附近區域95或者內部區域96中，所以電晶體Q3容易受到電晶體單元30的溫度上升的影響。其結果能夠充分補償電晶體單元30的溫度上升時的電晶體特性的變動。
若將電晶體Q3配置於單元列33的延長線上的端部附近區域95或者單元列33的內部區域96中，則輸出級放大電路83在與排列方向正交的方向上的尺寸基本不增大。在將電晶體Q3配置於端部附近區域95的情況下，可以配置於較短的單元列33的延長線上。若這樣配置，則能夠抑制包括輸出級放大電路83和電晶體Q3的區域在排列方向上的尺寸的增大。
為了提高溫度補償效果，較佳為將從電晶體Q3到最接近的電晶體單元30的中心間距離設為多個電晶體單元30的間距以下。
接下來，對第十五實施例的變形例進行說明。 在第十五實施例中，將電晶體Q3配置在單元列33的端部附近區域95或者內部區域96中，但可以代替電晶體Q3而將電晶體Q4配置在端部附近區域95或者內部區域96中。並且，也可以將電晶體Q3和電晶體Q4這兩方配置在端部附近區域95或者內部區域96中。
接下來，參照圖29A以及圖29B，對第十五實施例的其它變形例進行說明。 圖29A以及圖29B是根據第十五實施例的變形例的半導體裝置的等效電路圖。在這些變形例中，輸出級偏壓電路88的結構與根據第十五實施例的半導體裝置的輸出級偏壓電路88的結構不同。在圖29A所示的變形例中，電晶體Q3和電晶體Q4的串聯連接電路作為溫度特性補償電路S1發揮作用。在圖29B所示的變形例中，電晶體Q3作為溫度特性補償電路S1發揮作用。
在圖29A所示的變形例中，電晶體Q3以及電晶體Q4的至少一方配置於單元列33的端部附近區域95或者內部區域96（圖28B）中。在圖29B所示的變形例中，配置於單元列33的端部附近區域95或者內部區域96（圖28B）中。在這些變形例中，也獲得與第十五實施例同樣的優異的效果。
［第十六實施例］ 接下來，參照圖30至圖32，對根據第十六實施例的半導體裝置進行說明。以下，對於與根據第十一實施例的半導體裝置（圖23）共用的結構省略說明。
圖30是表示構成根據第十六實施例的半導體裝置的放大電路的多個電晶體單元30、輸入電容元件31、基極鎮流電阻元件32、佈線、凸塊等的平面配置的圖。若著眼於一個電晶體單元30，則在第十一實施例中，在電晶體單元30的排列方向上，在射極電極40E（圖23）的兩側配置有基極電極40B。與此相對，在第十六實施例中，若著眼於一個電晶體單元30，則在排列方向上，僅在射極電極40E的單側配置有基極電極40B。
在一個電晶體單元30中，集極電極40C、射極電極40E以及基極電極40B在排列方向上按照該順序或者按照相反順序排列。另外，在一個子集極層51內配置有兩個電晶體單元30。
在排列方向上相鄰的兩個電晶體單元30的一個電晶體單元30和另一電晶體單元30中，集極電極40C、基極電極40B以及射極電極40E的排列順序相反。在配置在一個子集極層51內的兩個電晶體單元30中，在排列方向的最外側配置一對基極電極40B，在其內側配置一對射極電極40E，在其內側配置一個集極電極40C。集極電極40C被兩個電晶體單元30共享。
在第十一實施例中，在與排列方向正交的方向上排列的兩個電晶體單元30（圖23）的基極電極40B與一個輸入電容元件31以及基極鎮流電阻元件32連接。與此相對，在第十六實施例中，在每個電晶體單元30連接有輸入電容元件31以及基極鎮流電阻元件32。
接下來，參照圖31A至圖32，對第十六實施例的優異的效果進行說明。製成集極電極40C、基極電極40B以及射極電極40E的相對位置關係不同的三種樣品，測定這些樣品的SOA邊界的遷移電壓以及擊穿邊界的電壓。此處，SOA意味著電晶體自己沒有損傷而能夠進行穩定的動作的集極電壓以及集極電流的範圍。遷移電壓被定義為，在表示集極電壓和集極電流的關係的圖表中，在使集極電壓增加時作為SOA的邊界的SOA線急劇地降低時的集極電壓。擊穿邊界意味著不會引起電晶體擊穿（短路狀態或者開路狀態）的集極電壓以及集極電流的範圍的邊界。
圖31A、圖31B以及圖31C是表示製成的三個樣品的一個電晶體單元30中的集極電極40C、基極電極40B以及射極電極40E的相對位置關係的圖。
在圖31A所示的樣品（以下，稱為樣品A。）中，在排列方向上在射極電極40E的兩側分別配置有基極電極40B，還在其兩側分別配置有集極電極40C。該配置例如與根據第一實施例的半導體裝置（圖1）中的配置相同。在圖31B所示的樣品（以下，稱為樣品B。）中，在排列方向上在基極電極40B的兩側分別配置有射極電極40E，還在其兩側分別配置有集極電極40C。在圖31C所示的樣品（以下，稱為樣品C。）中，集極電極40C、射極電極40E以及基極電極40B在排列方向上依次排列。
圖32是表示樣品A、樣品B以及樣品C的SOA邊界的遷移電壓以及擊穿邊界的電壓的測定結果的圖表。橫軸用單位“V”表示SOA邊界的遷移電壓，縱軸用單位“V”表示擊穿邊界的電壓。
樣品C的SOA邊界的遷移電壓以及擊穿邊界的電壓都比樣品A、樣品B高。以下，對該理由進行說明。在樣品A以及樣品B中，從集極電極40C到射極電極40E的動作電流在圖中向右以及向左這兩個方向上流動。特別是在樣品B中，在兩個射極電極40E之間，從左側的集極電極40C到右側的射極電極40E的電流和從右側的集極電極40C到左側的射極電極40E的電流疊加。若向右的動作電流和向左的動作電流的平衡被破壞，則發熱量的左右的平衡被破壞。若發熱量的平衡被破壞，產生溫度差，則動作電流逐漸集中到相對高溫的區域中。
在樣品C中，在圖31C中僅流動向右的動作電流，所以無需確保雙方向流動的動作電流的平衡，不會產生動作電流的平衡的破壞。因此，也不會產生發熱量的左右的平衡的破壞。其結果認為樣品C與樣品A以及樣品B相比，擴大SOA，且擊穿耐壓變高。
另外，在樣品A中，在射極電極40E的兩側配置基極電極40B，而在樣品B以及樣品C中，僅在射極電極40E的單側配置基極電極40B。從圖32所示的結果可知，樣品B以及樣品C與樣品A相比，擊穿邊界的電壓變高。因此，為了提高擊穿邊界的電壓，較佳為採用將基極電極40B僅配置在射極電極40E的單側的結構。
在第十六實施例中，由於基極電極40B僅配置在射極電極40E的單側，所以與樣品C同樣地獲得與樣品A以及樣品B的結構相比，擴大SOA，且擊穿耐壓變高這樣的優異的效果。
並且，在第十六實施例中，由於由兩個電晶體單元30共用一個集極電極40C，所以與針對每個電晶體單元30配置集極電極40C的結構相比，能夠實現晶片尺寸的縮小化。
接下來，對第十六實施例的變形例進行說明。 在第十六實施例中，集極電極40C、射極電極40E以及基極電極40B在排列方向上按照該順序或者按照其相反順序排列。即，射極電極40E配置在集極電極40C與基極電極40B之間。此外，也可以為集極電極40C、基極電極40B以及射極電極40E在排列方向上按照該順序或者按照其相反順序排列的結構。即，可以將基極電極40B配置在集極電極40C與射極電極40E之間。
另外，在第十六實施例中，在每個電晶體單元30連接有輸入電容元件31以及基極鎮流電阻元件32，但也可以如第十一實施例（圖23）那樣，使一個輸入電容元件31以及基極鎮流電阻元件32與在與排列方向正交的方向上排列的兩個電晶體單元30連接。
［第十七實施例］ 接下來，參照圖33，對根據第十七實施例的半導體裝置進行說明。以下，對於與根據第十六實施例的半導體裝置（圖30）共用的結構，省略說明。
圖33是表示根據第十七實施例的半導體裝置的四個電晶體單元的平面配置的圖。與第十六實施例的情況同樣地，在電晶體單元30的各個中，集極電極40C、射極電極40E以及基極電極40B在排列方向上按照該順序或者按照相反順序排列。在一個子集極層51內配置有兩個電晶體單元30。這兩個電晶體單元30共用在排列方向上配置在中央的一個集極電極40C。
從集極電極40C向與排列方向正交的方向引出集極引出佈線41C。從基極電極40B向與排列方向正交的方向引出基極引出佈線41B。第一層的射極佈線41E被配置為在俯視時與射極電極40E基本重疊。在圖33中，對集極電極40C、射極電極40E以及基極電極40B附加相對高密度的向右上方傾斜的陰影，對集極引出佈線41C、基極引出佈線41B以及射極佈線41E附加相對低密度的向右下方傾斜的陰影。
在一個子集極層51內配置的兩個射極電極40E的間隔LE1和在排列方向上相鄰的兩個子集極層51內分別配置的射極電極40E的間隔LE2相等。換言之，射極電極40E在排列方向上等間隔配置。間隔LE1以及間隔LE2例如是10μm以上且25μm以下。
例如，由於在分配配置於相鄰的子集極層51的兩個射極電極40E之間未配置集極電極40C，所以可以使間隔LE2比間隔LE1窄。在第十七實施例中，不縮小間隔LE2，與間隔LE1大致相等。
接下來，對第十七實施例的優異的效果進行說明。 在電晶體單元30動作時，在俯視時主要在配置了射極電極40E的區域中產生發熱。在第十七實施例中，由於射極電極40E在排列方向上等間隔配置，所以與發熱區域局部存在於特定的位置的結構相比，能夠縮小電晶體單元30間的溫度差。另外，與使間隔LE2比間隔LE1窄的結構相比，整體發熱區域的分佈密度變低，所以能夠抑制電晶體單元30的溫度上升。其結果能夠抑制由溫度上升引起的增益的降低。
接下來，對第十七實施例的變形例進行說明。 在第十七實施例中，間隔LE2與間隔LE1基本相等，但即使兩者不同，如果其差較小，則也獲得與兩者相等的情況基本同等的效果。例如，可以將間隔LE1和間隔LE2中較小的一方設為較大的一方的1／2以上。
［第十八實施例］ 接下來，參照圖34、圖35A以及圖5B，對根據第十八實施例的半導體裝置進行說明。以下，對於與圖1至圖3的圖式所示的根據第一實施例的半導體裝置共用的結構，省略說明。
圖34是表示構成根據第十八實施例的半導體裝置的放大電路的多個電晶體單元30、輸入電容元件31、基極鎮流電阻元件32、佈線、凸塊等的平面配置的圖。圖35A是圖34的點劃線35A－35A處的剖視圖。在第一實施例（圖2B）中，在第二層的射極佈線42E上直接配置射極凸塊43E。與此相對，在第十八實施例中，如圖35A所示，在第二層的射極佈線42E與射極凸塊43E之間配置有第三層的射極佈線47E。
如圖34所示，第三層的射極佈線47E在電晶體單元30的排列方向（圖34中左右方向）上配置在從單元列33的一端的電晶體單元30的射極區域30E到另一端的電晶體單元30的射極區域30E的範圍中。並且，在與電晶體單元30的排列方向正交的方向（圖34中，上下方向）上，配置在從一個單元列33的電晶體單元30的射極區域30E到另一個單元列33的電晶體單元30的射極區域30E的範圍中。
與第一實施例（圖1）同樣地，針對每個單元列33配置兩個射極凸塊43E。在俯視時，多個電晶體單元30的每一個的射極區域30E包含在任意一個射極凸塊43E中。
與第一實施例（圖1）同樣地，多個集極引出佈線41C從多個電晶體單元30在與排列方向正交的方向（在圖34中上下方向）上被引出到比兩個單元列33中的一個單元列33（圖34中下側的單元列33）更靠外側。多個基極引出佈線41B從多個電晶體單元30在與排列方向正交、與引出多個集極引出佈線41C的方向相反的方向（圖34中上方向）方向上被引出到比兩個單元列33中的另一個單元列33（圖34中上側的單元列33）更靠外側。
在從一個單元列33（圖34中下側的單元列33）向另一個單元列33（上側的單元列33）被引出的基極引出佈線41B的兩側或者單側配置有集極引出佈線41C。在多個電晶體單元30的排列方向上相鄰的基極引出佈線41B以及集極引出佈線41C的各個的一部分在與排列方向正交的方向上配置在相同的位置，兩者並行。將兩者並行的部分稱為並行部分100。在俯視時，基極引出佈線41B以及集極引出佈線41C的並行部分100包含在第三層的射極佈線47E中。
接下來，對第十八實施例的優異的效果進行說明。在第十八實施例中也與第一實施例同樣地，獲得減少從集極凸塊43C到電晶體單元30的寄生電感的效果、減少基板上放大電路所占的區域的面積的效果、以及減少來自電晶體單元30的散熱路徑的熱電阻的效果。
接下來，參照圖35B，對第十八實施例的他的優異的效果進行說明。 圖35B是圖34的點劃線35B－35B處的剖面的示意圖。在基板50與第三層的射極佈線47E之間配置有基極引出佈線41B以及集極引出佈線41C。第三層的射極佈線47E與接地連接。
配置在基極引出佈線41B以及集極引出佈線41C的附近的第三層的射極佈線47E具有遮蔽由於在基極引出佈線41B以及集極引出佈線41C中流動的高頻電流而產生的磁場的功能。因此，能夠減少在基極引出佈線41B與集極引出佈線41C之間可能產生的磁的相互作用。並且，通過磁場的遮蔽效果，能夠減少基極引出佈線41B以及集極引出佈線41C的各個的寄生電感。
接下來，參照圖36以及圖37，對第十八實施例的變形例進行說明。 圖36以及圖37是表示構成根據第十八實施例的變形例的半導體裝置的放大電路的多個電晶體單元30、輸入電容元件31、基極鎮流電阻元件32、佈線、凸塊等的平面配置的圖。
在第十八實施例（圖34）中，在針對每個單元列33配置兩個射極凸塊43E，針對兩個單元列33合計配置四個射極凸塊43E。與此相對，在圖36所示的變形例中，在電晶體單元30的排列方向上配置兩個射極凸塊43E，射極凸塊43E分別在從一個單元列33的多個電晶體單元30的射極區域30E到另一個單元列33的多個電晶體單元30的射極區域30E的範圍中連續地配置。在圖37所示的變形例中，針對兩個單元列33配置一個射極凸塊43E。在任何一個變形例中，在俯視時多個電晶體單元30的每一個的射極電極40E包含在任意一個射極凸塊43E中。
如圖36以及圖37所示的變形例那樣，針對第十八實施例（圖34），可以變更射極凸塊43E的個數以及配置。
［第十九實施例］ 接下來，參照圖38以及圖39，對根據第十九實施例的半導體裝置進行說明。以下，對於與根據第十八實施例的半導體裝置（圖34、圖35A）共用的結構，省略說明。
圖38是表示構成根據第十九實施例的半導體裝置的放大電路的多個電晶體單元30、輸入電容元件31、基極鎮流電阻元件32、佈線、凸塊等的平面配置的圖。在第十八實施例（圖34）中，與第一實施例（圖1）同樣地配置有集極中間匯總佈線42CH，但在第十九實施例中，未配置集極中間匯總佈線。
在第一實施例以及第十八實施例中，在配置有集極中間匯總佈線42CH的區域中，在第十九實施例中配置第二層的射極佈線42E。更具體而言，第二層的射極佈線42E在從一個單元列33到另一個單元列33的範圍中連續地配置。在射極凸塊43E與第二層的射極佈線42E之間，與第十八實施例（圖35A）同樣地配置第三層的射極佈線47E。
接下來，對第十九實施例的優異的效果進行說明。 在第十九實施例中，由於未配置集極中間匯總佈線42CH（圖1、圖34），所以無法獲得通過配置集極中間匯總佈線42CH而得到的效果，即，減少從集極凸塊43C到電晶體單元30的寄生電感的效果。但是，在第十九實施例中，與第一實施例同樣地獲得減少基板上放大電路所占的區域的面積的效果、以及減少來自電晶體單元30的散熱路徑的熱電阻的效果。
接下來，參照圖39，對第十九實施例的其它優異的效果進行說明。 圖39是表示圖38的點劃線39－39處的剖面的示意圖。在第十八實施例（圖35B）中，在基極引出佈線41B以及集極引出佈線41C上配置有第三層的射極佈線47E。與此相對，在第十九實施例中，如圖39所示，在基極引出佈線41B以及集極引出佈線41C上配置有第二層的射極佈線42E以及第三層的射極佈線47E這兩方。
因此，與第十八實施例（圖35B）相比，在第十九實施例中，從基極引出佈線41B以及集極引出佈線41C到接地導體（第二層的射極佈線42E）的距離變短。其結果由接地導體帶來的磁場的遮蔽效果更強地顯現出來。由此，減少基極引出佈線41B與集極引出佈線41C之間可能產生的磁的相互作用的效果、以及基極引出佈線41B以及集極引出佈線41C的寄生電感減少這樣的效果與第十八實施例相比增大。
接下來，參照圖40、圖41以及圖42，對第十九實施例的變形例進行說明。 圖40、圖41以及圖42是表示構成跟第十九實施例的變形例的半導體裝置的放大電路的多個電晶體單元30、輸入電容元件31、基極鎮流電阻元件32、佈線、凸塊等的平面配置的圖。
在第十九實施例（圖38）中，針對每個單元列33配置兩個射極凸塊43E，針對兩個單元列33合計配置四個射極凸塊43E。與此相對，在圖40所示的變形例中，在電晶體單元30的排列方向上配置兩個射極凸塊43E，射極凸塊43E分別在從一個單元列33的多個電晶體單元30的射極區域30E到另一個單元列33的多個電晶體單元30的射極區域30E的範圍中連續地配置。在圖41所示的變形例中，針對兩個單元列33配置一個射極凸塊43E。在任何一個變形例中，多個電晶體單元30的每一個的射極區域30E在俯視時都包含在任意一個射極凸塊43E中。
在第十九實施例中，在與電晶體單元30的排列方向正交的方向上，兩個射極凸塊43E之間需要確保基於工序規則的最小間隔。由於根據射極凸塊43E的間隔來設定單元列33的間隔，所以單元列33的最小間隔也受到基於形成射極凸塊43E的工序的工序規則的最小間隔制約。
與此相對，在圖40、圖41所示的變形例中，由於在與電晶體單元30的排列方向正交的方向上未排列多個射極凸塊43E，所以與第十九實施例（圖38）相比，能夠縮小兩個單元列33的間隔。若縮小兩個單元列33的間隔，則基極引出佈線41B以及集極引出佈線41C的並行部分100變短。因此，減少基極引出佈線41B與集極引出佈線41C之間可能產生的磁的相互作用的效果、以及基極引出佈線41B以及集極引出佈線41C的寄生電感減少這樣的效果與第十八實施例相比增大。
在圖42所示的變形例中，在俯視時，多個電晶體單元30的射極區域30E的各個的一部分的區域伸出到射極凸塊43E的外側。通過採用該位置關係，獲得在使半導體裝置與模組基板等進行倒裝晶片接合時射極凸塊43E產生的應力的影響不易波及到電晶體單元30這個效果。
此外，在圖42所示的變形例中，與圖41以及圖42的變形例相比，電晶體單元30產生的熱的散熱路徑的剖面積變小。因此，在減少熱電阻的觀點中，圖40以及圖41所示的變形例比圖42所示的變形例更有利。
［第二十實施例］ 接下來，參照圖43以及圖44，對根據第二十實施例的半導體裝置進行說明。以下，對於與根據第十九實施例的半導體裝置（圖38）共用的結構，省略說明。
圖43是表示構成根據第二十實施例的半導體裝置的放大電路的多個電晶體單元30、輸入電容元件31、基極鎮流電阻元件32、佈線、凸塊等的平面配置的圖。在第十九實施例（圖38）中，與第十八實施例（圖35A）同樣地，在第二層的射極佈線42E與射極凸塊43E之間配置有第三層的射極佈線47E。與此相對，在第二十實施例中，與第一實施例（圖2B）同樣地，未配置第三層的射極佈線，射極凸塊43E與第二層的射極佈線42E直接接觸。
圖44是表示圖43的點劃線44－44處的剖面的示意圖。在第二十實施例中，也與第十九實施例（圖39）同樣地在基極引出佈線41B以及集極引出佈線41C上配置有第二層的射極佈線42E。此外，未配置第三層的射極佈線47E（圖39）。
接下來，對第二十實施例的優異的效果進行說明。 在第二十實施例中，也與第十九實施例同樣地獲得減少基板上放大電路所占的區域的面積的效果、以及減少來自電晶體單元30的散熱路徑的熱電阻的效果。並且，如圖44所示，由於在基極引出佈線41B以及集極引出佈線41C上配置有第二層的射極佈線42E，所以與第十九實施例（圖39）同樣地，減少基極引出佈線41B與集極引出佈線41C之間可能產生的磁的相互作用的效果、以及基極引出佈線41B以及集極引出佈線41C的寄生電感減少這樣的效果與第十八實施例相比增大。
接下來，參照圖45、圖46以及圖47，對第二十實施例的變形例進行說明。 圖45、圖46以及圖47是表示構成根據第二十實施例的變形例的半導體裝置的放大電路的多個電晶體單元30、輸入電容元件31、基極鎮流電阻元件32、佈線、凸塊等的平面配置的圖。
在圖45、圖46以及圖47所示的變形例中，射極凸塊43E的配置分別與圖40、圖41以及圖42所示的根據第十九實施例的變形例的半導體裝置的射極凸塊43E的配置相同。在圖45、圖46、圖47所示的變形例中，與第二十實施例（圖43）相比，兩個單元列33的間隔變窄。因此，與圖40、圖41以及圖42所示的第十九實施例的變形例同樣地，減少基極引出佈線41B與集極引出佈線41C之間可能產生的磁的相互作用的效果、以及基極引出佈線41B以及集極引出佈線41C的寄生電感減少這樣的效果與第二十實施例相比，增大。
另外，在施加至電晶體單元30的應力的觀點中，圖47所示的變形例是有利的，在散熱的觀點中，圖45、圖46所示的變形例是有利的。
上述的各實施例是例示的，當然可進行不同的實施例所示的結構的局部置換或組合。對於基於多個實施例的同樣的結構的同樣的作用效果，在每個實施例中沒有依次提及。並且，本發明並不限於上述的實施例。例如能夠進行各種變更、改進、組合等，這對於本領域技術人員來說是顯而易見的。
30:電晶體單元 30B:基極區域 30C:集極區域 30E:射極區域 31:輸入電容元件 32:基極鎮流電阻元件 33:單元列 34、35、36:開口 37:列間對 40B:基極電極 40C:集極電極 40E:射極電極 41B:基極引出佈線 41BC:基極控制佈線 41C:集極引出佈線 41CI:集極匯總佈線 41E:第一層的射極佈線 42C:第二層的集極佈線 42CH:集極中間匯總佈線 42E:第二層的射極佈線 42E1:單元列內連接部分 42E2:單元列間連接部分 42RF:高頻輸入佈線 43C:集極凸塊 43E:射極凸塊 44、45、46:開口 47E:第三層的射極佈線 50:基板 51:子集極層 61:基極控制端子 62:高頻輸入端子 70:模組基板的導體圖案 71:模組基板的通孔導體 72:模組基板的導體圖案 80:模組基板 81:半導體裝置 82:初級段放大電路 83:輸出級放大電路 83A:第一放大電路 83B:第二放大電路 84:輸入匹配電路 85:級間匹配電路 86:輸出匹配電路 87:初級偏壓電路 88、89:輸出級偏壓電路 90:接地導體 91:通孔導體 92:接地導體 93:表面構裝元件 94:焊料 95:單元列的端部附近區域 96:單元列的內部區域 100:並行區域
[圖1]是表示構成根據第一實施例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等平面配置的圖。 [圖2]A是將一個電晶體單元放大的俯視圖，圖2B是圖2A的點劃線2B－2B處的剖視圖。 [圖3]是根據第一實施例的半導體裝置的等效電路圖。 [圖4]A是表示根據第一實施例的半導體裝置的電晶體單元、集極引出佈線、集極匯總佈線、集極中間匯總佈線、集極凸塊以及輸入電容元件的平面位置關係的圖，圖4B、圖4C、圖4D是表示根據比較例的半導體裝置的電晶體單元、集極引出佈線、集極匯總佈線、集極凸塊以及輸入電容元件的平面位置關係的圖。 [圖5]是表示圖4A～圖4D的半導體裝置的評價地點A1～A6中的寄生電感的計算結果的圖表。 [圖6]A以及圖6B分別是表示在構裝到模組基板的狀態下成為進行溫度上升的模擬的物件的根據第一實施例以及比較例的半導體裝置的電晶體單元、集極引出佈線、集極匯總佈線、輸入電容元件、射極凸塊以及集極凸塊等的平面位置關係的圖。 [圖7]A是表示構裝根據第一實施例的半導體裝置的模組基板的導體圖案以及通孔導體、和半導體裝置的射極凸塊的位置關係的圖，圖7B以及圖7C分別是表示根據第一實施例的半導體裝置（圖1A）以及根據比較例的半導體裝置（圖6A）的溫度上升的模擬結果的圖。 [圖8]是表示構成根據第二實施例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖9]是根據第二實施例的半導體裝置的等效電路圖。 [圖10]是表示構成根據第三實施例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖11]是根據第三實施例的半導體裝置的等效電路圖。 [圖12]是表示構成根據第四實施例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖13]是根據第四實施例的半導體裝置的等效電路圖。 [圖14]是表示構成根據第五實施例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖15]是根據第五實施例的半導體裝置的等效電路圖。 [圖16]是表示構成根據第六實施例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖17]的根據第六實施例的半導體裝置的等效電路圖。 [圖18]是表示構成根據第七實施例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖19]是表示構成根據第八實施例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖20]是表示構成根據第九實施例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖21]是表示構成根據第十實施例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖22]是根據第十實施例的半導體裝置的一個電晶體單元的剖視圖。 [圖23]是表示構成根據第十一實施例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖24]是表示構成根據第十二實施例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖25]A根據第十三實施例的放大器模組的方塊圖，圖25B是表示構裝到根據第十三實施例的放大器模組的模組基板上的半導體裝置的電路佈局的圖。 [圖26]是根據第十三實施例的放大器模組的模組基板以及半導體裝置的剖視圖。 [圖27]是根據第十四實施例的放大器模組的方塊圖。 [圖28]A是根據第十五實施例的半導體裝置的等效電路圖，圖28B是表示多個電晶體單元、輸入電容元件、基極鎮流電阻元件、射極凸塊、集極凸塊、輸出級偏壓電路的電晶體Q3（圖28A）的平面位置關係的圖。 [圖29]A以及圖29B是根據第十五實施例的變形例的半導體裝置的等效電路圖。 [圖30]是表示構成根據第十六實施例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖31]A、圖31B以及圖31C是表示製成的三個樣品的一個電晶體單元中的集極電極、基極電極以及射極電極的相對位置關係的圖。 [圖32]是表示樣品A（圖31A）、樣品B（圖31B）以及樣品C（圖31C）的SOA邊界的遷移電壓以及擊穿邊界的電壓的測定結果的圖表。 [圖33]是表示根據第十七實施例的半導體裝置的四個電晶體單元的平面配置的圖。 [圖34]是表示構成根據第十八實施例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖35]A是圖34的點劃線35A－35A處的剖視圖，圖35B是圖34的點劃線35B－35B處的剖面的示意圖。 [圖36]是表示構成第十八實施例的變形例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖37]是表示構成根據第十八實施例的其它變形例的半導體裝置的放大電路構成多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖38]是表示構成根據第十九實施例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖39]是表示圖38的點劃線39－39處的剖面的示意圖。 [圖40]是表示構成根據第十九實施例的變形例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖41]是表示構成根據第十九實施例的其它變形例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖42]是表示構成根據第十九實施例的又一變形例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖43]是表示構成根據第二十實施例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖44]是表示圖43的點劃線44－44處的剖面的示意圖。 [圖45]是表示構成根據第二十實施例的變形例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖46]是表示構成根據第二十實施例的其它變形例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。 [圖47]是表示構成根據第二十實施例的又一變形例的半導體裝置的放大電路的多個電晶體單元、輸入電容元件、基極鎮流電阻元件、佈線、凸塊等的平面配置的圖。
30:電晶體單元
31:輸入電容元件
32:基極鎮流電阻元件
33:單元列
40C:集極電極
40E:射極電極
41B:基極引出佈線
41C:集極引出佈線
41E:第一層的射極佈線
41CI:集極匯總佈線
41BC:基極控制佈線
42C:第二層的集極佈線
42E:第二層的射極佈線
42CH:集極中間匯總佈線
42RF:高頻輸入佈線
43C:集極凸塊
43E:射極凸塊
45、46:開口

Claims (26)

  1. 一種半導體裝置，具有：基板；兩個單元列，由相互平行地排列的多個電晶體單元構成，每個電晶體單元包括：設置在前述基板上的集極區域、設置在前述基板上的基極區域以及設置在前述基板上的射極區域；多個集極引出佈線，分別與前述多個電晶體單元的集極區域連接，並在與前述多個電晶體單元的排列方向交叉的方向上引出；集極匯總佈線，將前述多個集極引出佈線相互連接；以及集極中間匯總佈線，在俯視時配置在前述兩個單元列之間，並將從屬於前述兩個單元列中的一個單元列的前述多個電晶體單元分別引出的前述多個集極引出佈線相互連接。
  2. 如請求項1所述的半導體裝置，其中，前述半導體裝置還具有射極佈線，前述射極佈線配置在與配置有前述集極中間匯總佈線的層相同的層，前述射極佈線包括與前述兩個單元列的各個單元列對應地配置的單元列內連接部分、和使前述單元列內連接部分相互連接的單元列間連接部分，前述單元列內連接部分與對應的單元列的多個電晶體單元的射極區域連接。
  3. 如請求項1所述的半導體裝置，其中，前述半導體裝置還具有至少一個射極凸塊，對於前述兩個單元列的各個單元列，在俯視時前述射極凸塊分別與對應的單元列的前述多個電晶體單元部分地重疊，前述至少一個射極凸塊與對應的單元列的前述多個電晶體單元的射極區域連接。
  4. 如請求項3所述的半導體裝置，其中，與前述兩個單元列中的至少一個單元列對應的至少一個射極凸塊由在前述排列方向上分離的多個射極凸塊構成。
  5. 如請求項3所述的半導體裝置，其中，連接與前述兩個單元列中的一個單元列對應的一個射極凸塊的電晶體單元的個數和連接與另一個單元列對應的一個射極凸塊的電晶體單元的個數相同，一個射極凸塊和另一個射極凸塊包括在前述排列方向上重複的部分，一個射極凸塊和另一個射極凸塊從兩者重複的部分相互向相反方向延伸。
  6. 如請求項4所述的半導體裝置，其中，前述兩個單元列的長度不同，與較長的一個單元列對應地配置有在前述排列方向上分離的多個射極凸塊，與較短的一個單元列對應地配置有未分離的一個射極凸塊。
  7. 如請求項1至6中的任一項所述的半導體裝置，其中，在俯視時，前述集極匯總佈線配置在從前述兩個單元列中的一個單元列觀察與另一個單元列相反側，從前述兩個單元列中距前述集極匯總佈線較遠的一個單元列的前述多個電晶體單元引出的前述多個集極引出佈線，橫穿前述兩個單元列之間的區域而與前述集極匯總佈線連接，並且藉由前述集極中間匯總佈線而相互連接。
  8. 如請求項7所述的半導體裝置，其中，前述半導體裝置還具有至少一個輸入電容元件，前述輸入電容元件配置在從前述兩個單元列觀察與前述集極匯總佈線相反側，並與前述多個電晶體單元的基極區域連接。
  9. 如請求項8所述的半導體裝置，其中，前述輸入電容元件與前述多個電晶體單元的各個對應設置，並在前述排列 方向上配置成1列。
  10. 如請求項8所述的半導體裝置，其中，前述輸入電容元件按照列間對而設置，並在前述排列方向上配置成1列，前述列間對由前述兩個單元列中的一個單元列的一個電晶體單元和另一個單元列的一個電晶體單元構成。
  11. 如請求項8所述的半導體裝置，其中，針對前述兩個單元列全部的電晶體單元設置有一個前述輸入電容元件。
  12. 如請求項8所述的半導體裝置，其中，前述兩個單元列中的一個單元列的前述多個電晶體單元的至少一部和另一個單元列的前述多個電晶體單元的至少一部分，按照由同一單元列的前述多個電晶體單元構成的基本單位而在前述排列方向上交替排列，針對每個前述基本單位配置前述輸入電容元件，多個前述輸入電容元件在前述排列方向上配置成1列。
  13. 如請求項7所述的半導體裝置，其中，前述兩個單元列中的一個單元列的前述多個電晶體單元的至少一部分和另一個單元列的前述多個電晶體單元的至少一部分，按照由一個或同一單元列的前述多個電晶體單元構成的基本單位而在前述排列方向上交替地排列，從距前述集極匯總佈線較遠的單元列的前述多個電晶體單元引出的前述多個集極引出佈線，通過靠近前述集極匯總佈線的單元列的電晶體單元之間，或者通過比兩端的電晶體單元更靠外側而與前述集極匯總佈線連接。
  14. 如請求項7所述的半導體裝置，其中，前述兩個單元列中的一個單元列的前述多個電晶體單元在前述排列方向上配置在與前述兩個單元列中的另一個單元列的前述多個電晶體單元相同的位置， 前述多個集極引出佈線的每一個集極引出佈線被在前述排列方向上配置在同一位置的兩個電晶體單元所共用。
  15. 如請求項14所述的半導體裝置，其中，前述多個集極引出佈線的每一個集極引出佈線配置於在前述排列方向上相鄰的兩個電晶體單元之間，並被兩側的電晶體單元所共用。
  16. 如請求項14所述的半導體裝置，其中，前述半導體裝置還具有基極引出佈線，前述基極引出佈線與前述多個電晶體單元的基極區域連接，並在從電晶體單元向與配置有前述集極引出佈線的一側相反側被引出後，沿與前述排列方向正交的方向上延伸，前述基極引出佈線的沿與前述排列方向正交的方向延伸的部分被在前述排列方向上配置在同一位置的電晶體單元所共用。
  17. 如請求項16所述的半導體裝置，其中，在前述排列方向上相鄰的兩個電晶體單元中，電晶體單元、對應的前述集極引出佈線以及對應的前述基極引出佈線的前述排列方向的位置關係是鏡面對稱，前述基極引出佈線的沿與前述排列方向正交的方向延伸的部分被兩側的電晶體單元所共用。
  18. 如請求項1至6中的任一項所述的半導體裝置，其中，前述半導體裝置還具有分別與前述多個電晶體單元各自的集極區域、基極區域以及射極區域連接的集極電極、基極電極以及射極電極，在前述多個電晶體單元的每一個電晶體單元中，集極電極、基極電極以及射極電極在前述排列方向上按照集極電極、基極電極、射極電極的順序，或者按照集極電極、射極電極、基極電極的順序配置，前述多個電晶體單元的集極電極連接於前述集極引出佈線。
  19. 如請求項18所述的半導體裝置，其中，在前述排列方向上相鄰的前述兩個電晶體單元中，集極電極、基極電極以及射極電極的排列順序相反，由在前述排列方向上相鄰的前述兩個電晶體單元中的、集極電極位於比射極電極以及基極電極更靠內側的兩個電晶體單元共用集極電極。
  20. 如請求項19所述的半導體裝置，其中，在排列方向上相鄰的前述兩個電晶體單元中，之間配置有集極電極的兩個射極電極的間隔、以及之間未配置集極電極的兩個射極電極的間隔中較小的間隔為較大間隔的1/2以上。
  21. 如請求項19所述的半導體裝置，其中，前述多個電晶體單元的射極電極在前述排列方向上等間隔配置。
  22. 一種放大器模組，前述放大器模組具備半導體裝置、和構裝前述半導體裝置的模組基板，前述半導體裝置具有：基板；兩個單元列，由相互平行地排列的多個電晶體單元構成，每個電晶體單元包括：設置在前述基板上的集極區域、設置在前述基板上的基極區域以及設置在前述基板上的射極區域；多個集極引出佈線，分別與前述多個電晶體單元的集極區域連接，並在與前述多個電晶體單元的排列方向交叉的方向上被引出；集極匯總佈線，將前述多個集極引出佈線相互連接；集極中間匯總佈線，在俯視時配置在前述兩個單元列之間，並將從屬於前述兩個單元列中的一個單元列的前述多個電晶體單元分別引出的前述多個集極引出佈線相互連接；以及 射極凸塊，對於前述兩個單元列的各個單元列，至少設置一個前述射極凸塊，前述模組基板具有：接地導體，與前述半導體裝置的前述射極凸塊連接；以及通孔導體，從前述接地導體沿厚度方向延伸，並到達至與設置有前述接地導體的面相反側的面。
  23. 一種半導體裝置，具有：基板；兩個單元列，由相互平行地排列的多個電晶體單元構成，每個電晶體單元包括：設置在前述基板上的集極區域、設置在前述基板上的基極區域以及設置在前述基板上的射極區域；多個集極引出佈線，分別與前述多個電晶體單元的集極區域連接，在與前述多個電晶體單元的排列方向正交的方向上被引出到比前述兩個單元列中的一個單元列更靠外側；多個基極引出佈線，分別與前述多個電晶體單元的基極區域連接，與前述多個電晶體單元的排列方向正交，在與前述多個集極引出佈線被引出的方向相反的方向上被引出到前述兩個單元列中的另一個單元列的外側；以及射極佈線，被配置在比前述多個基極引出佈線以及前述多個集極引出佈線更上方的佈線層，並與前述射極區域連接，在前述多個電晶體單元的排列方向上相鄰的基極引出佈線和集極引出佈線中、在與前述多個電晶體單元的排列方向正交的方向上配置在相同的位置的部分，在俯視時包含在前述射極佈線中。
  24. 如請求項23所述的半導體裝置，其中，在俯視時，前述多個電晶體單元的射極區域包含在前述射極佈線中。
  25. 如請求項23或24所述的半導體裝置，其中，前述半導體裝置還具有配置在前述射極佈線上的至少一個射極凸塊，前述射極凸塊在與前述多個電晶體單元的排列方向正交的方向上，在從一個單元列的電晶體單元的射極區域到另一個單元列的電晶體單元的射極區域的範圍中配置。
  26. 如請求項23或24所述的半導體裝置，其中，前述半導體裝置還具有集極中間匯總佈線，在俯視時被配置在前述兩個單元列之間，從前述兩個單元列中的一個單元列的前述多個電晶體單元分別引出，並使通過前述兩個單元列之間的多個前述集極引出佈線相互連接，前述射極佈線配置在比前述集極中間匯總佈線更上方的佈線層。
TW109102759A 2019-03-19 2020-03-11 半導體裝置及放大器模組 TWI747145B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2019051806 2019-03-19
JPJP2019-051806 2019-03-19
JP2019169766 2019-09-18
JPJP2019-169766 2019-09-18
JPJP2020-024468 2020-02-17
JP2020024468A JP2021052159A (ja) 2019-03-19 2020-02-17 半導体装置及び増幅器モジュール

Publications (2)

Publication Number Publication Date
TW202105734A TW202105734A (zh) 2021-02-01
TWI747145B true TWI747145B (zh) 2021-11-21

Family

ID=72515825

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109102759A TWI747145B (zh) 2019-03-19 2020-03-11 半導體裝置及放大器模組

Country Status (2)

Country Link
US (1) US11276689B2 (zh)
TW (1) TWI747145B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020013926A (ja) * 2018-07-19 2020-01-23 株式会社村田製作所 半導体装置
TWI747145B (zh) * 2019-03-19 2021-11-21 日商村田製作所股份有限公司 半導體裝置及放大器模組

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929468A (en) * 1996-10-31 1999-07-27 Sanyo Electric Co., Ltd. Compound semiconductor device
US20080230807A1 (en) * 2004-03-30 2008-09-25 Nec Electronics Corporation Semiconductor Device
JP2018142688A (ja) * 2017-02-28 2018-09-13 株式会社村田製作所 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6757196B1 (en) * 2001-03-22 2004-06-29 Aplus Flash Technology, Inc. Two transistor flash memory cell for use in EEPROM arrays with a programmable logic device
JP6071009B2 (ja) 2014-11-27 2017-02-01 株式会社村田製作所 化合物半導体装置
US10868155B2 (en) 2014-11-27 2020-12-15 Murata Manufacturing Co., Ltd. Compound semiconductor device
TWI747145B (zh) * 2019-03-19 2021-11-21 日商村田製作所股份有限公司 半導體裝置及放大器模組
US10978437B2 (en) * 2019-06-28 2021-04-13 Qualcomm Incorporated Analog-mixed signal circuit cells with universal Fin pitch and poly pitch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929468A (en) * 1996-10-31 1999-07-27 Sanyo Electric Co., Ltd. Compound semiconductor device
US20080230807A1 (en) * 2004-03-30 2008-09-25 Nec Electronics Corporation Semiconductor Device
JP2018142688A (ja) * 2017-02-28 2018-09-13 株式会社村田製作所 半導体装置

Also Published As

Publication number Publication date
CN111725207A (zh) 2020-09-29
TW202105734A (zh) 2021-02-01
US11276689B2 (en) 2022-03-15
US20200303372A1 (en) 2020-09-24

Similar Documents

Publication Publication Date Title
TWI671822B (zh) 半導體裝置
TWI694587B (zh) 半導體裝置
TWI747145B (zh) 半導體裝置及放大器模組
TWI787502B (zh) 半導體裝置
TWI752598B (zh) 放大電路之單位單元及功率放大器模組
US20070205432A1 (en) Heterojunction bipolar transistor and power amplifier using same
US10868155B2 (en) Compound semiconductor device
JP2019114763A (ja) 半導体装置
CN110912523A (zh) 高频功率放大器以及功率放大模块
TWI712260B (zh) 高頻功率放大器以及功率放大模組
CN111725207B (zh) 半导体装置以及放大器模块
TW202303922A (zh) 半導體裝置及半導體模組
JP2021052159A (ja) 半導体装置及び増幅器モジュール
TWI757801B (zh) 半導體裝置
WO2024062829A1 (ja) 半導体装置及び高周波電力増幅器
TWI787909B (zh) 半導體裝置
US11869957B2 (en) Compound semiconductor device
CN111683471B (zh) 多层布线基板
TWI763363B (zh) 功率放大元件
TW202414601A (zh) 半導體裝置及高頻功率放大器
TWI803218B (zh) 半導體裝置及半導體模組