TWI742828B - 可降低應力的氮化鎵磊晶片 - Google Patents

可降低應力的氮化鎵磊晶片 Download PDF

Info

Publication number
TWI742828B
TWI742828B TW109129873A TW109129873A TWI742828B TW I742828 B TWI742828 B TW I742828B TW 109129873 A TW109129873 A TW 109129873A TW 109129873 A TW109129873 A TW 109129873A TW I742828 B TWI742828 B TW I742828B
Authority
TW
Taiwan
Prior art keywords
layer
gallium nitride
superlattice
aluminum
stress
Prior art date
Application number
TW109129873A
Other languages
English (en)
Other versions
TW202210668A (zh
Inventor
李文中
鄭樵陽
曾頎堯
林逸庠
Original Assignee
合晶科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 合晶科技股份有限公司 filed Critical 合晶科技股份有限公司
Priority to TW109129873A priority Critical patent/TWI742828B/zh
Application granted granted Critical
Publication of TWI742828B publication Critical patent/TWI742828B/zh
Publication of TW202210668A publication Critical patent/TW202210668A/zh

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一種可降低應力的氮化鎵磊晶片，包含一基板、一成核層位在該基板上、多個氮化鋁鎵緩衝層位在該成核層上、多個中間超晶格結構層，其中部分的該中間超晶格結構層位於兩個該氮化鋁鎵緩衝層之間、一高阻值層，位在最上層的該氮化鋁鎵緩衝層上、一本質氮化鎵層，位在該高阻值層上、一電子提供層位在該本質氮化鎵層上、以及一覆蓋層，位在該電子提供層上。

Description

可降低應力的氮化鎵磊晶片
本發明大體上與一種氮化鎵磊晶片有關，更具體言之，其係關於一種成長在絕緣層上覆矽晶圓(silicon-on-insulator,SOI)上、可降低成長應力的氮化鎵磊晶片。
近幾年氮化鎵(GaN)材料在業界受到多方面的關注及應用，如未來5G市場、電動車、雷達衛星通訊、無線電傳輸以及醫療技術。因為氮化鎵材料具有高能帶、高擊穿電場、高導熱率、高飽和電子速度以及元件體積小等特性，這些特性使得氮化鎵在高功率及高速電晶體管的應用上被視為是相當理想的材料，尤其是在高頻元件的應用上相當廣泛。
矽基板在價格成本上有其競爭優勢，因此將氮化鎵生長在矽基板上的電路設計方案正在蓬勃地研究與發展。然而，氮化鎵與矽基板在先天上的晶格常數與熱膨脹係數等性質差異過大，如此將氮化鎵直接成長在矽基板上的異質磊晶方式會造成過大的晶格失配(約17%)及熱膨脹係數失配(約54%)，成長期間會產生很大的拉應力，形成高密度的螺旋錯位，進而使晶圓翹曲甚至產生裂紋，如此在電性方面會導致所形成的氮化鎵元件漏電流增加並降低載子遷移率與運作效率。
目前業界已提出有數種方法來解決上述氮化鎵與矽基板不匹配的問 題，其中一種方法是將氮化鎵成長在絕緣層上覆矽晶圓(silicon-on-insulator,SOI)之上。
有鑑於上述氮化鎵成長的習知問題，本發明基於現有業界所提出的解決方案，提出了一種改良的、具有高品質與低損耗特性的氮化鎵磊晶片，其透過將氮化鎵成長在絕緣層上覆矽晶圓(silicon-on-insulator,SOI)，並搭配漸變層以及中間層超晶格結構(inter super lattices structure,inter-SLS)的變化來緩衝氮化鎵成長時所帶來的應力，並使得整體磊晶結構的厚度可超過10um，崩潰電壓可超過1000伏特，如此提升了氮化鎵元件的效率，其特別適合用來製作氮化鎵系的高電子遷移率電晶體(high electron mobility transistors,HEMTs)。
本發明的目的為提出一種可降低應力的氮化鎵磊晶片，包含一基板、一成核層位在該基板上、多個氮化鋁鎵緩衝層位在該成核層上、多個中間超晶格結構層，其中部分的該中間超晶格結構層位於兩個該氮化鋁鎵緩衝層之間、一高阻值層，位在最上層的該氮化鋁鎵緩衝層上、一本質氮化鎵層，位在該高阻值層上、一電子提供層位在該本質氮化鎵層上、以及一覆蓋層，位在該電子提供層上。
本發明的這類目的與其他目的在閱者讀過下文中以多種圖示與繪圖來描述的較佳實施例之細節說明後應可變得更為明瞭顯見。
100:支撐晶圓
101:絕緣氧化層
103:元件晶圓
110:基板(絕緣層上覆矽晶圓)
120:成核層
121:低溫氮化鋁層
122:高溫氮化鋁層
130:中間超晶格結構層
130a,130b,130c:超晶格組
140:超晶格對
140a:第一超晶格層
140b:第二超晶格層
150:緩衝層
151:(第一)氮化鋁鎵緩衝層
152:(第二)氮化鋁鎵緩衝層
153:(第三)氮化鋁鎵緩衝層
154:(第四)氮化鋁鎵緩衝層
155:(第五)氮化鋁鎵緩衝層
160:高阻值層
170:本質氮化鎵層
180:電子提供層
190:覆蓋層
本說明書含有附圖併於文中構成了本說明書之一部分，俾使閱者對本發明實施例有進一步的瞭解。該些圖示係描繪了本發明一些實施例並連同本文描述 一起說明了其原理。在該些圖示中：第1圖繪示出根據本發明實施例中一絕緣層上覆矽(silicon-on-insulator,SOI)晶圓的製作流程；第2圖繪示出根據本發明實施例中在絕緣層上覆矽晶圓上形成成核層的步驟；第3圖繪示出根據本發明較佳實施例中一中間超晶格結構層的細部結構；第4圖繪示出根據本發明一實施例中緩衝層形成在成核層上的型態；第5圖繪示出根據本發明另一實施例中緩衝層形成在成核層上的型態；第6圖繪示出根據本發明又一實施例中緩衝層形成在成核層上的型態；第7圖繪示出根據本發明又一實施例中緩衝層形成在成核層上的型態；第8圖繪示出根據本發明又一實施例中緩衝層形成在成核層上的型態；第9圖繪示出根據本發明又一實施例中緩衝層形成在成核層上的型態；以及第10圖繪示出根據本發明較佳實施例中一氮化鎵磊晶片的細部結構。
須注意本說明書中的所有圖示皆為圖例性質，為了清楚與方便圖示說明之故，圖示中的各部件在尺寸與比例上可能會被誇大或縮小地呈現，一般而言，圖中相同的參考符號會用來標示修改後或不同實施例中對應或類似的元件特徵。
現在下文將詳細說明本發明的示例性實施例，其會參照附圖示出所描述之特徵以便閱者理解並實現技術效果。閱者將可理解文中之描述僅透過例示之方式來進行，而非意欲要限制本案。本案的各種實施例和實施例中彼此不衝突的各種特徵可以以各種方式來加以組合或重新設置。在不脫離本發明的精神與範疇的情況下，對本案的修改、等同物或改進對於本領域技術人員來說是 可以理解的，並且旨在包含在本案的範圍內。
閱者應能容易理解，本案中的「在…上」、「在…之上」和「在…上方」的含義應當以廣義的方式被解讀，以使得「在…上」不僅表示「直接在」某物「上」，而且還包括在某物「上」且其間有居間特徵或層的含義，並且「在…之上」或「在…上方」不僅表示「在」某物「之上」或「上方」的含義，而且還可以包括其「在」某物「之上」或「上方」且其間沒有居間特徵或層(即，直接在某物上)的含義。
此外，為了描述方便，諸如「在…之下」、「在…下方」、「下部」、「在…之上」、「上部」等空間相關的術語在本文中可以用於描述一個元件或特徵與另一個或多個元件或特徵之間的關係，如在附圖中示出的。
在下文的描述中，「基底」與「晶圓」兩詞是可以互換的，其可包含內部中或表面上有電路形成的任何半導體結構。這些結構可包含矽、覆矽絕緣基底(SOI)、覆矽藍寶石基底(SOS)、摻雜或未摻雜的半導體、被半導體基材所支撐的矽質磊晶層、或是其他半導體結構等。半導體不一定要矽質的，其也可為矽鍺、鍺、或是砷化鎵。當下文中提到基底時，其半導體基材中或上方可能已經有進行過製程步驟而形成層、區域或接面等結構。
如本文中使用的，術語「層」是指包括具有厚度區域的材料部分。層可以在下方或上方結構的整體之上延伸，或者可以具有小於下方或上方結構範圍的範圍。此外，層可以是厚度小於連續結構的厚度的均質或非均質連續結構的區域。例如，層可以位於在連續結構的頂表面和底表面之間或在頂表面和底表面處的任何水平面對之間。層可以水準、豎直和/或沿傾斜表面延伸。基底可以是層，其中可以包括一個或多個層，和/或可以在其上、其上方和/或其下方具有一個或多個層。
文中描述會使用「N」與「P」等稱號，一般以「N型」與「P型」的 方式，來指稱會促發電子與電洞作為主要載體的施體與受體類摻質。一個摻質類型後綴有「++」符號代表了其摻雜濃度是高於那些後綴為「+」符號的摻質的摻雜濃度。反之，後綴為「-」符號的摻質類型代表了其摻質的摻雜濃度是低於那些沒有後綴符號的摻質的摻雜濃度。
首先請參照第1圖，其繪示出根據本發明實施例中一絕緣層上覆矽(silicon-on-insulator,SOI)晶圓的製作流程。首先提供一片支撐晶圓(handle wafer)100，其較佳為重摻雜矽晶圓，也可使用硬度較大的碳化矽晶圓或是藍寶石晶圓等，其厚度約在300~800um之間。接著，對支撐晶圓100進行高溫氧化製程，使得其雙面上成長出絕緣氧化層101。高溫氧化製程期間的溫度可介於1000~1100℃，所成長出的絕緣氧化層101的厚度介於0.05~5um，其材料視來源的支撐晶圓100而定可為氧化矽(SiO2)或氧化鋁(Al2O3)。接著，將一片元件晶圓(device wafer)103鍵合到支撐晶圓100其中一面的絕緣氧化層101上並進行退火製程，使得兩者間的弱鍵結轉化為共價鍵堅固的接合狀態。最後，將接合後的元件晶圓103利用化學機械研磨(CMP)或是晶背研磨等製程減薄至所需厚度，約1~10um之間，如此即完成了一絕緣層上覆矽晶圓110。
上述實施例中所形成的絕緣層上覆矽晶圓110將在後續實施例中作為本發明氮化鎵磊晶片的基底。其中，絕緣層上覆矽晶圓110中與元件晶圓103相接的絕緣氧化層101係可作為矽電晶體之間的絕緣體物質，可大量降低其間的寄生電容，另一面的絕緣氧化層101則可做為一固定層來補償後續磊晶製程期間所產生的應力，避免晶圓產生習知的翹曲問題。
完成絕緣層上覆矽晶圓110的製備後，接下來即是進行本發明氮化鎵磊晶片的製作。為了要在絕緣層上覆矽晶圓110上成長異質磊晶，需要先在絕緣層上覆矽晶圓110上形成成核層與緩衝層，以確保所生長出的磊晶的品質。本發明較佳實施例採用雙層不同性質的成核層，首先，利用有機金屬化學氣相沉積 法(MOCVD)在絕緣層上覆矽晶圓110上先成長一低溫氮化鋁層(LT-AlN)121，其成長溫度介於900~1000℃，厚度則介於30~80nm之間。之後，在低溫氮化鋁層121上成長一高溫氮化鋁層(HT-AlN)122，其成長溫度介於1000~1300℃，厚度介於30~200nm之間。透過在成長氮化鎵磊晶層前先成長低溫/高溫兩種不同性質的氮化鋁成核層，後續的氮化鎵磊晶層的成長會趨於二維成長態樣，會具有較為平坦的表面以及較好的晶體品質。後文的實施例中將以成核層120來統稱低溫氮化鋁層121與高溫氮化鋁層122。
完成了成核層120之製作後，接下來要進行緩衝層的製作。本發明的一大特點為，緩衝層是由多個漸變層與穿插在其間的一或多個中間超晶格結構(inter-superlattice structure,inter-SLS)層所構成的。其中，在本發明實施例中，該多個漸變層可為氮化鋁鎵(AlxGa(1-x)N)緩衝層，其各個氮化鋁鎵緩衝層中的鋁原子比例彼此不同，且每個單一氮化鋁鎵緩衝層中的鋁原子比例也呈漸變而非固定型態。另一方面，本發明的中間超晶格結構層是由兩種或多種材料所構成的周期***替疊層結構，其設置在漸變緩衝層之間將有助於將兩側的晶格連在一起而不產生界面失配錯位，使晶格完全處於彈性應變狀態。
現在請參照第3圖，其繪示出了本發明實施例中一中間超晶格結構層130的細部結構。在本發明中，每一個中間超晶格結構層130都是由多個超晶格組以層疊方式所組成，該多個超晶格組具有相同的材料組成，但是具有不同的厚度分布。本發明實施例中，中間超晶格結構層130內的超晶格組較佳為三組，在圖中以130a,130b,130c來代表。再者，每個超晶格組130a,130b,130c還進一步包含多個超晶格對。例如，在較佳實施例中，每個超晶格組130a,130b,130c具有40個超晶格對，在圖中以140來代表一個超晶格對，同一個超晶格組中的多個超晶格對140可具有完全相同的結構與材料組成。再者，每個超晶格對140還進一步包含一第一超晶格層140a以及位於第一超晶格層140a上的第二超晶格層140b。第一 超晶格層140a與第二超晶格層140b具有相同的材料組成，但是具有不同的原子比例以及厚度分布。
現在將以實際數據來說明中間超晶格結構層130、超晶格組130a,130b,130c、超晶格對140、第一超晶格層140a以及第二超晶格層140b的細部特徵。在本發明較佳實施例中，一個中間超晶格結構層130共分為三個超晶格組130a,130b,130c，每個超晶格組130a,130b,130c進一步分為40個超晶格對140，故一個中間超晶格結構層130共有120個超晶格對140，其中第1-40對為第一組，第41-80對為第二組，第81-120對為第三組。其中，這三個超晶格組130a,130b,130c中的超晶格對140的組成都相同，每個超晶格對140都是由一第一超晶格層140a與一第二超晶格層140b組成。第一超晶格層140a與一第二超晶格層140b的材料可為氮化鋁鎵，但是兩者具有不同的鋁原子比例，例如第一超晶格層140a為AlxGa(1-x)N而第二超晶格層140b為AlyGa(1-y)N，其中x不等於y。再者，不同超晶格組130a,130b,130c中的超晶格對140的第一超晶格層140a與第二超晶格層140b會具有不同的厚度。例如第一超晶格組130a中的超晶格對140(第1-40對)的第一超晶格層140a與第二超晶格層140b的厚度的分布範圍分別為21~25nm/1~6nm，第二超晶格組130b中的超晶格對140(第41-80對)的第一超晶格層140a與第二超晶格層140b的厚度的分布範圍分別為11~15nm/11~15nm，第三超晶格組130c中的超晶格對140(第81-120對)的第一超晶格層140a與第二超晶格層140b的厚度的分布範圍分別為1~6nm/21~25nm，可以看出離基板110越遠(即越上層的)的超晶格組中的第一超晶格層140a的厚度會越小，離基板110越遠的超晶格組中的第二超晶格層140b的厚度越大。上述的超晶格層都可以透過MOCVD方式來成長形成，其成長溫度介於950~1150℃。此外，第一超晶格層140a與第二超晶格層140b的鋁原子比例將由其中間超晶格結構層130上下所連接的層結構中的鋁原子比例相同，其在後續實施例中將有進一步的說明。
本發明上述的中間超晶格結構層130可以多種形式穿插在緩衝層的各層結構之間來達成所需功效，以下將以不同的實施例來說明：
[實施例1]
請參照第4圖，其繪示出根據本發明一實施例中一緩衝層150形成在成核層120上的型態。在此實施例中，緩衝層150共包含五個氮化鋁鎵緩衝層(漸變層)151-155以及一個中間超晶格結構層130，其中中間超晶格結構層130係設置在成核層120與最下層的氮化鋁鎵緩衝層151之間。在結構成分方面，五個氮化鋁鎵緩衝層151-155的成分雖然都是氮化鋁鎵(AlzGa(1-2)N)，但是其鋁原子的比例卻不相同。例如在實施例中，第一氮化鋁鎵緩衝層151的z介於0.7~0.95之間，第二氮化鋁鎵緩衝層152的z介於0.5~0.65之間，第三氮化鋁鎵緩衝層153的z介於0.3-0.45之間，第四氮化鋁鎵緩衝層154的z介於0.15-0.25之間，第五氮化鋁鎵緩衝層155的z介於0.05-0.15之間。可以看出在本發明實施例中，離基板110越遠、越靠上層的氮化鋁鎵緩衝層151-155，其設定的鋁原子比例越低。如此越靠上層鋁原子比例越低的氮化鋁鎵緩衝層之設計可以有效緩衝從氮化鋁材質的成核層120到後續所要成長的氮化鎵磊晶層的應力。另一方面，在本發明實施例中，單一氮化鋁鎵緩衝層中的鋁原子比例也可呈漸變型態，例如以第一氮化鋁鎵緩衝層151為例，其AlzGa(1-z)N成分中的z值(鋁原子比例)介於0.7~0.95之間，其可能是第一氮化鋁鎵緩衝層151中的z值從靠近基板110一側的0.95往遠離基板110一側的0.7逐漸變小。此氮化鋁鎵緩衝層中鋁原子比例漸變型態的設計亦有助於應力的逐步緩衝。上述的各氮化鋁鎵緩衝層151-155都可以透過MOCVD方式來成長形成，其成長溫度介於1000~1200℃。
除了鋁原子比例的變化，在本發明實施例中，各個氮化鋁鎵緩衝層151-155的厚度也有所不同。基本上，離基板110越遠的氮化鋁鎵緩衝層151-155 的厚度就越大。例如，在本發明實施例中，第一氮化鋁鎵緩衝層151的厚度介於50~200nm之間，第二氮化鋁鎵緩衝層152的厚度介於150~220nm之間，第三氮化鋁鎵緩衝層153的厚度介於350~600nm之間，第四氮化鋁鎵緩衝層151的厚度介於800~1500nm之間，第五氮化鋁鎵緩衝層155的厚度介於1600~2300nm之間。如此越往上層氮化鋁鎵緩衝層的厚度越厚的設計亦可有效緩解後續氮化鎵成長時的應力影響。
再者，在本發明實施例中，氮化鋁鎵緩衝層151-155中還可以摻入雜質，例如摻入碳、鐵、鎂以及鋅等或其組合的摻質，使得氮化鋁鎵緩衝層151-155變為摻雜氮化鋁鎵層。其中，所摻入的摻質濃度也會因各氮化鋁鎵緩衝層151-155而有所不同。例如，在本發明實施例中，第一氮化鋁鎵緩衝層151的摻質濃度大於1x1017離子/立方公分，第二氮化鋁鎵緩衝層152的摻質濃度大於3x1017離子/立方公分，第三氮化鋁鎵緩衝層153的摻質濃度大於5x1017離子/立方公分，第四氮化鋁鎵緩衝層154的摻質濃度大於7x1017離子/立方公分，第五氮化鋁鎵緩衝層155的摻質濃度大於1x1018離子/立方公分。可以看出越往上層的氮化鋁鎵緩衝層，其摻質濃度越大。此摻值濃度的漸變設計亦有助於電性的提升。
關於在本實施例中，設置在成核層120與第一氮化鋁鎵緩衝層151之間的中間超晶格結構層130，前文中曾提到中間超晶格結構層130中的第一超晶格層140a與第二超晶格層140b的鋁原子比例將由其中間超晶格結構層130上下所連接的層結構中的鋁原子比例相同。以本實施例為例，中間超晶格結構層130的第一超晶格層140a會連接到下方的成核層120，在成核層120的材料為氮化鋁的基礎上，其氮化鋁鎵(AlxGa(1-x)N)材質的第一超晶格層140a中的鋁原子比例x較佳為接近或等於1。中間超晶格結構層130的第二超晶格層140b會連接到上方的第一氮化鋁鎵緩衝層151，在前述第一氮化鋁鎵緩衝層151的材料為氮化鋁鎵的基礎上(AlzGa(1-z)N，其z值介於0.7~0.95之間)，同為氮化鋁鎵(AlxGa(1-x)N)材質的第二超晶 格層140b中的鋁原子比例x較佳也在0.7~0.95之間。以如此設置，穿插在緩衝層結構中的中間超晶格結構層130能藉由其多個超薄且具有與上下兩接面相同成分組成的超晶格對140的周期***替疊層設置來達成將兩側的晶格連在一起而不產生介面失配錯位的功效。
[實施例2]
請參照第5圖，其繪示出根據本發明另一實施例中緩衝層150形成在成核層120上的型態。此實施例設計將兩個中間超晶格結構層130***任意的氮化鋁鎵緩衝層151-155之間(包含最下方的成核層120)，如此可有
Figure 109129873-A0305-02-0012-11
共15種的***組合。以圖中為例，成核層120與第一氮化鋁鎵緩衝層151之間以及第一氮化鋁鎵緩衝層151與第二氮化鋁鎵緩衝層152之間***有中間超晶格結構層130。其他關於緩衝層150中的氮化鋁鎵緩衝層151-155以及中間超晶格結構層130的成分、鋁原子比例、厚度、摻質濃度以及成長方式等規則與實施例1相同。
[實施例3]
請參照第6圖，其繪示出根據本發明又一實施例中緩衝層150形成在成核層120上的型態。此實施例設計將三個中間超晶格結構層130***任意的氮化鋁鎵緩衝層151-155之間(包含最下方的成核層120)，如此可有
Figure 109129873-A0305-02-0012-12
共20種的***組合。以圖中為例，成核層120與第一氮化鋁鎵緩衝層151之間、第一氮化鋁鎵緩衝層151與第二氮化鋁鎵緩衝層152之間、以及第二氮化鋁鎵緩衝層152與第三氮化鋁鎵緩衝層153之間***有中間超晶格結構層130。其他關於緩衝層150中的氮化鋁鎵緩衝層151-155以及中間超晶格結構層130的成分、鋁原子比例、厚度、摻質濃度以及成長方式等規則與實施例1相同。
[實施例4]
請參照第7圖，其繪示出根據本發明又一實施例中緩衝層150形成在成核層120上的型態。此實施例設計將四個中間超晶格結構層130***任意的氮化鋁鎵緩衝層151-155之間(包含最下方的成核層120)，如此可有
Figure 109129873-A0305-02-0013-13
共15種的***組合。以圖中為例，成核層120與第一氮化鋁鎵緩衝層151之間、第一氮化鋁鎵緩衝層151與第二氮化鋁鎵緩衝層152之間、第二氮化鋁鎵緩衝層152與第三氮化鋁鎵緩衝層153之間、以及第三氮化鋁鎵緩衝層153與第四氮化鋁鎵緩衝層154之間***有中間超晶格結構層130。其他關於緩衝層150中的氮化鋁鎵緩衝層151-155以及中間超晶格結構層130的成分、鋁原子比例、厚度、摻質濃度以及成長方式等規則與實施例1相同。
[實施例5]
請參照第8圖，其繪示出根據本發明又一實施例中緩衝層150形成在成核層120上的型態。此實施例設計將五個中間超晶格結構層130***任意的氮化鋁鎵緩衝層151-155之間(包含最下方的成核層120)，如此可有
Figure 109129873-A0305-02-0013-14
共6種的***組合。以圖中為例，成核層120與第一氮化鋁鎵緩衝層151之間、第一氮化鋁鎵緩衝層151與第二氮化鋁鎵緩衝層152之間、第二氮化鋁鎵緩衝層152與第三氮化鋁鎵緩衝層153之間、第三氮化鋁鎵緩衝層153與第四氮化鋁鎵緩衝層154之間、以及第四氮化鋁鎵緩衝層154與第五氮化鋁鎵緩衝層155之間***有中間超晶格結構層130。其他關於緩衝層150中的氮化鋁鎵緩衝層151-155以及中間超晶格結構層130的成分、鋁原子比例、厚度、摻質濃度以及成長方式等規則與實施例1相同。
[實施例6]
請參照第9圖，其繪示出根據本發明又一實施例中緩衝層150形成在 成核層120上的型態。此實施例設計將六個中間超晶格結構層130***任意的氮化鋁鎵緩衝層151-155之間(包含最下方的成核層120)，如此可有
Figure 109129873-A0305-02-0014-15
共1種的***組合。以圖中為例，成核層120與第一氮化鋁鎵緩衝層151之間、第一氮化鋁鎵緩衝層151與第二氮化鋁鎵緩衝層152之間、第二氮化鋁鎵緩衝層152與第三氮化鋁鎵緩衝層153之間、第三氮化鋁鎵緩衝層153與第四氮化鋁鎵緩衝層154之間、第四氮化鋁鎵緩衝層154與第五氮化鋁鎵緩衝層155之間***有中間超晶格結構層130，以及一中間超晶格結構層130位於第五氮化鋁鎵緩衝層155之上。其他關於緩衝層150中的氮化鋁鎵緩衝層151-155以及中間超晶格結構層130的成分、鋁原子比例、厚度、摻質濃度以及成長方式等規則與實施例1相同。
在完成了前述由多個氮化鋁鎵緩衝(漸變)層151-155以及多個中間超晶格結構層130所構成的緩衝層150之後，接下來即進行後續氮化鎵磊晶層的成長。請參照第10圖，首先在緩衝層150上形成一高阻值層160，其成分可為氮化鎵，厚度介於0.5~5um之間。高阻值層160可以透過MOCVD方式在成長溫度介於1000~1200℃的環境下形成，並摻入碳、鐵、鎂以及鋅等或其組合的摻質，其摻雜物濃度介於1x1017離子/立方公分。在實施例6的例子中，最上層的中間超晶格結構層130會介於第五氮化鋁鎵緩衝層155與此高阻值層160之間。高電阻率的GaN高阻值層160可以降低GaN系的高電子遷移率電晶體(HEMTs)元件的漏電流、保持其電子氣的二維特性、提高元件的工作頻率、抑制電流崩塌效應、並提高HEMT元件的擊穿電壓。
復參照第10圖，在形成了高阻值層160後，接下來在高阻值層160上成長一層本質氮化鎵層170，即未摻雜的氮化鎵層，其厚度介於0.2~1um之間，可以透過MOCVD方式在成長溫度介於1000~1200℃的環境下形成。本質氮化鎵層170可以做為HEMT元件的電子通道層。本質氮化鎵層170上會形成一層電子提供層(barrier layer)180，其成分可為未摻雜的氮化鋁鎵(AlhGa1-hN)，其中0.1<h<0.3，厚度 介於10~40nm，成長溫度介於1000~1200度，可以透過MOCVD方式在成長溫度介於1000~1200℃的環境下形成。氮化鋁鎵的電子提供層與本質氮化鎵層170的異質接面會在該接面下形成低阻值的二維電子氣(2DEG)，該二維電子氣可以使得元件具有很高的電子移動率，可做為通道來導通電流。
復參照第10圖，在形成了電子提供層180之後，最後在電子提供層180上形成一覆蓋層190，其成分可以為摻雜氮化鎵或是摻雜氮化鋁鎵(AliGa1-iN)，其中0.1<i<0.3。當覆蓋層190的材料為摻雜氮化鎵時，其厚度範圍約介於1~20nm，可採用碳、鐵、鎂以及鋅等或其組合的摻質。當覆蓋層190的材料為摻雜氮化鋁鎵時，其摻雜元素會選用鎂，且鎂摻雜濃度約為1x1019離子/立方公分，厚度則介於10~150nm之間。覆蓋層190可以透過MOCVD方式在成長溫度介於1000~1200℃的環境下形成。以摻雜氮化鎵或氮化鋁鎵為主的覆蓋層190有助於降低HEMT元件中的閘極漏電流並使其具有較高的崩潰電壓。在覆蓋層190形成後，後續製程中還會在覆蓋層190上製作HEMT元件的閘極、源極以及汲極等部位。由於該些部位並非本案之重點，文中與圖中將省略其說明與圖示。
綜觀上述本發明實施例，本發明提出了一種改良的、具有高品質與低損耗特性的氮化鎵磊晶片，其透過將氮化鎵成長在絕緣層上覆矽晶圓上，並搭配多層漸變層以及多層中間層超晶格結構的變化來大幅緩衝氮化鎵成長時所帶來的應力，形成在絕緣層上覆矽晶圓背面的絕緣氧化層也可做為一固定層來進一步補償後續磊晶製程期間所產生的應力，避免晶圓產生習知的翹曲問題。此外，多層緩衝結構並使得整體磊晶片的厚度可超過10um，崩潰電壓可超過1000伏特，如此提升了氮化鎵元件的效率，其特別適合用來製作氮化鎵系的HEMT元件。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
110:基板(絕緣層上覆矽晶圓)
120:成核層
150:緩衝層
160:高阻值層
170:本質氮化鎵層
180:電子提供層
190:覆蓋層

Claims (18)

  1. 一種可降低應力的氮化鎵磊晶片，包含：一基板；一成核層，位在該基板上；多個氮化鋁鎵緩衝層，位在該成核層上；多個中間超晶格結構層，其中部分的該中間超晶格結構層位於兩個該氮化鋁鎵緩衝層之間；一高阻值層，位在最上層的該氮化鋁鎵緩衝層上；一本質氮化鎵層，位在該高阻值層上；一電子提供層，位在該本質氮化鎵層上，其中該高阻值層與該電子提供層之間具有該本質氮化鎵層；以及一覆蓋層，位在該電子提供層上。
  2. 根據申請專利範圍第1項所述之可降低應力的氮化鎵磊晶片，其中一該中間超晶格結構層位於該成核層與最下層的該氮化鋁鎵緩衝層之間。
  3. 根據申請專利範圍第1項所述之可降低應力的氮化鎵磊晶片，其中一該中間超晶格結構層位於該高阻值層與最上層的該氮化鋁鎵緩衝層之間。
  4. 根據申請專利範圍第1項所述之可降低應力的氮化鎵磊晶片，其中該基板為絕緣層上覆矽晶圓，包含一支撐晶圓、位於該支撐晶圓兩面的絕緣氧化層以及一元件晶圓位於其中一該絕緣氧化層上。
  5. 根據申請專利範圍第4項所述之可降低應力的氮化鎵磊晶片，其中 該支撐晶圓與該元件晶圓的材料為矽晶圓、碳化矽晶圓或是藍寶石晶圓。
  6. 根據申請專利範圍第1項所述之可降低應力的氮化鎵磊晶片，其中該成核層包含一低溫氮化鋁層位於該基板上以及一高溫氮化鋁層位於該低溫氮化鋁層上。
  7. 根據申請專利範圍第1項所述之可降低應力的氮化鎵磊晶片，其中各個該氮化鋁鎵緩衝層的鋁原子比例不同，離該基板越遠的該氮化鋁鎵緩衝層的鋁原子比例越小。
  8. 根據申請專利範圍第7項所述之可降低應力的氮化鎵磊晶片，其中每個該氮化鋁鎵緩衝層為漸變層且其鋁原子比例離該基板越遠就越小。
  9. 根據申請專利範圍第1項所述之可降低應力的氮化鎵磊晶片，其中各個該氮化鋁鎵緩衝層的厚度不同，離該基板越遠的該氮化鋁鎵緩衝層的厚度越大。
  10. 根據申請專利範圍第1項所述之可降低應力的氮化鎵磊晶片，其中該多個氮化鋁鎵緩衝層為具有摻質的摻雜氮化鋁鎵層，該摻質選自下列群組或其組合：碳、鐵、鎂以及鋅。
  11. 根據申請專利範圍第10項所述之可降低應力的氮化鎵磊晶片，其中各個該氮化鋁鎵緩衝層的該摻質的濃度不同，離該基板越遠的該氮化鋁鎵緩衝層的該摻質的濃度越大。
  12. 根據申請專利範圍第1項所述之可降低應力的氮化鎵磊晶片，其中每個該中間超晶格結構層包含多個超晶格組，每個該超晶格組包含多個超晶格對，每個該超晶格對包含第一超晶格層以及位於該第一超晶格層上的第二超晶格層。
  13. 根據申請專利範圍第12項所述之可降低應力的氮化鎵磊晶片，其中該第一超晶格層與該第二超晶格層的材料為氮化鋁鎵，該第一超晶格層的鋁原子濃度與該第二超晶格層的鋁原子比例不同。
  14. 根據申請專利範圍第13項所述之可降低應力的氮化鎵磊晶片，其中該第一超晶格層的鋁原子比例與下方最接近的該氮化鋁鎵緩衝層的鋁原子比例相同，該第二超晶格層的鋁原子比例與上方最接近的該氮化鋁鎵緩衝層的鋁原子比例相同。
  15. 根據申請專利範圍第12項所述之可降低應力的氮化鎵磊晶片，其中各個該超晶格組中的該第一超晶格層的厚度不同，離該基板越遠的該超晶格組中的該第一超晶格層的厚度越小，離該基板越遠的該超晶格組中的該第二超晶格層的厚度越大。
  16. 根據申請專利範圍第1項所述之可降低應力的氮化鎵磊晶片，其中該高阻值層的材料為摻雜氮化鎵。
  17. 根據申請專利範圍第1項所述之可降低應力的氮化鎵磊晶片，其中該電子提供層的材料為氮化鋁鎵。
  18. 根據申請專利範圍第1項所述之可降低應力的氮化鎵磊晶片，其中該覆蓋層的材料為摻雜氮化鎵或是摻雜氮化鋁鎵。
TW109129873A 2020-09-01 2020-09-01 可降低應力的氮化鎵磊晶片 TWI742828B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW109129873A TWI742828B (zh) 2020-09-01 2020-09-01 可降低應力的氮化鎵磊晶片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109129873A TWI742828B (zh) 2020-09-01 2020-09-01 可降低應力的氮化鎵磊晶片

Publications (2)

Publication Number Publication Date
TWI742828B true TWI742828B (zh) 2021-10-11
TW202210668A TW202210668A (zh) 2022-03-16

Family

ID=80782576

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109129873A TWI742828B (zh) 2020-09-01 2020-09-01 可降低應力的氮化鎵磊晶片

Country Status (1)

Country Link
TW (1) TWI742828B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI839891B (zh) * 2022-10-13 2024-04-21 財團法人工業技術研究院 具有平衡應力的半導體基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI257142B (en) * 2000-12-14 2006-06-21 Nitronex Corp Gallium nitride materials and methods
TW201816849A (zh) * 2016-08-23 2018-05-01 美商克若密斯股份有限公司 與工程基板整合之電力元件
US20200105905A1 (en) * 2018-09-27 2020-04-02 Globalfoundries Inc. Methods, apparatus, and manufacturing system for finfet devices with reduced parasitic capacitance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI257142B (en) * 2000-12-14 2006-06-21 Nitronex Corp Gallium nitride materials and methods
TW201816849A (zh) * 2016-08-23 2018-05-01 美商克若密斯股份有限公司 與工程基板整合之電力元件
US20200105905A1 (en) * 2018-09-27 2020-04-02 Globalfoundries Inc. Methods, apparatus, and manufacturing system for finfet devices with reduced parasitic capacitance

Also Published As

Publication number Publication date
TW202210668A (zh) 2022-03-16

Similar Documents

Publication Publication Date Title
US11699750B2 (en) Gallium nitride epitaxial structures for power devices
CN104137226B (zh) 适用于具有异质衬底的iii族氮化物器件的缓冲层结构
US10755986B2 (en) Aluminum nitride based Silicon-on-Insulator substrate structure
US11164743B2 (en) Systems and method for integrated devices on an engineered substrate
CN112447771B (zh) GeSiOI衬底及其制备方法、GeSiOI器件及其制备方法
JP2009239270A (ja) 半導体基板、半導体基板の製造方法および電子デバイス
CN111540781A (zh) 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
TW202013433A (zh) Iii-n半導體結構及形成iii-n半導體結構的方法
KR20130139707A (ko) 반도체 소자 및 이에 사용되는 초격자층
TWI645454B (zh) 磊晶基板及其製造方法
TWI742828B (zh) 可降低應力的氮化鎵磊晶片
US20200266292A1 (en) Composite substrates of conductive and insulating or semi-insulating silicon carbide for gallium nitride devices
TWI552948B (zh) 半導體元件
JP5972917B2 (ja) 空間的に閉じ込められた誘電体領域を含む半導体構造
CN107195534B (zh) Ge复合衬底、衬底外延结构及其制备方法
TWI788869B (zh) 高電子遷移率電晶體及其複合基板
CN113539786B (zh) 硅基氮化镓外延结构及其制备方法
TWI783618B (zh) 半導體結構
TWI768957B (zh) 複合基板及其製造方法
TWI841533B (zh) 高電子移動率電晶體及其製造方法
CN106783968B (zh) 含有氮镓铝和氮镓铟的缓存层的半导体器件及其制造方法
CN115692308A (zh) 一种半导体结构的制备方法及半导体结构
CN116344598A (zh) 半导体结构及其制备方法