TWI741964B - 轉壓器 - Google Patents

轉壓器 Download PDF

Info

Publication number
TWI741964B
TWI741964B TW110121050A TW110121050A TWI741964B TW I741964 B TWI741964 B TW I741964B TW 110121050 A TW110121050 A TW 110121050A TW 110121050 A TW110121050 A TW 110121050A TW I741964 B TWI741964 B TW I741964B
Authority
TW
Taiwan
Prior art keywords
node
terminal
type transistor
input signal
transistor
Prior art date
Application number
TW110121050A
Other languages
English (en)
Other versions
TW202203582A (zh
Inventor
林桓民
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Application granted granted Critical
Publication of TWI741964B publication Critical patent/TWI741964B/zh
Publication of TW202203582A publication Critical patent/TW202203582A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本發明為一種轉壓器，包括一自我初始化電路。自我初始化電路在電源開啟過程中判斷轉壓器是否接收到無效的輸入信號與反相輸入信號。在電源開啟過程，於確認轉壓器接收到無效的輸入信號與反相輸入信號後，自我初始化電路可控制轉壓器維持在一自我初始化狀態(self-initialize power up state)，使得轉壓器的輸出信號為特定的電壓準位。

Description

轉壓器
本發明是有關於一種轉壓器(level shifter)，且特別是有關於一種具有電源開啟自我初始化狀態(self-initialize power up state)的轉壓器。
轉壓器可接收信號範圍較小的輸入信號，並將其對應地轉換為信號範圍較大的輸出信號，是介面電路(interface circuit)中的重要構築方塊。譬如說，在IC晶片中，將特定的信號由核心電壓(core voltage)的信號範圍轉換至輸出入電壓(IO voltage)的信號範圍。基本上，核心電壓的信號範圍可以是0到0.8伏特，而輸出入電壓的信號範圍為0到1.5伏特。為了在兩種信號範圍間進行轉換，就需要使用到轉壓器，用以將0到0.8伏特的輸入信號轉換為0到1.5伏特的輸出信號。
請參考第1A圖，其所繪示為習知轉壓器。此轉壓器10可將信號範圍介於電壓VDD1至GND的輸入信號IN與反相輸入信號INB轉為信號範圍在電壓VDD2至GND間的輸出信號OUT。其中，電源電壓VDD1可為例如0.8伏特，電源電壓VDD2可為例如1.5伏特，接地電壓GND為0伏特。亦即，電源電壓VDD2大於電源電壓VDD1，且電源電壓VDD1大於接地電壓GND。
如第1A圖所示，轉壓器10包括一P型電晶體MP1、P型電晶體MP2、N型電晶體MN1、N型電晶體MN2與一反閘12。
P型電晶體MP1的源極端連接至電源電壓VDD2，汲極端連接至節點a，以及閘極端連接至節點b。P型電晶體MP2源極端連接至電源電壓VDD2，汲極端連接至節點b，以及閘極端連接至節點a。
N型電晶體MN1汲極端連接至節點a，源極端連接至接地電壓GND，以及閘極端接收反相輸入信號INB。N型電晶體MN2汲極端連接至節點b，源極端連接至接地電壓GND，以及閘極端接收輸入信號IN。
再者，反閘(NOT gate)12接收電源電壓VDD2。反閘12的輸入端連接至節點b，反閘12的輸出端做為轉壓器10的輸出端，用以產生輸出信號OUT。當然，轉壓器10更可包括另一反閘(未繪示)，其輸入端連接至節點a，其輸出端可產生反相輸出信號OUTB(未繪示)。
請參照第1B圖，其所繪示為習知轉壓器正常運作的示意圖。
於時間點t1，轉壓器10的輸入信號IN為高準位的電源電壓VDD1且反相的輸入信號INB為低準位的接地電壓GND，N型電晶體MN2與P型電晶體MP1為開啟(turn on)，N型電晶體MN1與P型電晶體MP2為關閉(turn off)。因此，節點b的電壓為接地電壓GND，所以反閘12產生的輸出信號OUT為高準位的電源電壓VDD2。
於時間點t2，轉壓器10的輸入信號IN為低準位的接地電壓GND且反相的輸入信號INB為高準位的電源電壓VDD1，N型電晶體MN2與P型電晶體MP1為關閉(turn off)，N型電晶體MN1與P型電晶體MP2為開啟(turn on)。因此，節點b的電壓為電源電壓VDD2，所以反閘12產生的輸出信號OUT為低準位的接地電壓GND。
基本上，當電源電壓VDD2穩定(stable)後，轉壓器10即可正常運作。然而，當轉壓器10電源電壓VDD2的開啟(power up)過程，由於無效的輸入(invalid input)，可能導致輸出不確定的問題(unknown output problem)。舉例來說，當無效的輸入信號IN與反相輸入信號INB的電壓準位(voltage level)都很低時，即可視為無效的輸入，以下說明之。
請參照第1C圖，其所繪示為習知轉壓器於電源電壓開啟(power up)過程之示意圖。其中，於電源電壓開啟VDD2開啟的過程，轉壓器10接收無效的輸入信號IN與反相輸入信號INB。
於時間點ta至時間點tb，電源開啟(power up)，供應電源電壓VDD2開始上升。由於輸入信號IN與反相輸入信號INB為接地電壓GND，所以N型電晶體MN1與N型電晶體MN2皆關閉(turn off)。此時，P型電晶體MP1與P型電晶體MP2產生的充電電流(charge current)分別對節點a與節點b充電(charge)，使得節點a與節點b的電壓逐漸上升。由於無法確定P型電晶體MP1與P型電晶體MP2的充電電流大小，所以會造成輸出信號OUT的不確定性。
舉例來說，假設P型電晶體MP1的充電電流大於P型電晶體MP2的充電電流時，節點a的電壓上升速度大於節點b的電壓。換言之，在第1C圖中，實線代表節點a的電壓，虛線代表節點b的電壓。當節點a的電壓上升至一預定準位時，P型電晶體MP2會被截止(cut off)並使得節點b的電壓不會繼續上升。由於反閘12連接至節點b，節點b的電壓被視為低準位，輸出信號OUT會如虛線所示逐漸上升。之後，於時間點tb時，輸出信號OUT上升至高準位的電源電壓VDD2。
另一方面，假設P型電晶體MP2的充電電流大於P型電晶體MP1的充電電流時，節點b的電壓上升速度大於節點a的電壓。換言之，在第1C圖中，實線代表節點b的電壓，虛線代表節點a的電壓。當節點b的電壓上升至一預定準位時，P型電晶體MP1會被截止(cut off)並使得節點a的電壓不會繼續上升。由於反閘12連接至節點b，節點b的電壓被視為高準位，輸出信號OUT會如實線所示維持在接地電壓GND。之後，於時間點tb時，輸出信號OUT維持在低準位的接地電壓GND。
由以上的說明可知，習知轉壓器10於電源開啟(power up)過程中，如果轉壓器10接收無效的輸入信號IN與反相輸入信號INB時，將無法確認輸出信號OUT為高準位的電源電壓VDD2或者低準位的接地電壓GND。
本發明提出一種轉壓器，將信號範圍在一第一電壓至一接地電壓間的一輸入信號與一反相輸入信號轉為信號範圍在一第二電源電壓至該接地電壓間的一輸出信號。該轉壓器包括：一第一P型電晶體，該第一P型電晶體的一源極端接收該第二電源電壓，該第一P型電晶體的一汲極端連接至一第一節點，以及該第一P型電晶體的一閘極端連接至一第二節點；一第二P型電晶體，該第二P型電晶體的一源極端接收該第二電源電壓，該第二P型電晶體的一汲極端連接至該第二節點，以及該第二P型電晶體的一閘極端連接至該第一節點；一第一N型電晶體，該第一N型電晶體的一汲極端連接至該第一節點，該第一N型電晶體的一源極端收該接地電壓，以及該第一N型電晶體的一閘極端接收該反相輸入信號；一第二N型電晶體，該第二N型電晶體的一汲極端連接至該第二節點，該第二N型電晶體的一源極端收該接地電壓，以及該第二N型電晶體的一閘極端接收該輸入信號；一第一反閘，該第一反閘的一輸入端連接至該第二節點，以及該第一反閘的一輸出端產生一輸出信號；以及，一自我初始化電路，連接於該第一節點與該第二節點。該自我初始化電路根據該第一節點與該第二節點的電壓來判斷該轉壓器是否接收無效的該輸入信號與該反相輸入信號。以及，於確認該轉壓器接收無效的該輸入信號與該反相輸入信號時，該自我初始化電路控制該第一節點與該第二節點互相連接，並使得該第一反閘產生的該輸出信號為一特定電壓準位。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下:
請參照第2圖，其所繪示為本發明轉壓器的第一實施例。此轉壓器200可將信號範圍介於電壓VDD1至GND的輸入信號IN與反相輸入信號INB轉為信號範圍在電壓VDD2至GND間的輸出信號OUT。其中，電源電壓VDD1可為例如0.8伏特，電源電壓VDD2可為例如1.5伏特，接地電壓GND為0伏特，其中，電源電壓VDD2大於電源電壓VDD1，且電源電壓VDD1大於接地電壓GND。
如第2圖所示，轉壓器200包括一P型電晶體MP1、P型電晶體MP2、N型電晶體MN1、N型電晶體MN2、一反閘210與一自我初始化電路(self-initial circuit)220。
P型電晶體MP1的源極端連接至電源電壓VDD2，汲極端連接至節點a，以及閘極端連接至節點b。P型電晶體MP2源極端連接至電源電壓VDD2，汲極端連接至節點b，以及閘極端連接至節點a。
N型電晶體MN1汲極端連接至節點a，源極端連接至接地電壓GND，以及閘極端接收反相輸入信號INB。N型電晶體MN2汲極端連接至節點b，源極端連接至接地電壓GND，以及閘極端接收輸入信號IN。
反閘210接收電源電壓VDD2。反閘210的輸入端連接至節點b，反閘210的輸出端做為轉壓器200的輸出端，用以產生輸出信號OUT。當然，轉壓器210更可包括另一反閘(未繪示)，其輸入端連接至節點a，其輸出端可產生反相輸出信號OUTB(未繪示)。
再者，自我初始化電路220連接於節點a與節點b之間。自我初始化電路220包括一開關元件SW與一邏輯電路222。開關元件SW的第一端連接至節點a，開關元件SW的第二端連接至節點b，開關元件SW的一控制端接收一控制信號C。再者，邏輯電路222的第一輸入端連接至節點a，邏輯電路222的第二輸入端連接至節點b，邏輯電路222元件的一輸出端產生控制信號C。
根據本發明的實施例，自我初始化電路220可在電源開啟(power up)過程，根據節點a與節點b的電壓來判斷轉壓器200是否接收無效的輸入信號IN與反相輸入信號INB。當邏輯電路222確認轉壓器200接收無效的輸入信號IN與反相輸入信號INB時，邏輯電路222動作(activate)控制信號C，並控制開關元件SW由斷開狀態(off state)轉換為閉合狀態(on state)。此時，節點a與節點b互相連接，讓節點a與節點b有相同的電壓，並使得反閘210產生特定的電壓準位。
舉例來說，在電源開啟(power up)的過程，當邏輯電路222確認轉壓器200接收無效的輸入信號IN與反相輸入信號INB時，控制信號C動作使得開關元件SW為閉合狀態(on state)。因此，節點a與節點b的電壓相同，並同時上升至電源電壓VDD2，並使得反閘210產生的輸出信號OUT為低準位的接地電壓GND。
請參照第3A圖，其所繪示為本發明轉壓器的第二實施例。相較於第一實施例，其差異在於自我初始化電路320。以下僅介紹轉壓器300的自我初始化電路320的詳細電路，其餘不再贅述。
自我初始化電路320連接於節點a與節點b之間。自我初始化電路320的開關元件為一開關電晶體Msw，自我初始化電路320的邏輯電路為一反及閘(NAND gate)322。再者，反及閘322接收電源電壓VDD2。
開關電晶體Msw的第一汲/源極端(drain/source terminal)連接至節點a，開關電晶體Msw的第二汲/源極端連接至節點b，開關電晶體Msw的閘極端接收控制信號C。再者，反及閘322的第一輸入端連接至節點a，反及閘322的第二輸入端連接至節點b，反及閘322的輸出端產生控制信號C。
請參照第3B圖，其所繪示為本發明轉壓器於電源電壓開啟(power up)過程之示意圖。其中，於電源電壓開啟VDD2開啟的過程，轉壓器300接收無效的輸入信號IN與反相輸入信號INB。
於時間點ta至時間點td，電源開啟(power up)，所以供應電源電壓VDD2開始上升。由於輸入信號IN與反相輸入信號INB皆為接地電壓GND，所以N型電晶體MN1與N型電晶體MN2皆關閉(turn off)。此時，P型電晶體MP1與P型電晶體MP2產生的充電電流(charge current)分別節點a與節點b充電，使得節點a與節點b的電壓逐漸上升。由於P型電晶體MP1與P型電晶體MP2的充電電流大小不同，所以於時間點ta之後，節點a與節點b的電壓有不同的上升速度。
於時間點tb，節點a與節點b的電壓差異造成反及閘322動作控制信號C。此時，反及閘322產生接地電壓GND的控制信號C，造成開關電晶體Msw開啟(turn on)，節點a與節點b互相連接，節點a與節點b的電壓逐漸接近。因此，於時間點tc，節點a與節點b的電壓相同，並以相同的速度逐漸上升至電源電壓VDD2，而反閘210產生的輸出信號OUT則為低準位的接地電壓GND。
由以上的說明可知，在電源開啟過程，當轉壓器300接收無效的輸入信號IN與反相輸入信號INB時，因為P型電晶體MP1與P型電晶體MP2產生的充電電流(charge current)差異，造成節點a與節點b的電壓差異，並進而讓反及閘322動作控制信號C，使得開關電晶體Msw開啟。當開關電晶體Msw開啟後，節點a與節點b的電壓會相同，並且逐漸上升至高準位的電源電壓VDD2，使得反及閘210產生的輸出信號OUT為低準位的接地電壓GND。
換言之，本發明轉壓器300的自我初始化電路320可在電源開啟過程中，於確認轉壓器300接收到無效的輸入信號IN與反相輸入信號INB後，自我初始化電路320可控制轉壓器300維持在自我初始化狀態(self-initialize power up state)，使得輸出信號OUT為特定的電壓準位，例如接地電壓GND。
再者，當本發明轉壓器300在正常運作時，由於節點a與節點b為互補的準位(complementary levels)，亦即其中一為電源電壓VDD2，另一為接地電壓GND。因此，自我初始化電路320中的反及閘322不會動作控制信號C，開關電晶體Msw會維持在關閉狀態(turn off)。所以轉壓器300的動作如第1B圖所示，此處不再贅述。
同理，當電源開啟過程中，當轉壓器300接收有效(valid)的輸入信號IN與反相輸入信號INB時，自我初始化電路320也不會動作，而轉壓器300可根據有效的輸入信號IN與反相輸入信號INB來產生輸出信號OUT。
由以上的說明可知，本發明的轉壓器300於電源電壓開啟(power up)的過程中，如果轉壓器300接收無效的輸入信號IN與反相輸入信號INB時，自我初始化電路320會控制節點a與節點b互相連接，並使得轉壓器300的輸出信號OUT為特定電壓準位。因此，本發明確實可以解決習知轉壓器由於無效的輸入(invalid input)，導致輸出不確定的問題(unknown output problem)。
再者，本發明並未限定自我初始化電路220的開關元件SW與邏輯電路222。在此領域的技術人員可以根據本發明揭露的轉壓器300中的自我初始化電路320來設計出其他自我初始化電路。舉例來說，在自我初始化電路320中，利用N型的開關電晶體來取代P型的開關電晶體Msw，並且設計其他邏輯電路來實現本發明。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10,200,300:轉壓器 12,210:反閘 220,320:自我初始化電路 222:邏輯電路 322:反及閘
第1A圖為習知轉壓器； 第1B圖為習知轉壓器正常運作的示意圖； 第1C圖為習知轉壓器於電源電壓開啟過程之示意圖； 第2圖為本發明轉壓器的第一實施例； 第3A圖為本發明轉壓器的第二實施例；以及 第3B圖為本發明轉壓器於電源電壓開啟過程之示意圖。
200:轉壓器
210:反閘
220:自我初始化電路
222:邏輯電路

Claims (6)

  1. 一種轉壓器，將信號範圍在一第一電源電壓至一接地電壓間的一輸入信號與一反相輸入信號轉為信號範圍在一第二電源電壓至該接地電壓間的一輸出信號，該轉壓器包括： 一第一P型電晶體，該第一P型電晶體的一源極端接收該第二電源電壓，該第一P型電晶體的一汲極端連接至一第一節點，以及該第一P型電晶體的一閘極端連接至一第二節點； 一第二P型電晶體，該第二P型電晶體的一源極端接收該第二電源電壓，該第二P型電晶體的一汲極端連接至該第二節點，以及該第二P型電晶體的一閘極端連接至該第一節點； 一第一N型電晶體，該第一N型電晶體的一汲極端連接至該第一節點，該第一N型電晶體的一源極端收該接地電壓，以及該第一N型電晶體的一閘極端接收該反相輸入信號； 一第二N型電晶體，該第二N型電晶體的一汲極端連接至該第二節點，該第二N型電晶體的一源極端收該接地電壓，以及該第二N型電晶體的一閘極端接收該輸入信號； 一第一反閘，該第一反閘的一輸入端連接至該第二節點，以及該第一反閘的一輸出端產生該輸出信號；以及 一自我初始化電路，連接於該第一節點與該第二節點； 其中，該自我初始化電路根據該第一節點與該第二節點的電壓來判斷該轉壓器是否接收無效的該輸入信號與該反相輸入信號；以及，於確認該轉壓器接收無效的該輸入信號與該反相輸入信號時，該自我初始化電路控制該第一節點與該第二節點互相連接，並使得該第一反閘產生的該輸出信號為一特定電壓準位。
  2. 如請求項1所述之轉壓器，其中該轉壓器包括一第二反閘，該第二反閘的一輸入端連接至該第一節點，以及該第二反閘的一輸出端產生一反相輸出信號。
  3. 如請求項1所述之轉壓器，其中該自我初始化電路包括： 一開關元件，該開關元件的一第一端連接至該第一節點，該開關元件的一第二端連接至該第二節點，該開關元件的一控制端接收一控制信號；以及 一邏輯電路，該邏輯電路的一第一輸入端連接至該第一節點，該邏輯電路的一第二輸入端連接至該第二節點，該邏輯電路元件的一輸出端產生該控制信號。
  4. 如請求項3所述之轉壓器，其中該開關元件為一P型開關電晶體，該P型開關電晶體的一第一汲/源極端連接至該第一節點，該P型開關電晶體的一第二汲/源極端連接至該第二節點，該P型開關電晶體的一閘極端端接收該控制信號。
  5. 如請求項4所述之轉壓器，其中該邏輯電路為一反及閘，該反及閘的一第一輸入端連接至該第一節點，該反及閘的一第二輸入端連接至該第二節點，該反及閘的一輸出端產生該控制信號。
  6. 如請求項3所述之轉壓器，其中該開關元件為一N型開關電晶體，該N型開關電晶體的一第一汲/源極端連接至該第一節點，該N型開關電晶體的一第二汲/源極端連接至該第二節點，該N型開關電晶體的一閘極端接收該控制信號。
TW110121050A 2020-07-14 2021-06-09 轉壓器 TWI741964B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063051879P 2020-07-14 2020-07-14
US63/051,879 2020-07-14
US17/317,932 2021-05-12
US17/317,932 US11271551B2 (en) 2020-07-14 2021-05-12 Level shifter

Publications (2)

Publication Number Publication Date
TWI741964B true TWI741964B (zh) 2021-10-01
TW202203582A TW202203582A (zh) 2022-01-16

Family

ID=79291643

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110121050A TWI741964B (zh) 2020-07-14 2021-06-09 轉壓器

Country Status (2)

Country Link
US (1) US11271551B2 (zh)
TW (1) TWI741964B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070188194A1 (en) * 2006-02-15 2007-08-16 Samsung Electronics Co: Ltd. Level shifter circuit and method thereof
TW200818705A (en) * 2006-10-12 2008-04-16 Himax Tech Ltd Level shift circuit
US20090121771A1 (en) * 2007-11-13 2009-05-14 Himax Technologies Limited Level shift circuit and method thereof
US20110285455A1 (en) * 2010-05-18 2011-11-24 Canaan Microelectronics Corporation Limited Exponential voltage conversion switched capacitor charge pump
US20120049887A1 (en) * 2010-08-30 2012-03-01 Freescale Semiconductor, Inc Digital signal voltage level shifter
CN104052463A (zh) * 2013-03-13 2014-09-17 飞思卡尔半导体公司 电压电平转换器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414534B1 (en) * 2001-02-20 2002-07-02 Taiwan Semiconductor Manufacturing Company Level shifter for ultra-deep submicron CMOS designs
US6894537B1 (en) 2002-12-18 2005-05-17 National Semiconductor Corporation Apparatus and method for level shifting in power-on reset circuitry in dual power supply domains
US8063662B2 (en) 2007-07-06 2011-11-22 Analog Devices, Inc. Methods and apparatus for predictable level shifter power-up state
US7675345B2 (en) 2007-07-24 2010-03-09 Texas Instruments Incorporated Low-leakage level-shifters with supply detection
US9088268B2 (en) 2012-06-24 2015-07-21 Nanya Technology Corp. Invalid signal filtering method and shifter utilizing the method
US20180097519A1 (en) * 2016-09-30 2018-04-05 Taiwan Semiconductor Manufacturing Company Ltd. Adaptive level shifter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070188194A1 (en) * 2006-02-15 2007-08-16 Samsung Electronics Co: Ltd. Level shifter circuit and method thereof
TW200818705A (en) * 2006-10-12 2008-04-16 Himax Tech Ltd Level shift circuit
US20090121771A1 (en) * 2007-11-13 2009-05-14 Himax Technologies Limited Level shift circuit and method thereof
US20110285455A1 (en) * 2010-05-18 2011-11-24 Canaan Microelectronics Corporation Limited Exponential voltage conversion switched capacitor charge pump
US20120049887A1 (en) * 2010-08-30 2012-03-01 Freescale Semiconductor, Inc Digital signal voltage level shifter
CN104052463A (zh) * 2013-03-13 2014-09-17 飞思卡尔半导体公司 电压电平转换器

Also Published As

Publication number Publication date
US11271551B2 (en) 2022-03-08
TW202203582A (zh) 2022-01-16
US20220021377A1 (en) 2022-01-20

Similar Documents

Publication Publication Date Title
KR100487536B1 (ko) 파워-온 리셋 회로
JP3152867B2 (ja) レベルシフト半導体装置
EP1608067A2 (en) Reset circuit
TWI737299B (zh) 緩衝電路與緩衝方法
JP4870391B2 (ja) レベルシフタ及びレベルシフティング方法
JP3764135B2 (ja) レベルシフタ
JP2004260730A (ja) パルス発生回路及びそれを用いたハイサイドドライバ回路
US10116299B2 (en) Power-on reset circuit
TWI739695B (zh) 轉壓器
TW201813301A (zh) 位準移位電路及半導體裝置
TWI741964B (zh) 轉壓器
JP3652793B2 (ja) 半導体装置の電圧変換回路
JP2023067760A (ja) レベルシフト回路
JP2007235815A (ja) レベル変換回路
TWM616390U (zh) 低功率電壓位準移位器
JP3676724B2 (ja) Ｃｍｏｓバッファ回路
JP2008017101A (ja) パワーオンリセット回路
JP3463988B2 (ja) 中間電位化回路
JP2006352204A (ja) 電位検出回路及びそれを備える半導体集積回路
TWM565921U (zh) 電壓位準移位器
US11979155B2 (en) Semiconductor integrated circuit device and level shifter circuit
TWI755921B (zh) 用於積體電路的低電壓位準移位器
KR100907017B1 (ko) 반도체 메모리 장치의 레벨 회로
JP2007195162A (ja) レベルシフト回路
JP2005039635A (ja) パワーオンリセット回路