TWI739182B - 載板結構及其製作方法 - Google Patents

載板結構及其製作方法 Download PDF

Info

Publication number
TWI739182B
TWI739182B TW108138473A TW108138473A TWI739182B TW I739182 B TWI739182 B TW I739182B TW 108138473 A TW108138473 A TW 108138473A TW 108138473 A TW108138473 A TW 108138473A TW I739182 B TWI739182 B TW I739182B
Authority
TW
Taiwan
Prior art keywords
circuit layer
layer
pad
carrier board
carrier
Prior art date
Application number
TW108138473A
Other languages
English (en)
Other versions
TW202117928A (zh
Inventor
曾子章
柯正達
林溥如
王擇威
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW108138473A priority Critical patent/TWI739182B/zh
Priority to US16/702,478 priority patent/US10925172B1/en
Priority to US17/147,474 priority patent/US11690180B2/en
Publication of TW202117928A publication Critical patent/TW202117928A/zh
Application granted granted Critical
Publication of TWI739182B publication Critical patent/TWI739182B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種載板結構包括載板及增層線路層。載板具有貫穿載板的至少一通孔。增層線路層位於載板上且包括至少一第一線路層、至少一第一介電層、第二線路層、第二介電層及多個導電孔。第一線路層位於載板的第一表面上且包括至少一第一接墊。第一接墊對應於通孔設置。第一介電層位於第一線路層上。第二線路層位於第一介電層上且包括至少一第二接墊。第二介電層位於第二線路層上且包括至少一開口。開口暴露出第二接墊。導電孔貫穿第一介電層且電性連接第一線路層與第二線路層。

Description

載板結構及其製作方法
本發明是有關於一種載板結構及其製作方法，且特別是有關於一種的載板結構及其製作方法，其可用於檢出線路是否有短路或斷路。
目前，在載板上製作單面的多層細線路重佈線路層(fine line redistribution layer)時，由於線路的其中一端點會隱藏於重佈線路層與載板之間，以至於在製作完成重佈線路層之後，只能針對線路的另一端進行短路或斷路電測，以檢出線路的製程問題。然而，若線路較細且斷路接近於端點處時，則會有無法檢出的風險。
本發明提供一種載板結構及其製作方法，可檢出線路是否有短路或斷路，具有較佳的可靠性。
本發明的載板結構包括載板以及增層線路層。載板具有第一表面、與第一表面相對的第二表面以及貫穿載板的至少一通孔。增層線路層位於載板上。增層線路層包括至少一第一線路層、至少一第一介電層、第二線路層、第二介電層以及多個導電孔。第一線路層位於載板的第一表面上且包括至少一第一接墊。第一接墊對應於通孔設置。第一介電層位於第一線路層上。第二線路層位於第一介電層上且包括至少一第二接墊。第二介電層位於第二線路層上且包括至少一開口。開口暴露出第二接墊。導電孔貫穿第一介電層且電性連接第一線路層與第二線路層。
在本發明的一實施例中，上述的載板結構更包括連接層。連接層位於載板與增層線路層之間且覆蓋通孔。
在本發明的一實施例中，上述的連接層直接接觸增層線路層中的第一接墊。
在本發明的一實施例中，上述的連接層的材料包括異方性導電膠。
在本發明的一實施例中，上述的載板結構更包括至少一導電墊。導電墊具有頂表面及相對於頂表面的底表面。導電墊位於載板與增層線路層之間且被連接層包覆。導電墊對應於通孔設置。
在本發明的一實施例中，上述的導電墊的底表面與載板的第一表面切齊。
在本發明的一實施例中，上述的導電墊的頂表面直接接觸第一接墊。
在本發明的一實施例中，上述的導電墊透過連接層電性連接至第一接墊。
在本發明的一實施例中，上述的載板結構更包括多個導電柱。導電柱位於導電墊與增層線路層之間，且電性連接導電墊與第一接墊。
在本發明的一實施例中，上述的第一線路層與第二線路層為細線路。第一介電層的厚度與第二介電層的厚度為4微米至10微米。
本發明的載板結構的製作方法包括以下步驟：首先，提供一載板。載板具有第一表面、與第一表面相對的第二表面以及貫穿載板的至少一通孔。接著，形成增層線路層於載板上。增層線路層包括至少一第一線路層、至少一第一介電層、第二線路層、第二介電層以及多個導電孔。第一線路層位於載板的第一表面上且包括至少一第一接墊。第一接墊對應於通孔設置。第一介電層位於第一線路層上。第二線路層位於第一介電層上且包括至少一第二接墊。第二介電層位於第二線路層上且包括至少一開口。開口暴露出第二接墊。導電孔貫穿第一介電層且電性連接第一線路層與第二線路層。
在本發明的一實施例中，上述形成增層線路層於載板上的步驟包括以下步驟：首先，提供玻璃基板。接著，形成離型層於玻璃基板上。然後，形成增層線路層於離型層上。最後，移除離型層以及玻璃基板，以將增層線路層配置載板的第一表面上。
在本發明的一實施例中，上述在形成增層線路層於載板上之前更包括以下步驟：形成連接層於載板與增層線路層之間，以使連接層覆蓋通孔。
在本發明的一實施例中，上述在形成連接層於載板與增層線路層之間之前更包括以下步驟：形成至少一導電墊於載板與增層線路層之間，以使導電墊被連接層包覆，且使導電墊對應於通孔設置。導電墊具有頂表面及相對於頂表面的底表面。
在本發明的一實施例中，上述的載板結構的製作方法更包括以下步驟：形成多個導電柱於導電墊與增層線路層之間，以使導電柱連接導電墊與第一接墊。
基於上述，在本實施例的載板結構及其製作方法中，由於第一接墊可透過導電孔以及第一線路層電性連接至對應的第二接墊，第一接墊暴露於通孔，且第二接墊暴露於第二介電層，因此，在製作完成增層線路層之後，可對增層線路層上下兩側的端點，也就是第一接墊(即下方端點)與其對應的第二接墊(即上方端點)，進行短路或斷路電測，以檢測線路製程是否有問題。藉此，使得本實施例的載板結構及其製作方法，可用於檢出線路是否有短路或斷路，進而可使得載板結構具有較佳的可靠性。
圖1A至圖1B繪示為本發明一實施例的載板結構的製作方法的剖面示意圖。首先，請參照圖1A，提供一載板110。載板110具有第一表面111、與第一表面111相對的第二表面112以及貫穿載板110的至少一通孔113、114。雖然圖1示意地繪示為2個通孔113、114，但本發明並不對通孔的數量加以限制。在本實施例中，通孔113、114連接載板110的第一表面111與第二表面112。通孔113、114例如是以雷射鑽孔或機械加工的方式形成，但不以此為限。在本實施例中，載板110的材料例如是玻璃基板、陶瓷基板、矽基板或高分子玻璃纖維複合基板，但不以此為限。
接著，請參照圖1B，形成增層線路層120於載板110上。詳細來說，在本實施例中，可例如是直接在載板110的第一表面111製作增層線路層120。在一些實施例中，在製作增層線路層120之前，可先將填充物(未繪示)填入於通孔113、114，接著，再開始製作增層線路層120，其中，所述填充物可在製作完成增層線路層120之後移除，以暴露出通孔113、114。此外，在一些實施例中，也可在製作增層線路層120之前，先將一具有突出部的模具(未繪示)與載板110對組，以使模具的突出部塞入通孔113、114中，接著，再開始製作增層線路層120，其中，所述模具可在製作完成增層線路層120之後移除，以暴露出通孔113、114。
在本實施例中，增層線路層120可包括至少一第一線路層121、121a、至少一第一介電層122、122a、第二線路層123、第二介電層124以及多個導電孔125。具體來說，第一線路層121位於載板110的第一表面111上，且第一線路層121暴露出載板110的部分第一表面111。第一線路層121包括至少一第一接墊1211、1212。第一接墊1211對應於通孔113設置，且第一接墊1212對應於通孔114設置。第一接墊1211的底面1211a以及第一接墊1212的底面1212a皆與載板110的第一表面111切齊。雖然圖1示意地繪示為2個鄰近載板110的第一接墊1211、1212，但本發明並不對鄰近載板的第一接墊的數量加以限制。
第一介電層122位於第一線路層121上，且第一介電層122覆蓋第一線路層121以及載板110的第一表面111。接著，第一線路層121a位於第一介電層122上，且第一線路層121a暴露出部分第一介電層122。第一介電層122a位於第一線路層121a上，且第一介電層122a覆蓋第一線路層121a以及第一介電層122。雖然圖1示意地繪示為2層第一線路層121、121a以及2層第一介電層122、122a，但本發明並不對第一線路層以及第一介電層的數量加以限制。也就是說，在其他實施例中，第一線路層也可以是1層或2層以上，且第一介電層也可以是1層或2層以上。
第二線路層123位於第一介電層122a上且第二線路層123暴露出部分第一介電層122a。第二線路層123包括至少一第二接墊1231、1232，其中第二接墊1231對應於通孔113設置，且第二接墊1232對應於通孔114設置。
第二介電層124位於第二線路層123上。第二介電層124覆蓋第一介電層122a以及部分第二線路層123。第二介電層124包括至少一開口1241、1242。開口1241暴露出第二接墊1231，且開口1242暴露出第二接墊1232。開口1241對應於通孔113設置，且開口1242對應於通孔114設置。
導電孔125貫穿第一介電層122以及第一介電層122a。導電孔125電性連接第一線路層121與第一線路層121a，且導電孔125電性連接第一線路層121a與第二線路層123。藉此，使得第一接墊1211可透過導電孔125以及第一線路層121a電性連接至對應的第二接墊1231，且第一接墊1212可透過導電孔125以及第一線路層121a電性連接至對應的第二接墊1232。在一些實施例中，第一接墊1211不會電性連接至第二接墊1232，且第一接墊1212不會電性連接至第二接墊1231。至此，已製作完成本實施例的載板結構100。
此外，雖然上述是直接在載板110的第一表面111製作增層線路層120，但本發明並不對形成增層線路層的方式加以限制。在一些實施例中，也可先於另外的基板上製作增層線路層，接著，再將製作完成的增層線路層配置於載板上。舉例來說，可以下述的步驟形成增層線路層於載板上(未繪示)：首先，提供玻璃基板。接著，在玻璃基板上形成離型層。然後，在離型層上形成增層線路層。最後，移除離型層以及玻璃基板，並將製作完成的增層線路層配置載板的第一表面上。此外，在一些實施例中，增層線路層120中的第一線路層121、121a與第二線路層123可以為細線路，其中，細線路的線寬例如是2微米至10微米，且第一介電層122、122a的厚度與第二介電層124的厚度例如是4微米至10微米，但不以此為限。
簡言之，本實施例的載板結構100包括載板110以及增層線路層120。載板110具有第一表面111、與第一表面111相對的第二表面112以及貫穿載板110的通孔113、114。增層線路層120位於載板110上。增層線路層120包括第一線路層121、121a、第一介電層122、122a、第二線路層123、第二介電層124以及多個導電孔125。第一線路層121、121a位於載板110的第一表面111上，第一線路層121包括第一接墊1211、1212。第一介電層122(或第一介電層122a)位於第一線路層121(或第一線路層121a)上。第二線路層123位於第一介電層122、122a上且第二線路層123包括第二接墊1231、1232。第二介電層124位於第二線路層123上且第二介電層124包括開口1241、1242。開口1241(或開口1242)暴露出第二接墊1231(或第二接墊1232)。導電孔125貫穿第一介電層122、122a且導電孔125電性連接第一線路層121、121a與第二線路層123。鄰近載板110的第一接墊1211對應於通孔113設置，且鄰近載板110的第一接墊1212對應於通孔114設置。第二接墊1231對應於通孔113設置，且第二接墊1232對應於通孔114設置。
此外，在本實施例的載板結構100中，由於第一接墊1211可透過導電孔125以及第一線路層121a電性連接至對應的第二接墊1231，第一接墊1211暴露於通孔113，且第二接墊1231暴露於第二介電層124，因此，在製作完成增層線路層120之後，可對增層線路層120上下兩側的端點(即電測時，探針接觸的位置)，也就是第一接墊1211(即下方端點)與其對應的第二接墊1231(即上方端點)，利用探針來進行短路或斷路電測，以檢測線路製程是否有問題。同理，也可對第一接墊1212與其對應的第二接墊1232進行短路或斷路電測。藉此，使得本實施例的載板結構100可具有較佳的可靠性。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部份內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部份的說明可參考前述實施例，下述實施例不再重複贅述。
圖2A至圖2B繪示為本發明另一實施例的載板結構的製作方法的剖面示意圖。請同時參照圖1A至圖1B以及圖2A至圖2B，本實施例的載板結構的製作方法與圖1A至圖1B中的載板結構的製作方法相似，惟二者主要差異之處在於：本實施例的載板結構100a在形成增層線路層120於載板110上之前，形成連接層130於載板110上，以使連接層130可位於載板110與增層線路層120之間。
詳細來說，在本實施例的載板結構的製作方法中，先依據圖1A的步驟提供一載板110。接著，請參照圖2A，形成連接層130於載板110的第一表面111，以使連接層130覆蓋通孔113、114。連接層130接觸載板110的第一表面111。在本實施例中，連接層130的材料例如是異方性導電膠或奈米導電聚合物，但不以此為限，只要使連接層130具有垂直方向導電且水平方向不導電的特性即可。
接著，請參照圖2B，形成增層線路層120於連接層130上。詳細來說，在本實施例中，可直接在連接層130上製作增層線路層120，也可先於另外的基板上製作增層線路層之後，再將製作完成的增層線路層配置於連接層130上，其類似圖1B中形成增層線路層120的方式，故於此不在贅述。在本實施例中，由於連接層130可直接接觸增層線路層120中鄰近連接層130的第一接墊1211、1212，因此，在對增層線路層120進行短路或斷路電測時，上方端點可以是第二接墊1231、1232，且下方端點則可透過連接層130電性連接至對應的第一接墊1211、1212。因此，在本實施例中，藉由連接層130之暫態結構的設置，可增加增層線路層120之細微線路與下方點測之測試墊(即第一接墊1211、1212)的引出，以利於產品之電測的可執行性。
圖3至圖6繪示為本發明多個實施例的載板結構的剖面示意圖。請同時參考圖2B與圖3，本實施例的載板結構100b與圖2B中的載板結構100a相似，惟二者主要差異之處在於：本實施例的載板結構100b更包括至少一導電墊140、141。導電墊140、141具有頂表面140a、141a及相對於頂表面140a、141a的底表面140b、141b。
詳細來說，請參照圖3，在形成連接層130於載板110與增層線路層120之間之前，形成導電墊140、141於載板110上。在本實施例中，導電墊140、141位於載板110與增層線路層120之間，導電墊140、141被連接層130包覆，且連接層130覆蓋導電墊140、141的頂表面140a、141a。導電墊140對應於通孔113設置，且導電墊141對應於通孔114設置。導電墊140的底表面140b可與載板110的第一表面111切齊，且導電墊141的底表面141b可與載板110的第一表面111切齊。在本實施例中，導電墊140、141可透過連接層130電性連接至第一接墊1211、1212，但不以此為限。在一些實施例中，如圖4所示的載板結構100c，導電墊142的頂表面142a也可以直接接觸第一接墊1211，且導電墊143的頂表面143a也可以直接接觸第一接墊1212，以使導通效果較佳且可分散應力。此處，導電墊140、141、142、143的材料例如是銅，但不以此為限。
請同時參考圖3與圖5，本實施例的載板結構100d與圖3中的載板結構100b相似，惟二者主要差異之處在於：本實施例的載板結構100d更包括多個導電柱150、151。
詳細來說，請參照圖5，在形成導電墊140、141於載板110上之後，形成多個導電柱150、151於導電墊140、141上。導電柱150、151設置於導電墊140、141與增層線路層120之間，以使導電柱150、151電性連接導電墊140、141與第一接墊1211、1212。在一些實施例中，導電柱150、151的兩端可分別直接接觸第一接墊1211、1212與導電墊140、141，以使導通效果較佳且可分散應力。在一些實施例中，由於導電墊140、141可透過導電柱150、151電性連接至第一接墊1211、1212，因此，連接層130的材料也可選擇為不具有導電性的材料。
請同時參考圖3與圖6，本實施例的載板結構100e與圖3中的載板結構100b相似，惟二者主要差異之處在於：本實施例的載板結構100e更包括連接端子160、161。連接端子160、161可分別設置於載板110的通孔113、114中，以與導電墊140、141電性連接。在本實施例中，連接端子160、161例如是焊球，但不以此為限。在本實施例中，連接端子160、161的材料例如是錫，但不以此為限。
在本實施例中，雖然在進行完電測並確認增層線路層120中的線路沒有或斷路之後，並未將載板110移除，且還在載板110的通孔113、114中設置連接端子160、161，以作為後續的利用，但本發明並不以此為限。在一些實施例中，也可選擇地將載板110移除，以使移除後的載板110可再重覆使用。
綜上所述，在本實施例的載板結構及其製作方法中，由於第一接墊可透過導電孔以及第一線路層電性連接至對應的第二接墊，第一接墊暴露於通孔，且第二接墊暴露於第二介電層，因此，在製作完成增層線路層之後，可對增層線路層上下兩側的端點，也就是第一接墊(即下方端點)與其對應的第二接墊(即上方端點)，進行短路或斷路電測，以檢測線路製程是否有問題。藉此，使得本實施例的載板結構及其製作方法，可用於檢出線路是否有短路或斷路，進而可使得載板結構具有較佳的可靠性。
100、100a、100b、100c、100d、100e:載板結構 110:載板 111:第一表面 112:第二表面 113、114:通孔 120:增層線路層 121、121a:第一線路層 1211、1212:第一接墊 1211a、1212a:底面 122、122a:第一介電層 123:第二線路層 1231、1232:第二接墊 124:第二介電層 1241、1242:開口 125:導電孔 130:連接層 140、141、142、143:導電墊 140a、141a、142a、143a:頂表面 140b、141b:底表面 150、151:導電柱 160、161:連接端子
圖1A至圖1B繪示為本發明一實施例的載板結構的製作方法的剖面示意圖。 圖2A至圖2B繪示為本發明另一實施例的載板結構的製作方法的剖面示意圖。 圖3至圖6繪示為本發明多個實施例的載板結構的剖面示意圖。
100:載板結構
110:載板
111:第一表面
112:第二表面
113、114:通孔
120:增層線路層
121、121a:第一線路層
1211、1212:第一接墊
1211a、1212a:底面
122、122a:第一介電層
123:第二線路層
1231、1232:第二接墊
124:第二介電層
1241、1242:開口
125:導電孔

Claims (18)

  1. 一種載板結構，包括：一載板，具有一第一表面、與該第一表面相對的一第二表面以及貫穿該載板的至少一通孔；一增層線路層，位於該載板上，包括：至少一第一線路層，位於該載板的該第一表面上，且包括至少一第一接墊，其中該第一接墊對應於該通孔設置；至少一第一介電層，位於該第一線路層上；一第二線路層，位於該第一介電層上，且包括至少一第二接墊；一第二介電層，位於該第二線路層上，且包括至少一開口，其中該開口暴露出該第二接墊；以及多個導電孔，貫穿該第一介電層，且電性連接該第一線路層與該第二線路層；以及一連接層，位於該載板與該增層線路層之間，且覆蓋該通孔。
  2. 如申請專利範圍第1項所述的載板結構，其中該連接層直接接觸該增層線路層中的該第一接墊。
  3. 如申請專利範圍第1項所述的載板結構，其中該連接層的材料包括異方性導電膠。
  4. 如申請專利範圍第1項所述的載板結構，更包括： 至少一導電墊，具有一頂表面及相對於該頂表面的一底表面，位於該載板與該增層線路層之間，且被該連接層包覆，其中該導電墊對應於該通孔設置。
  5. 如申請專利範圍第4項所述的載板結構，其中該導電墊的該底表面與該載板的該第一表面切齊。
  6. 如申請專利範圍第5項所述的載板結構，其中該導電墊的該頂表面直接接觸該第一接墊。
  7. 如申請專利範圍第4項所述的載板結構，其中該導電墊透過該連接層電性連接至該第一接墊。
  8. 如申請專利範圍第4項所述的載板結構，更包括：多個導電柱，位於該導電墊與該增層線路層之間，且連接該導電墊與該第一接墊。
  9. 如申請專利範圍第1項所述的載板結構，其中該第一線路層與該第二線路層為細線路，且該第一介電層的厚度與該第二介電層的厚度為4微米至10微米。
  10. 一種載板結構的製作方法，包括：提供一載板，且該載板具有一第一表面、與該第一表面相對的一第二表面以及貫穿該載板的至少一通孔；以及形成一增層線路層於該載板上，其中該增層線路層包括：至少一第一線路層，位於該載板的該第一表面上，且包括至少一第一接墊，其中該第一接墊對應於該通孔設置；至少一第一介電層，位於該第一線路層上； 一第二線路層，位於該第一介電層上，且包括至少一第二接墊；一第二介電層，位於該第二線路層上，且包括至少一開口，其中該開口暴露出該第二接墊；以及多個導電孔，貫穿該第一介電層，且電性連接該第一線路層與該第二線路層，其中在形成該增層線路層於該載板上之前，更包括：形成一連接層於該載板與該增層線路層之間，以使該連接層覆蓋該通孔。
  11. 如申請專利範圍第10項所述的載板結構的製作方法，其中形成該增層線路層於該載板上的步驟包括：提供一玻璃基板；形成一離型層於該玻璃基板上；形成該增層線路層於該離型層上；以及移除該離型層以及該玻璃基板，以將該增層線路層配置該載板的該第一表面上。
  12. 如申請專利範圍第10項所述的載板結構的製作方法，其中該連接層直接接觸該增層線路層中的該第一接墊。
  13. 如申請專利範圍第10項所述的載板結構的製作方法，其中該連接層的材料包括異方性導電膠。
  14. 如申請專利範圍第10項所述的載板結構的製作方法，其中在形成該連接層於該載板與該增層線路層之間之前，更包括： 形成至少一導電墊於該載板與該增層線路層之間，以使該導電墊被該連接層包覆，且使該導電墊對應於該通孔設置，其中該導電墊具有一頂表面及相對於該頂表面的一底表面。
  15. 如申請專利範圍第14項所述的載板結構的製作方法，其中該導電墊的該底表面與該載板的該第一表面切齊。
  16. 如申請專利範圍第15項所述的載板結構的製作方法，其中該導電墊的該頂表面直接接觸該第一接墊。
  17. 如申請專利範圍第14項所述的載板結構的製作方法，其中該導電墊透過該連接層電性連接至該第一接墊。
  18. 如申請專利範圍第14項所述的載板結構的製作方法，更包括：形成多個導電柱於該導電墊與該增層線路層之間，以使該些導電柱連接該導電墊與該第一接墊。
TW108138473A 2019-10-24 2019-10-24 載板結構及其製作方法 TWI739182B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108138473A TWI739182B (zh) 2019-10-24 2019-10-24 載板結構及其製作方法
US16/702,478 US10925172B1 (en) 2019-10-24 2019-12-03 Carrier structure and manufacturing method thereof
US17/147,474 US11690180B2 (en) 2019-10-24 2021-01-13 Manufacturing method of carrier structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108138473A TWI739182B (zh) 2019-10-24 2019-10-24 載板結構及其製作方法

Publications (2)

Publication Number Publication Date
TW202117928A TW202117928A (zh) 2021-05-01
TWI739182B true TWI739182B (zh) 2021-09-11

Family

ID=74569960

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108138473A TWI739182B (zh) 2019-10-24 2019-10-24 載板結構及其製作方法

Country Status (2)

Country Link
US (2) US10925172B1 (zh)
TW (1) TWI739182B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200717744A (en) * 2005-10-18 2007-05-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board and method for fabricating the same
TW200744179A (en) * 2006-05-23 2007-12-01 Phoenix Prec Technology Corp Carrier board structure with semiconductor chip embedded therein
US20140102772A1 (en) * 2012-09-27 2014-04-17 Unimicron Technology Corp. Packaging carrier and manufacturing method thereof and chip package structure
US20140206147A1 (en) * 2010-12-02 2014-07-24 Tessera, Inc. Stacked microelectronic assembly with tsvs formed in stages and carrier above chip
TW201513283A (zh) * 2013-09-27 2015-04-01 Subtron Technology Co Ltd 封裝載板及其製作方法
TW201526739A (zh) * 2013-12-30 2015-07-01 Kinsus Interconnect Tech Corp 覆晶載板之陶瓷封裝結構
US20160079090A1 (en) * 2013-02-25 2016-03-17 Invensas Corporation Carrier-less silicon interposer
TW201801255A (zh) * 2016-06-30 2018-01-01 欣興電子股份有限公司 封裝載板及封裝載板的製造方法
US20180130746A1 (en) * 2010-07-23 2018-05-10 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
TW201903981A (zh) * 2017-06-02 2019-01-16 旭德科技股份有限公司 元件內埋式封裝載板及其製作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP5281346B2 (ja) * 2008-09-18 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
US8288869B2 (en) * 2009-05-13 2012-10-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with substrate having single metal layer and manufacturing methods thereof
US9497849B2 (en) * 2012-07-10 2016-11-15 Ibiden Co., Ltd. Printed wiring board
JP2014116548A (ja) * 2012-12-12 2014-06-26 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
TWI531038B (zh) 2013-04-03 2016-04-21 Reinforced sheet support package structure
US20150041205A1 (en) * 2013-08-06 2015-02-12 Kinsus Interconnect Technology Corp. Thin package structure with enhanced strength
TWI719241B (zh) * 2017-08-18 2021-02-21 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
TWI712344B (zh) * 2017-08-18 2020-12-01 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
TW201913906A (zh) 2017-08-22 2019-04-01 矽品精密工業股份有限公司 電子封裝結構及其封裝基板與製法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200717744A (en) * 2005-10-18 2007-05-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board and method for fabricating the same
TW200744179A (en) * 2006-05-23 2007-12-01 Phoenix Prec Technology Corp Carrier board structure with semiconductor chip embedded therein
US20180130746A1 (en) * 2010-07-23 2018-05-10 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US20140206147A1 (en) * 2010-12-02 2014-07-24 Tessera, Inc. Stacked microelectronic assembly with tsvs formed in stages and carrier above chip
US20140102772A1 (en) * 2012-09-27 2014-04-17 Unimicron Technology Corp. Packaging carrier and manufacturing method thereof and chip package structure
US20160079090A1 (en) * 2013-02-25 2016-03-17 Invensas Corporation Carrier-less silicon interposer
TW201513283A (zh) * 2013-09-27 2015-04-01 Subtron Technology Co Ltd 封裝載板及其製作方法
TW201526739A (zh) * 2013-12-30 2015-07-01 Kinsus Interconnect Tech Corp 覆晶載板之陶瓷封裝結構
TW201801255A (zh) * 2016-06-30 2018-01-01 欣興電子股份有限公司 封裝載板及封裝載板的製造方法
TW201903981A (zh) * 2017-06-02 2019-01-16 旭德科技股份有限公司 元件內埋式封裝載板及其製作方法

Also Published As

Publication number Publication date
US20210136931A1 (en) 2021-05-06
US11690180B2 (en) 2023-06-27
US10925172B1 (en) 2021-02-16
TW202117928A (zh) 2021-05-01

Similar Documents

Publication Publication Date Title
US9341648B2 (en) Probe card and manufacturing method thereof
JP2013206707A (ja) 実装用アダプタ、プリント基板及びその製造方法
TWI739182B (zh) 載板結構及其製作方法
JP6889672B2 (ja) 検査装置用配線基板
KR20110087437A (ko) 실리콘 러버 커넥터 및 그 제조방법
TWI566659B (zh) 封裝基板及其製法
CN112768430B (zh) 载板结构及其制作方法
TWI763530B (zh) 探針卡測試裝置
JP2007134427A (ja) モジュールパッケージ及びモジュールパッケージの製造方法
KR20120076266A (ko) 프로브 카드용 세라믹 기판 및 그 제조방법
JP2003283145A (ja) 多層配線板の位置ずれ検査方法
TWI829063B (zh) 測試基板及其製造方法及探針卡
TWI663666B (zh) 嵌埋被動元件之轉接介面板結構的製造方法
KR102520449B1 (ko) 프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기
JP5776230B2 (ja) フリップチップパッケージ用基板の電気検査方法
KR101010672B1 (ko) 인터포져 유닛 및 인터포져 유닛의 제조 방법
KR100979502B1 (ko) 프로브카드용 기판
US7897878B2 (en) Compliant penetrating packaging interconnect
KR101829327B1 (ko) 테스트 보드와 반도체 칩 매개장치
TWM521801U (zh) 具有高接合強度之多層結構的轉接介面板
KR101262013B1 (ko) 반도체 소자 테스트용 콘택터 및 그 제조방법
TWI402016B (zh) 電路板之製作方法
JP2017045813A (ja) 配線基板
JP2017130599A (ja) 配線基板
CN110896590A (zh) 线路基板及其制作方法