TWI737002B - Usb設備及其操作方法 - Google Patents
Usb設備及其操作方法 Download PDFInfo
- Publication number
- TWI737002B TWI737002B TW108136367A TW108136367A TWI737002B TW I737002 B TWI737002 B TW I737002B TW 108136367 A TW108136367 A TW 108136367A TW 108136367 A TW108136367 A TW 108136367A TW I737002 B TWI737002 B TW I737002B
- Authority
- TW
- Taiwan
- Prior art keywords
- terminal
- coupled
- switch
- resistor
- transistor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/042—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage comprising means to limit the absorbed power or indicate damaged over-voltage protection device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
一種USB設備及其操作方法。所述USB設備包括USB連接器、終端電阻電路以及過壓保護電路。終端電阻電路包括相互串聯的終端電阻與終端開關,其中終端電阻與終端開關共同提供電流路徑於USB連接器的CC腳位與參考電壓之間。在組態偵測期間,終端開關為導通。在組態偵測期間結束後的省電期間,過壓保護電路控制終端電阻電路以截止終端開關。過壓保護電路偵測CC腳位的過壓事件。在CC腳位的過壓事件發生時,過壓保護電路控制終端電阻電路以導通終端開關。
Description
本發明是有關於一種電子裝置,且特別是有關於一種通用串列匯流排(universal serial bus,以下稱為USB)設備及其操作方法。
USB連接器是最近流行的通訊介面。基於設備小型化的需求,USB連接器的尺寸亦須小型化。例如,USB標準組織提出了新一代的USB Type-C連接器標準,以滿足小型化的需求。USB Type-C連接器包括組態通道(configuration channel,以下稱CC)腳位、電力(以下稱Vbus)腳位與其他腳位。Vbus腳位可以傳輸高電壓(例如20伏特或是其他電壓準位)。需注意的是,由於USB Type-C連接器本身的機械結構,USB Type-C連接器的CC腳位(CC1腳位或是CC2腳位)緊鄰Vbus腳位。使用者在使用USB Type-C連接器的過程中,CC腳位有可能與Vbus腳位發生短路現象。當Vbus腳位的高電壓意外地衝擊至CC腳位時,此高電壓可能會燒毀與CC腳位連接的相關電路與/或元件。
須注意的是,「先前技術」段落的內容是用來幫助了解本發明。在「先前技術」段落所揭露的部份內容(或全部內容)可能不是所屬技術領域中具有通常知識者所知道的習知技術。在「先前技術」段落所揭露的內容,不代表該內容在本發明申請前已被所屬技術領域中具有通常知識者所知悉。
本發明提供一種通用串列匯流排(universal serial bus,以下稱為USB)設備及其操作方法。在過壓事件發生在USB連接器的組態通道(configuration channel,以下稱CC)腳位時,所述USB設備可以即時地降低在終端電阻電路內的終端開關的跨壓,以保護終端開關。
本發明的一實施例提供一種USB設備。所述USB設備包括USB連接器、第一終端電阻電路以及第一過壓保護電路。第一終端電阻電路包括相互串聯的第一終端電阻與第一終端開關,其中第一終端電阻與第一終端開關共同提供電流路徑。所述電流路徑的一端耦接至USB連接器的第一CC腳位,以及所述電流路徑的另一端耦接至第一參考電壓。在組態偵測期間,所述第一終端開關為導通。第一過壓保護電路耦接至USB連接器的第一CC腳位,以偵測過壓事件。第一過壓保護電路耦接至第一終端電阻電路,以影響所述第一終端開關。在組態偵測期間結束後的省電期間,第一過壓保護電路控制第一終端電阻電路以截止第一終端開關。在第
一CC腳位的過壓事件發生時,第一過壓保護電路控制第一終端電阻電路以導通第一終端開關。
本發明的一實施例提供一種USB設備的操作方法。所述操作方法包括:由在第一終端電阻電路中相互串聯的第一終端電阻與第一終端開關共同提供電流路徑,其中所述電流路徑的一端耦接至USB連接器的第一CC腳位,以及所述電流路徑的另一端耦接至第一參考電壓;在組態偵測期間導通第一終端開關;由第一過壓保護電路偵測第一CC腳位的過壓事件;在組態偵測期間結束後的省電期間,由第一過壓保護電路控制第一終端電阻電路以截止第一終端開關;以及在第一CC腳位的過壓事件發生時,由第一過壓保護電路控制第一終端電阻電路以導通第一終端開關。
基於上述,本發明諸實施例所述USB設備及其操作方法可以偵測USB連接器的CC腳位是否發生過壓事件。在過壓事件發生在CC腳位時,過壓保護電路可以控制終端電阻電路以導通在終端電阻電路內的終端開關,以便即時地降低終端開關的跨壓。因此,所述USB設備及其操作方法可以保護終端開關。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100:USB設備
110:USB Type-C連接器
111:組態通道(CC)腳位
112:電力(Vbus)腳位
121:括終端電阻
122:終端開關
130:核心電路
200、1200、1400:USB設備
210:USB連接器
211、213:組態通道(CC)腳位
212:電力(Vbus)腳位
220、250、270:終端電阻電路
230:核心電路
240、260、280:過壓保護電路
510、610、1410:過壓偵測電路
520:或閘
611:降壓電路
612:電壓比較器
620、1420:反或閘
710:箝位電路
720:初期保護電路
C71、C81:電容
EN:致能訊號
NOT61、NOT62:反閘
OVP、OVP2:控制訊號
OVP1、OVP3:通知訊號
PS:控制訊號
R61、R62、R71、R81、R91、R101、R102、R111:電阻
Rt、Rt2:終端電阻
S310~S350、S410~S480:步驟
SW61、SW62、SW63、SW131、SW141:開關
SWt、SWt2:終端開關
T71、T72、T81、T91、T101、T102、T111、T112、T121、T122、T123、T124:電晶體
V611:經降電壓
VNEG:負電壓
VREF、VSSA:參考電壓
圖1是依照一實施例說明具有USB Type-C連接器的USB設
備的電路方塊(circuit block)示意圖。
圖2是依照本發明的一實施例說明一種USB設備的電路方塊示意圖。
圖3是依照本發明的一實施例說明一種USB設備的操作方法的流程示意圖。
圖4是依照本發明的另一實施例說明一種USB設備的操作方法的流程示意圖。
圖5是依照本發明的一實施例說明圖2所示終端電阻電路與過壓保護電路的電路方塊示意圖。
圖6是依照本發明的另一實施例說明圖2所示過壓保護電路的電路方塊示意圖。
圖7是依照本發明的再一實施例說明圖2所示終端電阻電路的電路方塊示意圖。
圖8是依照本發明的另一實施例說明圖7所示初期保護電路的電路方塊示意圖。
圖9是依照本發明的又一實施例說明圖2所示終端電阻電路的電路方塊示意圖。
圖10是依照本發明的更一實施例說明圖2所示終端電阻電路的電路方塊示意圖。
圖11是依照本發明的又一實施例說明圖2所示終端電阻電路的電路方塊示意圖。
圖12是依照本發明的另一實施例說明USB設備的電路方塊
示意圖。
圖13是依照本發明的更一實施例說明圖2所示終端電阻電路與過壓保護電路的電路方塊示意圖。
圖14是依照本發明的又一實施例說明USB設備的電路方塊示意圖。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接(或連接)」一詞可指任何直接或間接的連接手段。舉例而言,若文中描述第一裝置耦接(或連接)於第二裝置,則應該被解釋成該第一裝置可以直接連接於該第二裝置,或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。本案說明書全文(包括申請專利範圍)中提及的「第一」、「第二」等用語是用以命名元件(element)的名稱,或區別不同實施例或範圍,而並非用來限制元件數量的上限或下限,亦非用來限制元件的次序。另外,凡可能之處,在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
通用串列匯流排(universal serial bus,以下稱為USB)標準組織提出了USB Type-C連接器標準。圖1是依照一實施例說明具有USB Type-C連接器110的USB設備100的電路方塊(circuit block)示意圖。USB Type-C連接器110包括組態通道(configuration
channel,以下稱CC)腳位111與電力(以下稱Vbus)腳位112。CC腳位111可以表示USB Type-C連接器110的CC1腳位或是CC2腳位。為了圖式簡明,圖1所示實施例並未繪示USB Type-C連接器110的其他腳位。無論如何,USB Type-C連接器110是符合USB標準規範的連接器。
圖1所示USB設備100還包括終端電阻(terminal resistor)121與核心電路130。終端電阻121有時也稱為電氣終端(electrical termination)。終端電阻121的一端耦接至USB Type-C連接器110的CC腳位111,以及終端電阻121的另一端通過終端開關122耦接至參考電壓VSSA。所述參考電壓VSSA可以是依照設計需求所決定的任何固定電壓(例如接地電壓)。圖1所示終端電阻121可以是符合USB標準規範的Ra電阻或Rd電阻,故在此不予贅述。
核心電路130耦接至USB Type-C連接器110的CC腳位111。核心電路130可以包括USB標準規範的電力傳輸(Power Delivery,以下稱PD)控制器以及/或是其他USB控制電路。當外部裝置(未繪示)電性連接至USB Type-C連接器110時,核心電路130進入組態偵測期間,以便設置USB設備100的USB組態。在組態偵測期間,終端開關122為導通(turn on),因此核心電路130可以依據CC腳位111的電壓準位來判斷所述外部裝置的角色是否為「主機(host)」,或是所述外部裝置可以依據CC腳位的電壓準位來判斷USB設備100是否為「裝置(device)」。在所述外部裝置(未繪示)與USB設備100之間的USB連接被確認後,亦
即在組態偵測期間結束後,扮演供電端(provider)的裝置(例如未繪示的所述外部裝置)可以經由Vbus腳位112供電給扮演受電端(consumer)的裝置(例如USB設備100)。此外,核心電路130可以經由CC腳位111而與主機(所述外部裝置,未繪示)進行溝通。在完成溝通後,核心電路130可以依照溝通結果去設置USB設備100的PD組態以及/或是其他USB控制組態。
在組態偵測期間結束後,核心電路130可以進入省電期間。在省電期間中,核心電路130可以輸出控制訊號PS來截止(turn off)終端開關122。終端開關122的截止可以有效減少流經終端電阻121的電流。需注意的是,在組態偵測期間所述外部裝置(未繪示)供應至CC腳位111的電流極小(例如80微安培),因此終端開關122的元件選用會有所限制。一般而言,低壓元件被選擇做為終端開關122。所述低壓元件可以是低可承受電壓元件(low voltage tolerance device)(其閘源極電壓Vgs與汲源極電壓Vds只能承受低電壓)或低閾電壓(threshold voltage,以下稱Vt)元件、零Vt元件或是其他低壓元件。舉例來說,終端開關122可以包含原生型(native)N通道金屬氧化半導體(N channel metal oxide semiconductor,以下稱NMOS)電晶體。無論如何,當低壓元件的兩端的跨壓過大時,高電壓將擊穿低壓元件。
需注意的是,CC腳位111被配置在Vbus腳位112的旁邊。Vbus腳位112可以傳輸高電壓(例如20伏特或是其他電壓準位)。由於USB Type-C連接器110本身的機械結構,USB Type-C
連接器110的CC腳位111(CC1腳位或是CC2腳位)緊鄰Vbus腳位112。使用者在使用USB Type-C連接器110的過程中,CC腳位111有可能與Vbus腳位112發生短路現象。當Vbus腳位112的高電壓意外地衝擊至CC腳位111時,此高電壓在省電期間(終端開關122為截止的期間)可能會擊穿(損毀)終端開關122。在CC腳位111發生過壓事件時如何即時地保護終端開關122是一個重要課題。
圖2是依照本發明的一實施例說明一種USB設備200的電路方塊示意圖。USB設備200包括USB連接器210、終端電阻電路220、核心電路230以及過壓保護電路240。USB連接器210包括組態通道(configuration channel,以下稱CC)腳位211。依照設計需求,USB連接器210可以是USB Type-C連接器或是其他類型的USB連接器。以USB Type-C連接器為例,CC腳位211可以表示USB Type-C連接器的CC1腳位或是CC2腳位。為了圖式簡明,圖2所示實施例並未繪示USB連接器210的其他腳位。無論如何,USB連接器210是符合USB標準規範的連接器。圖2所示USB連接器210、CC腳位211與核心電路230可以參照圖1所示USB連接器110、CC腳位111與核心電路130的相關說明來類推,故不再贅述。
圖2所示終端電阻電路220可以是符合USB標準規範的Ra電阻或Rd電阻,其中所述Ra電阻或所述Rd電阻在此不予贅述。在圖2所示實施例中,終端電阻電路220包括相互串聯的終
端電阻Rt與終端開關SWt。終端電阻Rt與終端開關SWt共同提供一個電流路徑於CC腳位211與參考電壓VSSA之間。亦即,所述電流路徑的一端耦接至USB連接器210的CC腳位211,以及所述電流路徑的另一端耦接至參考電壓VSSA。舉例來說,在一些實施例中,終端電阻Rt的第一端耦接至USB連接器210的CC腳位211,終端電阻Rt的第二端耦接至終端開關SWt的第一端,而終端開關SWt的第二端耦接至參考電壓VSSA。在另一些實施例中,終端電阻Rt的第一端耦接至參考電壓VSSA,終端電阻Rt的第二端耦接至終端開關SWt的第一端,而終端開關SWt的第二端耦接至USB連接器210的CC腳位211。圖2所示終端電阻Rt與終端開關SWt可以參照圖1所示終端電阻121與終端開關122的相關說明來類推,故不再贅述。
圖3是依照本發明的一實施例說明一種USB設備200的操作方法的流程示意圖。請參照圖2與圖3。在步驟S310中,終端電阻Rt與終端開關SWt共同提供一個電流路徑於CC腳位211與參考電壓VSSA之間。當外部裝置(未繪示)電性連接至USB連接器210時,USB設備200進入組態偵測期間,以便設置USB設備200的USB組態。在組態偵測期間,終端開關SWt為導通(步驟S320),因此核心電路230可以依據CC腳位211的電壓準位來判斷所述外部裝置(未繪示)的角色是否為「主機(host)」,或是所述外部裝置可以依據CC腳位的電壓準位來判斷USB設備200是否為「裝置(device)」。在所述外部裝置(未繪示)與USB
設備200之間的USB連接被確認後,亦即在組態偵測期間結束後,扮演供電端的裝置(例如未繪示的所述外部裝置)可以經由USB連接器210供電給扮演受電端的裝置(例如USB設備200)。此外,核心電路230可以經由CC腳位211而與主機(所述外部裝置,未繪示)進行溝通。在完成溝通後,核心電路230可以依照溝通結果去設置USB設備200的PD組態以及/或是其他USB控制組態。
過壓保護電路240耦接至終端電阻電路220,以輸出控制訊號OVP去影響終端開關SWt。舉例來說,在組態偵測期間結束後,USB設備200可以進入省電期間。在省電期間中,過壓保護電路240可以控制終端電阻電路220以截止終端開關SWt(步驟S330)。終端開關SWt的截止可以有效減少流經終端電阻Rt的電流。
過壓保護電路240還耦接至USB連接器210的CC腳位211,以偵測CC腳位211的過壓事件(步驟S340)。在CC腳位211的過壓事件發生時,過壓保護電路240可以控制終端電阻電路220以導通終端開關SWt(步驟S350)。在CC腳位211的過壓事件發生時,終端開關SWt的即時導通可以瞬間減少終端開關SWt的兩端的跨壓。因此,終端開關SWt可以避免被擊穿(損毀)。
圖4是依照本發明的另一實施例說明一種USB設備200的操作方法的流程示意圖。請參照圖2與圖4。USB設備200可以進行步驟S410,以便判定USB連接器210是否連接外部裝置
(未繪示)。當外部裝置(未繪示)連接至USB連接器210時,USB設備200進入組態偵測期間,以便設置USB設備200的USB組態。在組態偵測期間,終端開關SWt為導通(步驟S420),因此核心電路230可以依據CC腳位211的電壓準位來判斷所述外部裝置(未繪示)的角色是否為「主機(host)」,或是所述外部裝置可以依據CC腳位的電壓準位來判斷USB設備200是否為「裝置(device)」。
在所述外部裝置(未繪示)與USB設備200之間的USB連接被確認後,亦即在組態偵測期間結束後,所述外部裝置(未繪示)可以經由USB連接器210的Vbus腳位供電給USB設備200(步驟S430)。在組態偵測期間結束後,USB設備200可以進入省電期間。在省電期間中,過壓保護電路240可以控制終端電阻電路220以截止終端開關SWt(步驟S440)。
在步驟S450中,過壓保護電路240可以偵測CC腳位211的過壓事件。在CC腳位211的過壓事件沒有發生時(步驟S460為「無」),USB設備200可以回到步驟S440,以使終端開關SWt保持截止。當過壓事件發生在CC腳位211時(步驟S460為「有」),過壓保護電路240可以控制終端電阻電路220以導通終端開關SWt(步驟S470)。在CC腳位211的過壓事件還沒結束時(步驟S480為「否」),USB設備200可以回到步驟S470,以使終端開關SWt保持導通。在CC腳位211的過壓事件結束後(步驟S480為「是」),USB設備200可以回到步驟S470,以使終端開關SWt恢
復為截止。
圖5是依照本發明的一實施例說明圖2所示終端電阻電路220與過壓保護電路240的電路方塊示意圖。在圖5所示實施例中,終端電阻Rt的第一端耦接至USB連接器210的CC腳位211,終端電阻Rt的第二端耦接至終端開關SWt的第一端,而終端開關SWt的第二端耦接至參考電壓VSSA。終端開關SWt的控制端耦接至過壓保護電路240的輸出端,以接收控制訊號OVP。
在圖5所示實施例中,過壓保護電路240包括過壓偵測電路510以及或閘520。過壓偵測電路510耦接至USB連接器210的CC腳位211,以偵測過壓事件。依照過壓事件的發生與否,過壓偵測電路510可以對應輸出通知訊號OVP1給或閘520。因此,通知訊號OVP1可以表示過壓事件的發生。或閘520的第一輸入端耦接至過壓偵測電路510的輸出端,以接收通知訊號OVP1。舉例來說,當USB連接器210的CC腳位211的電壓超過某一個門檻電壓時,過壓偵測電路510可以對應輸出邏輯態為「1」的通知訊號OVP1給或閘520。當USB連接器210的CC腳位211的電壓沒有超過所述門檻電壓時,過壓偵測電路510可以對應輸出邏輯態為「0」的通知訊號OVP1給或閘520。所述門檻電壓可以依照設計需求來決定。舉例來說,在一些實施例中,所述門檻電壓可以是6伏特或是其他電壓值。
或閘520的第二輸入端接收核心電路230所提供的省電訊號PS。省電訊號PS可以定義所述省電期間。舉例來說,當核心
電路230進入省電期間時,核心電路230可以對應輸出邏輯態為「0」的省電訊號PS給或閘520。當核心電路230離開省電期間時,核心電路230可以對應輸出邏輯態為「1」的省電訊號PS給或閘520。圖5所示省電訊號PS可以參照圖1所示省電訊號PS的相關說明來類推,故不再贅述。
或閘520的輸出端耦接至終端開關SWt的控制端,以提供控制訊號OVP。舉例來說,當控制訊號OVP的邏輯態為「0」時,終端開關SWt為截止。當控制訊號OVP的邏輯態為「1」時,,終端開關SWt為導通。
圖6是依照本發明的另一實施例說明圖2所示過壓保護電路240的電路方塊示意圖。在圖6所示實施例中,過壓保護電路240包括過壓偵測電路610以及反或閘620。過壓偵測電路610耦接至USB連接器210的CC腳位211,以偵測過壓事件。過壓偵測電路610可以依照過壓事件的發生而對應輸出通知訊號OVP1給反或閘620。反或閘620的第一輸入端耦接至過壓偵測電路610的輸出端,以接收通知訊號OVP1。反或閘620的第二輸入端接收核心電路230所提供的省電訊號PS。圖6所示省電訊號PS與通知訊號OVP1可以參照圖5所示省電訊號PS與通知訊號OVP1的相關說明來類推,故不再贅述。反或閘620的輸出端耦接至終端電阻電路220,以影響終端開關SWt。
在圖6所示實施例中,過壓偵測電路610包括降壓電路611以及電壓比較器612。依照設計需求,圖5所示過壓偵測電路
510的實施方式可以參照圖6所示過壓偵測電路610的相關說明來類推。降壓電路611耦接至USB連接器210的CC腳位211,以接收CC腳位211的當前電壓。降壓電路611可以對CC腳位211的當前電壓進行降壓,以輸出經降電壓V611。電壓比較器612的第一輸入端(例如非反相輸入端)耦接至降壓電路611的輸出端,以接收所述經降電壓V611。電壓比較器612的第二輸入端(例如反相輸入端)接收參考電壓VREF。所述參考電壓VREF可以是依照設計需求所決定的任何固定電壓。電壓比較器612的輸出端耦接至反或閘620的第一輸入端,以提供所述通知訊號OVP1。
在圖6所示實施例中,降壓電路611包括電阻R61、電阻R62、開關SW61、開關SW62、開關SW63以及反閘NOT61。依照設計需求,開關SW61、開關SW62或開關SW63可以是NMOS電晶體或是其他電晶體。電阻R61的第一端耦接至USB連接器210的CC腳位211,以接收CC腳位211的所述當前電壓。電阻R62的第一端耦接至電阻R61的第二端。開關SW61的第一端耦接至電阻R62的第二端。開關SW61的第二端耦接至參考電壓VSSA。開關SW62的第一端耦接至電阻R61的第二端。開關SW62的第二端輸出所述經降電壓V611至電壓比較器612的第一輸入端。開關SW63的第一端耦接至電壓比較器612的第一輸入端。開關SW63的第二端耦接至參考電壓VSSA。反閘NOT61的輸出端耦接至開關SW63的控制端。
開關SW61的控制端與開關SW62的控制端均受控於致
能訊號EN。反閘NOT61的輸入端可以接收致能訊號EN。依照設計需求,致能訊號可以由核心電路230或是其他電路來提供。當致能訊號EN的邏輯態為「0」時,開關SW61與開關SW62為截止而開關SW63為導通,因此過壓偵測電路610被禁能(disable)以及通知訊號OVP1被保持於邏輯態「0」。當能訊號EN的邏輯態為「1」時,開關SW61與開關SW62為導通而開關SW63為截止,因此過壓偵測電路610被致能(enable)。
圖7是依照本發明的再一實施例說明圖2所示終端電阻電路220的電路方塊示意圖。請參照圖2、圖6與圖7。在圖7所示實施例中,終端電阻Rt的第一端耦接至USB連接器210的CC腳位211。終端電阻Rt的第二端耦接至終端開關SWt的第一端。終端開關SWt的第二端耦接至參考電壓VSSA。依照設計需求,終端開關SWt可以是NMOS電晶體或是其他電晶體。
在圖7所示實施例中,終端電阻電路220更包括電阻R71、電晶體T71、電晶體T72以及箝位電路710。電阻R71的第一端耦接至USB連接器210的CC腳位211。電晶體T71的第一端(例如源極)耦接至電阻R71的第二端。電晶體T71的第二端(例如汲極)與電晶體T72的第二端(例如汲極)耦接至終端開關SWt的控制端。電晶體T71的控制端(例如閘極)與電晶體T72的控制端(例如閘極)耦接至過壓保護電路240以接收控制訊號OVP。電晶體T72的第一端(例如源極)耦接至參考電壓VSSA。依照設計需求,電晶體T71可以是P通道金屬氧化半導體(P channel metal
oxide semiconductor,以下稱NMOS)電晶體或是其他電晶體,而電晶體T72可以是NMOS電晶體或是其他電晶體。
箝位電路710耦接至電晶體T71的第一端。箝位電路710可以將電晶體T71的第一端的電壓箝制在某一個預設電壓準位以下。箝位電路710的實施方式可以依照設計需求來決定。舉例來說,在圖7所示實施例中,箝位電路710包括相互串接的多個二極體。這個二極體串的陽極耦接至電晶體T71的第一端,而這個二極體串的陰極耦接至參考電壓VSSA。這個二極體串的二極體數量可以決定箝位電路710的所述預設電壓準位。在圖7所示實施例中,箝位電路710是以三個二極體相互串接,然不以此為限。
在圖7所示實施例中,終端電阻電路220還可以選擇性地配置初期保護電路720。初期保護電路720耦接至終端開關SWt的第一端。當過壓事件發生在CC腳位211時,在終端開關SWt被導通之前,初期保護電路720可以更早期地拉降終端開關SWt的第一端的電壓。因此,初期保護電路720可以在過壓事件發生的初期減少終端開關SWt的兩端的跨壓,以避免終端開關SWt被擊穿(損毀)。初期保護電路720的實施方式可以依照設計需求來決定。舉例來說,在圖7所示實施例中,初期保護電路720包括電容C71。電容C71的第一端耦接至終端開關SWt的第一端。電容C71的第二端耦接至參考電壓VSSA。
圖8是依照本發明的另一實施例說明圖7所示初期保護電路720的電路方塊示意圖。在圖8所示實施例中,初期保護電
路720包括電容C81、電阻R81以及電晶體T81。電容C81的第一端耦接至終端開關SWt的第一端。電阻R81的第一端耦接至電容C81的第二端。電阻R81的第二端耦接至參考電壓VSSA。電晶體T81的第一端(例如源極)耦接至參考電壓VSSA。電晶體T81的控制端(例如閘極)耦接至電容C81的第二端與電阻R81的第一端。電晶體T81的第二端(例如汲極)耦接至終端開關SWt的第一端。依照設計需求,電晶體T81可以是NMOS電晶體或是其他電晶體。
圖9是依照本發明的又一實施例說明圖2所示終端電阻電路220的電路方塊示意圖。請參照圖2、圖6與圖9。在圖9所示實施例中,終端電阻電路220包括電阻R91、電晶體T91、箝位電路710、初期保護電路720、終端電阻Rt與終端開關SWt。電阻R91的第一端耦接至USB連接器210的CC腳位211。電晶體T91的第一端(例如源極)耦接至參考電壓VSSA。電晶體T91的控制端(例如閘極)耦接至過壓保護電路240,以接收控制訊號OVP。電晶體T91的第二端(例如汲極)耦接至電阻R91的第二端以及終端開關SWt的控制端。依照設計需求,電晶體T91可以是NMOS電晶體或是其他電晶體。圖9所示電阻R91、電晶體T91、箝位電路710、終端電阻Rt與終端開關SWt可以參照圖7所示電阻R71、電晶體T72、箝位電路710、終端電阻Rt與終端開關SWt的相關說明來類推,圖9所示初期保護電路720可以參照圖7或圖8所示初期保護電路720的相關說明來類推,故不再贅述。
圖10是依照本發明的更一實施例說明圖2所示終端電阻電路220的電路方塊示意圖。請參照圖2、圖6與圖10。在圖10所示實施例中,終端電阻電路220包括電阻R101、電晶體T101、電晶體T102、箝位電路710、終端電阻Rt、終端開關SWt、電阻R102與初期保護電路720。圖10所示電阻R101、電晶體T101、電晶體T102、箝位電路710、終端電阻Rt與終端開關SWt可以參照圖7所示電阻R71、電晶體T71、電晶體T72、箝位電路710、終端電阻Rt與終端開關SWt的相關說明來類推,圖10所示初期保護電路720可以參照圖7或圖8所示初期保護電路720的相關說明來類推,故不再贅述。
在圖10所示實施例中,電阻R102的第一端耦接至終端開關SWt的第二端。電阻R102的第二端耦接至參考電壓VSSA。當電流流過電阻R102時,電阻R102可以抬高終端開關SWt的源極電壓,以便減小終端開關SWt的閘源極電壓(一般稱為Vgs)。終端開關SWt的Vgs越小,終端開關SWt的漏電流越小。
圖10所示電路可以依照設計需求來進一步修改。舉例來說,圖10所示電晶體T101可以依照設計需求而省略,使得電晶體T102的第二端耦接至電阻R101的第二端以及終端開關SWt的控制端,如同圖9所示電晶體T91的第二端耦接至電阻R91的第二端以及終端開關SWt的控制端。
圖11是依照本發明的又一實施例說明圖2所示終端電阻電路220的電路方塊示意圖。請參照圖2、圖6與圖11。在圖11
所示實施例中,終端電阻電路220包括電阻R111、電晶體T111、電晶體T112、箝位電路710、終端電阻Rt、終端開關SWt與初期保護電路720。圖11所示電阻R111、電晶體T111、電晶體T112、箝位電路710、終端電阻Rt與終端開關SWt可以參照圖7所示電阻R71、電晶體T71、電晶體T72、箝位電路710、終端電阻Rt與終端開關SWt的相關說明來類推,圖11所示初期保護電路720可以參照圖7或圖8所示初期保護電路720的相關說明來類推,故不再贅述。
在圖11所示實施例中,終端開關SWt的第二端耦接至參考電壓VSSA(例如接地電壓),而電晶體T112的第一端(例如源極)以及箝位電路710耦接至低於參考電壓VSSA的負電壓VNEG。負電壓VNEG的準位可以依照設計需求來決定。當電晶體T112為導通時,負電壓VNEG被傳輸至終端開關SWt的控制端(例如閘極)。負電壓VNEG可以減小終端開關SWt的Vgs(閘源極電壓)。終端開關SWt的Vgs越小,終端開關SWt的漏電流越小。
圖12是依照本發明的另一實施例說明USB設備1200的電路方塊示意圖。在圖12所示實施例中,USB設備1200包括USB連接器210、終端電阻電路220、過壓保護電路240、終端電阻電路250以及過壓保護電路260。USB連接器210包括CC腳位211、Vbus腳位212與CC腳位213。圖12所示Vbus腳位212可以參照圖1所示Vbus腳位112的相關說明來類推。圖12所示CC腳位213可以參照CC腳位211的相關說明來類推。具體而言,CC
腳位211是USB連接器210的一個CC腳位(例如符合USB標準的「CC1」腳位),而CC腳位213是USB連接器210的另一個CC腳位(例如符合USB標準的「CC2」腳位)。圖12所示終端電阻電路220可以參照圖2或圖7所示終端電阻電路220的相關說明來類推,圖12所示過壓保護電路240可以參照圖2或圖6所示過壓保護電路240的相關說明來類推,故不再贅述。或者,圖12所示終端電阻電路220可以參照圖9、圖10或圖11所示終端電阻電路220的相關說明來類推。
在圖12所示實施例中,終端電阻電路250包括相互串聯的終端電阻Rt2與終端開關SWt2。終端電阻Rt2的第一端耦接至USB連接器210的CC腳位213。終端電阻Rt2的第二端耦接至終端開關SWt2的第一端。終端開關SWt2的第二端耦接至參考電壓VSSA。在組態偵測期間,終端開關SWt2為導通,因此USB設備1200的核心電路(未繪示)可以依據CC腳位213的電壓準位來判斷所述外部裝置(未繪示)的角色是否為「主機(host)」,或是所述外部裝置可以依據CC腳位的電壓準位來判斷USB設備1200是否為「裝置(device)」。終端電阻Rt2與終端開關SWt2可以參照終端電阻Rt與終端開關SWt的相關說明來類推。
過壓保護電路260耦接至USB連接器210的CC腳位213,以偵測過壓事件。過壓保護電路260耦接至終端電阻電路250,以影響終端開關SWt2。在組態偵測期間結束後的省電期間,過壓保護電路260藉由控制訊號OVP2控制終端電阻電路250,以截止
終端開關SWt2。在CC腳位213的過壓事件發生時,過壓保護電路260控制終端電阻電路250,以導通終端開關SWt2。過壓保護電路260與控制訊號OVP2可以參照過壓保護電路240與控制訊號OVP的相關說明來類推,故不再贅述。
在圖12所示實施例中,終端電阻電路250更包括電晶體T121、電晶體T122、電晶體T123與電晶體T124。電晶體T121的第一端(例如源極)與電晶體T122的控制端(例如閘極)耦接至USB連接器210的Vbus腳位212。電晶體T121的控制端(例如閘極)與電晶體T122的第一端(例如源極)耦接至電阻R71的第二端。電晶體T123的第一端(例如源極)耦接至電晶體T121的第二端(例如汲極)與電晶體T122的第二端(例如汲極)。電晶體T123的控制端(例如閘極)耦接至過壓保護電路260,以接收控制訊號OVP2。控制訊號OVP2可以參照控制訊號OVP的相關說明來類推。電晶體T123的第二端(例如汲極)耦接至終端開關SWt2的控制端。當電晶體T123導通時,Vbus腳位212或電阻R71可以提供偏壓電壓給終端開關SWt2。
電晶體T124的第一端(例如源極)耦接至參考電壓VSSA。電晶體T124的控制端(例如閘極)耦接至過壓保護電路260,以接收控制訊號OVP2。電晶體T124的第二端(例如汲極)耦接至終端開關SWt2的控制端。終端電阻電路250、電晶體T123與電晶體T124可以參照終端電阻電路220、電晶體T71與電晶體T72的相關說明來類推,故不再贅述。
圖13是依照本發明的更一實施例說明圖2所示終端電阻電路220與過壓保護電路240的電路方塊示意圖。圖13所示過壓保護電路240可以參照圖6所示過壓保護電路240的相關說明來類推,故不再贅述。在圖13所示實施例中,過壓保護電路240更包括反閘NOT62。反閘NOT62的輸入端耦接至核心電路230,以接收控制訊號PS。反閘NOT62的輸出端耦接至開關SW61的控制端、開關SW62的控制端與反閘NOT61的輸入端,以提供致能訊號EN。
圖13所示終端電阻電路220可以參照圖10所示終端電阻電路220的相關說明來類推,故不再贅述。在圖13所示實施例中,終端電阻電路220更包括開關SW131。開關SW131的第一端耦接至終端電阻Rt的第二端。開關SW131的第二端耦接至參考電壓VSSA。開關SW131的控制端耦接至過壓偵測電路610的輸出端,以接收通知訊號OVP1。過壓偵測電路610可以偵測CC腳位211的過壓事件。依照過壓事件的發生與否,過壓偵測電路610可以對應輸出通知訊號OVP1給反或閘620與開關SW131。當CC腳位211發生過壓事件時,過壓偵測電路610可以即時地導通開關SW131,以更早期地拉降終端開關SWt的第一端的電壓。因此,過壓偵測電路610與開關SW131可以避免終端開關SWt被擊穿(損毀)。
圖14是依照本發明的又一實施例說明USB設備1400的電路方塊示意圖。在圖14所示實施例中,USB設備1400包括USB
連接器210、終端電阻電路220、核心電路230、過壓保護電路240、終端電阻電路270以及過壓保護電路280。圖12所示USB連接器210、CC腳位211、Vbus腳位212與CC腳位213可以參照圖12所示USB連接器210、CC腳位211、Vbus腳位212與CC腳位213的相關說明來類推,故不再贅述。圖14所示終端電阻電路220可以參照圖2或圖7所示終端電阻電路220的相關說明來類推,圖14所示過壓保護電路240可以參照圖2或圖6所示過壓保護電路240的相關說明來類推,故不再贅述。或者,圖14所示終端電阻電路220可以參照圖9、圖10或圖11所示終端電阻電路220的相關說明來類推。
在圖14所示實施例中,過壓保護電路280包括過壓偵測電路1410以及反或閘1420。過壓偵測電路1410耦接至USB連接器210的CC腳位213,以偵測過壓事件。過壓偵測電路1410可以依照過壓事件的發生而對應輸出通知訊號OVP3給反或閘1420。反或閘1420的第一輸入端耦接至過壓偵測電路1410的輸出端,以接收通知訊號OVP3。反或閘1420的第二輸入端接收核心電路230所提供的省電訊號PS。反或閘1420的輸出端耦接至終端電阻電路270,以影響終端開關SWt2。圖14所示過壓偵測電路1410以及反或閘1420可以參照圖6所示過壓偵測電路610以及反或閘620的相關說明來類推,圖14所示省電訊號PS與通知訊號OVP3可以參照圖6所示省電訊號PS與通知訊號OVP1的相關說明來類推,故不再贅述。
在圖14所示實施例中,終端電阻電路270包括電晶體T121、電晶體T122、電晶體T123、電晶體T124、終端電阻Rt2與終端開關SWt2。圖14所示終端電阻電路270、電晶體T121、電晶體T122、電晶體T123、電晶體T124、終端電阻Rt2與終端開關SWt2可以參照圖12所示終端電阻電路250、電晶體T121、電晶體T122、電晶體T123、電晶體T124、終端電阻Rt2與終端開關SWt2的相關說明來類推,故不再贅述。
在圖14所示實施例中,終端電阻電路270更包括開關SW141。開關SW141的第一端耦接至終端電阻Rt2的第二端。開關SW141的第二端耦接至參考電壓VSSA。開關SW141的控制端耦接至過壓偵測電路1410的輸出端,以接收通知訊號OVP3。過壓偵測電路1410可以偵測CC腳位213的過壓事件。依照過壓事件的發生與否,過壓偵測電路1410可以對應輸出通知訊號OVP3給反或閘1420與開關SW141。當CC腳位213發生過壓事件時,過壓偵測電路1410可以即時地導通開關SW141,以更早期地拉降終端開關SWt2的第一端的電壓。因此,過壓偵測電路1410與開關SW141可以避免終端開關SWt2被擊穿(損毀)。
綜上所述,本發明諸實施例所述USB設備及其操作方法可以偵測USB連接器210的CC腳位是否發生過壓事件。在過壓事件發生在CC腳位時,過壓保護電路可以控制終端電阻電路以導通在終端電阻電路內的終端開關,以便即時地降低終端開關的跨壓。因此,所述USB設備及其操作方法可以保護終端開關。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
200:USB設備
210:USB連接器
211:組態通道(CC)腳位
220:終端電阻電路
230:核心電路
240:過壓保護電路
OVP:控制訊號
Rt:終端電阻
SWt:終端開關
VSSA:參考電壓
Claims (21)
- 一種USB設備,包括:一USB連接器;一第一終端電阻電路,包括相互串聯的一第一終端電阻與一第一終端開關,其中該第一終端電阻與該第一終端開關共同提供一電流路徑,該電流路徑的一端耦接至該USB連接器的一第一組態通道腳位,以及該電流路徑的另一端耦接至一第一參考電壓,其中在一組態偵測期間該第一終端開關為導通;以及一第一過壓保護電路,耦接至該USB連接器的該第一組態通道腳位以偵測一過壓事件,以及耦接至該第一終端電阻電路以影響該第一終端開關,其中該第一過壓保護電路在該組態偵測期間結束後的一省電期間控制該第一終端電阻電路以截止該第一終端開關,以及該第一過壓保護電路在該第一組態通道腳位的該過壓事件發生時控制該第一終端電阻電路以導通該第一終端開關。
- 如申請專利範圍第1項所述的USB設備,其中該第一終端電阻電路為符合USB標準規範的Ra電阻或Rd電阻。
- 如申請專利範圍第1項所述的USB設備,其中該第一終端電阻的一第一端耦接至該USB連接器的該第一組態通道腳位,該第一終端電阻的一第二端耦接至該第一終端開關的一第一端,該第一終端開關的一第二端耦接至該第一參考電壓,以及該第一終端開關的一控制端耦接至該第一過壓保護電路的一輸出端。
- 如申請專利範圍第3項所述的USB設備,其中該第一過壓保護電路包括:一過壓偵測電路,耦接至該USB連接器的該第一組態通道腳位以偵測該過壓事件,以及依照該過壓事件的發生而對應輸出一通知訊號;以及一或閘,具有一第一輸入端耦接至該過壓偵測電路的一輸出端以接收該通知訊號,其中該或閘的一第二輸入端接收一省電訊號,以及該或閘的一輸出端耦接至該第一終端開關的該控制端,其中該省電訊號定義該省電期間,以及該通知訊號表示該過壓事件的發生。
- 如申請專利範圍第1項所述的USB設備,其中該第一過壓保護電路包括:一過壓偵測電路,耦接至該USB連接器的該第一組態通道腳位以偵測該過壓事件,以及依照該過壓事件的發生而對應輸出一通知訊號;以及一反或閘,具有一第一輸入端耦接至該過壓偵測電路的一輸出端以接收該通知訊號,其中該反或閘的一第二輸入端接收一省電訊號,以及該反或閘的一輸出端耦接至該第一終端電阻電路以影響該第一終端開關,其中該省電訊號定義該省電期間,以及該通知訊號表示該過壓事件的發生。
- 如申請專利範圍第5項所述的USB設備,其中該過壓偵測電路包括:一降壓電路,耦接至該USB連接器的該第一組態通道腳位以接收該第一組態通道腳位的一當前電壓,經配置對該第一組態通道腳位的該當前電壓進行降壓以輸出一經降電壓;以及一電壓比較器,其中該電壓比較器的一第一輸入端耦接至該降壓電路的一輸出端以接收該經降電壓,該電壓比較器的一第二輸入端接收一第二參考電壓,以及該電壓比較器的一輸出端耦接至該反或閘的該第一輸入端。
- 如申請專利範圍第6項所述的USB設備,其中該降壓電路包括:一第一電阻,具有一第一端耦接至該USB連接器的該第一組態通道腳位以接收該第一組態通道腳位的該當前電壓;一第二電阻,具有一第一端耦接至該第一電阻的一第二端;一第一開關,具有一第一端耦接至該第二電阻的一第二端,其中該第一開關的一第二端耦接至該第一參考電壓,以及該第一開關的一控制端受控於一致能訊號;一第二開關,具有一第一端耦接至該第一電阻的該第二端,其中該第二開關的一第二端輸出該經降電壓至該電壓比較器的該第一輸入端,以及該第二開關的一控制端受控於該致能訊號;一第三開關,具有一第一端耦接至該電壓比較器的該第一輸入端,其中該第三開關的一第二端耦接至該第一參考電壓;以及 一反閘,具有一輸入端用以接收該致能訊號,其中該反閘的一輸出端耦接至該第三開關的一控制端。
- 如申請專利範圍第5項所述的USB設備,其中該第一終端電阻的一第一端耦接至該USB連接器的該第一組態通道腳位,該第一終端電阻的一第二端耦接至該第一終端開關的一第一端,該第一終端開關的一第二端耦接至該第一參考電壓,以及該第一終端電阻電路更包括:一第一開關,具有一第一端耦接至該第一終端電阻的該第二端,其中該第一開關的一第二端耦接至該第一參考電壓,以及該第一開關的一控制端耦接至該過壓偵測電路的一輸出端以接收該通知訊號。
- 如申請專利範圍第1項所述的USB設備,其中該第一終端電阻的一第一端耦接至該USB連接器的該第一組態通道腳位,該第一終端電阻的一第二端耦接至該第一終端開關的一第一端,該第一終端開關的一第二端耦接至該第一參考電壓,以及該第一終端電阻電路更包括:一第一電阻,具有一第一端耦接至該USB連接器的該第一組態通道腳位;一第一電晶體,具有一第一端耦接至該第一電阻的一第二端,其中該第一電晶體的一控制端耦接至該第一過壓保護電路以接收一第一控制訊號,以及該第一電晶體的一第二端耦接至該第一終端開關的一控制端;以及 一第二電晶體,具有一第一端耦接至該第一參考電壓或低於該第一參考電壓的一負電壓,其中該第二電晶體的一控制端耦接至該第一過壓保護電路以接收該第一控制訊號,以及該第二電晶體的一第二端耦接至該第一終端開關的該控制端。
- 如申請專利範圍第9項所述的USB設備,其中該第一終端電阻電路更包括:一箝位電路,具有一第一端耦接至該第一電晶體的該第一端,其中該箝位電路的一第二端對應於該第二電晶體的該第一端來耦接至該第一參考電壓或該負電壓。
- 如申請專利範圍第9項所述的USB設備,其中該第一終端電阻電路更包括:一初期保護電路,耦接至該第一終端開關的該第一端。
- 如申請專利範圍第11項所述的USB設備,其中該初期保護電路包括:一電容,具有一第一端耦接至該第一終端開關的該第一端,其中該電容的一第二端耦接至該第一參考電壓。
- 如申請專利範圍第11項所述的USB設備,其中該初期保護電路包括:一電容,具有一第一端耦接至該第一終端開關的該第一端;一第二電阻,具有一第一端耦接至該電容的一第二端,其中該第二電阻的一第二端耦接至該第一參考電壓;以及一第三電晶體,具有一第一端耦接至該第一參考電壓,其中 該第三電晶體的一控制端耦接至該電容的該第二端與該第二電阻的該第一端,以及該第三電晶體的一第二端耦接至該第一終端開關的該第一端。
- 如申請專利範圍第9項所述的USB設備,更包括:一第二終端電阻電路,包括相互串聯的一第二終端電阻與一第二終端開關,其中該第二終端電阻的一第一端耦接至該USB連接器的一第二組態通道腳位,該第二終端電阻的一第二端耦接至該第二終端開關的一第一端,該第二終端開關的一第二端耦接至該第一參考電壓,以及在該組態偵測期間該第二終端開關為導通;以及一第二過壓保護電路,耦接至該USB連接器的該第二組態通道腳位以偵測一過壓事件,以及耦接至該第二終端電阻電路以影響該第二終端開關,其中該第二過壓保護電路在該組態偵測期間結束後的該省電期間控制該第二終端電阻電路以截止該第二終端開關,以及該第二過壓保護電路在該第二組態通道腳位的該過壓事件發生時控制該第二終端電阻電路以導通該第二終端開關。
- 如申請專利範圍第14項所述的USB設備,其中該第二終端電阻電路更包括:一第一電晶體,具有一第一端耦接至該USB連接器的一電力腳位,其中該第一電晶體的一控制端耦接至該第一電阻的該第二端:一第二電晶體,具有一第一端耦接至該第一電阻的該第二端, 其中該第二電晶體的一控制端耦接至該USB連接器的該電力腳位;一第三電晶體,具有一第一端耦接至該第一電晶體的一第二端與該第二電晶體的一第二端,其中該第三電晶體的一控制端耦接至該第二過壓保護電路以接收一第二控制訊號,以及該第三電晶體的一第二端耦接至該第二終端開關的一控制端;一第四電晶體,具有一第一端耦接至該第一參考電壓,其中該第四電晶體的一控制端耦接至該第二過壓保護電路以接收該第二控制訊號,以及該第四電晶體的一第二端耦接至該第二終端開關的該控制端。
- 如申請專利範圍第1項所述的USB設備,其中該第一參考電壓為一接地電壓。
- 如申請專利範圍第1項所述的USB設備,其中該第一終端電阻的一第一端耦接至該USB連接器的該第一組態通道腳位,該第一終端電阻的一第二端耦接至該第一終端開關的一第一端,該第一終端開關的一第二端耦接至該第一參考電壓,以及該第一終端電阻電路更包括:一第一電阻,具有一第一端耦接至該USB連接器的該第一組態通道腳位;以及一電晶體,具有一第一端耦接至該第一參考電壓,其中該電晶體的一控制端耦接至該第一過壓保護電路以接收一控制訊號,該電晶體的一第二端耦接至該第一電阻的一第二端,以及該電晶體的該第二端耦接至該第一終端開關的一控制端。
- 如申請專利範圍第17項所述的USB設備,其中該第一終端電阻電路更包括:一箝位電路,耦接至該電晶體的該第二端。
- 如申請專利範圍第1項所述的USB設備,其中該第一終端電阻的一第一端耦接至該USB連接器的該第一組態通道腳位,該第一終端電阻的一第二端耦接至該第一終端開關的一第一端,以及該第一終端電阻電路更包括:一第一電阻,具有一第一端耦接至該USB連接器的該第一組態通道腳位;一第一電晶體,具有一第一端耦接至該第一電阻的一第二端,其中該第一電晶體的一控制端耦接至該第一過壓保護電路以接收一控制訊號,以及該第一電晶體的一第二端耦接至該第一終端開關的一控制端;一第二電晶體,具有一第一端耦接至該第一參考電壓,其中該第二電晶體的一控制端耦接至該第一過壓保護電路以接收該控制訊號,以及該第二電晶體的一第二端耦接至該第一終端開關的該控制端;以及一第二電阻,具有一第一端耦接至該第一終端開關的一第二端,其中該第二電阻的一第二端耦接至該第一參考電壓。
- 一種USB設備的操作方法,包括:由在一第一終端電阻電路中相互串聯的一第一終端電阻與一第一終端開關共同提供一電流路徑,其中該電流路徑的一端耦接 至一USB連接器的一第一組態通道腳位,以及該電流路徑的另一端耦接至一第一參考電壓;在一組態偵測期間導通該第一終端開關;由一第一過壓保護電路偵測該第一組態通道腳位的一過壓事件;在該組態偵測期間結束後的一省電期間,由該第一過壓保護電路控制該第一終端電阻電路以截止該第一終端開關;以及在該第一組態通道腳位的該過壓事件發生時,由該第一過壓保護電路控制該第一終端電阻電路以導通該第一終端開關。
- 如申請專利範圍第20項所述的操作方法,其中該第一終端電阻電路為符合USB標準規範的Ra電阻或Rd電阻。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108136367A TWI737002B (zh) | 2019-10-08 | 2019-10-08 | Usb設備及其操作方法 |
US16/691,491 US10817450B1 (en) | 2019-10-08 | 2019-11-21 | USB apparatus and operation method thereof |
CN201911218617.XA CN111030655B (zh) | 2019-10-08 | 2019-12-03 | Usb设备及其操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108136367A TWI737002B (zh) | 2019-10-08 | 2019-10-08 | Usb設備及其操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202115583A TW202115583A (zh) | 2021-04-16 |
TWI737002B true TWI737002B (zh) | 2021-08-21 |
Family
ID=70203986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108136367A TWI737002B (zh) | 2019-10-08 | 2019-10-08 | Usb設備及其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10817450B1 (zh) |
CN (1) | CN111030655B (zh) |
TW (1) | TWI737002B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI748914B (zh) * | 2021-04-15 | 2021-12-01 | 瑞昱半導體股份有限公司 | 阻抗控制電路 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201342757A (zh) * | 2012-04-06 | 2013-10-16 | Chi Mei Comm Systems Inc | 過壓保護電路 |
US20170139467A1 (en) * | 2015-11-13 | 2017-05-18 | Texas Instruments Incorporated | Usb interface circuit and method for low power operation |
US20170288668A1 (en) * | 2016-03-31 | 2017-10-05 | Intel Corporation | Voltage tolerant termination presence detection |
US20170346240A1 (en) * | 2016-05-26 | 2017-11-30 | Qualcomm Incorporated | Over-voltage protection systems and methods |
TWI612750B (zh) * | 2017-03-22 | 2018-01-21 | 華碩電腦股份有限公司 | 電子裝置及其充電方法 |
TWM570555U (zh) * | 2018-02-23 | 2018-11-21 | 陳曉萍 | protect the circuit |
TW201901466A (zh) * | 2017-05-24 | 2019-01-01 | 美商高通公司 | 具有可縮放的功率架構的通用序列匯流排(usb)類型c和功率配送埠 |
TW201913401A (zh) * | 2017-08-25 | 2019-04-01 | 美商高通公司 | 用於埠管理的系統和方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103178500A (zh) * | 2011-12-23 | 2013-06-26 | 联芯科技有限公司 | 过压保护电路及终端vchg引脚的过压保护方法 |
US10148084B2 (en) * | 2014-12-24 | 2018-12-04 | Texas Instruments Incorporated | Overvoltage protection circuit for USB interface |
CN105305565B (zh) * | 2015-11-26 | 2018-02-23 | 英特格灵芯片(天津)有限公司 | 一种充电保护及识别电路及待充电设备 |
KR102628011B1 (ko) * | 2016-01-29 | 2024-01-22 | 삼성전자주식회사 | Usb 전력 전송 장치와 이를 포함하는 시스템 |
CN109672950B (zh) * | 2017-10-13 | 2020-07-24 | 华为终端有限公司 | 一种基于Type-C耳机的省电电路和省电方法 |
US10218129B1 (en) * | 2018-04-11 | 2019-02-26 | Cypress Semiconductor Corporation | Overvoltage protection for universal serial bus type-C (USB-C) connector systems |
US10630028B2 (en) * | 2018-04-12 | 2020-04-21 | Cypress Semiconductor Corporation | Reverse overcurrent protection for universal serial bus type-C (USB-C) connector systems |
CN111443625A (zh) * | 2019-01-17 | 2020-07-24 | 恩智浦有限公司 | 一种用于串行总线连接器的腐蚀保护电路 |
-
2019
- 2019-10-08 TW TW108136367A patent/TWI737002B/zh active
- 2019-11-21 US US16/691,491 patent/US10817450B1/en active Active
- 2019-12-03 CN CN201911218617.XA patent/CN111030655B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201342757A (zh) * | 2012-04-06 | 2013-10-16 | Chi Mei Comm Systems Inc | 過壓保護電路 |
US20170139467A1 (en) * | 2015-11-13 | 2017-05-18 | Texas Instruments Incorporated | Usb interface circuit and method for low power operation |
US20170288668A1 (en) * | 2016-03-31 | 2017-10-05 | Intel Corporation | Voltage tolerant termination presence detection |
US20170346240A1 (en) * | 2016-05-26 | 2017-11-30 | Qualcomm Incorporated | Over-voltage protection systems and methods |
TWI612750B (zh) * | 2017-03-22 | 2018-01-21 | 華碩電腦股份有限公司 | 電子裝置及其充電方法 |
TW201901466A (zh) * | 2017-05-24 | 2019-01-01 | 美商高通公司 | 具有可縮放的功率架構的通用序列匯流排(usb)類型c和功率配送埠 |
TW201913401A (zh) * | 2017-08-25 | 2019-04-01 | 美商高通公司 | 用於埠管理的系統和方法 |
TWM570555U (zh) * | 2018-02-23 | 2018-11-21 | 陳曉萍 | protect the circuit |
Also Published As
Publication number | Publication date |
---|---|
US10817450B1 (en) | 2020-10-27 |
CN111030655A (zh) | 2020-04-17 |
TW202115583A (zh) | 2021-04-16 |
CN111030655B (zh) | 2023-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9052728B2 (en) | Start-up circuit and method thereof | |
JP5941135B2 (ja) | Usbインターフェースを有する電子機器及びそのusb通信の起動方法 | |
TWI574480B (zh) | 過電流保護電路以及其伺服器 | |
US20180067885A1 (en) | Usb type-c module | |
US9112352B2 (en) | Condition responsive circuit protection apparatus which can enter an energy saving mode | |
US20180062517A1 (en) | Redundant power supply control circuit | |
TWI397231B (zh) | 嵌制電源熱插拔所造成電壓突波之電路及相關晶片 | |
US20140085756A1 (en) | Protection circuit and electronic device using the same | |
TWI548184B (zh) | 用於電子裝置之保護裝置及方法 | |
TWI616049B (zh) | 電子裝置以及其供電方法 | |
WO2020156141A1 (zh) | 充电电路及电子设备 | |
TW201306411A (zh) | 過壓過流保護電路 | |
US20080123236A1 (en) | Computer apparatus with over-voltage protection function | |
JP2015535678A (ja) | 過電圧保護装置および方法 | |
US9236730B2 (en) | Integrated circuit with protection function | |
TWI737002B (zh) | Usb設備及其操作方法 | |
CN108075463B (zh) | 具有反向电流保护和电源断接检测的集成电路 | |
US9006979B2 (en) | Protection circuit with low energy-consumption and driving circuit thereof | |
CN106249830B (zh) | 电能传输***及方法 | |
TW201724681A (zh) | 電源供應裝置 | |
TWI578664B (zh) | 備用電源控制電路及使用其之備用電源供應系統 | |
US20140354623A1 (en) | Light-Emitting Diode Driving Device, Light-Emitting Diode Device, and Method for Driving the Same | |
TWI709300B (zh) | 過電壓保護電路及其方法 | |
TWI644495B (zh) | 輸入保護電路 | |
JP2014021634A (ja) | 突入電流抑制回路 |