TWI736412B - 垂直式雙極性電晶體裝置 - Google Patents

垂直式雙極性電晶體裝置 Download PDF

Info

Publication number
TWI736412B
TWI736412B TW109130769A TW109130769A TWI736412B TW I736412 B TWI736412 B TW I736412B TW 109130769 A TW109130769 A TW 109130769A TW 109130769 A TW109130769 A TW 109130769A TW I736412 B TWI736412 B TW I736412B
Authority
TW
Taiwan
Prior art keywords
epitaxial layer
doped
heavily doped
semiconductor epitaxial
bipolar transistor
Prior art date
Application number
TW109130769A
Other languages
English (en)
Other versions
TW202205604A (zh
Inventor
葉致廷
黃菘志
莊哲豪
Original Assignee
晶焱科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶焱科技股份有限公司 filed Critical 晶焱科技股份有限公司
Application granted granted Critical
Publication of TWI736412B publication Critical patent/TWI736412B/zh
Publication of TW202205604A publication Critical patent/TW202205604A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本發明係揭露一種垂直式雙極性電晶體裝置，其包含一重摻雜半導體基板、一第一半導體磊晶層、至少一第一摻雜井區與一外部導體。重摻雜半導體基板與第一摻雜井區具有第一導電型，第一半導體磊晶層具有第二導電型。第一半導體磊晶層設於該重摻雜半導體基板上。第一摻雜井區設於第一半導體磊晶層中。外部導體設於重摻雜半導體基板與第一半導體磊晶層之外側，並電性連接重摻雜半導體基板與第一半導體磊晶層。

Description

垂直式雙極性電晶體裝置
本發明係關於一種垂直式靜電放電技術，且特別關於一種垂直式雙極性電晶體裝置。
靜電放電（ESD）損壞已成為以奈米級互補式金氧半(CMOS)工藝製造的CMOS積體電路(IC)產品的主要可靠性問題。靜電放電保護裝置通常設計為用於釋放靜電放電能量，因此可以防止積體電路晶片受到靜電放電損壞。
靜電放電保護裝置的工作原理如第1圖所示，在印刷電路板（PCB）上，靜電放電保護裝置8並聯欲保護裝置9，當ESD情況發生時，靜電放電保護裝置8係瞬間被觸發，同時，靜電放電保護裝置8亦可提供一低電阻路徑，以供暫態之ESD電流進行放電，讓ESD暫態電流之能量透過靜電放電保護裝置8得以釋放。為了降低靜電放電保護裝置8所佔據的體積與面積，故實現垂直式暫態電壓抑制器以取代橫向暫態電壓抑制器。舉例來說，在美國專利號8928084中，橫向靜電放電保護裝置設於一磊晶層中，且電極設於靜電放電保護裝置之表面。因此，電極佔據許多足印(footprint)區域。在美國專利號9666700中，設於靜電放電保護裝置之表面的電極亦佔據許多足印區域。此外，傳統垂直式暫態電壓抑制器具有某些缺點。在美國專利號7750365中，雖然絕緣式閘極雙極性電晶體為垂直式暫態電壓抑制器，但絕緣式閘極雙極性電晶體需要在晶圓背面多進行一道佈植製程。在美國專利號7781826中，基板與磊晶層屬於相同導電型。此外，P型井區作為雙載子接面電晶體之基極。崩潰介面位於P型井區與磊晶層之間。因為P型井區之深度取決於基極之寬度，故介面之崩潰電壓是難以控制的。
因此，本發明係在針對上述的困擾，提出一種垂直式雙極性電晶體裝置，以解決習知所產生的問題。
本發明提供一種垂直式雙極性電晶體裝置，其係自由地調整雙載子接面電晶體之增益與崩潰電壓。
本發明提供一種垂直式雙極性電晶體裝置，其包含一重摻雜半導體基板、一第一半導體磊晶層、至少一第一摻雜井區與一外部導體。重摻雜半導體基板具有第一導電型，第一半導體磊晶層具有第二導電型，第一半導體磊晶層設於重摻雜半導體基板上。第一摻雜井區具有第一導電型，第一摻雜井區設於第一半導體磊晶層中。外部導體設於重摻雜半導體基板與第一半導體磊晶層之外側，並電性連接重摻雜半導體基板與第一半導體磊晶層。
在本發明之一實施例中，第一導電型為N型，第二導電型為P型。
在本發明之一實施例中，第一導電型為P型，第二導電型為N型。
在本發明之一實施例中，垂直式雙極性電晶體裝置更包含至少一第一重摻雜區與一第二重摻雜區。第一重摻雜區具有第一導電型，第一重摻雜區設於第一摻雜井區中。第二重摻雜區具有第二導電型，第二重摻雜區設於第一半導體磊晶層中，其中第二重摻雜區圍繞第一摻雜井區。
在本發明之一實施例中，垂直式雙極性電晶體裝置更包含一重摻雜埋層，其係設於重摻雜半導體基板與第一半導體磊晶層之間，並位於第一摻雜井區之正下方。
在本發明之一實施例中，至少一第一摻雜井區包含複數個第一摻雜井區，至少一第一重摻雜區包含複數個第一重摻雜區，所有第一重摻雜區分別設於所有第一摻雜井區中。
在本發明之一實施例中，垂直式雙極性電晶體裝置更包含一隔離結構，其係設於第一半導體磊晶層中，並位於第一摻雜井區與第二重摻雜區之間，隔離結構圍繞第一摻雜井區，隔離結構之底部等於或低於第一摻雜井區之底部。
在本發明之一實施例中，垂直式雙極性電晶體裝置更包含一第二摻雜井區，其係設於第一半導體磊晶層中，並位於第一摻雜井區與第二重摻雜區之間，第二摻雜井區具有第一導電型，第二摻雜井區之底部等於或低於第一摻雜井區之底部。
在本發明之一實施例中，第一摻雜井區電性連接一第一接腳，且重摻雜半導體基板、外部導體與第一半導體磊晶層電性連接一第二接腳。
在本發明之一實施例中，外部導體包含導線架與銲線。
在本發明之一實施例中，垂直式雙極性電晶體裝置更包含一第二半導體磊晶層，其係設於重摻雜半導體基板與第一半導體磊晶層之間，並位於第一摻雜井區之正下方，第二半導體磊晶層之摻雜濃度高於第一半導體磊晶層之摻雜濃度。
在本發明之一實施例中，垂直式雙極性電晶體裝置更包含一隔離結構，其係設於第一半導體磊晶層中，並位於第一摻雜井區與第二重摻雜區之間，隔離結構圍繞第一摻雜井區，隔離結構之底部等於或低於第一摻雜井區之底部。
在本發明之一實施例中，隔離結構設於第二半導體磊晶層中。
基於上述，垂直式雙極性電晶體裝置根據第一半導體磊晶層之電阻率與厚度，自由地調整雙載子接面電晶體之增益與崩潰電壓。垂直式雙極性電晶體裝置可根據第一半導體磊晶層與重摻雜埋層之電阻率，具有大範圍之崩潰電壓。
茲為使　貴審查委員對本發明的結構特徵及所達成的功效更有進一步的瞭解與認識，謹佐以較佳的實施例圖及配合詳細的說明，說明如後：
本發明之實施例將藉由下文配合相關圖式進一步加以解說。盡可能的，於圖式與說明書中，相同標號係代表相同或相似構件。於圖式中，基於簡化與方便標示，形狀與厚度可能經過誇大表示。可以理解的是，未特別顯示於圖式中或描述於說明書中之元件，為所屬技術領域中具有通常技術者所知之形態。本領域之通常技術者可依據本發明之內容而進行多種之改變與修改。
除非另有說明，否則某些條件句子或單詞，例如“可以”，“可能”，“可能”或“可能”，通常試圖表示本發明中的實施例具有的含義，但也可以解釋為可能不需要的功能，元素或步驟。 在其他實施例中，可能不需要這些特徵，元素或步驟。
於下文中關於“一個實施例”或“一實施例”之描述係指關於至少一實施例內所相關連之一特定元件、結構或特徵。因此，於下文中多處所出現之“一個實施例”或 “一實施例”之多個描述並非針對同一實施例。再者，於一或多個實施例中之特定構件、結構與特徵可依照一適當方式而結合。
在整個說明書和申請專利範圍中使用某些術語來指代特定部件。 本領域的技術人員意識到，組件可以被稱為不同的名稱。本公開內容不旨在區分名稱不同但功能相同的組件。在說明書和申請專利範圍中，術語“包括”以開放式方式使用，因此應解釋為表示“包括但不限於”。 短語“被耦合到”、“耦合到”和“正耦合到”旨在包括任何間接或直接連接。 因此，如果本揭露提到第一設備與第二設備耦合，則意味著第一設備可以通過電連接、無線通信、光通信或其他信號連接在有/無直接或間接地利用其他中間設備或連接方式連接到第二設備。
為了降低靜電放電保護裝置所佔據的面積，並在不需要增加靜電放電保護裝置所佔據的面積的前提下，增強靜電放電等級，且達到均勻的電流分布與優良的熱散逸，提供一種垂直式雙極性電晶體裝置。
第2圖為本發明之垂直式雙極性電晶體裝置之第一實施例之結構剖視圖。以下請參閱第2圖，並介紹本發明之垂直式雙極性電晶體裝置10之第一實施例，其係包含一重摻雜半導體基板12、一第一半導體磊晶層14、至少一第一摻雜井區16與一外部導體18。第一摻雜井區16可為長方體，但本發明不限於此。在第一實施例中，係使用一個或多個第一摻雜井區16。為了清楚與方便，第一實施例係以一個第一摻雜井區16為例。重摻雜半導體基板12與第一摻雜井區16具有第一導電型，第一半導體磊晶層14具有第二導電型。在第一實施例中，第一導電型為N型，第二導電型為P型。
第一半導體磊晶層14設於重摻雜半導體基板12上，第一摻雜井區16設於第一半導體磊晶層14中。重摻雜半導體基板12、第一半導體磊晶層14與第一摻雜井區16形成一雙載子接面電晶體，其中第一半導體磊晶層14作為雙載子接面電晶體之基極。因為第一半導體磊晶層14之電阻率與厚度容易調整，所以根據第一半導體磊晶層14之電阻率與厚度可以自由調整雙載子接面電晶體之增益與崩潰電壓。外部導體18設於重摻雜半導體基板12與第一半導體磊晶層14之外側，並電性連接重摻雜半導體基板12與第一半導體磊晶層14。外部導體18包括，但不限於導線架與銲線。舉例來說，外部導體18可為設於重摻雜半導體基板12與第一半導體磊晶層14之外側的導電層。具體而言，導電層設於第一半導體磊晶層14之頂部與側壁及重摻雜半導體基板12之底部與側壁。第一摻雜井區16電性連接一第一接腳20。重摻雜半導體基板12、外部導體18與第一半導體磊晶層14電性連接一第二接腳22。
當正靜電放電能量施加在第一接腳20，且第二接腳22接地時，靜電放電電流從第一接腳20經過第一摻雜井區16、第一半導體磊晶層14與重摻雜半導體基板12流至第二接腳22。由於外部導體18之存在，第一半導體磊晶層14與重摻雜半導體基板12具有相同電壓，所以電場均勻分佈在介於第一摻雜井區16與第一半導體磊晶層14之間的整個崩潰介面上，以避免電流擁擠(current crowding)效應發生在第一摻雜井區16之角落。
第3圖為本發明之垂直式雙極性電晶體裝置之第二實施例之結構剖視圖。請參閱第3圖，並介紹本發明之垂直式雙極性電晶體裝置之第二實施例如下。與第一實施例相比，第二實施例更包含至少一第一重摻雜區24與一第二重摻雜區26。第二實施例使用一個或多個第一重摻雜區24。在第二實施例中，以一個第一重摻雜區24為例。第一重摻雜區24具有第一導電型，第二重摻雜區26具有第二導電型。第一重摻雜區24設於第一摻雜井區16中，第二重摻雜區26設於第一半導體磊晶層14中，第二重摻雜區26圍繞第一摻雜井區16。第一摻雜井區16透過第一重摻雜區24電性連接第一接腳20，第一半導體磊晶層14透過第二重摻雜區26電性連接第二接腳22。如果外部導體18以導電層實現，則導電層可設於第二重摻雜區26之頂部。第一重摻雜區24與第二重摻雜區26分別作為第一摻雜井區16與第一半導體磊晶層14之歐姆接觸，並用來降低第一接腳20與第一摻雜井區16之間的電阻及外部導體18與第一半導體磊晶層14之間的電阻。
當正靜電放電能量施加在第一接腳20，且第二接腳22接地時，靜電放電電流從第一接腳20經過第一重摻雜區24、第一摻雜井區16、第一半導體磊晶層14與重摻雜半導體基板12流至第二接腳22。由於外部導體18之存在，第二重摻雜區26、第一半導體磊晶層14與重摻雜半導體基板12具有相同電壓，所以電場均勻分佈在介於第一摻雜井區16與第一半導體磊晶層14之間的整個崩潰介面上，以避免電流擁擠(current crowding)效應發生在第一摻雜井區16之角落。
第4圖為本發明之垂直式雙極性電晶體裝置之第三實施例之結構剖視圖。請參閱第4圖，並介紹本發明之垂直式雙極性電晶體裝置之第三實施例如下。與第二實施例相比，第三實施例更包含一重摻雜埋層28，其係設於重摻雜半導體基板12與第一半導體磊晶層14之間，並位於第一摻雜井區16之正下方。當正靜電放電能量施加在第二接腳22，且第一接腳20接地時，使用重摻雜埋層28。重摻雜埋層28具有第一導電型或第二導電型。當重摻雜埋層28具有第一導電型時，崩潰介面形成在重摻雜埋層28與第一半導體磊晶層14之間。雖然重摻雜埋層28與重摻雜半導體基板12屬於相同導電型，但重摻雜埋層28之離子之游離能經常大於重摻雜半導體基板12之離子之游離能，這是因為重摻雜埋層28與重摻雜半導體基板12使用不同材料摻雜。舉例來說，重摻雜埋層28使用磷原子摻雜，重摻雜半導體基板12使用砷原子摻雜。因此，介於重摻雜埋層28與第一半導體磊晶層14之間的介面之崩潰電壓經常低於介於第一半導體磊晶層14與重摻雜半導體基板12之間的介面之崩潰電壓。當重摻雜埋層28具有第二導電型時，崩潰介面形成在重摻雜埋層28與重摻雜半導體基板12之間。垂直式雙極性電晶體裝置10根據第一半導體磊晶層14與重摻雜埋層28之電阻率，可具有一較大範圍之崩潰電壓。
當正靜電放電能量施加在第一接腳20，且第二接腳22接地時，靜電放電電流從第一接腳20經過第一重摻雜區24、第一摻雜井區16、第一半導體磊晶層14、重摻雜埋層28與重摻雜半導體基板12流至第二接腳22。由於外部導體18之存在，第二重摻雜區26、第一半導體磊晶層14與重摻雜半導體基板12具有相同電壓，所以電場均勻分佈在介於第一摻雜井區16與第一半導體磊晶層14之間的整個崩潰介面上，以避免電流擁擠(current crowding)效應發生在第一摻雜井區16之角落。
當正靜電放電能量施加在第二接腳22，且第一接腳20接地時，兩股靜電放電電流從第二接腳22流至第一接腳20，以增加靜電放電等級。一靜電放電電流從第二接腳22經過重摻雜半導體基板12、重摻雜埋層28、第一半導體磊晶層14、第一摻雜井區16與第一重摻雜區24流至第一接腳20。另一靜電放電電流從第二接腳22經過外部導體18、第二重摻雜區26、第一半導體磊晶層14、第一摻雜井區16與第一重摻雜區24流至第一接腳20。
第5圖為本發明之垂直式雙極性電晶體裝置之第四實施例之結構剖視圖。請參閱第5圖，並介紹本發明之垂直式雙極性電晶體裝置之第四實施例如下。與第三實施例相比，第四實施例更包含一隔離結構30，其係設於第一半導體磊晶層14中，並位於第一摻雜井區16與第二重摻雜區26之間。隔離結構30包含，但不限於氧化物及其他絕緣體。為了達到優良的熱散逸，在正靜電放電能量施加在第二接腳22，且第一接腳20接地時，隔離結構30用來防止靜電放電電流沿著第一半導體磊晶層14之表面流動。當正靜電放電能量施加在第二接腳22，且第一接腳20接地時，靜電放電電流在隔離結構30之正下方流動。因此，隔離結構30之底部等於或低於第一摻雜井區16之底部。此外，隔離結構30圍繞第一摻雜井區16。因此，當正靜電放電能量施加在第一接腳20，且第二接腳22接地時，靜電放電電流被限制在隔離結構30所圍繞的空間裡。
第6圖為本發明之垂直式雙極性電晶體裝置之第五實施例之結構剖視圖。請參閱第6圖，並介紹本發明之垂直式雙極性電晶體裝置之第五實施例如下。與第三實施例相比，第五實施例更包含一第二摻雜井區32，其係設於第一半導體磊晶層14中，並位於第一摻雜井區16與第二重摻雜區26之間，第二摻雜井區32具有第一導電型。為了達到優良的熱散逸，在正靜電放電能量施加在第二接腳22，且第一接腳20接地時，第二摻雜井區32用來防止靜電放電電流沿著第一半導體磊晶層14之表面流動。在正靜電放電能量施加在第二接腳22，且第一接腳20接地時，靜電放電電流在第二摻雜井區32之正下方流動。因此，第二摻雜井區32之底部等於或低於第一摻雜井區16之底部。此外，第二摻雜井區32圍繞第一摻雜井區16。因此，當正靜電放電能量施加在第一接腳20，且第二接腳22接地時，靜電放電電流被限制在第二摻雜井區32所圍繞的空間裡。
第7圖為本發明之垂直式雙極性電晶體裝置之第六實施例之結構剖視圖。請參閱第7圖，並介紹本發明之垂直式雙極性電晶體裝置之第六實施例如下。第六實施例與第四實施例差別在於第一摻雜井區16與第一重摻雜區24之數量。第六實施例以複數個第一摻雜井區16與複數個第一重摻雜區24為例。所有第一重摻雜區24分別設於所有第一摻雜井區16中，並電性連接第一接腳20。被隔離結構30所圍繞的第一摻雜井區16與第一重摻雜區24之數量愈多，靜電放電等級愈高。此外，第一摻雜井區16可形成一陣列，以增加靜電放電電流之均勻性。因此，第六實施例能大幅增強靜電放電等級與隔離結構30所圍繞的空間中的靜電放電電流之均勻性。
第8圖為本發明之垂直式雙極性電晶體裝置之第七實施例之結構剖視圖。請參閱第8圖，並介紹本發明之垂直式雙極性電晶體裝置之第七實施例如下。與第二實施例相比，第七實施例更包含一第二半導體磊晶層34，其係設於重摻雜半導體基板12與第一半導體磊晶層14之間，並位於第一摻雜井區16之正下方，第二半導體磊晶層34之摻雜濃度高於第一半導體磊晶層14之摻雜濃度。第二半導體磊晶層34具有第一導電型或第二導電型。當第二半導體磊晶層34具有第一導電型時，崩潰介面形成在第二半導體磊晶層34與第一半導體磊晶層14之間。雖然第二半導體磊晶層34與重摻雜半導體基板12屬於相同導電型，但第二半導體磊晶層34之離子之游離能經常大於重摻雜半導體基板12之離子之游離能，這是因為第二半導體磊晶層34與重摻雜半導體基板12使用不同材料摻雜。舉例來說，第二半導體磊晶層34使用磷原子摻雜，重摻雜半導體基板12使用砷原子摻雜。因此，介於第二半導體磊晶層34與第一半導體磊晶層14之間的介面之崩潰電壓經常低於介於第一半導體磊晶層14與重摻雜半導體基板12之間的介面之崩潰電壓。當第二半導體磊晶層34具有第二導電型時，崩潰介面形成在第二半導體磊晶層34與重摻雜半導體基板12之間。垂直式雙極性電晶體裝置10根據第一半導體磊晶層14與第二半導體磊晶層34之電阻率，可具有一較大範圍之崩潰電壓。
當正靜電放電能量施加在第一接腳20，且第二接腳22接地時，靜電放電電流從第一接腳20經過第一重摻雜區24、第一摻雜井區16、第一半導體磊晶層14、第二半導體磊晶層34與重摻雜半導體基板12流至第二接腳22。由於外部導體18之存在，第二重摻雜區26、第一半導體磊晶層14與重摻雜半導體基板12具有相同電壓，所以電場均勻分佈在介於第一摻雜井區16與第一半導體磊晶層14之間的整個崩潰介面上，以避免電流擁擠(current crowding)效應發生在第一摻雜井區16之角落。第二半導體磊晶層34能增加雙載子接面電晶體之基極的寬度與濃度，進而降低雙載子接面電晶體之
Figure 02_image001
增益。
當正靜電放電能量施加在第二接腳22，且第一接腳20接地時，兩股靜電放電電流從第二接腳22流至第一接腳20，以增加靜電放電等級。一靜電放電電流從第二接腳22經過重摻雜半導體基板12、第二半導體磊晶層34、第一半導體磊晶層14、第一摻雜井區16與第一重摻雜區24流至第一接腳20。另一靜電放電電流從第二接腳22經過外部導體18、第二重摻雜區26、第一半導體磊晶層14、第一摻雜井區16與第一重摻雜區24流至第一接腳20。
第9圖為本發明之垂直式雙極性電晶體裝置之第八實施例之結構剖視圖。請參閱第9圖，並介紹本發明之垂直式雙極性電晶體裝置之第八實施例如下。與第七實施例相比，第八實施例更包含一隔離結構30，其係設於第一半導體磊晶層14中，並位於第一摻雜井區16與第二重摻雜區26之間。隔離結構30包含，但不限於氧化物及其他絕緣體。為了達到優良的熱散逸，在正靜電放電能量施加在第二接腳22，且第一接腳20接地時，隔離結構30用來防止靜電放電電流沿著第一半導體磊晶層14之表面流動。當正靜電放電能量施加在第二接腳22，且第一接腳20接地時，靜電放電電流在隔離結構30之正下方流動。因此，隔離結構30之底部等於或低於第一摻雜井區16之底部。此外，隔離結構30圍繞第一摻雜井區16。因此，當正靜電放電能量施加在第一接腳20，且第二接腳22接地時，靜電放電電流被限制在隔離結構30所圍繞的空間裡。
第10圖為本發明之垂直式雙極性電晶體裝置之第九實施例之結構剖視圖。請參閱第10圖，並介紹本發明之垂直式雙極性電晶體裝置之第九實施例如下。與第八實施例相比，第九實施例之隔離結構30設於第二半導體磊晶層34中。
第11圖為本發明之垂直式雙極性電晶體裝置之第十實施例之結構剖視圖。請參閱第11圖，並介紹本發明之垂直式雙極性電晶體裝置之第十實施例如下。第十實施例與第一實施例差別在於導電型。第十實施例之第一導電型與第二導電型分別為P型與N型，其餘結構已於第一實施例描述，於此不再贅述。
當正靜電放電能量施加在第二接腳22，且第一接腳20接地時，靜電放電電流從第二接腳22經過重摻雜半導體基板12、第一半導體磊晶層14與第一摻雜井區16流至第一接腳20。由於外部導體18之存在，第一半導體磊晶層14與重摻雜半導體基板12具有相同電壓，所以電場均勻分佈在介於第一摻雜井區16與第一半導體磊晶層14之間的整個崩潰介面上，以避免電流擁擠(current crowding)效應發生在第一摻雜井區16之角落。
第12圖為本發明之垂直式雙極性電晶體裝置之第十一實施例之結構剖視圖。請參閱第12圖，並介紹本發明之垂直式雙極性電晶體裝置之第十一實施例如下。第十一實施例與第二實施例差別在於導電型。第十一實施例之第一導電型與第二導電型分別為P型與N型，其餘結構已於第二實施例描述，於此不再贅述。
當正靜電放電能量施加在第二接腳22，且第一接腳20接地時，靜電放電電流從第二接腳22經過重摻雜半導體基板12、第一半導體磊晶層14、第一摻雜井區16與第一重摻雜區24流至第一接腳20。由於外部導體18之存在，第二重摻雜區26、第一半導體磊晶層14與重摻雜半導體基板12具有相同電壓，所以電場均勻分佈在介於第一摻雜井區16與第一半導體磊晶層14之間的整個崩潰介面上，以避免電流擁擠(current crowding)效應發生在第一摻雜井區16之角落。
第13圖為本發明之垂直式雙極性電晶體裝置之第十二實施例之結構剖視圖。請參閱第13圖，並介紹本發明之垂直式雙極性電晶體裝置之第十二實施例如下。第十二實施例與第三實施例差別在於導電型。第十二實施例之第一導電型與第二導電型分別為P型與N型，其餘結構已於第三實施例描述，於此不再贅述。值得注意的是，當正靜電放電能量施加在第一接腳20，且第二接腳22接地時，使用重摻雜埋層28。
當正靜電放電能量施加在第二接腳22，且第一接腳20接地時，靜電放電電流從第二接腳22經過重摻雜半導體基板12、重摻雜埋層28、第一半導體磊晶層14、第一摻雜井區16與第一重摻雜區24流至第一接腳20。由於外部導體18之存在，第二重摻雜區26、第一半導體磊晶層14與重摻雜半導體基板12具有相同電壓，所以電場均勻分佈在介於第一摻雜井區16與第一半導體磊晶層14之間的整個崩潰介面上，以避免電流擁擠(current crowding)效應發生在第一摻雜井區16之角落。
當正靜電放電能量施加在第一接腳20，且第二接腳22接地時，兩股靜電放電電流從第一接腳20流至第二接腳22，以增加靜電放電等級。一靜電放電電流從第一接腳20經過第一重摻雜區24、第一摻雜井區16、第一半導體磊晶層14、重摻雜埋層28與重摻雜半導體基板12流至第二接腳22。另一靜電放電電流從第一接腳20經過第一重摻雜區24、第一摻雜井區16、第一半導體磊晶層14、第二重摻雜區26與外部導體18流至第二接腳22。
第14圖為本發明之垂直式雙極性電晶體裝置之第十三實施例之結構剖視圖。請參閱第14圖，並介紹本發明之垂直式雙極性電晶體裝置之第十三實施例如下。第十三實施例與第四實施例差別在於導電型。第十三實施例之第一導電型與第二導電型分別為P型與N型。為了達到優良的熱散逸，在正靜電放電能量施加在第一接腳20，且第二接腳22接地時，隔離結構30用來防止靜電放電電流沿著第一半導體磊晶層14之表面流動。當正靜電放電能量施加在第一接腳20，且第二接腳22接地時，靜電放電電流在隔離結構30之正下方流動。因此，隔離結構30之底部等於或低於第一摻雜井區16之底部。此外，隔離結構30圍繞第一摻雜井區16。因此，當正靜電放電能量施加在第二接腳22，且第一接腳20接地時，靜電放電電流被限制在隔離結構30所圍繞的空間裡。第十三實施例之其餘結構已於第四實施例描述過，於此不再贅述。
第15圖為本發明之垂直式雙極性電晶體裝置之第十四實施例之結構剖視圖。請參閱第15圖，並介紹本發明之垂直式雙極性電晶體裝置之第十四實施例如下。第十四實施例與第五實施例差別在於導電型。第十四實施例之第一導電型與第二導電型分別為P型與N型。為了達到優良的熱散逸，在正靜電放電能量施加在第一接腳20，且第二接腳22接地時，第二摻雜井區32用來防止靜電放電電流沿著第一半導體磊晶層14之表面流動。當正靜電放電能量施加在第一接腳20，且第二接腳22接地時，靜電放電電流在第二摻雜井區32之正下方流動。因此，第二摻雜井區32之底部等於或低於第一摻雜井區16之底部。此外，第二摻雜井區32圍繞第一摻雜井區16。因此，當正靜電放電能量施加在第二接腳22，且第一接腳20接地時，靜電放電電流被限制在第二摻雜井區32所圍繞的空間裡。第十四實施例之其餘結構已於第五實施例描述過，於此不再贅述。
第16圖為本發明之垂直式雙極性電晶體裝置之第十五實施例之結構剖視圖。請參閱第16圖，並介紹本發明之垂直式雙極性電晶體裝置之第十五實施例如下。第十五實施例與第六實施例差別在於導電型。第十五實施例之第一導電型與第二導電型分別為P型與N型，其餘結構已於第六實施例描述，於此不再贅述。
第17圖為本發明之垂直式雙極性電晶體裝置之第十六實施例之結構剖視圖。請參閱第17圖，並介紹本發明之垂直式雙極性電晶體裝置之第十六實施例如下。第十六實施例與第七實施例差別在於導電型。第十六實施例之第一導電型與第二導電型分別為P型與N型，其餘結構已於第七實施例描述，於此不再贅述。
第18圖為本發明之垂直式雙極性電晶體裝置之第十七實施例之結構剖視圖。請參閱第18圖，並介紹本發明之垂直式雙極性電晶體裝置之第十七實施例如下。第十七實施例與第八實施例差別在於導電型。第十七實施例之第一導電型與第二導電型分別為P型與N型，其餘結構已於第八實施例描述，於此不再贅述。
第19圖為本發明之垂直式雙極性電晶體裝置之第十八實施例之結構剖視圖。請參閱第19圖，並介紹本發明之垂直式雙極性電晶體裝置之第十八實施例如下。第十八實施例與第九實施例差別在於導電型。第十八實施例之第一導電型與第二導電型分別為P型與N型，其餘結構已於第九實施例描述，於此不再贅述。
根據上述實施例，垂直式雙極性電晶體裝置根據第一半導體磊晶層之電阻率與厚度，自由地調整雙載子接面電晶體之增益與崩潰電壓。垂直式雙極性電晶體裝置可根據第一半導體磊晶層與重摻雜埋層之電阻率，具有大範圍之崩潰電壓。
以上所述者，僅為本發明一較佳實施例而已，並非用來限定本發明實施之範圍，故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
8:靜電放電保護裝置 9:欲保護裝置 10:垂直式雙極性電晶體裝置 12:重摻雜半導體基板 14:第一半導體磊晶層 16:第一摻雜井區 18:外部導體 20:第一接腳 22:第二接腳 24:第一重摻雜區 26:第二重摻雜區 28:重摻雜埋層 30:隔離結構 32:第二摻雜井區 34:第二半導體磊晶層
第1圖為先前技術之與積體電路晶片中的欲保護裝置連接之靜電放電保護裝置的電路方塊圖。 第2圖為本發明之垂直式雙極性電晶體裝置之第一實施例之結構剖視圖。 第3圖為本發明之垂直式雙極性電晶體裝置之第二實施例之結構剖視圖。 第4圖為本發明之垂直式雙極性電晶體裝置之第三實施例之結構剖視圖。 第5圖為本發明之垂直式雙極性電晶體裝置之第四實施例之結構剖視圖。 第6圖為本發明之垂直式雙極性電晶體裝置之第五實施例之結構剖視圖。 第7圖為本發明之垂直式雙極性電晶體裝置之第六實施例之結構剖視圖。 第8圖為本發明之垂直式雙極性電晶體裝置之第七實施例之結構剖視圖。 第9圖為本發明之垂直式雙極性電晶體裝置之第八實施例之結構剖視圖。 第10圖為本發明之垂直式雙極性電晶體裝置之第九實施例之結構剖視圖。 第11圖為本發明之垂直式雙極性電晶體裝置之第十實施例之結構剖視圖。 第12圖為本發明之垂直式雙極性電晶體裝置之第十一實施例之結構剖視圖。 第13圖為本發明之垂直式雙極性電晶體裝置之第十二實施例之結構剖視圖。 第14圖為本發明之垂直式雙極性電晶體裝置之第十三實施例之結構剖視圖。 第15圖為本發明之垂直式雙極性電晶體裝置之第十四實施例之結構剖視圖。 第16圖為本發明之垂直式雙極性電晶體裝置之第十五實施例之結構剖視圖。 第17圖為本發明之垂直式雙極性電晶體裝置之第十六實施例之結構剖視圖。 第18圖為本發明之垂直式雙極性電晶體裝置之第十七實施例之結構剖視圖。 第19圖為本發明之垂直式雙極性電晶體裝置之第十八實施例之結構剖視圖。
10:垂直式雙極性電晶體裝置
12:重摻雜半導體基板
14:第一半導體磊晶層
16:第一摻雜井區
18:外部導體
20:第一接腳
22:第二接腳

Claims (13)

  1. 一種垂直式雙極性電晶體裝置，包含： 一重摻雜半導體基板，具有第一導電型； 一第一半導體磊晶層，具有第二導電型，該第一半導體磊晶層設於該重摻雜半導體基板上； 至少一第一摻雜井區，具有該第一導電型，該至少一第一摻雜井區設於該第一半導體磊晶層中；以及 一外部導體，設於該重摻雜半導體基板與該第一半導體磊晶層之外側，並電性連接該重摻雜半導體基板與該第一半導體磊晶層。
  2. 如請求項1所述之垂直式雙極性電晶體裝置，其中該第一導電型為N型，該第二導電型為P型。
  3. 如請求項1所述之垂直式雙極性電晶體裝置，其中該第一導電型為P型，該第二導電型為N型。
  4. 如請求項1所述之垂直式雙極性電晶體裝置，更包含： 至少一第一重摻雜區，具有該第一導電型，該至少一第一重摻雜區設於該至少一第一摻雜井區中；以及 一第二重摻雜區，具有該第二導電型，該第二重摻雜區設於該第一半導體磊晶層中，其中該第二重摻雜區圍繞該至少一第一摻雜井區。
  5. 如請求項4所述之垂直式雙極性電晶體裝置，更包含一重摻雜埋層，其係設於該重摻雜半導體基板與該第一半導體磊晶層之間，並位於該至少一第一摻雜井區之正下方。
  6. 如請求項5所述之垂直式雙極性電晶體裝置，其中該至少一第一摻雜井區包含複數個第一摻雜井區，該至少一第一重摻雜區包含複數個第一重摻雜區，該些第一重摻雜區分別設於該些第一摻雜井區中。
  7. 如請求項5所述之垂直式雙極性電晶體裝置，更包含一隔離結構，其係設於該第一半導體磊晶層中，並位於該至少一第一摻雜井區與該第二重摻雜區之間，該隔離結構圍繞該至少一第一摻雜井區，該隔離結構之底部等於或低於該至少一第一摻雜井區之底部。
  8. 如請求項5所述之垂直式雙極性電晶體裝置，更包含一第二摻雜井區，其係設於該第一半導體磊晶層中，並位於該至少一第一摻雜井區與該第二重摻雜區之間，該第二摻雜井區具有該第一導電型，該第二摻雜井區之底部等於或低於該至少一第一摻雜井區之底部。
  9. 如請求項1所述之垂直式雙極性電晶體裝置，其中該至少一第一摻雜井區電性連接一第一接腳，且該重摻雜半導體基板、該外部導體與該第一半導體磊晶層電性連接一第二接腳。
  10. 如請求項1所述之垂直式雙極性電晶體裝置，其中該外部導體包含導線架與銲線。
  11. 如請求項4所述之垂直式雙極性電晶體裝置，更包含一第二半導體磊晶層，其係設於該重摻雜半導體基板與該第一半導體磊晶層之間，並位於該至少一第一摻雜井區之正下方，該第二半導體磊晶層之摻雜濃度高於該第一半導體磊晶層之摻雜濃度。
  12. 如請求項11所述之垂直式雙極性電晶體裝置，更包含一隔離結構，其係設於該第一半導體磊晶層中，並位於該至少一第一摻雜井區與該第二重摻雜區之間，該隔離結構圍繞該至少一第一摻雜井區，該隔離結構之底部等於或低於該至少一第一摻雜井區之底部。
  13. 如請求項12所述之垂直式雙極性電晶體裝置，其中該隔離結構設於該第二半導體磊晶層中。
TW109130769A 2020-07-28 2020-09-08 垂直式雙極性電晶體裝置 TWI736412B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/940,750 US11271099B2 (en) 2020-07-28 2020-07-28 Vertical bipolar transistor device
US16/940,750 2020-07-28

Publications (2)

Publication Number Publication Date
TWI736412B true TWI736412B (zh) 2021-08-11
TW202205604A TW202205604A (zh) 2022-02-01

Family

ID=73924852

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109130769A TWI736412B (zh) 2020-07-28 2020-09-08 垂直式雙極性電晶體裝置

Country Status (3)

Country Link
US (1) US11271099B2 (zh)
CN (1) CN112185955B (zh)
TW (1) TWI736412B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995017011A1 (en) * 1993-12-14 1995-06-22 Analog Devices, Incorporated Esd circuit with diode-connected transistor
TWI422010B (zh) * 2010-08-02 2014-01-01 Amazing Microelectronic Corp 垂直式暫態電壓抑制器
US8896093B2 (en) * 2012-12-19 2014-11-25 Alpha And Omega Semiconductor Incorporated Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
US9153569B1 (en) * 2014-03-21 2015-10-06 Texas Instruments Incorporated Segmented NPN vertical bipolar transistor
US20170194492A9 (en) * 2009-06-17 2017-07-06 Madhur Bobde Bottom source nmos triggered zener clamp for configuring an ultra-low voltage transient voltage suppressor (tvs)
TW202011564A (zh) * 2018-09-06 2020-03-16 晶焱科技股份有限公司 暫態電壓抑制器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3880943B2 (ja) * 2002-03-25 2007-02-14 Ｎｅｃエレクトロニクス株式会社 静電気放電保護素子及び半導体装置
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
US7781826B2 (en) 2006-11-16 2010-08-24 Alpha & Omega Semiconductor, Ltd. Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
WO2008135812A1 (en) 2007-05-04 2008-11-13 Freescale Semiconductor, Inc. Esd protection device and method of forming an esd protection device
US20100200912A1 (en) * 2009-02-11 2010-08-12 Force Mos Technology Co. Ltd. Mosfets with terrace irench gate and improved source-body contact
US8217421B2 (en) * 2010-07-21 2012-07-10 Amazing Microelectronic Corp. ESD protection device with vertical transistor structure
US8217462B2 (en) * 2010-09-22 2012-07-10 Amazing Microelectronic Corp. Transient voltage suppressors
US8963202B2 (en) * 2012-02-09 2015-02-24 United Microelectronics Corporation Electrostatic discharge protection apparatus
US9583603B2 (en) * 2013-02-11 2017-02-28 Nxp Usa, Inc. ESD protection with integrated LDMOS triggering junction
WO2015075495A1 (en) * 2013-11-22 2015-05-28 Freescale Semiconductor, Inc. Electrostatic discharge protection circuits and structures and methods of manufacture
CN104752417B (zh) * 2013-12-30 2017-11-03 中芯国际集成电路制造(上海)有限公司 可控硅静电保护器件及其形成方法
KR101938909B1 (ko) 2014-02-21 2019-01-16 매그나칩 반도체 유한회사 수직형 바이폴라 정션 트랜지스터 소자 및 제조 방법
US9871032B2 (en) * 2015-09-09 2018-01-16 Globalfoundries Singapore Pte. Ltd. Gate-grounded metal oxide semiconductor device
US9786651B2 (en) * 2016-02-17 2017-10-10 Macronix International Co., Ltd. Electrostatic discharge device
JP7021414B2 (ja) * 2016-06-30 2022-02-17 テキサス インスツルメンツ インコーポレイテッド Ｅｓｄデバイスのためのコンタクトアレイ最適化

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995017011A1 (en) * 1993-12-14 1995-06-22 Analog Devices, Incorporated Esd circuit with diode-connected transistor
US20170194492A9 (en) * 2009-06-17 2017-07-06 Madhur Bobde Bottom source nmos triggered zener clamp for configuring an ultra-low voltage transient voltage suppressor (tvs)
TWI422010B (zh) * 2010-08-02 2014-01-01 Amazing Microelectronic Corp 垂直式暫態電壓抑制器
US8896093B2 (en) * 2012-12-19 2014-11-25 Alpha And Omega Semiconductor Incorporated Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
US9153569B1 (en) * 2014-03-21 2015-10-06 Texas Instruments Incorporated Segmented NPN vertical bipolar transistor
TW202011564A (zh) * 2018-09-06 2020-03-16 晶焱科技股份有限公司 暫態電壓抑制器

Also Published As

Publication number Publication date
CN112185955A (zh) 2021-01-05
TW202205604A (zh) 2022-02-01
US20220037512A1 (en) 2022-02-03
CN112185955B (zh) 2023-06-16
US11271099B2 (en) 2022-03-08

Similar Documents

Publication Publication Date Title
US10038062B2 (en) Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
US11456596B2 (en) USB type-C load switch ESD protection
CN107017247B (zh) 具有低击穿电压的瞬态电压抑制器
KR101394913B1 (ko) 트렌치 소자분리를 사용한 래치업 없는 버티컬 ｔｖｓ 다이오드 어레이 구조
US7781826B2 (en) Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
US8431958B2 (en) Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
US8896093B2 (en) Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
US8633509B2 (en) Apparatus and method for transient electrical overstress protection
US8981425B2 (en) Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
TWI736412B (zh) 垂直式雙極性電晶體裝置
TWI788213B (zh) 雙向靜電放電保護裝置
US11011510B2 (en) Breakdown uniformity for ESD protection device
TWI763029B (zh) 垂直式雙極性電晶體裝置
TWI744011B (zh) 垂直式靜電放電保護裝置
TWI743981B (zh) 雙向靜電放電保護裝置
US20240055507A1 (en) Electrostatic discharge protection circuit