TWI732002B - 鍍覆裝置、鍍覆裝置之控制方法、以及儲存有用以使電腦執行鍍覆裝置控制方法之程式的記憶媒體 - Google Patents

鍍覆裝置、鍍覆裝置之控制方法、以及儲存有用以使電腦執行鍍覆裝置控制方法之程式的記憶媒體 Download PDF

Info

Publication number
TWI732002B
TWI732002B TW106123955A TW106123955A TWI732002B TW I732002 B TWI732002 B TW I732002B TW 106123955 A TW106123955 A TW 106123955A TW 106123955 A TW106123955 A TW 106123955A TW I732002 B TWI732002 B TW I732002B
Authority
TW
Taiwan
Prior art keywords
plating
aforementioned
film thickness
current
substrate
Prior art date
Application number
TW106123955A
Other languages
English (en)
Other versions
TW201809363A (zh
Inventor
三谷隆
小泉竜也
横山俊夫
下山正
大石邦夫
Original Assignee
日商荏原製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商荏原製作所股份有限公司 filed Critical 日商荏原製作所股份有限公司
Publication of TW201809363A publication Critical patent/TW201809363A/zh
Application granted granted Critical
Publication of TWI732002B publication Critical patent/TWI732002B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/6723—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/004—Sealing devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/008—Current shielding devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/117—Manufacturing methods involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本發明之鍍覆裝置具備：用於對基板進行鍍覆處理之鍍覆槽；測定前述基板之實際鍍覆膜厚的感測器；及控制裝置，其係控制供給至前述鍍覆槽之鍍覆電流以及在前述鍍覆槽中前述基板之鍍覆時間；前述控制裝置可設定目標鍍覆膜厚、鍍覆電流及鍍覆時間作為鍍覆處理之配方，並以前述實際鍍覆膜厚變成前述目標鍍覆膜厚之方式，自動修正前述鍍覆電流及前述鍍覆時間之至少1個，並反映到後續之基板的鍍覆處理。

Description

鍍覆裝置、鍍覆裝置之控制方法、以及儲存有用以使電腦執行鍍覆裝 置控制方法之程式的記憶媒體
本發明係關於一種對半導體晶圓等被鍍覆體(基板)進行鍍覆之鍍覆裝置、鍍覆裝置之控制方法、以及儲存有用以使電腦執行鍍覆裝置控制方法之程式的記憶媒體。
過去，係進行在設於半導體晶圓等基板之表面的微細配線用溝、孔、或抗蝕層開口部形成配線，或在半導體晶圓等基板之表面形成與封裝體之電極等電性連接的凸塊(突起狀電極)。形成該配線及凸塊之方法，例如習知有電解鍍覆法、蒸鍍法、印刷法、球凸塊法等，不過隨著半導體晶片之I/O數量增加、及窄間距化，多採用可微細化且性能比較穩定之電解鍍覆法。
再配線或用於形成凸塊之鍍覆處理，係依據作為進行處理之基板目標的鍍覆膜厚及實際鍍覆面積，由使用者預先設定鍍覆電流值、鍍覆時間等參數作為鍍覆配方設定後，進行鍍覆處理。此外，同一批處理係以同一個處理條件(recipe：配方)進行鍍覆處理。測定鍍覆處理後之鍍覆 膜厚時，一般而言，在同一個搬運機(carrier)中之全部晶圓的鍍覆處理結束後，需要從鍍覆裝置搬送至與晶圓進入之各搬運機不同的膜厚測定裝置，個別地測定膜厚及晶圓面內之輪廓。
鍍覆裝置之例有記載於日本特開2002-105695號公報(專利文獻1)、日本特開2003-013297號公報(專利文獻2)、日本特開2003-183892號公報(專利文獻3)、日本特開2003-321792號公報(專利文獻4)、日本特開2005-121616號公報(專利文獻5)、日本特開2005-240108號公報(專利文獻6)、日本特開2008-013851號公報(專利文獻7)、日本特開2011-064590號公報(專利文獻8)、日本特開2006-319348號公報(專利文獻9)者。
記載於日本特開2002-105695號公報(專利文獻1)之鍍覆裝置，係陽極面積比基板面積小，於形成鍍覆膜之同時，在不對應於陽極之基板表面進行鍍覆膜厚測定。但是，僅提及在不對應於陽極之基板表面的部分測定膜厚。
記載於日本特開2003-013297號公報(專利文獻2)之鍍覆裝置，係藉由鍍覆中之電壓變化來檢測終點，不過並未提及依據測定結果改變鍍覆條件。
記載於日本特開2003-183892號公報(專利文獻3)之鍍覆裝置，雖提及鍍覆膜厚之測定與其測定結果的保存、以及異常的判定，不過並未提及依據測定結果改變鍍覆條件。
記載於日本特開2003-321792號公報(專利文獻4)之鍍覆裝置，係進 行鍍覆膜厚之測定者，不過係使測定結果反映到晶邊(bevel)之蝕刻時間之內容，並未提及改變鍍覆條件。
日本特開2005-121616號公報(專利文獻5)係顯示在研磨裝置中藉由渦電流感測器進行膜厚測定，不過，並無依據測定之膜厚改變鍍覆條件的具體記載。
記載於日本特開2005-240108號公報(專利文獻6)之裝置，係具備以接觸或不接觸方式測定鍍覆膜厚之膜厚測定裝置，雖有藉由測定結果檢測異常的記載，但是並未提及從測定結果改變鍍覆條件。
記載於日本特開2008-013851號公報(專利文獻7)之裝置，有可藉由測定鍍覆膜厚調整用於獲得希望之鍍覆膜厚的鍍覆時間等之記載，不過並未具體記載如何調整鍍覆時間。
記載於日本特開2011-064590號公報(專利文獻8)之裝置，記載有在鍍覆槽內壁面設置過電流感測器之例，不過並未具體記載依據測定之膜厚改變鍍覆電流等鍍覆條件。
日本特開2006-319348號公報(專利文獻9)中記載有包含晶圓整個表面使處理流體均勻地分散而可進行電鍍覆之電鍍覆裝置，不過並未提及關於進行膜厚測定，並依據其結果改變鍍覆條件。另外，雖有記載依據金屬薄膜厚度輪廓調整電流之流動，不過這是關於研磨裝置之研磨處理者。
鍍覆裝置中若無計測鍍覆膜厚之手段，即無直接確認是否成為目標之鍍覆膜厚的手段。此外，即使以相同處理條件進行鍍覆，鍍覆之面內平均膜厚仍會隨著時間經過而變化。尚未達到目標鍍覆膜厚時，需要調整成為目標膜厚之各種鍍覆處理條件，但是因為鍍覆裝置中並無計測鍍 覆膜厚之手段，所以將基板移動至另外測定裝置後需要確認結果，因為耗費時間而使整個處理能力降低。此外，因為鍍覆膜厚之測定與鍍覆處理條件的調整耗費時間，所以有時不得不在不適當的鍍覆狀態下處理數批以上。因此，在鍍覆裝置中需要可適時調整鍍覆條件。
此外，在鍍覆裝置中並無計測膜厚或輪廓(膜厚分布)，且依據其結果修正用於獲得目標鍍覆膜厚或輪廓之處理條件用的有效手段。因此，鍍覆裝置中需要修正處理條件之手段。
本發明之目的係解決上述問題之至少一部分。
本發明之一種鍍覆裝置具備：鍍覆槽，其係用於對基板進行鍍覆處理；感測器，其係測定前述基板之實際鍍覆膜厚；及控制裝置，其係控制用於在前述鍍覆槽中鍍覆處理前述基板之鍍覆電流及鍍覆時間；前述控制裝置可設定目標鍍覆膜厚、鍍覆電流及鍍覆時間作為鍍覆處理之配方，並依據前述實際鍍覆膜厚及前述目標鍍覆膜厚，以前述實際鍍覆膜厚與前述目標鍍覆膜厚相等之方式，自動修正前述鍍覆電流及前述鍍覆時間之至少1個，並在後續之基板的鍍覆處理時使用修正後之前述鍍覆電流及前述鍍覆時間的至少1個。
本發明之一種鍍覆裝置之控制方法，該鍍覆裝置具備：鍍覆槽，其係用於對基板進行鍍覆處理；感測器，其係測定前述基板之實際鍍覆膜厚；及控制裝置，其係控制用於在前述鍍覆槽中鍍覆處理前述基板之鍍覆電流及鍍覆時間；且設定目標鍍覆膜厚、鍍覆電流及鍍覆時間作為鍍覆處理之配方，並依據前述實際鍍覆膜厚及前述目標鍍覆膜厚，以前述實際鍍覆膜厚與前述目標鍍覆膜厚相等之方式，自動修正前述鍍覆電流及前述鍍覆時間之至少1個，並在後續之基板的鍍覆處理時使用修正後之前述鍍覆電流及前述鍍覆時間的至少1個。
本發明之一種儲存有用以使電腦執行鍍覆裝置控制方法之程式的記錄媒體，該鍍覆裝置具備：鍍覆槽，其係用於對基板進行鍍覆處理；感測器，其係測定前述基板之實際鍍覆膜厚；及控制裝置，其係控制用於在前述鍍覆槽中鍍覆處理前述基板之鍍覆電流及鍍覆時間；且前述程式使電腦執行：設定目標鍍覆膜厚、鍍覆電流及鍍覆時間作為鍍覆處理之配方；及依據前述實際鍍覆膜厚及前述目標鍍覆膜厚，以前述實際鍍覆膜厚與前述目標鍍覆膜厚相等之方式，自動修正前述鍍覆電流及前述鍍覆時間之至少1個，並在後續之基板的鍍覆處理時使用修正後之前述鍍覆電流及前述鍍覆時間的至少1個。
1‧‧‧鍍覆裝置
10‧‧‧鍍覆槽
11‧‧‧基板固持器
18‧‧‧槳葉
19‧‧‧槳葉驅動裝置
50‧‧‧鍍覆室
54‧‧‧第一保持構件(固定保持構件)
56‧‧‧鉸鏈
58‧‧‧第二保持構件(活動保持構件)
60‧‧‧基部
62‧‧‧密封環固持器
62a‧‧‧階部
64‧‧‧基板密封線
66‧‧‧基板密封構件
66a‧‧‧突條部
66b‧‧‧下方突出部
68‧‧‧固持器密封構件
68a‧‧‧下方突出部
70‧‧‧固定環
72‧‧‧壓環
72a‧‧‧突起部
74‧‧‧間隔物
80‧‧‧支撐座
80a‧‧‧突起
82‧‧‧活動座
82a‧‧‧支撐面
82b‧‧‧凹部
84‧‧‧固定夾
84a‧‧‧內方突出部
86‧‧‧壓縮彈簧
88‧‧‧厚度吸收機構
90,90a~90d‧‧‧位移及測長感測器
91,91a~91d‧‧‧帶狀雷射光
92‧‧‧按壓構件
100‧‧‧匣盒
102‧‧‧匣盒台
104‧‧‧對準器
104a‧‧‧對準器本體
104b‧‧‧載台
106‧‧‧自旋沖洗乾燥器
120‧‧‧基板裝卸部
122‧‧‧基板搬送裝置
124‧‧‧暫存盒
126‧‧‧預濕槽
128‧‧‧預浸槽
130a‧‧‧第一洗淨槽
130b‧‧‧第二洗淨槽
132‧‧‧噴吹槽
140‧‧‧基板固持器搬送裝置
142‧‧‧第一輸送機
144‧‧‧第二輸送機
150‧‧‧軌條
152‧‧‧裝載板
170A‧‧‧裝載/卸載部
170B‧‧‧鍍覆處理部
300‧‧‧裝置電腦
300A‧‧‧記憶體
300B‧‧‧CPU
300C‧‧‧控制部
301‧‧‧操作畫面控制部
302‧‧‧基板處理資訊管理部
303‧‧‧基板搬送控制部
304‧‧‧程序回饋控制部
400‧‧‧裝置控制器
500‧‧‧膜厚測定裝置
W‧‧‧基板
第一圖係本發明一種實施形態之鍍覆裝置的整體配置圖。
第二圖係第一圖所示之基板固持器11的俯視圖。
第三圖係第一圖所示之基板固持器11的右側側面圖。
第四圖係第二圖之A-A線放大剖面圖。
第五圖係顯示控制鍍覆裝置之裝置電腦及裝置控制器的方塊圖。
第六圖係說明鍍覆膜厚測定第二種方式之圖示。
第七圖係以對準器測定鍍覆膜厚時之說明圖。
第八圖係顯示以對準器測定鍍覆膜厚時，鍍覆處理前之膜厚測定結果 與鍍覆處理後的膜厚測定結果曲線圖。
第九圖係說明鍍覆處理後之膜厚測定結果的說明圖。
第十圖係以基板裝卸部測定鍍覆膜厚時之說明圖。
第十一圖係顯示以基板裝卸部測定鍍覆膜厚時，鍍覆處理前之膜厚測定結果與鍍覆處理後的膜厚測定結果曲線圖。
第十二圖顯示以對準器測定鍍覆膜厚時之處理流程。
第十三圖顯示以基板裝卸部測定鍍覆膜厚時之處理流程。
第十四圖顯示修正鍍覆電流時之膜厚修正處理流程。
第十五圖顯示修正鍍覆時間時之膜厚修正處理流程。
第十六圖顯示修正鍍覆電流及鍍覆時間時之膜厚修正處理流程。
第十七圖顯示修正鍍覆電流及鍍覆時間時之膜厚修正處理流程。
一種實施形態特別是關於適合在設於晶圓表面之微細配線用溝、孔、抗蝕層開口部形成鍍覆膜，或是在半導體晶圓表面形成與封裝體之電極等電性連接的凸塊(突起狀電極)之鍍覆裝置、鍍覆裝置之控制方法、及儲存有用以使電腦執行鍍覆裝置控制方法之程式的記憶媒體。
一種實施形態之鍍覆裝置、鍍覆裝置之控制方法、及儲存有用以使電腦執行鍍覆裝置控制方法之程式的記憶媒體，例如在基板內部具有上下貫穿之許多中介窗插塞(Via Plug)，製造使用於半導體晶片等所謂三維構裝之互連體(interposer)或間隔物(spacer)時可使用於填入介層洞(via hole)。更詳細而言，本發明之鍍覆裝置、鍍覆裝置之控制方法、及儲存有用以使電腦執行鍍覆裝置控制方法之程式的記憶媒體可使用於將基板設置於固持器，並使該固持器浸漬於鍍覆槽進行鍍覆。
以下，參照圖式說明本發明之實施形態。另外，以下之各種實施形態中，係在相同或相當之構件上註記相同符號而省略重複之說明。
第一圖係本發明一種實施形態之鍍覆裝置的整體配置圖。如第一圖所示，該鍍覆裝置1具備：在基板固持器11上裝載基板W(參照第四圖)，或是從基板固持器11卸載基板W之裝載/卸載部170A，該基板W係半導體晶圓等被鍍覆體；及處理基板W之鍍覆處理部170B。
裝載/卸載部170A具有：2台匣盒台102；將基板W之定向平面(Orientation Flat)或凹槽等位置對準指定方向的對準器104；及使鍍覆處理後之基板W高速旋轉而乾燥的自旋沖洗乾燥器(SRD：Spin Rinse Dryer)106。匣盒台102搭載收納半導體晶圓等基板W之匣盒100。匣盒100亦稱為搬運機，例如係FOUP(前開式晶圓傳送盒(Front-Opening Unified Pod))。在自旋沖洗乾燥器(SRD)106附近設有裝載基板固持器11進行基板W之裝卸的基板裝卸部(固定站(fixing station))120。在此等單元(即是匣盒台102、對準器104、自旋沖洗乾燥器106、基板裝卸部120之中央)配置有在此等單元間搬送基板W之由搬送用機器人構成的基板搬送裝置122。
基板裝卸部120具備沿著軌條150在橫方向滑動自如之平板狀的裝載板152。2個基板固持器11在水平狀態下橫向裝載於該裝載板152上，在一方基板固持器11與基板搬送裝置122之間進行基板W之交接後，裝載板152橫方向滑動，而在另一方基板固持器11與基板搬送裝置122之間進行基板W交接。另外，該鍍覆裝置1之裝載/卸載部170A的構成係一例，不限定鍍覆裝置1之裝載/卸載部170A的構成，亦可採用其他構成。
鍍覆裝置1之處理部170B具有：暫存盒(stocker)124、預濕槽126、預浸槽128、第一洗淨槽130a、噴吹槽132、第二洗淨槽130b、及鍍覆槽10。暫存盒(或是亦稱為暫存盒容器設置部)124係進行基板固持器11之保管及暫時放置。預濕槽126係將基板W浸漬於純水或藥劑中。預浸槽128係蝕刻除去形成於基板W表面之種層等導電層表面的氧化膜。第一洗淨槽130a係將預浸後之基板W與基板固持器11一起以洗淨液(純水等)洗淨。噴吹槽132係進行洗淨後之基板W的排液。第二洗淨槽130b係將鍍覆後之基板W與基板固持器11一起以洗淨液洗淨。暫存盒124、預濕槽126、預浸槽128、第一洗淨槽130a、噴吹槽132、第二洗淨槽130b、及鍍覆槽10依該順序配置。另外，該鍍覆裝置1之處理部170B的構成係一例，不限定鍍覆裝置1之處理部170B的構成，亦可採用其他構成。
鍍覆槽10例如具有具備溢流槽51之複數個鍍覆室(單元)50。各鍍覆室50在內部收納一個基板W，並使基板W浸漬於保持於內部之鍍覆液中，對基板W表面進行銅、金、銀、焊錫、鎳鍍覆等鍍覆處理。各鍍覆槽10中具備無圖示之陽極電極，在與陽極電極相對之位置配置基板固持器11。在基板固持器11中從無圖示之陰極電極供給電壓。
此處，鍍覆液之種類並無特別限定，可依用途使用各種鍍覆液。例如銅鍍覆處理時，通常鍍覆液中包含：以氯為媒介作用在吸著於銅表面之抑制劑(界面活性劑等)；作用在促進凹部鍍覆之促進劑(有機硫磺化合物等)；及用於抑制促進劑之促進析出效果，使膜厚之平坦性提高的所謂平滑劑(4級胺等)之化學種。
鍍覆液亦可使用包含用於在具有銅配線之基板W表面形成 金屬膜的CoWB(鈷、鎢、硼)或CoWP(鈷、鎢、磷)等之鍍覆液。此外，為了防止銅在絕緣膜中擴散，亦可使用在形成銅配線之前用於形成設於基板W表面或基板W凹部表面之障壁膜的鍍覆液，例如包含CoWB或鉭(Ta)之鍍覆液。
鍍覆裝置1具有例如採用線性馬達方式之基板固持器搬送裝置140。基板固持器搬送裝置140位於各設備(暫存盒124、預濕槽126、預浸槽128、第一洗淨槽130a、噴吹槽132、第二洗淨槽130b、鍍覆槽10、基板裝卸部120)之側方，並在此等各設備之間與基板W一起搬送基板固持器11。該基板固持器搬送裝置140具有：第一輸送機142、及第二輸送機144。第一輸送機142係構成在基板裝卸部120、暫存盒124、預濕槽126、預浸槽128、第一洗淨槽130a、及噴吹槽132之間搬送基板W。第二輸送機144係構成在第一洗淨槽130a、第二洗淨槽130b、噴吹槽132、及鍍覆槽10之間搬送基板W。其他實施形態亦可鍍覆裝置1僅具備第一輸送機142及第二輸送機144之任何一方。
在各鍍覆室50內部配置有攪拌鍍覆室50中之鍍覆液的作為攪拌棒之槳葉18。在溢流槽51兩側配置有驅動槳葉18之槳葉驅動裝置19。
[基板固持器]
基板固持器11於鍍覆處理基板W時，係對鍍覆液密封基板W之端部(緣部、外周部)及背面，使被鍍覆面露出而保持。此外，基板固持器11亦可具備用於與基板W之被鍍覆面的周緣部接觸，從外部電源對該周緣部賦予饋電之接點(Contact)。基板固持器11在鍍覆處理前係收納於暫存盒124，於鍍覆處理時藉由基板固持器搬送裝置140在暫存盒124、鍍覆處 理部170B的各處理槽之間移動，鍍覆處理後再度收納於暫存盒124。在鍍覆裝置1中，將保持於基板固持器11之基板W垂直浸漬於鍍覆槽10的鍍覆液中，並從鍍覆槽10下方注入鍍覆液使其溢流來進行鍍覆。鍍覆槽10宜具有複數個劃分區(鍍覆室50)，各鍍覆室50將保持1片基板W之1個基板固持器11垂直浸漬於鍍覆液中進行鍍覆處理。各鍍覆室50中宜具備：基板固持器11之***部、對基板固持器11之通電部、陽極電極、槳葉18、及遮蔽板。陽極電極安裝於陽極固持器來使用。與基板W相對之陽極的露出面例如成為與基板W同心圓狀。保持於基板固持器11之基板W藉由鍍覆處理部170B之各處理槽內的處理流體進行處理。
鍍覆處理部170B之各處理槽的配置，例如使用兩種鍍覆液類型之鍍覆裝置情況下，亦可依工序順序配置成前水洗槽(預濕槽)、前處理槽(預浸槽)、沖洗槽(第一洗淨槽)、第一鍍覆槽、沖洗槽(第二洗淨槽)、第二鍍覆槽、沖洗槽(第三洗淨槽)、噴吹槽，亦可採用另外之構成。各處理槽之配置係按照工序順序配置，不過以沒有多餘之搬送路徑為宜。鍍覆裝置1內部之槽的種類、槽的數量、槽的配置可依基板W之處理目的自由選擇。
基板固持器搬送裝置140具有懸掛基板固持器11之手臂，手臂具有用於以垂直姿勢保持基板固持器11之升降機(無圖示)。基板固持器搬送裝置140可沿著行駛軸，藉由線性馬達等搬送機構(無圖示)而在裝載/卸載部170A、鍍覆處理部170B之各處理槽、暫存盒124之間移動。基板固持器搬送裝置140以垂直姿勢保持基板固持器11而搬送。暫存盒124係收納基板固持器11之暫存盒，且可以垂直狀態收納複數個基板固持器11。
[基板固持器之構成]
第二圖係第一圖所示之基板固持器11的俯視圖。第三圖係第一圖所示之基板固持器11的右側側面圖。第四圖係第二圖之A-A線放大剖面圖。如第二圖至第四圖所示，基板固持器11具有：例如氯乙烯製之矩形平板狀的第一保持構件(固定保持構件)54；及經由鉸鏈56開閉自如地安裝於該第一保持構件54之第二保持構件(活動保持構件)58。另外，本例係顯示經由鉸鏈56開閉自如地構成第二保持構件58之例，不過，例如亦可將第二保持構件58配置於與第一保持構件54對峙之位置，而使該第二保持構件58朝向第一保持構件54前進而開閉。該第二保持構件58具有基部60與環狀之密封環固持器62，例如為氯乙烯製，且與後述的壓環72滑動良好。在密封環固持器62與第一保持構件54相對之面上突出於內方安裝有基板密封構件66，其係在基板固持器11保持基板W時，沿著基板W外周部之基板密封線64壓接於基板W外周部而將其密封。再者，在密封環固持器62與第一保持構件54相對之面上安裝有固持器密封構件68，其係在基板密封構件66之外方位置壓接於第一保持構件54之支撐座80(後述)而將其密封。以基板固持器11保持基板W時，可從環狀之密封環固持器62的開口部露出基板W之被鍍覆面。
基板密封構件66及固持器密封構件68夾在密封環固持器62與在密封環固持器62上經由螺栓等緊固件而安裝的固定環70之間而安裝於密封環固持器62上。在基板密封構件66與密封環固持器62之抵接面(上面)設有密封基板密封構件66與密封環固持器62之間的突條部66a。
在第二保持構件58之密封環固持器62的外周部設置階部 62a，該階部62a上經由間隔物74旋轉自如地安裝有壓環72。壓環72安裝成藉由以突出於外方之方式安裝於密封環固持器62側面的壓板(無圖示)而無法脫離。該壓環72由對酸之耐腐蝕性優異，且具有充分剛性的例如鈦構成。間隔物74係以壓環72可順利旋轉之方式，由摩擦係數低之材料例如由聚四氟乙烯(PTFE)構成。
第一保持構件54具有：概略平板狀，以基板固持器11保持基板W時與固持器密封構件68壓接，而密封與第二保持構件58之間的支撐座80；以及與該支撐座80彼此分離之概略圓板狀的活動座82。位於壓環72外側方向，且在第一保持構件54之支撐座80上，沿著圓周方向等間隔直立設有具有突出於內方之內方突出部84a的倒L字狀固定夾84。另外，在與沿著壓環72圓周方向之固定夾84相對的位置設有突出於外方之突起部72a。而後，固定夾84之內方突出部84a的下面及壓環72之突起部72a的上面成為沿著旋轉方向彼此反方向傾斜之錐形面。在沿著壓環72圓周方向之複數處(例如44處)設有突出於上方之小突起(無圖示)。藉由使旋轉銷(無圖示)旋轉並橫向按壓扭轉小突起可使壓環72旋轉。
藉此，如第三圖之假設線所示，在打開第二保持構件58狀態下，在第一保持構件54中央部***基板W，並經由鉸鏈56關閉第二保持構件58。而後，使壓環72順時鐘旋轉，而使壓環72之突起部72a滑入固定夾84的內方突出部84a內部，經由分別設於壓環72之突起部72a與固定夾84之內方突出部84a的錐形面，將第一保持構件54與第二保持構件58彼此緊固而鎖定，基板固持器11在夾住基板W狀態下鎖定。此外，藉由使壓環72逆時鐘旋轉，從倒L字狀之固定夾84的內方突出部84a拉出壓環72之突起部72a，可 解除基板固持器11之鎖定。
活動座82經由厚度吸收機構88可上下移動地配置於支撐座80上。厚度吸收機構88具備壓縮彈簧86，並具備：***壓縮彈簧86下端而卡住之支撐座80上的突起80a；及設於***壓縮彈簧86上端之活動座82下面的凹部82b。壓縮彈簧86可藉由突起80a及凹部82b而在上下方向筆直地伸縮。活動座82具有環狀支撐面82a，該環狀支撐面82a對應於基板W外周部之形狀及尺寸，並在以基板固持器11保持基板W時，與基板W之外周部抵接而支撐基板W。活動座82安裝於支撐座80，而且該活動座82經由壓縮彈簧86被賦予勢能而能離開支撐座80，並能抵抗著壓縮彈簧86之保守力(彈簧力)往接近支撐座80之方向移動。藉此，構成厚度吸收機構88，該厚度吸收機構88在以基板固持器11保持厚度不同之基板W時，藉由活動座82抵抗著壓縮彈簧86之保守力(彈簧力)往接近支撐座80之方向移動，因而依基板W之厚度吸收基板W之厚度。
換言之，如前述，將第二保持構件58鎖定於第一保持構件54而以基板固持器11保持基板W時，基板密封構件66內周面側(徑方向內側)之下方突出部66b下端壓接於基板固持器11所保持之基板W外周部沿著基板密封線64的位置，固持器密封構件68中，其外周側(徑方向外側)之下方突出部68a下端分別壓接於第一保持構件54之支撐座80表面，均勻按壓密封構件66,68來密封此等部位。此時，活動座82以如下方式移動：活動座82以活動座82對應於基板W之厚度變化，對支撐座80的移動量不同之方式移動，換言之，活動座82以基板W之厚度愈厚，活動座82對支撐座80之移動量愈大，活動座82更接近支撐座80之方式移動，藉此，藉由厚度吸收機構 88吸收基板W之厚度變化。
第五圖係顯示控制鍍覆裝置1之裝置電腦300及裝置控制器400的方塊圖。如上述說明而構成之鍍覆裝置1係藉由裝置電腦300及裝置控制器400來控制。
如第一圖所示，裝置電腦300具有：儲存指定程式之記憶體300A；執行記憶體300A之程式的CPU300B；及實現以CPU300B執行程式之控制部300C。如第五圖所示，裝置電腦300之控制部300C具有：操作畫面控制部301、基板處理資訊管理部302、基板搬送控制部303、程序回饋控制部304，可進行基板搬送裝置122之搬送控制、基板固持器搬送裝置140之搬送控制、鍍覆槽10中之鍍覆電流及鍍覆時間的控制、以及配置於各鍍覆室50之陽極遮罩(無圖示)的孔徑率及調整板(無圖示)之孔徑率的控制等。此處，構成記憶體300A之記憶媒體儲存各種設定資料及後述之鍍覆處理程式(包含鍍覆條件之修正處理)等各種程式。此外，構成記憶體300A之記憶媒體控制膜厚測定裝置500，儲存執行膜厚測定之程式。記憶媒體可使用電腦可讀取之ROM或RAM等記憶體、硬碟、CD-ROM、DVD-ROM或軟碟等碟狀記憶媒體等習知者。
操作畫面控制部301例如進行包含螢幕、鍵盤、滑鼠等使用者介面之控制，並依據來自使用者介面之輸入而輸出基板處理指令。基板處理資訊管理部302從操作畫面控制部301接收基板處理命令，並將基板處理命令與基板處理資料一起輸出至裝置控制器400。基板處理資料係鍍覆處理之配方，且包含目標鍍覆膜厚、鍍覆電流、鍍覆時間等之設定值。鍍覆電流及鍍覆時間之設定值例如依據目標鍍覆膜厚、實際鍍覆面積或孔徑率 而算出。此外，基板處理資訊管理部302將目標鍍覆膜厚等基板處理資料輸出至程序回饋控制部304，並從程序回饋控制部304接收鍍覆電流之修正值及鍍覆時間的修正值之至少一個。基板處理資訊管理部302依據鍍覆電流之修正值及鍍覆時間的修正值至少其中之一(亦可為鍍覆電流及鍍覆時間至少其中之一之修正量)修正鍍覆電流及鍍覆時間至少其中之一。
此外，基板處理資訊管理部302輸出搬送路徑資料、基板處理資料至基板搬送控制部303。另外，搬送路徑資料、基板處理資料記憶於無圖示之記憶媒體中。記憶媒體可使用電腦可讀取之ROM或RAM等記憶體、硬碟、CD-ROM、DVD-ROM或軟碟等碟狀記憶媒體等習知者。
基板搬送控制部303執行基板搬送裝置122之搬送控制、基板固持器搬送裝置140之搬送控制。基板搬送控制部303依據搬送路徑資料、基板處理資料製作基板搬送時間列表資料，並輸出至裝置控制器400。
裝置控制器400由PLC(可程式邏輯控制器(Programmable logic controller))等構成，接收來自裝置電腦300之指令、資料而控制鍍覆裝置1的各部分。
本實施形態係鍍覆裝置1具備膜厚測定裝置500，膜厚測定裝置500連接於裝置控制器400及裝置電腦300。膜厚測定裝置500藉由裝置電腦300及裝置控制器400來控制。膜厚測定裝置500例如具備後述之位移及測長感測器90(第七圖等)。膜厚測定裝置500接收來自裝置電腦300之測定開始/停止指令，而開始、停止膜厚測定裝置500測定鍍覆膜厚。此外，膜厚測定裝置500將鍍覆膜厚之實測值輸出至裝置電腦300的程序回饋控制部304進行回饋。
(鍍覆膜厚之測定方式)
以下說明鍍覆膜厚之測定方式。本實施形態在測定鍍覆膜厚時，例如係使用第七圖所示之位移及測長感測器90。位移及測長感測器90可使用雷射光、白色光、三角測距式、共焦點式等任何感測器。位移及測長感測器90包含於第五圖之膜厚測定裝置500。以下，亦將位移及測長感測器90簡稱為測長感測器90。另外，此處係說明使用光學式感測器測定距離之情況，不過亦可採用其使用電磁波、超音波等之感測器。此外，亦可藉由檢測渦電流來測定鍍覆膜厚。
(方式1)對基板W面內之全部或一部分進行面狀測定、測距，算出整個測定部之高度平均值在鍍覆處理前後的差分。更詳細而言，在鍍覆處理前，例如在對準器104或基板裝卸部120中，藉由位移及測長感測器90以面狀測定基板W面內之全部或一部分，算出整個測定部之高度平均值。此外，在鍍覆處理後，例如在對準器104或基板裝卸部120，藉由位移及測長感測器90以面狀測定基板W面內之全部或一部分，算出整個測定部之高度平均值。而後，算出鍍覆處理前之高度平均值與鍍覆處理後的高度平均值之差分，並從差分值與孔徑率算出實際鍍覆膜厚。用公式來表示時，則為：(實際鍍覆膜厚之平均值)=(高度平均值之差分值)/(孔徑率)。此處，孔徑率係實際鍍覆部分之面積、與從基板固持器11露出的基板W全面積之比。該方式可算出廣面積之平均膜厚。
(方式2)第六圖係說明鍍覆膜厚測定第二種方式之圖示。第二種方式係從鍍覆處理前後之鍍覆部分高度的差分算出鍍覆膜厚。第六 圖中，ho表示基準高度，hr表示抗蝕層高度，ht表示鍍覆部分高度(以下亦稱為鍍覆高度)。基準高度ho係基板W表面之高度。該方式係藉由位移及測長感測器90在鍍覆處理前測定抗蝕層高度hr與基準高度ho之差(hr-ho)，鍍覆後，測定抗蝕層高度hr與鍍覆高度ht之差(hr-ht)，取得鍍覆前後測定值之差分來算出鍍覆膜厚。用公式來表示時，則為：(實際鍍覆膜厚)=(hr-ho)-(hr-ht)=ht-ho。該方式時，即使基板W與位移及測長感測器90間之距離在鍍覆前後有一些變化，仍可算出正確之鍍覆膜厚。另外，為了確實測定抗蝕層部與鍍覆部(配線、凸塊)之差分，並為了掌握直徑方向之鍍覆膜厚變化，亦可使位移及測長感測器90或基板W在直徑方向及圓周方向至少其中之一移動。此外，亦可將複數個同種的高度測定值(例如抗蝕層高度)平均化來使用。
第七圖係以對準器測定鍍覆膜厚時之說明圖。該例係在藉由對準器本體104a而旋轉運動之載台(stage)104b上配置測長感測器90。將基板W裝載於載台104b上開始對準器104之計測，旋轉載台104b時，開始藉由測長感測器90測定。測長感測器90在基板W上照射帶狀雷射光91，藉由接收被基板W表面擴散而反射之反射光，而將基板W表面輪廓化(求出高度之分布)。該構成在對準器104之對準計測時，因為係藉由測長感測器90製作基板W表面形狀之輪廓，所以可以生產線上(In-Line)測定輪廓。此外，因為基板W藉由對準器104旋轉，所以可計測基板W之全部輪廓。
第八圖係顯示以對準器測定鍍覆膜厚時，鍍覆處理前之膜厚測定結果、與鍍覆處理後的膜厚測定結果曲線圖。橫軸表示基板W旋轉1周的時間之旋轉位置，縱軸表示半徑方向之位置。縱軸上側表示基板W之中 心位置，縱軸下側表示基板W之外周側。請參照上階曲線圖(即是鍍覆處理前之膜厚測定結果)，因為基板W上並未進行鍍覆處理，所以基板W高度獲得0μm或10μm之測定結果。此處，0μm與10μm之差異係因為基板W翹曲或平坦性不均勻造成者。在下階曲線圖(即是鍍覆處理後之膜厚測定結果)方面，獲得鍍覆部分之高度(膜厚)為20μm、30μm之測定值。
另外，第七圖之例係說明設置1個測長感測器之情況，不過，如參照第十圖的後述之例，亦可設置複數個測長感測器，各測長感測器測定被分割之區域。此外，此處係說明以測長感測器測定全部基板W之情況，不過，亦可在一部分區域(例如在相當於未達360度之旋轉角的扇形區域)藉由測長感測器進行膜厚測定，並將該一部分區域之膜厚測定結果近似為整個基板W的膜厚輪廓。此外，亦可在複數個一部分區域(例如相當於未達360度之旋轉角的複數個扇形區域)藉由測長感測器進行膜厚測定，將複數個區域之膜厚測定結果的平均值近似為整個基板W之膜厚輪廓。
第九圖係說明鍍覆處理後之膜厚測定結果的說明圖。第九圖左上方之曲線圖與第八圖的下階曲線圖相同，且顯示鍍覆處理後之膜厚測定結果。但是，第九圖之曲線圖係與縱軸平行顯示特定旋轉角之旋轉位置A。第九圖右側之立體圖係將左上方部分之曲線圖的資料轉換成圓形狀，而立體表現基板W之膜厚分布(輪廓)者。從該立體圖瞭解沿著對應於旋轉位置A之徑方向線，對應於第九圖左上側之測定值其表面形狀(高度)變化。第九圖左下方之曲線圖係以半徑方向(橫軸)與膜厚(縱軸)之關係表示第九圖左上方之曲線圖中在旋轉位置A的資料者。第九圖左下方之曲線圖亦可對應於右側之立體表現的旋轉位置A之資料，而從立體表現之資料製作。
第十圖係以基板裝卸部測定鍍覆膜厚時之說明圖。如該圖(a)所示，設置於基板裝卸部120之基板固持器11在打開狀態下，將基板W裝載於固定保持構件54上，關閉活動保持構件58時，如該圖(b)所示，按壓構件92及測長感測器90接近基板固持器11。按壓構件92接觸於基板固持器11之活動保持構件58(該圖(b))，進一步在基板固持器11關閉之方向按壓，藉由基板固持器11夾住基板W而鎖定(該圖(c))。
本實施形態於鍍覆處理前，係在藉由基板固持器11鎖定基板W之前(該圖(b))的狀態下藉由測長感測器90進行測定。鍍覆處理後，係在藉由基板固持器11鎖定基板W後(該圖(c))之狀態下，係藉由測長感測器90進行測定。並設置複數個測長感測器90。
本例係設置4個測長感測器90，為了理解亦將各測長感測器註記為90a、90b、90c、90d。測長感測器90a、90b、90c、90d之配置顯示於第十圖右側之基板W的俯視圖。各測長感測器90a~90d分別分配於將基板W旋轉1周的角度4等分所得之90°的旋轉角範圍。此外，本例係藉由無圖示之旋轉機構旋轉基板固持器11，並藉由各測長感測器90a~90d測定基板W各90°之旋轉角的範圍。測長感測器90a~90d與第七圖之情況同樣地，在基板W上照射帶狀雷射光91(91a、91b、91c、91d)，藉由接收被基板W表面擴散而反射之反射光，將基板W之表面形狀輪廓化(求出高度分布)。另外，第十圖係顯示在整個指定之旋轉角照射帶狀雷射光91(91a、91b、91c、91d)之扇形區域(虛線區域)。另外，亦可取代旋轉基板固持器11，而藉由無圖示之旋轉機構使測長感測器90a、90b、90c、90d在基板W之圓周方向旋轉。另外，此處係說明設置4個測長感測器之情況，不過亦可設置3個以下及5個 以上之複數個測長感測器。設置複數個測長感測器時，將其數量除360°之角度作為各測長感測器的測定範圍時，測定範圍均勻且有效率。
該構成係在基板裝卸部120中以基板固持器11夾著基板W後，因為在夾住之前或之後藉由測長感測器90a~90d製作基板W表面形狀之輪廓，所以可以生產線上測定輪廓。此外，因為旋轉基板固持器11或測長感測器90a、90b、90c、90d，所以可計測基板W之全部輪廓。
另外，第十圖之例係設有複數個測長感測器，不過與第七圖之例同樣地，亦可設置1個測長感測器90，而使基板固持器11或測長感測器90旋轉360°。此外，此處係說明以測長感測器測定全部基板W之情況，不過如第十圖右側之俯視圖中以虛線區域顯示的扇形部分，亦可在一部分區域(例如相當於未達360度之旋轉角的扇形區域)藉由測長感測器進行膜厚測定，並將該一部分區域之膜厚測定結果近似為基板W整體的膜厚輪廓。此外，亦可在複數個扇形部分進行膜厚測定，並將此等部分之膜厚測定結果近似為整個基板W之膜厚輪廓。例如，藉由第十圖之各測長感測器90a~90d進行比90度小之中心角的扇形部分之膜厚測定，並將各扇形部分之膜厚測定結果近似為對應之90度區域的膜厚輪廓。此外，亦可藉由各測長感測器90a~90d進行比90度小之中心角的扇形部分之膜厚測定，並將4個扇形部分之測定結果的平均近似為整個基板W的輪廓。
第十一圖係顯示以基板裝卸部測定鍍覆膜厚時，鍍覆處理前之膜厚測定結果、與鍍覆處理後的膜厚測定結果曲線圖。其係與第八圖同樣之曲線圖，不過此處對應於各測長感測器90a、90b、90c、90d測定之旋轉角的範圍包含4個曲線圖。此外，各曲線圖之橫軸依各測長感測器90a~90d 之設置位置顯示基板W旋轉1/4周的旋轉位置。
(高度測定之處理流程1)
第十二圖顯示以對準器測定鍍覆膜厚時之高度測定的處理流程。
步驟S10係藉由基板搬送裝置122將基板W從匣盒(FOUP)100取出，並將基板W裝載於對準器104之載台104b上。
步驟S11係進行凹槽之對準，旋轉對準器104並且藉由測長感測器90測定基板W表面之輪廓(高度分布)。然後，同時執行步驟S12以後之處理、以及第十四圖至第十六圖所示之後述的膜厚修正處理流程。
步驟S12係藉由基板搬送裝置122將基板W裝載於基板裝卸部120上之基板固持器11，以基板固持器11夾住基板W而鎖定(固定處理)。
步驟S13係進行前述各處理槽之處理。
步驟S14係為了使鍍覆後之基板W乾燥而進行噴吹處理。
步驟S15係保持基板W之基板固持器11返回基板裝卸部120，開放基板固持器11而取下基板W。
步驟S16係在自旋沖洗乾燥器(SRD)106中乾燥處理基板W。
步驟S17係基板W返回對準器104，並與步驟S11時同樣地進行凹槽之對準，旋轉載台104b並且藉由測長感測器90測定基板W表面之輪廓(鍍覆膜厚之分布)。然後，同時執行步驟S18以後之處理、以及第十四圖至第十六圖所示之後述的膜厚修正處理流程。
步驟S18係將基板W收納於匣盒(FOUP)100，對該基板W之鍍覆處理結束。
(高度測定之處理流程2)
第十三圖顯示以基板裝卸部測定鍍覆膜厚時之高度測定的處理流程。
步驟S20係藉由基板搬送裝置122將基板W從匣盒(FOUP)100取出，並將基板W裝載於對準器104之載台104b上。
步驟S21係進行凹槽之對準。
步驟S22係藉由基板搬送裝置122將基板W裝載於其裝載在基板裝卸部(固定站)120的基板固持器11上，並以基板固持器11夾著基板W(第十(b)圖)。在該狀態下，使基板固持器11或測長感測器90a~90d旋轉，同時藉由測長感測器90a~90d測定基板W表面之輪廓(高度分布)。測定後，藉由按壓構件92按壓基板固持器11，同時使基板固持器11之壓環72的突起部72a滑入固定夾84之內方突出部84a的內部後，鬆開按壓構件92之按壓，而藉由基板固持器11夾住基板W並鎖定。然後，同時執行步驟S23以後之處理、以及第十四圖至第十六圖所示之厚度的膜厚修正處理流程。
步驟S23係進行前述各處理槽之處理。
步驟S24係為了使鍍覆後之基板W乾燥而進行噴吹處理。
步驟S25係保持鍍覆處理後之基板W的基板固持器11返回基板裝卸部120，在以基板固持器11鎖定基板W狀態下(解除夾住之前)，使基板固持器11或測長感測器90a~90d旋轉，同時藉由測長感測器90a~90d測定基板W表面之輪廓(鍍覆膜厚之分布)。然後，開放基板固持器11而取下基板。然後，同時執行步驟S26以後之處理、以及第十四圖至第十六圖所示之後述的膜厚修正處理流程。
步驟S26係在自旋沖洗乾燥器(SRD)106中乾燥處理基板W。
步驟S27係將基板W收納於匣盒(FOUP)100，鍍覆處理結束。
(膜厚修正處理之流程1)
第十四圖顯示修正鍍覆電流時之膜厚修正處理流程。
步驟S30係判斷是否更新鍍覆處理前後之高度(膜厚)的資料。這是藉由第五圖所示之裝置電腦300的程序回饋控制部304是否從膜厚測定裝置500(測長感測器90)接收膜厚實測值資料(實際鍍覆膜厚)作判斷。資料已更新時，轉移至步驟S31。資料尚未更新情況下，反覆進行步驟S30之處理直至資料被更新。
步驟S31係依據前述之(方式1)或(方式2)算出測長感測器90在鍍覆前與鍍覆後之測定結果(平均值或與抗蝕層部上面之距離)的差分，並算出該基板W之鍍覆膜厚。
步驟S32係累積鍍覆膜厚之測定資料。更詳細而言，係對於每個鍍覆室50，將實際鍍覆膜厚之測定資料連同鍍覆電流、鍍覆時間、目標鍍覆膜厚一起累積。
步驟S33係實施後述之統計處理，更新多元迴歸係數。
步驟S34係判斷資料數是否超過統計所需數。統計所需數可有效修正鍍覆條件(鍍覆電流及鍍覆時間至少其中之一)，並預先藉由實驗等求出可適時修正鍍覆條件的片數。
步驟S35係藉由後述之運算算出鍍覆電流的修正量(修正後之鍍覆電流)。
步驟S36係使鍍覆電流之電流修正量(修正後之鍍覆電流)反映到後 續的基板W，並返回步驟S30。
(膜厚修正處理之流程2)
第十五圖顯示修正鍍覆時間時之膜厚修正處理的流程。
步驟S40~S44之處理與第十四圖之步驟S30~S34的處理相同，因此省略說明。
步驟S45係藉由後述之運算算出鍍覆時間的修正量(修正後之鍍覆時間)。
步驟S46係使鍍覆時間修正量(修正後之鍍覆時間)反映到後續的基板W，並返回步驟S40。
(膜厚修正處理流程3)
第十六圖、第十七圖顯示修正鍍覆電流及鍍覆時間時之膜厚修正處理流程。
步驟S50~S54之處理與第十四圖之步驟S30~S34的處理相同，因此省略說明。
步驟S55係藉由後述之運算算出鍍覆電流的修正量。
步驟S56係判斷算出之鍍覆電流的修正量是否在修正限制範圍的範圍內(是否滿足修正量下限值≦鍍覆電流之修正量≦修正量上限值)。鍍覆電流之修正量在修正限制範圍的範圍內時，轉移至步驟S57。另外，鍍覆電流之修正量不在修正限制範圍的範圍內時，轉移至步驟S58。另外，如後述，亦可藉由修正係數α是否在指定之限制範圍內，來判斷鍍覆電流之修正量是否在限制範圍內。
步驟S57係使在S55算出之鍍覆電流的電流修正量反映到後續的基板 W(目前鍍覆電流之設定值加上修正量)，並返回步驟S50。
步驟S58係將鍍覆電流之電流修正量限制在修正限制範圍的範圍內之值。例如，鍍覆電流之電流修正量比修正量下限值小時，將鍍覆電流之電流修正量修正、設定成修正量下限值。鍍覆電流之電流修正量比修正量上限值大時，將鍍覆電流之電流修正量修正、設定成修正量上限值。如此，再計算鍍覆電流之修正量(修正後之鍍覆電流)。
步驟S59係算出對應於在步驟S55算出之電流修正量、與在步驟S58修正的電流修正量之差(電流修正量的剩餘部分)之膜厚差，作為鍍覆時間的修正量(修正後之鍍覆時間)。在該步驟之處理，換言之，係以鍍覆時間之修正量修正測定膜厚差(目標鍍覆膜厚與實際鍍覆膜厚之誤差)中，無法以鍍覆電流之修正量修正的剩餘部分。步驟S60係設定在步驟S58及S59算出之鍍覆電流的修正量及鍍覆時間的修正量，作為用於後續基板W之鍍覆處理的鍍覆電流及鍍覆時間，並返回步驟S50。
(鍍覆電流、鍍覆時間之修正運算)
就第十四圖之步驟S35、第十六圖之步驟S55執行的鍍覆電流修正量算出處理作說明。
[1]導出配方設定值與鍍覆膜厚之關係
(1-1)配方設定值與鍍覆膜厚等之關係公式
一般而言，進行銅電解鍍覆時之鍍覆膜厚係用以下公式算出。另外，此處，係舉鍍覆銅Cu之情況為例，而使用銅之理論析出量0.22作說明，不過在以下說明中鍍覆材料之理論析出量γ取代「0.22」時，對任何鍍覆材料同樣之關係公式成立。
【公式7】T=0.22it
Figure 106123955-A0202-12-0026-1
Figure 106123955-A0202-12-0026-2
此處，T：鍍覆膜厚[μm]，0.22：銅之理論析出量[μm/AM‧dm2]，i：鍍覆電流密度[A/dm2]，t：通電時間(鍍覆時間)[min]，I：鍍覆電流[A]，ρ：孔徑率，A：基板面積[dm2]。另外，A詳細而言係從基板固持器11露出之基板的面積。
分別作為理論值時，亦表示如下。
Figure 106123955-A0202-12-0026-3
此處，TT：理論鍍覆膜厚[μm]，IT：理論鍍覆電流[A]，tT：理論鍍覆時間[min]。
對1片基板使鍍覆電流值變化，以複數個步驟進行鍍覆時，鍍覆膜厚T由以下公式表示。
Figure 106123955-A0202-12-0026-4
此處，In：步驟n之鍍覆電流[A]，tn：步驟n之鍍覆時間[min]。n係正值 (正的整數)。
從每個步驟之目標鍍覆膜厚與目標鍍覆電流密度，求出每個步驟需要之鍍覆電流值與鍍覆時間為以下公式。
Figure 106123955-A0202-12-0027-5
此處，in：步驟n之目標鍍覆電流密度[A/dm2]，Tn：步驟n之目標鍍覆膜厚[μm]。
(1-2)關於電流設定值與輸出值之誤差的敘述
從鍍覆裝置1之電流輸出設備的實際鍍覆電流輸出值對設定(=理論)電流有誤差時，可表示如下。
【公式13】I R =bI T +c
此處，IR：實測鍍覆電流[A]，IT：理論鍍覆電流[A]，b,c：係數。
實際鍍覆膜厚TR對實際鍍覆電流IR之輸出值如公式14表示，因此，從公式13與公式14導出公式15。
Figure 106123955-A0202-12-0027-6
Figure 106123955-A0202-12-0027-7
此處，TR：實測鍍覆膜厚(實際鍍覆膜厚)[μm]，tT：成為理論鍍覆 膜厚之通電時間(理論鍍覆時間)[min]。
將公式16代入公式15時，變成公式17。
Figure 106123955-A0202-12-0028-8
Figure 106123955-A0202-12-0028-9
此外，將其他因素造成的理論膜厚與實測膜厚之誤差設為偏移a時，導出公式18。
Figure 106123955-A0202-12-0028-10
此處，TR：實際鍍覆膜厚[μm]，TT：理論鍍覆膜厚[μm]，tT：成為理論鍍覆膜厚之通電時間(理論鍍覆時間)[min]，a,b,c：多元迴歸係數。
(1-3)多元迴歸分析的適用
從前述公式18，一般而言可從多元迴歸分析的觀點考慮實際鍍覆膜厚與理論鍍覆膜厚、通電時間(鍍覆時間)有關。
各鍍覆室第m片鍍覆處理之目標鍍覆膜厚TTm、總通電時間(總鍍覆時間)tTm、實際鍍覆膜厚TRm，係從{TT1、tT1、TR1、TT2、tT2、TR2、‧‧‧、TTm、tTm、TRm}之集合，藉由使用貝氏統計之多元迴歸分析求出係數a、b、c。
使鍍覆電流值變化，以複數個步驟進行鍍覆時，從公式18 導出，
Figure 106123955-A0202-12-0029-11
此處，ITn：步驟n之目標鍍覆電流[A]，tTn：成為步驟n之目標鍍覆膜厚的理論通電時間(理論鍍覆時間)[min]。
[2]修正鍍覆電流值時
(2-1)修正鍍覆電流值的算出(修正量△在各步驟共用且一定時)
從配方設定值算出之理論鍍覆膜厚：TT，在步驟n之配方設定的鍍覆電流值：Isn，步驟n之配方設定的通電時間(鍍覆時間)：tsn，配方設定的總通電時間(總鍍覆時間)：ts時，
Figure 106123955-A0202-12-0029-12
藉由在配方設定電流值Is中加上△I，成為目標鍍覆膜厚TT時，其理論鍍覆電流值為IT，【公式21】I T =I s +△I
各步驟變成公式22。
【公式22】I Tn =I sn +△I n
在各步驟共用△In時，則為△In=△I，由於ITn=Isn+△I，Isn=ITn-△I，因此從公式20導出如下。
Figure 106123955-A0202-12-0030-13
此處，可考慮為
Figure 106123955-A0202-12-0030-14
因此，如以下算出電流修正量△I。
Figure 106123955-A0202-12-0030-15
Figure 106123955-A0202-12-0030-16
說明參數時，ρ：孔徑率，A：基板面積，△I：鍍覆電流之修正量，TT：從配方設定值算出之理論鍍覆膜厚(目標鍍覆膜厚)，ts：配方設定的總通電時間(總鍍覆時間)，a,b,c：多元迴歸係數。另外，公式26之ts與公式18的tT相同。
換言之，鍍覆電流修正量△I若從貝氏統計處理求出上述的多元迴歸係數a,b,c時，可從此等係數、以及目標鍍覆膜厚TT、配方設定的總鍍覆時間ts算出。
(2-2)修正電流值的算出(電流修正值對設定電流之比率一定時)
鍍覆電流修正值對設定電流之比率一定時，鍍覆電流修正係數α為【公式27】△I n =αI sn
從公式27與公式22導出ITn=Isn+αIsn、ITn=(1+α)Isn、Isn={1/(1+α)}．ITn。將其代入公式20的Isn時，
Figure 106123955-A0202-12-0031-17
使用公式24時導出如下。
Figure 106123955-A0202-12-0031-18
因而，電流修正係數α如下。
Figure 106123955-A0202-12-0031-19
說明參數時，ρ：孔徑率，A：基板面積，TT：從配方設定值算出之理論鍍覆膜厚(目標鍍覆膜厚)，ts：配方設定的總通電時間(總鍍覆時間)，a,b,c：多元迴歸係數。
換言之，鍍覆電流的修正係數α若從貝氏統計處理求出上述的多元迴歸係數a,b,c時，可從此等係數、以及目標鍍覆膜厚TT、配方設定的總鍍覆時間ts算出。而後，可從△In=αIsn算出在步驟n之鍍覆電流的修正量△In。將 其加入鍍覆電流Isn時，可算出在步驟n之修正後的鍍覆電流Isn+△In。另外，即使從(1+α)Isn算出修正後的鍍覆電流亦同。
[3]修正鍍覆時間時
說明在第十五圖之步驟S45進行的鍍覆時間修正。
(3-1)修正鍍覆時間的算出(修正鍍覆時間對設定鍍覆時間的比率一定時)
藉由在配方設定總通電時間(鍍覆時間)ts加上△t，而成為目標鍍覆膜厚TT時，其理論通電時間(理論鍍覆時間)為tT，【公式31】t T =t s +△t
各步驟成為【公式32】t Tn =t sn +△t n
鍍覆時間之修正量△tn對設定鍍覆時間tsn的比率一定時，鍍覆時間修正係數β為【公式33】△t n =βt sn
因而成為tTn=tsn+βtsn、tTn=(1+β)tsn、tsn=tTn/(1+β)。將其代入公式20時，成為
Figure 106123955-A0202-12-0032-20
此處，由於可考慮為
Figure 106123955-A0202-12-0033-21
因此成為
Figure 106123955-A0202-12-0033-22
可如以下算出時間修正係數β。
Figure 106123955-A0202-12-0033-23
說明參數時，ρ：孔徑率，A：基板面積，TT：從配方設定值算出之理論鍍覆膜厚(目標鍍覆膜厚)，ts：配方設定的總通電時間(總鍍覆時間)，a,b,c：多元迴歸係數。
換言之，時間修正係數β若從貝氏統計處理求出上述的多元迴歸係數a,b,c時，可從此等係數a,b,c、目標鍍覆膜厚TT、配方設定的總鍍覆時間ts算出。因而成為時間修正量△tn=βtsn，並成為修正後之鍍覆時間tTn=tsn+△tn。即使從(1+β)tsn算出修正後之鍍覆時間亦同。
[4]修正鍍覆電流與時間這兩者時
說明在第十六圖之步驟S55、S56、S58~S59進行之鍍覆電流及鍍覆時間的修正。
(4-1)電流修正量限制
一般而言鍍覆電流密度超過某個範圍時有可能對鍍覆膜的品質造成不良影響。因而，就鍍覆電流密度設定限制範圍，當鍍覆電流之修正量超過該修正限制範圍(上限值/下限值)時，係將鍍覆電流之修正量抑制在限制範圍內，並將剩餘之修正量分配到時間修正量。
iTn：步驟n之鍍覆電流密度的設定值[A/dm2]，imin：鍍覆電流密度之修正量下限值[A/dm2]，imax：鍍覆電流密度之修正量上限值[A/dm2]時，需要滿足以下之公式38。
【公式38】i min <i Tn <i max
由於從公式22、公式27表示為ITn=(α+1)Isn、I=ρAi，因此導出【公式39】i Tn =(α+1)i sn
從公式38、公式39導出之鍍覆電流修正係數α的設定範圍表示如下。
Figure 106123955-A0202-12-0034-24
(4-2)修正鍍覆電流的算出
從公式30算出之α不滿足公式40時，若其上限值/下限值為αlim(αmin或αmax)時，從公式27導出如下。另外，上限值αmax=imax/isn-1，下限值αmin=imin/isn-1。
【公式41】△I n =α lim I sn
換言之，在步驟n中之鍍覆電流的修正量，變成將修正係數α之上限值 αmax或下限值αmin乘上在步驟n之配方設定的鍍覆電流值Isn者。將此代入公式22之ITn=Isn+△In時，算出在步驟n中修正後之鍍覆電流。
(4-3)修正鍍覆時間之算出
測定膜厚差中將藉由鍍覆電流修正量而修正之膜厚修正部分剩餘的膜厚修正量部分分配至鍍覆時間的修正量。並從公式29變成如下。
【公式42】ρA(1+α)T T =ρA(1+α)a+ρAbT T +0.22ct s (1+α)
【公式43】{ρA(1+α)-ρAb}T T =(ρAα+0.22ct s )(1+α)
Figure 106123955-A0202-12-0035-25
此處，鍍覆電流之修正限制範圍界限值：αlim，從αlim算出之鍍覆膜厚：TT_lim，藉由修正鍍覆時間之膜厚修正部分△T=TT-TT_lim時，從公式44導出
Figure 106123955-A0202-12-0035-26
Figure 106123955-A0202-12-0035-27
此處，α係加上限制前之修正係數，αlim係上限值αmax或下限值αmin。
時間修正量之係數β，藉由在公式37中將TT替換成△T，變成如下
Figure 106123955-A0202-12-0036-28
說明參數時，ρ：孔徑率，A：基板面積，△T：藉由修正鍍覆時間之膜厚修正部分，ts：配方設定的總鍍覆時間，a,b,c：多元迴歸係數。
換言之，鍍覆時間修正係數β若從統計處理求出上述的多元迴歸係數a,b,c時，可從此等係數、藉由修正鍍覆時間之膜厚修正部分△T(公式46)、及配方設定的總鍍覆時間ts算出。而後，可從公式33之△tn=β‧tsn算出在步驟n中鍍覆時間的修正量。將此代入公式32之tTn=tsn+△tn時，可算出修正後之鍍覆時間。即使從(1+β)tsn算出修正後之鍍覆時間tTn亦同。
從上述實施形態至少掌握以下的技術性思想(實施形態)。
[1]本發明一種鍍覆裝置具備：鍍覆槽，其係用於對基板進行鍍覆處理；感測器，其係測定前述基板之實際鍍覆膜厚；及控制裝置，其係控制用於在前述鍍覆槽中鍍覆處理前述基板之鍍覆電流及鍍覆時間； 前述控制裝置可設定目標鍍覆膜厚、鍍覆電流及鍍覆時間作為鍍覆處理之配方，並依據前述實際鍍覆膜厚及前述目標鍍覆膜厚，以前述實際鍍覆膜厚與前述目標鍍覆膜厚相等之方式，自動修正前述鍍覆電流及前述鍍覆時間之至少1個，並在後續之基板的鍍覆處理時使用修正後之前述鍍覆電流及前述鍍覆時間的至少1個。
採用該鍍覆裝置時，由於將測定鍍覆處理後之基板的實際鍍覆膜厚之感測器設於鍍覆裝置內，因此可直接確認實際鍍覆膜厚是否變成目標鍍覆膜厚。此外，無須等待同一個搬運機(匣盒)內之全部基板的處理，可適時測定實際鍍覆膜厚。因而，可依鍍覆裝置、基板固持器、其他消耗品等隨時間之變化，適時修正鍍覆電流及鍍覆時間的至少1個，而修正成適當的值。此外，因為在鍍覆裝置內配置感測器，所以可在生產線上測定鍍覆膜厚，在不使生產量(throughput)降低之前提下，而可進行鍍覆膜厚之測定、以及鍍覆電流及鍍覆時間至少其中之一的修正。
此外，可將依據對1片或複數片基板鍍覆處理之測定值而修正的鍍覆電流及鍍覆時間至少其中之一反映到以後基板的鍍覆處理。藉由適切設定為了1次修正而取得測定值之資料的基板數量，利用累積測定資料可兼顧鍍覆電流及鍍覆時間至少其中之一的修正精度與迅速修正。
[2]如[1]之鍍覆裝置，其中前述控制裝置於對應於前述修正後之鍍覆電流的鍍覆電流密度大於或等於第一電流密度且小於或等於第二電流密度時，修正前述鍍覆電流，不修正前述鍍覆時間，前述鍍覆電流密度未達前述第一電流密度或比前述第二電流密度大時，藉由前述鍍覆電流之修正來修正前述目標鍍覆膜厚與前述實際鍍覆膜厚之測定膜厚差中的第一膜厚差，並藉由前述鍍覆時間之修正來修正第二膜厚差，該第二膜厚差係前述測定膜厚差與前述第一膜厚差的差。
一般而言，鍍覆電流密度超過某個範圍時有可能對鍍覆膜之品質造成不良影響，不過，藉由鍍覆電流及鍍覆時間之修正，分別分擔第一膜厚差及第二膜厚差之修正來進行測定之膜厚差的修正，可將鍍覆電流密度限制在指定之鍍覆電流限制範圍(大於或等於第一電流密度且小於或等於第二電流密度)內，抑制對鍍覆膜之品質造成不良影響。此外，與僅藉由鍍覆時間修正來修正測定膜厚差之修正時比較，可抑制對鍍覆裝置內之其他處 理單元的處理造成影響，並抑制對生產量之影響。
[3]如[2]之鍍覆裝置，其中前述第一膜厚差係以前述鍍覆電流密度之前述第一電流密度或前述第二電流密度修正的膜厚修正量，前述第二膜厚差係以前述第一電流密度或前述第二電流密度修正之膜厚修正量與前述測定膜厚差之差。
藉由修正鍍覆電流密度至鍍覆電流限制範圍之界限的第一電流密度或第二電流密度，並將剩餘之修正部分分配至鍍覆時間的修正，可抑制鍍覆時間增大，抑制對鍍覆裝置內之其他處理單元的處理造成影響，並抑制生產量降低。
[4]如[3]之鍍覆裝置，其中前述控制裝置依據前述實際鍍覆膜厚算出前述鍍覆電流之修正量，前述鍍覆電流之修正量係在大於或等於對應於前述第一電流密度之第一電流修正量，且小於或等於對應於前述第二電流密度之第二電流修正量時，從前述算出之鍍覆電流的修正量算出修正後之鍍覆電流，前述鍍覆電流之修正量未達前述第一電流修正量或比前述第二電流修正量大時，將前述鍍覆電流之修正量設定成前述第一電流修正量或前述第二電流修正量，並以進一步修正對應於前述第一電流修正量或前述第二電流修正量之前述膜厚修正量與前述測定膜厚差之差的方式算出前述鍍覆時間之修正量。
此時，由於使鍍覆電流之修正優先執行，因此可儘量抑制對生產量之影響。此外，在鍍覆電流密度超過限制範圍情況下，由於係將鍍覆電流之修正量設定成最大限之修正量(第一電流修正量或第二電流修正量)，並將剩餘之修正部分分配至鍍覆時間的修正，因此可適切保持電流密度，且儘量抑制對生產量之影響。此外，由於係對應電流密度之限制範圍來限制鍍覆電流修正量的範圍，因此可適切且有效地進行伴隨鍍覆電流修正之運算。
[5]如[1]之鍍覆裝置，其中前述控制裝置修正前述鍍覆電流，不修正前述鍍覆時間。
此時，藉由依據感測器之測定值修正鍍覆電流，可藉由比較簡易之控制調整實際鍍覆膜厚變成目標鍍覆膜厚。此時，因為不伴隨鍍覆時間之修正，所以可抑制對生產量的影響。
[6]如[1]之鍍覆裝置，其中前述控制裝置修正前述鍍覆時間，不修正前述鍍覆電流。
此時，藉由依據感測器之測定值修正鍍覆時間，可藉由比較簡易之控制調整實際鍍覆膜厚變成目標鍍覆膜厚。此時，因為不伴隨鍍覆電流之修正，所以可抑制鍍覆電流密度超過限制範圍，而影響鍍覆膜之品質。
[7]如[1]~[6]中任一項之鍍覆裝置，其中前述控制裝置設定成對前述基板分割成複數次步驟來實施鍍覆處理，前述配方為具有前述各步驟所設定之前述鍍覆電流及前述鍍覆時間，並修正各步驟之鍍覆電流及鍍覆時間至少其中之一。
以複數步驟來實施鍍覆處理時，可適切修正各步驟之鍍覆電流及鍍覆時間至少其中之一。
[8]如[1]~[7]中任一項之鍍覆裝置，其中修正前述鍍覆電流時，係藉由在前述鍍覆電流中加上修正量來修正前述鍍覆電流，前述鍍覆電流之修正量係將一係數乘上前述鍍覆電流者，該係數係一定值。
此時，可反映目前鍍覆電流之大小而算出修正量。
[9]如[1]~[7]中任一項之鍍覆裝置，其中修正前述鍍覆時間時，係藉由在前述鍍覆時間中加上修正量來修正前述鍍覆時間，前述鍍覆時間之修正量係將一係數乘上前述鍍覆時間者，該係數係一定值。
此時，可反映目前鍍覆時間之大小而算出修正量。
[10]如[7]之鍍覆裝置，其中修正前述鍍覆電流時，前述鍍覆電流之修正量係藉由在前述鍍覆電流之值中加上修正量進行修正，前述修正量設定成在各步驟共用的值。
此時，由於算出各步驟共用的修正量即可，因此，可簡易地算出鍍覆電流之修正量。
[11]如[1]~[10]中任一項之鍍覆裝置，其中前述控制裝置對複數片基板中之實際鍍覆膜厚、前述目標鍍覆膜厚、及成為前述目標鍍覆膜厚之理論鍍覆時間實施統計處理，當藉由統計處理獲得之資料數超過指定數時，使用藉由前述統計處理獲得之資料修正前述鍍覆電流及前述鍍覆時間的至少1個。統計處理例如藉由使用貝氏統計處理，並更新多元迴歸係數來實施。
此時，可依據指定數之統計處理資料精確算出鍍覆電流及鍍覆時間至少其中之一的修正量。指定數係以可確保鍍覆電流及鍍覆時間至少其中之一之修正精度的方式，依鍍覆裝置、基板種類、鍍覆材料等藉由實驗預先設定。
[12]如[10]之鍍覆裝置，其中前述控制裝置可進一步設定孔徑率或實際鍍覆面積，作為前述配方之設定項目，該孔徑率係實際鍍覆面積除以前述基板之面積得到之比， 當TR：實際鍍覆膜厚[μm]，TT：目標鍍覆膜厚[μm]，tT：成為目標鍍覆膜厚之理論鍍覆時間[min]，ρ：孔徑率，A：基板面積，γ：鍍覆材料之理論析出量，ts：配方設定之總鍍覆時間，a,b,c：多元迴歸係數時，使用以下公式1、公式2，
Figure 106123955-A0202-12-0041-29
Figure 106123955-A0202-12-0041-30
前述控制裝置從複數個基板之鍍覆處理後的實際鍍覆膜厚TR之測定值與公式1，藉由多元迴歸分析算出多元迴歸係數a,b,c，並從算出之多元迴歸係數a,b,c與公式2算出前述鍍覆電流之修正量△I，並算出前述複數個步驟之各步驟的配方設定之鍍覆電流加上修正量△I者作為修正後的鍍覆電流。
[13]如[8]之鍍覆裝置，其中前述控制裝置可進一步設定孔徑率或實際鍍覆面積，作為前述配方之設定項目，實際鍍覆面積除以前述基板之面積得到之比，當TR：實際鍍覆膜厚[μm]，TT：目標鍍覆膜厚[μm]，tT：成為目標鍍覆膜厚之理論鍍覆時間[min]，ρ：孔徑率，A：基板面積，γ：鍍覆材料之理論析出量，ts：配方設定之總鍍覆時間，a,b,c：多元迴歸係數時，使用以下公式3、公式4，【公式3】
Figure 106123955-A0202-12-0042-31
Figure 106123955-A0202-12-0042-32
前述控制裝置從複數個基板之鍍覆處理後的實際鍍覆膜厚TR之測定值與公式3，藉由多元迴歸分析算出多元迴歸係數a,b,c，並從算出之多元迴歸係數a,b,c與公式4算出前述鍍覆電流之修正係數α，並算出前述複數個步驟之各步驟的配方設定之鍍覆電流乘上(1+α)得到的結果作為修正後的鍍覆電流。
[14]如[9]之鍍覆裝置，其中前述控制裝置可進一步設定孔徑率或實際鍍覆面積，作為前述配方之設定項目，該孔徑率係實際鍍覆面積除以前述基板之面積得到之比，當TR：實際鍍覆膜厚[μm]，TT：目標鍍覆膜厚[μm]，tT：成為目標鍍覆膜厚之理論鍍覆時間[min]，ρ：孔徑率，A：基板面積，γ：鍍覆材料之理論析出量，ts：配方設定之總鍍覆時間，a,b,c：多元迴歸係數時，使用以下公式5、公式6，
Figure 106123955-A0202-12-0042-33
Figure 106123955-A0202-12-0042-34
前述控制裝置從複數個基板之鍍覆處理後的實際鍍覆膜厚TR之測定 值與公式5，藉由多元迴歸分析算出多元迴歸係數a,b,c，並從算出之多元迴歸係數a,b,c與公式6算出前述鍍覆時間之修正係數β，並算出前述複數個步驟之各步驟的配方設定之鍍覆時間乘上(1+β)得到之結果作為修正後的鍍覆時間。
[15]如[1]~[14]中任一項之鍍覆裝置，其中前述鍍覆槽具備複數個鍍覆室，各前述鍍覆室管理前述實際鍍覆膜厚之測定結果，各前述鍍覆室依據該鍍覆室鍍覆處理之前述基板的前述實際鍍覆膜厚，修正前述鍍覆電流及前述鍍覆時間之至少1個。
此時，可對應於各鍍覆室之特性變動、各鍍覆室之隨時間變化來修正鍍覆電流及鍍覆時間至少其中之一。
[16]如[1]~[15]中任一項之鍍覆裝置，其中進一步具備對準器，其係進行前述基板之對準，前述感測器設置於前述對準器。
此時，可在對準器對基板之對準計測中，藉由感測器測定基板表面之輪廓(高度分布)。因此，可在生產線上測定基板表面之輪廓(高度分布)。
[17]如[1]~[15]中任一項之鍍覆裝置，其中進一步具備基板裝卸部，其係用於將前述基板安裝於基板固持器，前述感測器設置於前述基板裝卸部。
此時，在基板裝卸部(固定站)中，於基板固持器上保持基板時，可藉由感測器測定基板表面之輪廓(高度分布)。因此，可在生產線上測定基板表面之輪廓(高度分布)。例如，可在鍍覆處理前，將基板夾在(鎖定於)基板固持器之前測定基板表面的輪廓，並在鍍覆處理後，在將基板夾在(鎖定於)基板固持器之狀態下測定基板表面的輪廓。
[18]本發明一種鍍覆裝置之控制方法，該鍍覆裝置具備：鍍覆槽，其係用於對基板進行鍍覆處理；感測器，其係測定前述基板之實際鍍覆膜厚；及控制裝置，其係控制用於在前述鍍覆槽中鍍覆處理前述基板之鍍覆電流及鍍覆時間；且設定目標鍍覆膜厚、鍍覆電流及鍍覆時間作為鍍覆處理之配方，並依據前述實際鍍覆膜厚及前述目標鍍覆膜厚，以前述實際鍍覆膜厚與前述目標鍍覆膜厚相等之方式，自動修正前述鍍覆電流及前述鍍覆時間之至少1個，並在後續之基板的鍍覆處理時使用修正後之前述鍍覆電流及前述鍍覆時間的至少1個。
採用該鍍覆裝置之控制方法時，由於藉由鍍覆裝置中之感測器測定實際鍍覆膜厚，因此可直接確認實際鍍覆膜厚是否變成目標鍍覆膜厚。此外，無須等待同一個搬運機(匣盒)內之全部基板的處理，可適時測定實際鍍覆膜厚。因而，可依鍍覆裝置等隨時間之變化，適時修正鍍覆電流及鍍覆時間的至少1個，而修正成適當的值。此外，因為在鍍覆裝置內配置感測器，所以可在生產線上測定鍍覆膜厚，在不使生產量降低之前提下，而可進行鍍覆膜厚之測定、鍍覆電流及鍍覆時間至少其中之一的修正。
此外，可將依據對1片或複數片基板鍍覆處理之測定值而修正的鍍覆電流及鍍覆時間至少其中之一反映到以後基板的鍍覆處理。藉由適切設定為了1次修正而取得測定值之資料的基板數量，利用累積測定資料可兼顧鍍覆電流及鍍覆時間至少其中之一的修正精度與迅速修正。
[19]本發明之一種儲存有用以使電腦執行鍍覆裝置控制方法之程式的記錄媒體，該鍍覆裝置具備：鍍覆槽，其係用於對基板進行鍍覆處理；感測器，其係測定前述基板之鍍覆膜厚；及控制裝置，其係控制 用於在前述鍍覆槽中鍍覆處理前述基板之鍍覆電流及鍍覆時間；且前述使電腦執行：設定目標鍍覆膜厚、鍍覆電流及鍍覆時間作為鍍覆處理之配方；及依據前述實際鍍覆膜厚及前述目標鍍覆膜厚，以前述實際鍍覆膜厚與前述目標鍍覆膜厚相等之方式，自動修正前述鍍覆電流及前述鍍覆時間之至少1個，並在後續之基板的鍍覆處理時使用修正後之前述鍍覆電流及前述鍍覆時間的至少1個。
採用該記錄媒體時，由於藉由鍍覆裝置中之感測器測定實際鍍覆膜厚，因此可直接確認實際鍍覆膜厚是否變成目標鍍覆膜厚。此外，無須等待同一個搬運機(匣盒)內之全部基板的處理，可適時測定實際鍍覆膜厚。因而，可依鍍覆裝置等隨時間之變化，適時修正鍍覆電流及鍍覆時間的至少1個，而修正成適當的值。此外，因為在鍍覆裝置內配置感測器，所以可在生產線上測定鍍覆膜厚，在不使生產量降低之前提下，而可進行鍍覆膜厚之測定、以及鍍覆電流及鍍覆時間至少其中之一的修正。
此外，可將依據對1片或複數片基板鍍覆處理之測定值而修正的鍍覆電流及鍍覆時間至少其中之一反映到以後基板的鍍覆處理。藉由適切設定為了1次修正而取得測定值之資料的基板數量，利用累積測定資料可兼顧鍍覆電流及鍍覆時間至少其中之一的修正精度與迅速修正。
以上，係依據一些範例說明本發明之實施形態，不過上述發明之實施形態係為了容易理解本發明者，而並非限定本發明者。本發明在不脫離其旨趣範圍內可變更或改良，並且本發明當然包含其等效物。此外，在可解決上述問題之至少一部分的範圍、或發揮效果之至少一部分的範圍內，申請專利範圍及說明書中記載之各元件可任意組合或省略。
本申請案依據2016年8月8日申請之日本專利申請編號2016-155710號主張優先權。2016年8月8日申請之日本專利申請編號2016-155710號包含說明書、申請專利範圍、圖式及摘要之全部揭示內容以參照之方式全部納入本申請案。
包含日本特開2002-105695號公報(專利文獻1)、日本特開2003-013297號公報(專利文獻2)、日本特開2003-183892號公報(專利文獻3)、日本特開2003-321792號公報(專利文獻4)、日本特開2005-121616號公報(專利文獻5)、日本特開2005-240108號公報(專利文獻6)、日本特開2008-013851號公報(專利文獻7)、日本特開2011-064590號公報(專利文獻8)、日本特開2006-319348號公報(專利文獻9)之說明書、申請專利範圍、圖式及摘要的全部揭示以參照之方式全部納入本申請案。
S30~S36‧‧‧步驟

Claims (27)

  1. 一種鍍覆裝置，係具備：鍍覆槽，其係用於對基板進行鍍覆處理；感測器，其係測定前述基板之實際鍍覆膜厚；及控制裝置，其係控制用於在前述鍍覆槽中鍍覆處理前述基板之鍍覆電流及鍍覆時間；前述控制裝置可設定目標鍍覆膜厚、鍍覆電流及鍍覆時間作為鍍覆處理之配方，並依據前述實際鍍覆膜厚及前述目標鍍覆膜厚，以前述實際鍍覆膜厚與前述目標鍍覆膜厚相等之方式，自動修正前述鍍覆電流及前述鍍覆時間之至少1個，並在後續之基板的鍍覆處理時使用修正後之前述鍍覆電流及前述鍍覆時間的至少1個；其中於對應於前述修正後之鍍覆電流的鍍覆電流密度大於或等於第一電流密度且小於或等於第二電流密度時，修正前述鍍覆電流，不修正前述鍍覆時間前述鍍覆電流密度未達前述第一電流密度或比前述第二電流密度大時，藉由前述鍍覆電流之修正來修正前述目標鍍覆膜厚與前述實際鍍覆膜厚之測定膜厚差中的第一膜厚差，並藉由前述鍍覆時間之修正來修正第二膜厚差，該第二膜厚差係前述測定膜厚差與前述第一膜厚差的差。
  2. 如申請專利範圍第1項所述之鍍覆裝置，其中前述第一膜厚差係以前述鍍覆電流密度之前述第一電流密度或前述第二電流密度修正的膜厚修正量， 前述第二膜厚差係以前述第一電流密度或前述第二電流密度修正之膜厚修正量與前述測定膜厚差之差。
  3. 如申請專利範圍第2項所述之鍍覆裝置，其中前述控制裝置依據前述實際鍍覆膜厚算出前述鍍覆電流之修正量，前述鍍覆電流之修正量係在大於或等於對應於前述第一電流密度之第一電流修正量，且小於或等於對應於前述第二電流密度之第二電流修正量時，從前述鍍覆電流的修正量算出修正後之鍍覆電流，前述鍍覆電流之修正量未達前述第一電流修正量或比前述第二電流修正量大時，將前述鍍覆電流之修正量設定成前述第一電流修正量或前述第二電流修正量，並以進一步修正對應於前述第一電流修正量或前述第二電流修正量之前述膜厚修正量與前述測定膜厚差之差的方式算出前述鍍覆時間之修正量。
  4. 如申請專利範圍第1至3項中任一項所述之鍍覆裝置，其中前述控制裝置設定成對前述基板分割成複數個步驟來實施鍍覆處理，前述配方為具有前述各步驟所設定之前述鍍覆電流及前述鍍覆時間，並修正各步驟之鍍覆電流及鍍覆時間至少其中之一。
  5. 如申請專利範圍第1至3項中任一項所述之鍍覆裝置，其中修正前述鍍覆電流時，係藉由在前述鍍覆電流中加上修正量來修正前述鍍覆電流，前述鍍覆電流之修正量係將一係數乘上前述鍍覆電流者，該係數係一定值。
  6. 如申請專利範圍第1至3項中任一項所述之鍍覆裝置，其中修正前述 鍍覆時間時，係藉由在前述鍍覆時間中加上修正量來修正前述鍍覆時間，前述鍍覆時間之修正量係將一係數乘上前述鍍覆時間者，該係數係一定值。
  7. 如申請專利範圍第4項所述之鍍覆裝置，其中修正前述鍍覆電流時，係藉由在前述鍍覆電流中加上修正量來修正前述鍍覆電流，前述鍍覆電流之修正量係將一係數乘上前述鍍覆電流者，該係數係一定值。
  8. 如申請專利範圍第4項所述之鍍覆裝置，其中修正前述鍍覆時間時，係藉由在前述鍍覆時間中加上修正量來修正前述鍍覆時間，前述鍍覆時間之修正量係將一係數乘上前述鍍覆時間者，該係數係一定值。
  9. 如申請專利範圍第4項所述之鍍覆裝置，其中修正前述鍍覆電流時，前述鍍覆電流之修正量係藉由在前述鍍覆電流之值中加上修正量進行修正，前述修正量設定成在各步驟共用的值。
  10. 如申請專利範圍第1至3項中任一項所述之鍍覆裝置，其中前述控制裝置對複數片基板中之實際鍍覆膜厚、前述目標鍍覆膜厚、及成為前述目標鍍覆膜厚之理論鍍覆時間實施統計處理，當藉由統計處理獲得之資料數超過指定數時，使用藉由前述統計處理獲得之資料修正前述鍍覆電流及前述鍍覆時間的至少1個。
  11. 如申請專利範圍第9項所述之鍍覆裝置，其中前述控制裝置可進一步設定孔徑率或實際鍍覆面積，作為前述配方之設定項目，該孔徑率係實際鍍覆面積除以前述基板之面積得到之比，當TR：實際鍍覆膜厚[μm]，TT：目標鍍覆膜厚[μm]，tT：成為目標鍍覆膜厚之理論鍍覆時間[min]，ρ：孔徑率，A：基板面積，γ：鍍覆材 料之理論析出量，ts：配方設定之總鍍覆時間，a,b,c：多元迴歸係數時，使用以下公式1、公式2，
    Figure 106123955-A0305-02-0054-1
    Figure 106123955-A0305-02-0054-2
     前述控制裝置從複數個基板之鍍覆處理後的實際鍍覆膜厚TR之測定值與公式1，藉由多元迴歸分析算出多元迴歸係數a,b,c，並從算出之多元迴歸係數a,b,c與公式2算出前述鍍覆電流之修正量△I，並算出前述複數個步驟之各步驟的配方設定之鍍覆電流加上修正量△I者作為修正後的鍍覆電流。
  12. 如申請專利範圍第7項所述之鍍覆裝置，其中前述控制裝置可進一步設定孔徑率或實際鍍覆面積，作為前述配方之設定項目，該孔徑率係實際鍍覆面積除以前述基板之面積得到之比，當TR：實際鍍覆膜厚[μm]，TT：目標鍍覆膜厚[μm]，tT：成為目標鍍覆膜厚之理論鍍覆時間[min]，ρ：孔徑率，A：基板面積，γ：鍍覆材料之理論析出量，ts：配方設定之總鍍覆時間，a,b,c：多元迴歸係數時，使用以下公式3、公式4，【公式3】
    Figure 106123955-A0305-02-0055-5
    Figure 106123955-A0305-02-0055-6
     前述控制裝置從複數個基板之鍍覆處理後的實際鍍覆膜厚TR之測定值與公式3，藉由多元迴歸分析算出多元迴歸係數a,b,c，並從算出之多元迴歸係數a,b,c與公式4算出前述鍍覆電流之修正係數α，並算出前述複數個步驟之各步驟的配方設定之鍍覆電流乘上(1+α)者作為修正後的鍍覆電流。
  13. 如申請專利範圍第8項所述之鍍覆裝置，其中前述控制裝置可進一步設定孔徑率或實際鍍覆面積，作為前述配方之設定項目，該孔徑率係實際鍍覆面積除以前述基板之面積得到之比，當TR：實際鍍覆膜厚[μm]，TT：目標鍍覆膜厚[μm]，tT：成為目標鍍覆膜厚之理論鍍覆時間[min]，ρ：孔徑率，A：基板面積，γ：鍍覆材料之理論析出量，ts：配方設定之總鍍覆時間，a,b,c：多元迴歸係數時，使用以下公式5、公式6，
    Figure 106123955-A0305-02-0055-7
    Figure 106123955-A0305-02-0055-8
     前述控制裝置從複數個基板之鍍覆處理後的實際鍍覆膜厚TR之測定值與公式5，藉由多元迴歸分析算出多元迴歸係數a,b,c，並從算出之多元迴歸係數a,b,c與公式6算出前述鍍覆時間之修正係數β，並算出前述複數個步驟之各步驟的配方設定之鍍覆時間乘上(1+β)者作為修正後的鍍覆時間。
  14. 如申請專利範圍第1至3項中任一項所述之鍍覆裝置，其中前述鍍覆槽具備複數個鍍覆室，各前述鍍覆室測定在該鍍覆室實施鍍覆處理之前述基板的前述實際鍍覆膜厚，各前述鍍覆室依據前述實際鍍覆膜厚修正前述鍍覆電流及前述鍍覆時間之至少1個。
  15. 如申請專利範圍第1至3項中任一項所述之鍍覆裝置，其中進一步具備對準器，其係進行前述基板之對準，前述感測器設置於前述對準器。
  16. 如申請專利範圍第1至3項中任一項所述之鍍覆裝置，其中進一步具備基板裝卸部，其係用於將前述基板安裝於基板固持器，前述感測器設置於前述基板裝卸部。
  17. 一種鍍覆裝置，係具備：鍍覆槽，其係用於對基板進行鍍覆處理；感測器，其係測定前述基板之實際鍍覆膜厚；及控制裝置，其係控制用於在前述鍍覆槽中鍍覆處理前述基板之鍍覆電流及鍍覆時間； 前述控制裝置可設定目標鍍覆膜厚、鍍覆電流及鍍覆時間作為鍍覆處理之配方，並依據前述實際鍍覆膜厚及前述目標鍍覆膜厚，以前述實際鍍覆膜厚與前述目標鍍覆膜厚相等之方式，自動修正前述鍍覆電流及前述鍍覆時間之至少1個，並在後續之基板的鍍覆處理時使用修正後之前述鍍覆電流及前述鍍覆時間的至少1個；其中前述控制裝置設定成對前述基板分割成複數個步驟來實施鍍覆處理，前述配方為具有前述各步驟所設定之前述鍍覆電流及前述鍍覆時間，並修正各步驟之鍍覆電流及鍍覆時間至少其中之一；其中修正前述鍍覆電流時，前述鍍覆電流之修正量係藉由在前述鍍覆電流之值中加上修正量進行修正，前述修正量設定成在各步驟共用的值；其中前述控制裝置可進一步設定孔徑率或實際鍍覆面積，作為前述配方之設定項目，該孔徑率係實際鍍覆面積除以前述基板之面積得到之比，當TR：實際鍍覆膜厚[μm]，TT：目標鍍覆膜厚[μm]，tT：成為目標鍍覆膜厚之理論鍍覆時間[min]，ρ：孔徑率，A：基板面積，γ：鍍覆材料之理論析出量，ts：配方設定之總鍍覆時間，a,b,c：多元迴歸係數時，使用以下公式1、公式2，
    Figure 106123955-A0305-02-0057-9
    Figure 106123955-A0305-02-0057-10
     前述控制裝置從複數個基板之鍍覆處理後的實際鍍覆膜厚TR之測定 值與公式1，藉由多元迴歸分析算出多元迴歸係數a,b,c，並從算出之多元迴歸係數a,b,c與公式2算出前述鍍覆電流之修正量△I，並算出前述複數個步驟之各步驟的配方設定之鍍覆電流加上修正量△I者作為修正後的鍍覆電流。
  18. 一種鍍覆裝置，係具備：鍍覆槽，其係用於對基板進行鍍覆處理；感測器，其係測定前述基板之實際鍍覆膜厚；及控制裝置，其係控制用於在前述鍍覆槽中鍍覆處理前述基板之鍍覆電流及鍍覆時間；前述控制裝置可設定目標鍍覆膜厚、鍍覆電流及鍍覆時間作為鍍覆處理之配方，並依據前述實際鍍覆膜厚及前述目標鍍覆膜厚，以前述實際鍍覆膜厚與前述目標鍍覆膜厚相等之方式，自動修正前述鍍覆電流及前述鍍覆時間之至少1個，並在後續之基板的鍍覆處理時使用修正後之前述鍍覆電流及前述鍍覆時間的至少1個；其中前述控制裝置設定成對前述基板分割成複數個步驟來實施鍍覆處理，前述配方為具有前述各步驟所設定之前述鍍覆電流及前述鍍覆時間，並修正各步驟之鍍覆電流及鍍覆時間至少其中之一；其中修正前述鍍覆電流時，係藉由在前述鍍覆電流中加上修正量來修正前述鍍覆電流，前述鍍覆電流之修正量係將一係數乘上前述鍍覆電流者，該係數係一定值；其中前述控制裝置可進一步設定孔徑率或實際鍍覆面積，作為前述配方之設定項目，該孔徑率係實際鍍覆面積除以前述基板之面積得到之比， 當TR：實際鍍覆膜厚[μm]，TT：目標鍍覆膜厚[μm]，tT：成為目標鍍覆膜厚之理論鍍覆時間[min]，ρ：孔徑率，A：基板面積，γ：鍍覆材料之理論析出量，ts：配方設定之總鍍覆時間，a,b,c：多元迴歸係數時，使用以下公式3、公式4，
    Figure 106123955-A0305-02-0059-11
    Figure 106123955-A0305-02-0059-12
     前述控制裝置從複數個基板之鍍覆處理後的實際鍍覆膜厚TR之測定值與公式3，藉由多元迴歸分析算出多元迴歸係數a,b,c，並從算出之多元迴歸係數a,b,c與公式4算出前述鍍覆電流之修正係數α，並算出前述複數個步驟之各步驟的配方設定之鍍覆電流乘上(1+α)者作為修正後的鍍覆電流。
  19. 一種鍍覆裝置，係具備：鍍覆槽，其係用於對基板進行鍍覆處理；感測器，其係測定前述基板之實際鍍覆膜厚；及控制裝置，其係控制用於在前述鍍覆槽中鍍覆處理前述基板之鍍覆電流及鍍覆時間；前述控制裝置可設定目標鍍覆膜厚、鍍覆電流及鍍覆時間作為鍍覆處理之配方，並依據前述實際鍍覆膜厚及前述目標鍍覆膜厚，以前述實際鍍覆膜厚與前述目標鍍覆膜厚相等之方式，自動修正前述鍍覆電流及 前述鍍覆時間之至少1個，並在後續之基板的鍍覆處理時使用修正後之前述鍍覆電流及前述鍍覆時間的至少1個；其中前述控制裝置設定成對前述基板分割成複數個步驟來實施鍍覆處理，前述配方為具有前述各步驟所設定之前述鍍覆電流及前述鍍覆時間，並修正各步驟之鍍覆電流及鍍覆時間至少其中之一；其中修正前述鍍覆時間時，係藉由在前述鍍覆時間中加上修正量來修正前述鍍覆時間，前述鍍覆時間之修正量係將一係數乘上前述鍍覆時間者，該係數係一定值；其中前述控制裝置可進一步設定孔徑率或實際鍍覆面積，作為前述配方之設定項目，該孔徑率係實際鍍覆面積除以前述基板之面積得到之比，當TR：實際鍍覆膜厚[μm]，TT：目標鍍覆膜厚[μm]，tT：成為目標鍍覆膜厚之理論鍍覆時間[min]，ρ：孔徑率，A：基板面積，γ：鍍覆材料之理論析出量，ts：配方設定之總鍍覆時間，a,b,c：多元迴歸係數時，使用以下公式5、公式6，
    Figure 106123955-A0305-02-0060-13
    Figure 106123955-A0305-02-0060-14
     前述控制裝置從複數個基板之鍍覆處理後的實際鍍覆膜厚TR之測定值與公式5，藉由多元迴歸分析算出多元迴歸係數a,b,c，並從算出之多 元迴歸係數a,b,c與公式6算出前述鍍覆時間之修正係數β，並算出前述複數個步驟之各步驟的配方設定之鍍覆時間乘上(1+β)者作為修正後的鍍覆時間。
  20. 一種鍍覆裝置之控制方法，該鍍覆裝置具備：鍍覆槽，其係用於對基板進行鍍覆處理；感測器，其係測定前述基板之實際鍍覆膜厚；及控制裝置，其係控制用於在前述鍍覆槽中鍍覆處理前述基板之鍍覆電流及鍍覆時間；且設定目標鍍覆膜厚、鍍覆電流及鍍覆時間作為鍍覆處理之配方，並依據前述實際鍍覆膜厚及前述目標鍍覆膜厚，以前述實際鍍覆膜厚與前述目標鍍覆膜厚相等之方式，自動修正前述鍍覆電流及前述鍍覆時間之至少1個，並在後續之基板的鍍覆處理時使用修正後之前述鍍覆電流及前述鍍覆時間的至少1個；於對應於前述修正後之鍍覆電流的鍍覆電流密度大於或等於第一電流密度且小於或等於第二電流密度時，修正前述鍍覆電流，不修正前述鍍覆時間；前述鍍覆電流密度未達前述第一電流密度或比前述第二電流密度大時，藉由前述鍍覆電流之修正來修正前述目標鍍覆膜厚與前述實際鍍覆膜厚之測定膜厚差中的第一膜厚差，並藉由前述鍍覆時間之修正來修正第二膜厚差，該第二膜厚差係前述測定膜厚差與前述第一膜厚差的差。
  21. 一種鍍覆裝置之控制方法，該鍍覆裝置具備：鍍覆槽，其係用於對基板進行鍍覆處理；感測器，其係測定前述基板之實際鍍覆膜厚；及控 制裝置，其係控制用於在前述鍍覆槽中鍍覆處理前述基板之鍍覆電流及鍍覆時間；且設定目標鍍覆膜厚、鍍覆電流及鍍覆時間作為鍍覆處理之配方，並依據前述實際鍍覆膜厚及前述目標鍍覆膜厚，以前述實際鍍覆膜厚與前述目標鍍覆膜厚相等之方式，自動修正前述鍍覆電流及前述鍍覆時間之至少1個，並在後續之基板的鍍覆處理時使用修正後之前述鍍覆電流及前述鍍覆時間的至少1個；其中對前述基板分割成複數個步驟來實施鍍覆處理，前述配方為具有前述各步驟所設定之前述鍍覆電流及前述鍍覆時間，並修正各步驟之鍍覆電流及鍍覆時間至少其中之一；其中修正前述鍍覆電流時，前述鍍覆電流之修正量係藉由在前述鍍覆電流之值中加上修正量進行修正，前述修正量設定成在各步驟共用的值；其中可進一步設定孔徑率或實際鍍覆面積，作為前述配方之設定項目，該孔徑率係實際鍍覆面積除以前述基板之面積得到之比，當TR：實際鍍覆膜厚[μm]，TT：目標鍍覆膜厚[μm]，tT：成為目標鍍覆膜厚之理論鍍覆時間[min]，ρ：孔徑率，A：基板面積，γ：鍍覆材料之理論析出量，ts：配方設定之總鍍覆時間，a,b,c：多元迴歸係數時，使用以下公式1、公式2，
    Figure 106123955-A0305-02-0062-16
    Figure 106123955-A0305-02-0063-17
     從複數個基板之鍍覆處理後的實際鍍覆膜厚TR之測定值與公式1，藉由多元迴歸分析算出多元迴歸係數a,b,c，並從算出之多元迴歸係數a,b,c與公式2算出前述鍍覆電流之修正量△I，並算出前述複數個步驟之各步驟的配方設定之鍍覆電流加上修正量△I者作為修正後的鍍覆電流。
  22. 一種鍍覆裝置之控制方法，該鍍覆裝置具備：鍍覆槽，其係用於對基板進行鍍覆處理；感測器，其係測定前述基板之實際鍍覆膜厚；及控制裝置，其係控制用於在前述鍍覆槽中鍍覆處理前述基板之鍍覆電流及鍍覆時間；且設定目標鍍覆膜厚、鍍覆電流及鍍覆時間作為鍍覆處理之配方，並依據前述實際鍍覆膜厚及前述目標鍍覆膜厚，以前述實際鍍覆膜厚與前述目標鍍覆膜厚相等之方式，自動修正前述鍍覆電流及前述鍍覆時間之至少1個，並在後續之基板的鍍覆處理時使用修正後之前述鍍覆電流及前述鍍覆時間的至少1個；其中對前述基板分割成複數個步驟來實施鍍覆處理，前述配方為具有前述各步驟所設定之前述鍍覆電流及前述鍍覆時間，並修正各步驟之鍍覆電流及鍍覆時間至少其中之一；其中修正前述鍍覆電流時，係藉由在前述鍍覆電流中加上修正量來修正前述鍍覆電流，前述鍍覆電流之修正量係將一係數乘上前述鍍覆 電流者，該係數係一定值；其中可進一步設定孔徑率或實際鍍覆面積，作為前述配方之設定項目，該孔徑率係實際鍍覆面積除以前述基板之面積得到之比，當TR：實際鍍覆膜厚[μm]，TT：目標鍍覆膜厚[μm]，tT：成為目標鍍覆膜厚之理論鍍覆時間[min]，ρ：孔徑率，A：基板面積，γ：鍍覆材料之理論析出量，ts：配方設定之總鍍覆時間，a,b,c：多元迴歸係數時，使用以下公式3、公式4，
    Figure 106123955-A0305-02-0064-18
    Figure 106123955-A0305-02-0064-19
     從複數個基板之鍍覆處理後的實際鍍覆膜厚TR之測定值與公式3，藉由多元迴歸分析算出多元迴歸係數a,b,c，並從算出之多元迴歸係數a,b,c與公式4算出前述鍍覆電流之修正係數α，並算出前述複數個步驟之各步驟的配方設定之鍍覆電流乘上(1+α)者作為修正後的鍍覆電流。
  23. 一種鍍覆裝置之控制方法，該鍍覆裝置具備：鍍覆槽，其係用於對基板進行鍍覆處理；感測器，其係測定前述基板之實際鍍覆膜厚；及控制裝置，其係控制用於在前述鍍覆槽中鍍覆處理前述基板之鍍覆電流及鍍覆時間；且設定目標鍍覆膜厚、鍍覆電流及鍍覆時間作為鍍覆處理之配方， 並依據前述實際鍍覆膜厚及前述目標鍍覆膜厚，以前述實際鍍覆膜厚與前述目標鍍覆膜厚相等之方式，自動修正前述鍍覆電流及前述鍍覆時間之至少1個，並在後續之基板的鍍覆處理時使用修正後之前述鍍覆電流及前述鍍覆時間的至少1個；其中對前述基板分割成複數個步驟來實施鍍覆處理，前述配方為具有前述各步驟所設定之前述鍍覆電流及前述鍍覆時間，並修正各步驟之鍍覆電流及鍍覆時間至少其中之一；其中修正前述鍍覆時間時，係藉由在前述鍍覆時間中加上修正量來修正前述鍍覆時間，前述鍍覆時間之修正量係將一係數乘上前述鍍覆時間者，該係數係一定值；其中可進一步設定孔徑率或實際鍍覆面積，作為前述配方之設定項目，該孔徑率係實際鍍覆面積除以前述基板之面積得到之比，當TR：實際鍍覆膜厚[μm]，TT：目標鍍覆膜厚[μm]，tT：成為目標鍍覆膜厚之理論鍍覆時間[min]，ρ：孔徑率，A：基板面積，γ：鍍覆材料之理論析出量，ts：配方設定之總鍍覆時間，a,b,c：多元迴歸係數時，使用以下公式5、公式6，
    Figure 106123955-A0305-02-0065-20
    Figure 106123955-A0305-02-0065-21
     從複數個基板之鍍覆處理後的實際鍍覆膜厚TR之測定值與公式5，藉 由多元迴歸分析算出多元迴歸係數a,b,c，並從算出之多元迴歸係數a,b,c與公式6算出前述鍍覆時間之修正係數β，並算出前述複數個步驟之各步驟的配方設定之鍍覆時間乘上(1+β)者作為修正後的鍍覆時間。
  24. 一種儲存有用以使電腦執行鍍覆裝置控制方法之程式的記錄媒體，該鍍覆裝置具備：鍍覆槽，其係用於對基板進行鍍覆處理；感測器，其係測定前述基板之實際鍍覆膜厚；及控制裝置，其係控制用於在前述鍍覆槽中鍍覆處理前述基板之鍍覆電流及鍍覆時間；且前述程式使電腦執行控制方法，該控制方法包含：設定目標鍍覆膜厚、鍍覆電流及鍍覆時間作為鍍覆處理之配方；及依據前述實際鍍覆膜厚及前述目標鍍覆膜厚，以前述實際鍍覆膜厚與前述目標鍍覆膜厚相等之方式，自動修正前述鍍覆電流及前述鍍覆時間之至少1個，並在後續之基板的鍍覆處理時使用修正後之前述鍍覆電流及前述鍍覆時間的至少1個；於對應於前述修正後之鍍覆電流的鍍覆電流密度大於或等於第一電流密度且小於或等於第二電流密度時，修正前述鍍覆電流，不修正前述鍍覆時間；前述鍍覆電流密度未達前述第一電流密度或比前述第二電流密度大時，藉由前述鍍覆電流之修正來修正前述目標鍍覆膜厚與前述實際鍍覆膜厚之測定膜厚差中的第一膜厚差，並藉由前述鍍覆時間之修正來修正第二膜厚差，該第二膜厚差係前述測定膜厚差與前述第一膜厚差的差。
  25. 一種儲存有用以使電腦執行鍍覆裝置控制方法之程式的記錄媒體，該鍍 覆裝置具備：鍍覆槽，其係用於對基板進行鍍覆處理；感測器，其係測定前述基板之實際鍍覆膜厚；及控制裝置，其係控制用於在前述鍍覆槽中鍍覆處理前述基板之鍍覆電流及鍍覆時間；且前述程式使電腦執行控制方法，該控制方法包含：設定目標鍍覆膜厚、鍍覆電流及鍍覆時間作為鍍覆處理之配方；及依據前述實際鍍覆膜厚及前述目標鍍覆膜厚，以前述實際鍍覆膜厚與前述目標鍍覆膜厚相等之方式，自動修正前述鍍覆電流及前述鍍覆時間之至少1個，並在後續之基板的鍍覆處理時使用修正後之前述鍍覆電流及前述鍍覆時間的至少1個；其中設定成對前述基板分割成複數個步驟來實施鍍覆處理，前述配方為具有前述各步驟所設定之前述鍍覆電流及前述鍍覆時間，並修正各步驟之鍍覆電流及鍍覆時間至少其中之一；其中修正前述鍍覆電流時，前述鍍覆電流之修正量係藉由在前述鍍覆電流之值中加上修正量進行修正，前述修正量設定成在各步驟共用的值；可進一步設定孔徑率或實際鍍覆面積，作為前述配方之設定項目，該孔徑率係實際鍍覆面積除以前述基板之面積得到之比，當TR：實際鍍覆膜厚[μm]，TT：目標鍍覆膜厚[μm]，tT：成為目標鍍覆膜厚之理論鍍覆時間[min]，ρ：孔徑率，A：基板面積，γ：鍍覆材料之理論析出量，ts：配方設定之總鍍覆時間，a,b,c：多元迴歸係數時，使用以下公式1、公式2，【公式1】
    Figure 106123955-A0305-02-0068-22
    Figure 106123955-A0305-02-0068-23
     從複數個基板之鍍覆處理後的實際鍍覆膜厚TR之測定值與公式1，藉由多元迴歸分析算出多元迴歸係數a,b,c，並從算出之多元迴歸係數a,b,c與公式2算出前述鍍覆電流之修正量△I，並算出前述複數個步驟之各步驟的配方設定之鍍覆電流加上修正量△I者作為修正後的鍍覆電流。
  26. 一種儲存有用以使電腦執行鍍覆裝置控制方法之程式的記錄媒體，該鍍覆裝置具備：鍍覆槽，其係用於對基板進行鍍覆處理；感測器，其係測定前述基板之實際鍍覆膜厚；及控制裝置，其係控制用於在前述鍍覆槽中鍍覆處理前述基板之鍍覆電流及鍍覆時間；且前述程式使電腦執行控制方法，該控制方法包含：設定目標鍍覆膜厚、鍍覆電流及鍍覆時間作為鍍覆處理之配方；及依據前述實際鍍覆膜厚及前述目標鍍覆膜厚，以前述實際鍍覆膜厚與前述目標鍍覆膜厚相等之方式，自動修正前述鍍覆電流及前述鍍覆時間之至少1個，並在後續之基板的鍍覆處理時使用修正後之前述鍍覆電流及前述鍍覆時間的至少1個；其中設定成對前述基板分割成複數個步驟來實施鍍覆處理，前述配方為具有前述各步驟所設定之前述鍍覆電流及前述鍍覆時間，並修正各步驟之鍍覆電流及鍍覆時間至少其中之一； 其中修正前述鍍覆電流時，係藉由在前述鍍覆電流中加上修正量來修正前述鍍覆電流，前述鍍覆電流之修正量係將一係數乘上前述鍍覆電流者，該係數係一定值；其中可進一步設定孔徑率或實際鍍覆面積，作為前述配方之設定項目，該孔徑率係實際鍍覆面積除以前述基板之面積得到之比，當TR：實際鍍覆膜厚[μm]，TT：目標鍍覆膜厚[μm]，tT：成為目標鍍覆膜厚之理論鍍覆時間[min]，ρ：孔徑率，A：基板面積，γ：鍍覆材料之理論析出量，ts：配方設定之總鍍覆時間，a,b,c：多元迴歸係數時，使用以下公式3、公式4，
    Figure 106123955-A0305-02-0069-24
    Figure 106123955-A0305-02-0069-25
     從複數個基板之鍍覆處理後的實際鍍覆膜厚TR之測定值與公式3，藉由多元迴歸分析算出多元迴歸係數a,b,c，並從算出之多元迴歸係數a,b,c與公式4算出前述鍍覆電流之修正係數α，並算出前述複數個步驟之各步驟的配方設定之鍍覆電流乘上(1+α)者作為修正後的鍍覆電流。
  27. 一種儲存有用以使電腦執行鍍覆裝置控制方法之程式的記錄媒體，該鍍覆裝置具備：鍍覆槽，其係用於對基板進行鍍覆處理；感測器，其係測定前述基板之實際鍍覆膜厚；及控制裝置，其係控制用於在前述鍍覆槽 中鍍覆處理前述基板之鍍覆電流及鍍覆時間；且前述程式使電腦執行控制方法，該控制方法包含：設定目標鍍覆膜厚、鍍覆電流及鍍覆時間作為鍍覆處理之配方；及依據前述實際鍍覆膜厚及前述目標鍍覆膜厚，以前述實際鍍覆膜厚與前述目標鍍覆膜厚相等之方式，自動修正前述鍍覆電流及前述鍍覆時間之至少1個，並在後續之基板的鍍覆處理時使用修正後之前述鍍覆電流及前述鍍覆時間的至少1個；其中設定成對前述基板分割成複數個步驟來實施鍍覆處理，前述配方為具有前述各步驟所設定之前述鍍覆電流及前述鍍覆時間，並修正各步驟之鍍覆電流及鍍覆時間至少其中之一；其中修正前述鍍覆時間時，係藉由在前述鍍覆時間中加上修正量來修正前述鍍覆時間，前述鍍覆時間之修正量係將一係數乘上前述鍍覆時間者，該係數係一定值；其中可進一步設定孔徑率或實際鍍覆面積，作為前述配方之設定項目，該孔徑率係實際鍍覆面積除以前述基板之面積得到之比，當TR：實際鍍覆膜厚[μm]，TT：目標鍍覆膜厚[μm]，rT：成為目標鍍覆膜厚之理論鍍覆時間[min]，ρ：孔徑率，A：基板面積，γ：鍍覆材料之理論析出量，ts：配方設定之總鍍覆時間，a,b,c：多元迴歸係數時，使用以下公式5、公式6，
    Figure 106123955-A0305-02-0070-26
     【公式6】
    Figure 106123955-A0305-02-0071-27
     從複數個基板之鍍覆處理後的實際鍍覆膜厚TR之測定值與公式5，藉由多元迴歸分析算出多元迴歸係數a,b,c，並從算出之多元迴歸係數a,b,c與公式6算出前述鍍覆時間之修正係數β，並算出前述複數個步驟之各步驟的配方設定之鍍覆時間乘上(1+β)者作為修正後的鍍覆時間。
TW106123955A 2016-08-08 2017-07-18 鍍覆裝置、鍍覆裝置之控制方法、以及儲存有用以使電腦執行鍍覆裝置控制方法之程式的記憶媒體 TWI732002B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-155710 2016-08-08
JP2016155710A JP6756540B2 (ja) 2016-08-08 2016-08-08 めっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体

Publications (2)

Publication Number Publication Date
TW201809363A TW201809363A (zh) 2018-03-16
TWI732002B true TWI732002B (zh) 2021-07-01

Family

ID=61071911

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106123955A TWI732002B (zh) 2016-08-08 2017-07-18 鍍覆裝置、鍍覆裝置之控制方法、以及儲存有用以使電腦執行鍍覆裝置控制方法之程式的記憶媒體

Country Status (4)

Country Link
US (2) US10501862B2 (zh)
JP (1) JP6756540B2 (zh)
KR (1) KR102380928B1 (zh)
TW (1) TWI732002B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3041429B1 (fr) * 2015-09-18 2020-03-27 Electricite De France Ceinture de mesure de grandeurs physiques d'un objet
US11152238B2 (en) * 2017-11-30 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor processing stage profiler jig
KR102656981B1 (ko) * 2018-03-27 2024-04-11 가부시키가이샤 에바라 세이사꾸쇼 세정 장치, 이를 구비한 도금 장치 및 세정 방법
JP7257742B2 (ja) * 2018-03-27 2023-04-14 株式会社荏原製作所 洗浄装置、これを備えためっき装置、及び洗浄方法
HUE065821T2 (hu) 2019-09-09 2024-06-28 Sturm Maschinen & Anlagenbau Gmbh Berendezés és eljárás féktárcsák vagy fékdobok réteggel való bevonására
CN110904486A (zh) * 2019-12-10 2020-03-24 戴鹏 一种高效铝型材氧化槽
JP7399012B2 (ja) 2020-03-30 2023-12-15 東京エレクトロン株式会社 基板処理システム、基板処理方法、および制御装置
CN111678870A (zh) * 2020-06-01 2020-09-18 肇庆宏旺金属实业有限公司 一种不锈钢卷连续真空镀膜的在线检测方法及***
KR20210153804A (ko) * 2020-06-10 2021-12-20 삼성디스플레이 주식회사 개구율 계측 장치 및 이를 포함하는 표시 장치의 열화 보상 시스템
CN111893549A (zh) * 2020-06-24 2020-11-06 黄石广合精密电路有限公司 一种实现pcb板电镀参数自动化指示的方法
JP7074937B1 (ja) * 2021-06-04 2022-05-24 株式会社荏原製作所 めっき装置
JP7135234B1 (ja) * 2022-04-22 2022-09-12 株式会社荏原製作所 めっき装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW570998B (en) * 2000-11-29 2004-01-11 Ebara Corp Plating apparatus and method of managing plating liquid composition
US20060086616A1 (en) * 2004-01-29 2006-04-27 Keiichi Kurashina Plating apparatus and plating method
US20090000950A1 (en) * 2007-06-29 2009-01-01 Thomas Ortleb Automatic deposition profile targeting

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63247400A (ja) * 1987-03-31 1988-10-14 Nisshin Steel Co Ltd 連続電気めつきの制御方法
JPH02298297A (ja) * 1989-05-11 1990-12-10 Toppan Printing Co Ltd メッキ装置
EP1204139A4 (en) 2000-04-27 2010-04-28 Ebara Corp SUPPORT AND ROTATION DEVICE AND SEMICONDUCTOR SUBSTRATE PROCESSING DEVICE
JP2008013851A (ja) 2000-04-27 2008-01-24 Ebara Corp 回転保持装置及び半導体基板処理装置
JP2002093761A (ja) 2000-09-19 2002-03-29 Sony Corp 研磨方法、研磨装置、メッキ方法およびメッキ装置
JP3797860B2 (ja) 2000-09-27 2006-07-19 株式会社荏原製作所 めっき装置及びめっき方法
US6746589B2 (en) 2000-09-20 2004-06-08 Ebara Corporation Plating method and plating apparatus
JP3664669B2 (ja) 2001-06-27 2005-06-29 株式会社荏原製作所 電解めっき装置
JP3611545B2 (ja) 2001-12-20 2005-01-19 株式会社荏原製作所 めっき装置
TWI274393B (en) 2002-04-08 2007-02-21 Acm Res Inc Electropolishing and/or electroplating apparatus and methods
JP2003321792A (ja) 2002-04-26 2003-11-14 Ebara Corp 銅めっき浴および該めっき浴を用いる微細回路配線形成方法並びにこれに使用する装置
JP4846201B2 (ja) 2004-02-26 2011-12-28 株式会社荏原製作所 めっき装置及びめっき方法
US20060141157A1 (en) 2003-05-27 2006-06-29 Masahiko Sekimoto Plating apparatus and plating method
JP4451111B2 (ja) 2003-10-20 2010-04-14 株式会社荏原製作所 渦電流センサ
JP5513821B2 (ja) 2009-09-17 2014-06-04 株式会社荏原製作所 渦電流センサ、研磨装置、めっき装置、研磨方法、めっき方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW570998B (en) * 2000-11-29 2004-01-11 Ebara Corp Plating apparatus and method of managing plating liquid composition
US20060086616A1 (en) * 2004-01-29 2006-04-27 Keiichi Kurashina Plating apparatus and plating method
US20090000950A1 (en) * 2007-06-29 2009-01-01 Thomas Ortleb Automatic deposition profile targeting

Also Published As

Publication number Publication date
US11098414B2 (en) 2021-08-24
JP6756540B2 (ja) 2020-09-16
TW201809363A (zh) 2018-03-16
US20200056301A1 (en) 2020-02-20
US10501862B2 (en) 2019-12-10
KR102380928B1 (ko) 2022-04-01
JP2018024899A (ja) 2018-02-15
US20180038008A1 (en) 2018-02-08
KR20180016941A (ko) 2018-02-20

Similar Documents

Publication Publication Date Title
TWI732002B (zh) 鍍覆裝置、鍍覆裝置之控制方法、以及儲存有用以使電腦執行鍍覆裝置控制方法之程式的記憶媒體
KR102439386B1 (ko) 희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스
US20220010446A1 (en) Electrodeposition of nanotwinned copper structures
US9385035B2 (en) Current ramping and current pulsing entry of substrates for electroplating
JP7079560B2 (ja) 電気メッキ中の電解液の監視
KR102249530B1 (ko) 충진 및 디펙트 제어를 위한 저 구리 전기도금 용액들
KR102563118B1 (ko) 혼합된 피처 전기도금을 위한 대류 최적화
TWI692555B (zh) 鑲嵌特徵中之由下而上填充
US12012667B2 (en) Copper electrofill on non-copper liner layers
US20180223444A1 (en) Plating apparatus and substrate holder used together with plating apparatus
US10358738B2 (en) Gap fill process stability monitoring of an electroplating process using a potential-controlled exit step
US20220275531A1 (en) Differential contrast plating for advanced packaging applications
KR102558706B1 (ko) 도금 장치, 및 도금 방법
JP2022550449A (ja) リップシールプレートアウトを防止するためのウエハ遮蔽
TW202336291A (zh) 鍍覆裝置及鍍覆方法