TWI730933B - 晶片封裝結構及其製作方法 - Google Patents

晶片封裝結構及其製作方法 Download PDF

Info

Publication number
TWI730933B
TWI730933B TW109146420A TW109146420A TWI730933B TW I730933 B TWI730933 B TW I730933B TW 109146420 A TW109146420 A TW 109146420A TW 109146420 A TW109146420 A TW 109146420A TW I730933 B TWI730933 B TW I730933B
Authority
TW
Taiwan
Prior art keywords
chip
circuit layer
stress buffer
buffer layer
layer
Prior art date
Application number
TW109146420A
Other languages
English (en)
Other versions
TW202226478A (zh
Inventor
楊凱銘
彭家瑜
陳姵圻
林溥如
柯正達
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW109146420A priority Critical patent/TWI730933B/zh
Priority to US17/155,094 priority patent/US11764120B2/en
Application granted granted Critical
Publication of TWI730933B publication Critical patent/TWI730933B/zh
Publication of TW202226478A publication Critical patent/TW202226478A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

一種晶片封裝結構，包括一晶片、一重配置線路層、一銲球、一封裝膠體以及一應力緩衝層。晶片具有彼此相對的一主動面與一背面以及連接主動面與背面的一周圍表面。重配置線路層配置於晶片的主動面上。銲球配置於重配置線路層上，且晶片透過重配置線路層與銲球電性連接。封裝膠體覆蓋晶片的主動面與背面、重配置線路層以及部分銲球。應力緩衝層至少覆蓋晶片的周圍表面。應力緩衝層的一外表面切齊於封裝膠體的一側表面。

Description

晶片封裝結構及其製作方法
本發明是有關於一種封裝結構及其製作方法，且特別是有關於一種晶片封裝結構及其製作方法。
現有的技術中，可利用彈性材料、封裝材料或裸晶下方的懸垂結構充當錨，來達到保護晶片邊緣或增強封裝膠體的機械強度。目前，於一產品中，彈性材料或封裝材料僅保護晶背及球面，而無法有效地保護晶片邊緣。或者是，於另一產品中，使用封裝材料來保護晶片邊緣，雖可於可靠度實驗中避免晶片破裂（crack）造成晶片失效，但因封裝膠體與晶片之間存在熱膨脹係數差異，導致縮短可靠度次數及產品使用時效。
本發明提供一種晶片封裝結構，其可有效地保護晶片的邊緣，且增加整體的結構強度及結構可靠度。
本發明提供一種晶片封裝結構的製作方法，用以製作上述的晶片封裝結構。
本發明的晶片封裝結構，包括一晶片、一重配置線路層、一銲球、一封裝膠體以及一應力緩衝層。晶片具有彼此相對的一主動面與一背面以及連接主動面與背面的一周圍表面。重配置線路層配置於晶片的主動面上。銲球配置於重配置線路層上，且晶片透過重配置線路層與銲球電性連接。封裝膠體覆蓋晶片的主動面與背面、重配置線路層以及部分銲球。應力緩衝層至少覆蓋晶片的周圍表面。應力緩衝層的一外表面切齊於封裝膠體的一側表面。
在本發明的一實施例中，上述的重配置線路層包括一線路層以及至少一導電通孔。導電通孔位於線路層與晶片的主動面之間。晶片透過導電通孔與線路層電性連接。
在本發明的一實施例中，上述的晶片封裝結構還包括一表面處理層，配置於重配置線路層上，且位於銲球與重配置線路層之間。
在本發明的一實施例中，上述的封裝膠體具有彼此相對的一上表面與一下表面。側表面連接上表面與下表面，且側表面包括一第一側表面與一第二側表面。應力緩衝層更延伸覆蓋第一側表面與上表面，且應力緩衝層的外表面切齊於第二側表面。
在本發明的一實施例中，上述的封裝膠體的上表面與晶片的主動面之間具有一第一垂直間距。封裝膠體的下表面與晶片的背面之間具有一第二垂直間距。第一垂直間距大於第二垂直間距。
在本發明的一實施例中，上述的應力緩衝層的一高度等於或略大於晶片的一厚度。
在本發明的一實施例中，上述的應力緩衝層的材質不同於封裝膠體的材質，而應力緩衝層的材質包括矽烷偶合劑聚合物（Silane adhesion promoter）、矽橡膠（silicone rubber）、環氧樹脂（Epoxy）或感光型介電材料（例如是PI、PBO、BCB或PID）。
本發明的晶片封裝結構的製作方法，其包括以下步驟。提供一封裝半成品。封裝半成品包括一晶圓、一重配置線路層、多個銲球以及一封裝膠體。重配置線路層位於銲球與晶圓之間。封裝膠體包覆晶圓、重配置線路層以及部分銲球。形成多個溝槽於封裝膠體中。溝槽縱橫交錯且從封裝膠體的一上表面延伸且穿過晶圓，而使晶圓區分為多個晶片。每一晶片具有彼此相對的一主動面與一背面以及連接主動面與背面的一周圍表面。重配置線路層配置於晶片的主動面上。每一晶片透過重配置線路層與對應的每一銲球電性連接。封裝膠體覆蓋每一晶片的主動面與背面、重配置線路層以及對應的部分銲球。形成一應力緩衝層於封裝膠體的上表面上且延伸配置於溝槽內。應力緩衝層暴露出部分銲球。進行一單體化程序，以切割應力緩衝層與封裝膠體，而形成彼此分離的多個晶片封裝結構。封裝膠體具有彼此相對的上表面與一下表面以及連接上表面與下表面的一側表面。側表面包括一第一側表面與一第二側表面。應力緩衝層覆蓋第一側表面與上表面，且應力緩衝層的一外表面切齊於第二側表面。
在本發明的一實施例中，上述的晶片封裝結構的製作方法更包括提供封裝半成品之前，提供一載板，封裝半成品配置於載板上。進行單體化程序之前，移除載板，而暴露出封裝膠體的下表面。
在本發明的一實施例中，上述的重配置線路層包括一線路層以及至少一導電通孔。導電通孔位於線路層與晶片的主動面之間。晶片透過導電通孔與線路層電性連接。
在本發明的一實施例中，上述的封裝半成品還包括一表面處理層，配置於重配置線路層上，且位於銲球與重配置線路層之間。
在本發明的一實施例中，上述的形成應力緩衝層的步驟包括形成一應力緩衝材料層於封裝膠體的上表面上且延伸配置於溝槽內，其中應力緩衝材料層覆蓋銲球。進行一電漿蝕刻程序，以移除部分應力緩衝材料層，而暴露出部分銲球且形成應力緩衝層。
在本發明的一實施例中，上述的封裝膠體的上表面與晶片的主動面之間具有一第一垂直間距，而封裝膠體的下表面與晶片的背面之間具有一第二垂直間距，且第一垂直間距大於第二垂直間距。
在本發明的一實施例中，上述的應力緩衝層的材質不同於封裝膠體的材質，而應力緩衝層的材質包括矽烷偶合劑聚合物（Silane adhesion promoter）、矽橡膠（silicone rubber）、環氧樹脂（Epoxy）或感光型介電材料（例如是PI、PBO、BCB或PID）。
本發明的晶片封裝結構的製作方法，其包括以下步驟。提供一封裝半成品。封裝半成品包括多個晶片、一重配置線路層、多個銲球、一封裝膠體以及一應力緩衝層。晶片彼此分離，且每一晶片具有彼此相對的一主動面與一背面以及連接主動面與背面的一周圍表面。重配置線路層配置於晶片的主動面上。每一晶片透過重配置線路層與對應的每一銲球電性連接。封裝膠體覆蓋每一晶片的主動面與背面、重配置線路層、對應的部分銲球及應力緩衝層。應力緩衝層覆蓋每一晶片的周圍表面且應力緩衝層的一高度等於或略大於每一晶片的一厚度。進行一單體化程序，以切割應力緩衝層與封裝膠體，而形成彼此分離的多個晶片封裝結構。封裝膠體的一側表面切齊於應力緩衝層的一外表面。
在本發明的一實施例中，上述的晶片封裝結構的製作方法更包括提供封裝半成品之前，提供一載板，封裝半成品配置於載板上。進行單體化程序之後，移除載板，而暴露出封裝膠體的一下表面。
在本發明的一實施例中，上述的重配置線路層包括一線路層以及至少一導電通孔。導電通孔位於線路層與晶片的主動面之間，且晶片透過導電通孔與線路層電性連接。
在本發明的一實施例中，上述的封裝半成品更包括一表面處理層，配置於重配置線路層上，且位於銲球與重配置線路層之間。
在本發明的一實施例中，上述的封裝膠體具有彼此相對的一上表面與一下表面以及連接上表面與下表面的側表面。封裝膠體的上表面與晶片的主動面之間具有一第一垂直間距，封裝膠體的下表面與晶片的背面之間具有一第二垂直間距，且第一垂直間距大於第二垂直間距。
在本發明的一實施例中，上述的應力緩衝層的材質不同於封裝膠體的材質，而應力緩衝層的材質包括矽烷偶合劑聚合物（Silane adhesion promoter）、矽橡膠（silicone rubber）、環氧樹脂（Epoxy）或感光型介電材料（例如是PI、PBO、BCB或PID）。
基於上述，在本發明的晶片封裝結構中，封裝膠體覆蓋晶片的主動面與背面、重配置線路層以及部分銲球，而應力緩衝層至少覆蓋晶片的周圍表面。也就是說，晶片的主動面與背面有封裝膠體保護，而晶片的周圍表面有應力緩衝層保護。意即，透過應力緩衝層的設置來有效地保護晶片的邊緣，而透過封裝膠體的設置來增加晶片封裝結構的結構強度，可使得本發明的晶片封裝結構具有較佳的結構可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1F是依照本發明的一實施例的一種晶片封裝結構的製作方法的剖面示意圖。圖1G是依照本發明的一實施例的一種晶片封裝結構的剖面示意圖。
關於本實施例的晶片封裝結構的製作方法，首先，提供一載板10以及一封裝半成品FA，其中封裝半成品FA配置於載板10上。詳細來說，封裝半成品FA包括一晶圓W、一重配置線路層120、多個銲球130以及一封裝膠體142。重配置線路層120位於銲球130與晶圓W之間，而封裝膠體142包覆晶圓W、重配置線路層120以及部分銲球130。意即，封裝膠體142會暴露出銲球130的一部分來作為與外部電性連接的接觸點。
更進一步來說，本實施例的重配置線路層120包括一線路層122以及至少一導電通孔（示意地繪示多個導電通孔124），其中導電通孔124位於線路層122與晶圓W之間，且線路層122具體化為一圖案化線路層。再者，本實施例的封裝半成品FA還包括一表面處理層150，配置於重配置線路層120上，且位於銲球130與重配置線路層120之間。此處，表面處理層150例如是化鎳鈀浸金（ENEPIG）、有機保銲劑（organic solderability preservatives, OSP）層或無電鍍鎳浸金ENIG (Electroless Nickel Immersion Gold，ENIG)，但不以此為限。意即，本實施例的封裝半成品FA實質上為晶圓級封裝，且已完成線路及植球程序。
接著，請同時參考圖1A與圖1B，形成多個溝槽B於封裝膠體142中，其中溝槽B從封裝膠體142的一上表面141延伸且穿過晶圓W，而使晶圓W區分為多個晶片110。意即，進行晶圓W切割，而形成彼此分離的晶片110。須說明的是，若以俯視圖看溝槽B，則是呈現縱橫交錯。
此處，每一晶片110具有彼此相對的一主動面112與一背面114以及連接主動面112與背面114的一周圍表面116。重配置線路層120配置於晶片110的主動面112上，且每一晶片110透過重配置線路層120與對應的銲球130電性連接。封裝膠體142覆蓋每一晶片110的主動面112與背面114、重配置線路層120以及對應的銲球130的一部分。
接著，請參考圖1C，形成一應力緩衝材料層162a於封裝膠體142的上表面141上且延伸配置於溝槽B內，且填滿溝槽B。此時，應力緩衝材料層162a覆蓋銲球130的頂面132，且與銲球130的頂面132存在一間隔距離。
接著，請參考圖1D，進行一電漿蝕刻程序，以移除部分應力緩衝材料層162a，而暴露出銲球130的頂面132，以形成一應力緩衝層164。特別是，本實施例的應力緩衝層164的材質不同於封裝膠體142的材質，其中應力緩衝層164的材質例如是矽烷偶合劑聚合物（Silane adhesion promoter）、矽橡膠（silicone rubber）、環氧樹脂（Epoxy）或感光型介電材料（例如是PI、PBO、BCB或PID），但並不以此為限。至此，已形成應力緩衝層164於封裝膠體142的上表面141上且延伸配置於溝槽B內並暴露出部分銲球130。
之後，請同時參考圖1D與圖1E，移除載板10，而暴露出封裝膠體142的下表面143。
最後，請同時參考圖1E與圖1F，進行一單體化程序，以切割應力緩衝層164與封裝膠體142，而形成彼此分離的多個晶片封裝結構（示意地繪示四個晶片封裝結構100a）。此時，切割後的應力緩衝層160a覆蓋切割後的封裝膠體140的一第一側表面145與上表面141，且切割後的應力緩衝層160a的一外表面167切齊於切割後的封裝膠體140的一第二側表面147。至此，已完成晶片封裝結構100a的製作。
在結構上，請參考圖1G，本實施例的晶片封裝結構100a包括晶片110、重配置線路層120、銲球130、封裝膠體140以及應力緩衝層160a。晶片110具有彼此相對的主動面112與背面114以及連接主動面112與背面114的周圍表面116。重配置線路層120配置於晶片110的主動面112上，其中重配置線路層120包括線路層122以及導電通孔124。導電通孔124位於線路層122與晶片110的主動面112之間，其中晶片110透過導電通孔124與線路層122電性連接。銲球130配置於重配置線路層120上，且晶片110透過重配置線路層120與銲球130電性連接。
再者，本實施例的封裝膠體140覆蓋晶片110的主動面112與背面114、重配置線路層120以及部分銲球130。更進一步來說，封裝膠體140具有彼此相對的上表面141與下表面143。側表面連接上表面141與下表面143，且側表面包括第一側表面145與第二側表面147。封裝膠體140的上表面141與晶片110的主動面112之間具有一第一垂直間距G1，封裝膠體140的下表面143與晶片110的背面114之間具有一第二垂直間距G2，且第一垂直間距G1大於第二垂直間距G2。
特別是，應力緩衝層160a覆蓋晶片110的周圍表面116且延伸覆蓋封裝膠體140的第一側表面145與上表面141，其中應力緩衝層160a的外表面167切齊於第二側表面147。此處，應力緩衝層160a的材質不同於封裝膠體140的材質，其中應力緩衝層160a的材質例如是矽烷偶合劑聚合物（Silane adhesion promoter）、矽橡膠（silicone rubber）、環氧樹脂（Epoxy）或感光型介電材料（例如是PI、PBO、BCB或PID），但並不以此為限。
此外，本實施例的晶片封裝結構100a還包括表面處理層150，配置於重配置線路層120上，且位於銲球130與重配置線路層120之間。此處，表面處理層150例如是化鎳鈀浸金（ENEPIG）、有機保銲劑（organic solderability preservatives, OSP）層或無電鍍鎳浸金ENIG (Electroless Nickel Immersion Gold，ENIG)，但不以此為限。
在本實施例中，由於封裝膠體140覆蓋晶片110的主動面112與背面114、重配置線路層120以及銲球130的一部分，而應力緩衝層160a至少覆蓋晶片110的周圍表面116(應力緩衝層160a可往下凸出一高度或是與晶片110齊平)。也就是說，晶片110的主動面112與背面114有封裝膠體140保護，而晶片110的周圍表面116有應力緩衝層160a保護。意即，透過應力緩衝層160a的設置來有效地保護晶片110的邊緣，而透過封裝膠體140的設置來增加晶片封裝結構100a的結構強度，可使得本實施例的晶片封裝結構100a具有較佳的結構可靠度。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2A至圖2C是依照本發明的另一實施例的一種晶片封裝結構的製作方法的局部步驟的剖面示意圖。圖2D是依照本發明的另一實施例的一種晶片封裝結構的剖面示意圖。
本實施例的晶片封裝結構100b的製作方法與上述的晶片封裝結構100a的製作方法相似，兩者的差異在於：請先參考圖2A，提供載板10以及一封裝半成品FB，其中封裝半成品FB配置於載板10上。詳細來說，封裝半成品FB包括多個晶片110、一重配置線路層120、多個銲球130、一封裝膠體142以及一應力緩衝層162b。晶片110彼此分離，且每一晶片110具有彼此相對的一主動面112與一背面114以及連接主動面112與背面114的一周圍表面116。重配置線路層120配置於晶片110的主動面112上，其中重配置線路層120包括線路層122以及導電通孔124。導電通孔124位於線路層122與晶片110的主動面112之間，且晶片110透過導電通孔124與線路層122電性連接。每一晶片110透過重配置線路層120與對應的每一銲球130電性連接。
再者，本實施例的封裝膠體142覆蓋每一晶片110的主動面112與背面114、重配置線路層120、對應的銲球130的一部分及應力緩衝層162b。特別是，在本實施例中，應力緩衝層162b覆蓋每一晶片110的周圍表面116，且應力緩衝層162b的一高度H等於或略大於每一晶片110的一厚度T。此處，應力緩衝層162b的材質不同於封裝膠體142的材質，其中應力緩衝層162b的材質例如是矽烷偶合劑聚合物（Silane adhesion promoter）、矽橡膠（silicone rubber）、環氧樹脂（Epoxy）或感光型介電材料（例如是PI、PBO、BCB或PID），但並不以此為限。此外，本實施例的封裝半成品FB更包括一表面處理層150，配置於重配置線路層120上，且位於銲球130與重配置線路層120之間。表面處理層150例如是化鎳鈀浸金（ENEPIG）、有機保銲劑（organic solderability preservatives, OSP）層或無電鍍鎳浸金ENIG (Electroless Nickel Immersion Gold，ENIG)，但不以此為限。
簡言之，本實施例的封裝半成品FB具體化為扇出型晶圓級晶片封裝（Fan out Wafer Level Chip Scale Package, Fan out WLCSP）結構，其將晶片110重組於載板10上，且利用應力緩衝層162b來保護晶片110的周圍表面116後，並完成線路及植球程序。
接著，請同時參考圖2A與圖2B，進行一單體化程序，以切割應力緩衝層162b與封裝膠體142，而形成彼此分離的多個晶片封裝結構100b。此時，切割後的封裝膠體140的一側表面148切齊於應力緩衝層160b的一外表面168。最後，請參考圖2B與圖2C，移除載板10，而暴露出封裝膠體140的一下表面143，而完成晶片封裝結構100b的製作。
在結構上，請同時參考圖1G與圖2D，本實施例的晶片封裝結構100b與上述的晶片封裝結構100a相似，兩者的差異在於：本實施例的應力緩衝層160b僅覆蓋晶片110的周圍表面116，且應力緩衝層160b的高度H可等於或略大於晶片110的厚度T。此處，應力緩衝層160b的材質不同於封裝膠體140的材質，其中應力緩衝層160b的材質例如是矽烷偶合劑聚合物（Silane adhesion promoter）、矽橡膠（silicone rubber）、環氧樹脂（Epoxy）或感光型介電材料（例如是PI、PBO、BCB或PID），但並不以此為限。
在本實施例中，由於封裝膠體140覆蓋晶片110的主動面112與背面114，而應力緩衝層160b覆蓋晶片110的周圍表面116。也就是說，晶片110的主動面112與背面114有封裝膠體140保護，而晶片110的周圍表面116有應力緩衝層160b保護。透過應力緩衝層160b設置來有效地保護晶片110的邊緣，且透過封裝膠體140的設置來增加晶片封裝結構100b的結構強度，可使得本實施例的晶片封裝結構100b具有較佳的結構可靠度。
綜上所述，在本發明的晶片封裝結構中，晶片的主動面與背面有封裝膠體保護，而晶片的周圍表面有應力緩衝層保護。因此，透過應力緩衝層的設置來有效地保護晶片的邊緣，而透過封裝膠體的設置來增加晶片封裝結構的結構強度，可使得本發明的晶片封裝結構具有較佳的結構可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:載板 100a、100b:晶片封裝結構 110:晶片 112:主動面 114:背面 116:周圍表面 120:重配置線路層 122:線路層 124:導電通孔 130:銲球 132:頂面 140、142:封裝膠體 141:上表面 143:下表面 145:第一側表面 147:第二側表面 148:側表面 150:表面處理層 162a:應力緩衝材料層 160a、164:應力緩衝層 167、168:外表面 B:溝槽 FA、FB:封裝半成品 W:晶圓 G1:第一垂直間距 G2:第二垂直間距
圖1A至圖1F是依照本發明的一實施例的一種晶片封裝結構的製作方法的剖面示意圖。 圖1G是依照本發明的一實施例的一種晶片封裝結構的剖面示意圖。 圖2A至圖2C是依照本發明的另一實施例的一種晶片封裝結構的製作方法的局部步驟的剖面示意圖。 圖2D是依照本發明的另一實施例的一種晶片封裝結構的剖面示意圖。
100a:晶片封裝結構
110:晶片
112:主動面
114:背面
116:周圍表面
120:重配置線路層
122:線路層
124:導電通孔
130:銲球
140:封裝膠體
141:上表面
143:下表面
145:第一側表面
147:第二側表面
150:表面處理層
160a:應力緩衝層
167:外表面
G1:第一垂直間距
G2:第二垂直間距

Claims (20)

  1. 一種晶片封裝結構，包括： 一晶片，具有彼此相對的一主動面與一背面以及連接該主動面與該背面的一周圍表面； 一重配置線路層，配置於該晶片的該主動面上； 一銲球，配置於該重配置線路層上，其中該晶片透過該重配置線路層與該銲球電性連接； 一封裝膠體，覆蓋該晶片的該主動面與該背面、該重配置線路層以及部分該銲球；以及 一應力緩衝層，至少覆蓋該晶片的該周圍表面，其中該應力緩衝層的一外表面切齊於該封裝膠體的一側表面。
  2. 如請求項1所述的晶片封裝結構，其中該重配置線路層包括一線路層以及至少一導電通孔，該至少一導電通孔位於該線路層與該晶片的該主動面之間，且該晶片透過該至少一導電通孔與該線路層電性連接。
  3. 如請求項1所述的晶片封裝結構，更包括： 一表面處理層，配置於該重配置線路層上，且位於該銲球與該重配置線路層之間。
  4. 如請求項1所述的晶片封裝結構，其中該封裝膠體具有彼此相對的一上表面與一下表面，該側表面連接該上表面與該下表面，且該側表面包括一第一側表面與一第二側表面，該應力緩衝層更延伸覆蓋該第一側表面與該上表面，且該應力緩衝層的該外表面切齊於該第二側表面。
  5. 如請求項4所述的晶片封裝結構，其中該封裝膠體的該上表面與該晶片的該主動面之間具有一第一垂直間距，而該封裝膠體的該下表面與該晶片的該背面之間具有一第二垂直間距，且該第一垂直間距大於該第二垂直間距。
  6. 如請求項1所述的晶片封裝結構，其中該應力緩衝層的一高度等於或略大於該晶片的一厚度。
  7. 如請求項1所述的晶片封裝結構，其中該應力緩衝層的材質不同於該封裝膠體的材質，而該應力緩衝層的材質包括矽烷偶合劑聚合物、矽橡膠、環氧樹脂或感光型介電材料。
  8. 一種晶片封裝結構的製作方法，包括： 提供一封裝半成品，該封裝半成品包括一晶圓、一重配置線路層、多個銲球以及一封裝膠體，該重配置線路層位於該些銲球與該晶圓之間，而該封裝膠體包覆該晶圓、該重配置線路層以及部分該些銲球； 形成多個溝槽於該封裝膠體中，該些溝槽縱橫交錯且從該封裝膠體的一上表面延伸且穿過該晶圓，而使該晶圓區分為多個晶片，其中各該晶片具有彼此相對的一主動面與一背面以及連接該主動面與該背面的一周圍表面，而該重配置線路層配置於該晶片的該主動面上，各該晶片透過該重配置線路層與對應的各該銲球電性連接，且該封裝膠體覆蓋各該晶片的該主動面與該背面、該重配置線路層以及對應的部分該銲球； 形成一應力緩衝層於該封裝膠體的該上表面上且延伸配置於該些溝槽內，其中該應力緩衝層暴露出部分該些銲球；以及 進行一單體化程序，以切割該應力緩衝層與該封裝膠體，而形成彼此分離的多個晶片封裝結構，其中該封裝膠體具有彼此相對的該上表面與一下表面以及連接該上表面與該下表面的一側表面，該側表面包括一第一側表面與一第二側表面，該應力緩衝層覆蓋該第一側表面與該上表面，且該應力緩衝層的一外表面切齊於該第二側表面。
  9. 如請求項8所述的晶片封裝結構的製作方法，更包括： 提供該封裝半成品之前，提供一載板，該封裝半成品配置於該載板上；以及 進行該單體化程序之前，移除該載板，而暴露出該封裝膠體的該下表面。
  10. 如請求項8所述的晶片封裝結構的製作方法，其中該重配置線路層包括一線路層以及至少一導電通孔，該至少一導電通孔位於該線路層與該晶片的該主動面之間，且該晶片透過該至少一導電通孔與該線路層電性連接。
  11. 如請求項8所述的晶片封裝結構的製作方法，其中該封裝半成品更包括： 一表面處理層，配置於該重配置線路層上，且位於該些銲球與該重配置線路層之間。
  12. 如請求項8所述的晶片封裝結構的製作方法，其中形成該應力緩衝層的步驟包括： 形成一應力緩衝材料層於該封裝膠體的該上表面上且延伸配置於該些溝槽內，該應力緩衝材料層覆蓋該些銲球；以及 進行一電漿蝕刻程序，以移除部分該應力緩衝材料層，而暴露出部分該些銲球且形成該應力緩衝層。
  13. 如請求項8所述的晶片封裝結構的製作方法，其中該封裝膠體的該上表面與該晶片的該主動面之間具有一第一垂直間距，而該封裝膠體的該下表面與該晶片的該背面之間具有一第二垂直間距，且該第一垂直間距大於該第二垂直間距。
  14. 如請求項8所述的晶片封裝結構的製作方法，其中該應力緩衝層的材質不同於該封裝膠體的材質，而該應力緩衝層的材質包括矽烷偶合劑聚合物、矽橡膠、環氧樹脂或感光型介電材料。
  15. 一種晶片封裝結構的製作方法，包括： 提供一封裝半成品，該封裝半成品包括多個晶片、一重配置線路層、多個銲球、一封裝膠體以及一應力緩衝層，該些晶片彼此分離，且各該晶片具有彼此相對的一主動面與一背面以及連接該主動面與該背面的一周圍表面，而該重配置線路層配置於該晶片的該主動面上，各該晶片透過該重配置線路層與對應的各該銲球電性連接，且該封裝膠體覆蓋各該晶片的該主動面與該背面、該重配置線路層、對應的部分該銲球及該應力緩衝層，該應力緩衝層覆蓋各該晶片的該周圍表面，且該應力緩衝層的一高度等於或略大於各該晶片的一厚度；以及 進行一單體化程序，以切割該應力緩衝層與該封裝膠體，而形成彼此分離的多個晶片封裝結構，其中該封裝膠體的一側表面切齊於該應力緩衝層的一外表面。
  16. 如請求項15所述的晶片封裝結構的製作方法，更包括： 提供該封裝半成品之前，提供一載板，該封裝半成品配置於該載板上；以及 進行該單體化程序之後，移除該載板，而暴露出該封裝膠體的一下表面。
  17. 如請求項15所述的晶片封裝結構的製作方法，其中該重配置線路層包括一線路層以及至少一導電通孔，該至少一導電通孔位於該線路層與該晶片的該主動面之間，且該晶片透過該至少一導電通孔與該線路層電性連接。
  18. 如請求項15所述的晶片封裝結構的製作方法，其中該封裝半成品更包括： 一表面處理層，配置於該重配置線路層上，且位於該些銲球與該重配置線路層之間。
  19. 如請求項15所述的晶片封裝結構的製作方法，其中該封裝膠體具有彼此相對的一上表面與一下表面以及連接該上表面與該下表面的該側表面，該封裝膠體的該上表面與該晶片的該主動面之間具有一第一垂直間距，而該封裝膠體的該下表面與該晶片的該背面之間具有一第二垂直間距，且該第一垂直間距大於該第二垂直間距。
  20. 如請求項15所述的晶片封裝結構的製作方法，其中該應力緩衝層的材質不同於該封裝膠體的材質，而該應力緩衝層的材質包括矽烷偶合劑聚合物、矽橡膠、環氧樹脂或感光型介電材料。
TW109146420A 2020-12-28 2020-12-28 晶片封裝結構及其製作方法 TWI730933B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109146420A TWI730933B (zh) 2020-12-28 2020-12-28 晶片封裝結構及其製作方法
US17/155,094 US11764120B2 (en) 2020-12-28 2021-01-22 Chip packaging structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109146420A TWI730933B (zh) 2020-12-28 2020-12-28 晶片封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TWI730933B true TWI730933B (zh) 2021-06-11
TW202226478A TW202226478A (zh) 2022-07-01

Family

ID=77517038

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109146420A TWI730933B (zh) 2020-12-28 2020-12-28 晶片封裝結構及其製作方法

Country Status (2)

Country Link
US (1) US11764120B2 (zh)
TW (1) TWI730933B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522540B (en) * 2002-02-27 2003-03-01 Advanced Semiconductor Eng Solder ball manufacturing process
TW201143002A (en) * 2010-05-20 2011-12-01 Taiwan Semiconductor Mfg Semiconductor structure and method of forming semiconductor device
CN104282649A (zh) * 2013-07-03 2015-01-14 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US20180315723A1 (en) * 2017-04-26 2018-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with post passivation structure and fabrication method therefor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US8604600B2 (en) 2011-12-30 2013-12-10 Deca Technologies Inc. Fully molded fan-out
US8642385B2 (en) * 2011-08-09 2014-02-04 Alpha & Omega Semiconductor, Inc. Wafer level package structure and the fabrication method thereof
US8987057B2 (en) 2012-10-01 2015-03-24 Nxp B.V. Encapsulated wafer-level chip scale (WLSCP) pedestal packaging
KR101631406B1 (ko) * 2015-02-09 2016-06-17 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US9704823B2 (en) 2015-03-21 2017-07-11 Nxp B.V. Reduction of defects in wafer level chip scale package (WLCSP) devices
KR101843621B1 (ko) 2015-12-04 2018-03-29 앰코테크놀로지코리아(주) 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지
KR102015335B1 (ko) 2016-03-15 2019-08-28 삼성전자주식회사 전자부품 패키지 및 그 제조방법
KR101952861B1 (ko) 2016-06-23 2019-02-28 삼성전기주식회사 팬-아웃 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522540B (en) * 2002-02-27 2003-03-01 Advanced Semiconductor Eng Solder ball manufacturing process
TW201143002A (en) * 2010-05-20 2011-12-01 Taiwan Semiconductor Mfg Semiconductor structure and method of forming semiconductor device
CN104282649A (zh) * 2013-07-03 2015-01-14 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US20180315723A1 (en) * 2017-04-26 2018-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with post passivation structure and fabrication method therefor

Also Published As

Publication number Publication date
US11764120B2 (en) 2023-09-19
TW202226478A (zh) 2022-07-01
US20220208630A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
JP4505983B2 (ja) 半導体装置
TWI387077B (zh) 晶粒重新配置之封裝結構及其方法
KR20190053235A (ko) 웨이퍼 레벨 패키지 및 방법
US20200357770A1 (en) Semiconductor package and manufacturing method thereof
KR20080094251A (ko) 웨이퍼 레벨 패키지 및 그 제조방법
US9899307B2 (en) Fan-out chip package with dummy pattern and its fabricating method
JP2012069585A (ja) 半導体装置およびその製造方法
TW201804577A (zh) 半導體封裝
TWI719205B (zh) 晶片封裝製程
TWI767287B (zh) 半導體封裝結構
CN111403368A (zh) 半导体封装体
US20090065936A1 (en) Substrate, electronic component, electronic configuration and methods of producing the same
CN110729255A (zh) 一种键合墙体扇出器件的三维封装结构和方法
TW202117828A (zh) 半導體結構的製作方法
TWI730933B (zh) 晶片封裝結構及其製作方法
KR101013558B1 (ko) 인터포저 및 이를 이용한 반도체 패키지
CN115241151A (zh) 芯片封装结构及其制造方法
KR20090032225A (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조방법
CN114695283A (zh) 芯片封装结构及其制作方法
TW202243175A (zh) 半導體封裝及製造半導體封裝的方法
KR20100096914A (ko) 반도체 패키지 및 이를 이용한 스택 패키지
TWI756000B (zh) 晶片封裝結構及其製作方法
KR20090120855A (ko) 웨이퍼 레벨 패키지 및 그 제조방법
KR20060058954A (ko) 웨이퍼 레벨 패키지 및 그 제조방법
CN114695282A (zh) 芯片封装结构及其制作方法