TWI727350B - 記憶裝置以及驅動寫入電流的方法 - Google Patents

記憶裝置以及驅動寫入電流的方法 Download PDF

Info

Publication number
TWI727350B
TWI727350B TW108122022A TW108122022A TWI727350B TW I727350 B TWI727350 B TW I727350B TW 108122022 A TW108122022 A TW 108122022A TW 108122022 A TW108122022 A TW 108122022A TW I727350 B TWI727350 B TW I727350B
Authority
TW
Taiwan
Prior art keywords
current
intensity
write
data
memory cell
Prior art date
Application number
TW108122022A
Other languages
English (en)
Other versions
TW202008353A (zh
Inventor
金燦景
金兌炫
徐宣揆
全相仲
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202008353A publication Critical patent/TW202008353A/zh
Application granted granted Critical
Publication of TWI727350B publication Critical patent/TWI727350B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1677—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一種記憶裝置包括：記憶胞元陣列，包括記憶胞元，記 憶胞元被配置以基於第一寫入電流儲存第一資料；寫入驅動器，被配置以基於控制值輸出第一寫入電流；以及電流控制器，包括複製型記憶胞元，所述電流控制器被配置以基於複製型記憶胞元中所儲存的第二資料的狀態產生控制值，其中第一寫入電流的強度是基於控制值來調整。

Description

記憶裝置以及驅動寫入電流的方法
本發明概念是有關於一種電子裝置，且更確切而言是有關於記憶裝置的配置及操作。
[相關申請案的交叉參考]
本申請案主張2018年7月27日在韓國智慧財產局提出申請的第10-2018-0087767號韓國專利申請案的優先權，所述韓國專利申請案的揭露內容全文併入本案供參考。
當前正在使用各種類型的電子裝置。電子裝置可根據所述電子裝置中所包括的各種電子電路的操作來實行其自己的功能。電子裝置可獨立操作或在與另一電子裝置進行通訊的同時操作。
記憶裝置是電子裝置的實例。所述記憶裝置包括記憶元件，所述記憶元件中的每一者被配置以基於電子訊號(例如，電壓或電流)儲存資料值。可暫時地或長時間週期地儲存此資料。 因應於外部請求，記憶裝置儲存資料或輸出所儲存的資料。記憶裝置所儲存的資料可用於包括所述記憶裝置的電子裝置或電子系統的操作。
隨著越來越多的資訊被產生出來並在電子裝置之間傳遞，記憶裝置得到廣泛地採用。當前正在進行研究與開發以改進記憶裝置的特性(例如容量、可靠性、操作效率等)。確切而言，正在開發以低功率操作的記憶裝置以用於行動裝置及/或可攜式裝置。
根據本發明概念的示範性實施例，提供一種記憶裝置，所述記憶裝置包括：記憶胞元陣列，包括記憶胞元，所述記憶胞元被配置以基於第一寫入電流儲存第一資料；寫入驅動器，被配置以基於控制值輸出所述第一寫入電流；及電流控制器，包括複製型記憶胞元，所述電流控制器被配置以基於所述複製型記憶胞元中所儲存的第二資料的狀態產生所述控制值，其中所述第一寫入電流的強度是基於所述控制值來調整。
根據本發明概念的示範性實施例，提供一種記憶裝置，所述記憶裝置包括：記憶胞元陣列，被配置以基於第一寫入電流儲存資料；寫入驅動器，被配置以基於控制值驅動所述第一寫入電流，以使得調整所述第一寫入電流的第一強度；以及電流控制器，被配置以：自具有不同強度的多個寫入電流當中選擇改變所 述資料的狀態的第二寫入電流，且產生與所述第二寫入電流的第二強度對應的所述控制值，其中基於所述控制值將所述第一強度調整成與所述第二強度對應。
根據本發明概念的示範性實施例，提供一種記憶裝置，所述記憶裝置包括：第一電晶體，被配置以驅動具有不同強度的第一寫入電流；複製型記憶胞元，被配置以基於所述第一寫入電流儲存資料；控制值產生電路，被配置以根據所述複製型記憶胞元中所儲存的所述資料的狀態是否基於所述第一寫入電流而發生切換來產生控制值；第二電晶體，被配置以在所述第二電晶體中的每一者接通或關斷時基於所述控制值來驅動第二寫入電流；以及記憶胞元陣列，被配置以基於所述第二寫入電流儲存資料，其中所述控制值與所述第一寫入電流中的切換寫入電流的強度相關聯，其中所述切換寫入電流使所述複製型記憶胞元中所儲存的所述資料的所述狀態發生切換。
根據本發明概念的示範性實施例，提供一種記憶裝置，所述記憶裝置包括：記憶胞元陣列，被配置以基於第一寫入電流儲存資料；寫入驅動器，被配置以輸出所述第一寫入電流；以及一個或多個複製型記憶胞元，被配置以基於具有不同強度的多個寫入電流儲存資料，其中所述一個或多個複製型記憶胞元中所儲存的所述資料的狀態基於所述多個寫入電流而發生改變或維持不變，且所述寫入驅動器被配置以驅動所述第一寫入電流，以使得所述第一寫入電流的強度與所述多個寫入電流中的第二寫入電流 的強度對應，其中所述第二寫入電流改變所述一個或多個複製型記憶胞元中所儲存的所述資料的所述狀態。
根據本發明概念的示範性實施例，提供一種驅動寫入電流以將資料儲存於記憶胞元中的方法，所述方法包括：將具有第一強度的第一寫入電流及具有第二強度的第二寫入電流分別供應至第一複製型記憶胞元及第二複製型記憶胞元；感測所述第一複製型記憶胞元中所儲存的第一資料及所述第二複製型記憶胞元中所儲存的第二資料以判斷所述第一資料的狀態是否基於所述第一寫入電流發生切換，且判斷所述第二資料的狀態是否基於所述第二寫入電流發生切換；以及當確定所述第一資料的所述狀態發生切換且所述第二資料的所述狀態未切換時，驅動強度與所述第一強度對應的第三寫入電流，以使得基於所述第三寫入電流將所述資料儲存於所述記憶胞元中。
根據本發明概念的示範性實施例，提供一種記憶裝置，所述記憶裝置包括：記憶胞元陣列，包括記憶胞元，所述記憶胞元被配置以因應於第一寫入電流儲存第一資料；寫入驅動器，被配置以因應於控制值產生所述第一寫入電流；以及電流控制器，包括所述記憶胞元的複本，所述電流控制器被配置以基於所述記憶胞元的所述複本中所儲存的第二資料的狀態來產生所述控制值，其中所述第一寫入電流是基於所述控制值來調整。
100、MC:記憶胞元
111:主體基板
112:閘極
113、114:接面
200:驅動器電路
1000:電子系統
1100:主機裝置
1300:記憶系統
1310:記憶裝置
1311:記憶胞元陣列
1312:列解碼器
1313:行解碼器
1314:寫入驅動器
1315:感測放大器
1316:資料緩衝器
1317:控制邏輯電路
1330:控制器
2000:電流控制器
2100:電流源電路
2300、RMC:複製型記憶胞元
2500:控制值產生電路
2511、2512、2513、2514、251q:複製型感測放大器
2531、2532、2533、2534、253q:確定電路
2550:組合電路
ADDR:位址
BL1、BL2、BLn:位元線
CT:胞元電晶體
CTRL:控制器訊號
CV、CVD、CVU:控制值
D1、D2:方向
FL:自由層
ID、X1、X2、Xq:強度
IR1、IR2、IR3、IR4、IRq、IW:寫入電流
IREF:參考電流
N1:高強度
N2:低強度
PD1、PD2、PD3、PD4、PDp、PU1、PU2、PU3、PU4、PUp、 TR1、TR2、TR3、TR4、TRq、TRR:電晶體
PL:釘紮層
QE:面積
RCT1、RCT2、RCT3、RCT4、RCTq:複製型胞元電晶體
RVR1、RVR2、RVR3、RVR4、RVRq:複製型可變電阻元件
SL1、SL2、SLn:源極線
T1:低溫
T2:高溫
TD:時間長度
TL:穿隧層
VDD、VDD1、VDD2:驅動電壓
VR:可變電阻元件
WL1、WL2、WLm:字元線
在參考附圖詳細地闡述本發明概念的示範性實施例之後，本發明概念的以上及其他特徵將變得顯而易見。
圖1是說明根據本發明概念的示範性實施例的包括記憶系統的電子系統的方塊圖。
圖2是說明根據本發明概念的示範性實施例的圖1所示記憶裝置的方塊圖。
圖3是說明根據本發明概念的示範性實施例的圖2所示記憶胞元陣列的方塊圖。
圖4說明根據本發明概念的示範性實施例的圖3所示記憶胞元的圖。
圖5及圖6是闡述根據本發明概念的示範性實施例的圖3所示記憶胞元的特性的圖。
圖7及圖8是闡述根據本發明概念的示範性實施例的圖3所示記憶胞元的特性的圖表。
圖9是說明根據本發明概念的示範性實施例的圖1所示記憶裝置的方塊圖。
圖10是說明根據本發明概念的示範性實施例的圖9所示驅動器電路及記憶胞元的方塊圖。
圖11是說明根據本發明概念的示範性實施例的圖9所示電流控制器的方塊圖。
圖12是闡述根據本發明概念的示範性實施例的圖11所示寫入電流的圖表。
圖13是說明根據本發明概念的示範性實施例的圖11所示電流控制器的方塊圖。
圖14是闡述根據本發明概念的示範性實施例的圖11所示電流控制器的操作的圖表。
圖15是闡述根據本發明概念的示範性實施例的圖9所示記憶胞元的特性的圖表。
圖16是根據圖14及圖15的實例闡述圖13所示電流控制器的配置及操作的方塊圖。
圖17及圖18是闡述根據本發明概念的示範性實施例的圖10所示驅動器電路的配置及操作的方塊圖，所述驅動器電路基於自圖16所示電流控制器輸出的控制值而操作。
圖1是說明根據本發明概念的示範性實施例的包括記憶系統1300的電子系統1000的方塊圖。
電子系統1000可包括主機裝置1100及記憶系統1300。舉例而言，電子系統1000可實施於電子裝置中，例如桌上型電腦、膝上型電腦、平板電腦、智慧型電話、隨身裝置、視頻遊戲控制台、伺服器、電動車輛、家電及醫學裝置。
主機裝置1100及記憶系統1300可包括於一個電子裝置中或可分佈於不同的電子裝置上。在一些情形中，記憶系統1300可與主機裝置1100一起實施於一個晶片或封裝(例如，單個系統晶片(System-On-Chip，SoC))上。
主機裝置1100可以是能夠實行電子系統1000所需的操作的電子裝置。舉例而言，主機裝置1100可將資料儲存於記憶系 統1300中或可讀取記憶系統1300中所儲存的資料。
舉例而言，主機裝置1100可以是主處理器(例如，中央處理單元(Central Processing Unit，CPU)、應用處理器(Application Processor，AP)等)、專用處理器(例如，圖形處理單元(Graphics Processing Unit，GPU))、調變器/解調器(Modulator/Demodulator，MODEM)、影像感測器等。另外，主機裝置1100可以是能夠使用記憶系統1300的任何元件。
記憶系統1300可儲存用於電子系統1000的操作的資料。舉例而言，記憶系統1300可儲存主機裝置1100請求的寫入資料或可向主機裝置1100提供主機裝置1100請求的讀取資料。
為實現此，記憶系統1300可包括一個或多個記憶裝置1310以及控制器1330。可根據記憶系統1300的要求(例如，容量、效能、用途、大小等)對記憶裝置1310的數目進行各種改變或修改。然而，為簡潔起見，在以下說明中，將假定記憶系統1300包括一個記憶裝置1310。
記憶裝置1310可包括記憶元件，所述記憶元件被配置以儲存資料並輸出所儲存的資料。舉例而言，記憶元件可包括揮發性記憶體及/或非揮發性記憶體。
控制器1330可控制記憶系統1300的總體操作。舉例而言，控制器1330可因應於主機裝置1100的請求控制記憶裝置1310，以使得將資料儲存於記憶裝置1310中或自記憶裝置1310讀取資料。舉例而言，控制器1330可提供各種操作，例如資料錯 誤校正、效能管理、攻擊預防等。
在本發明概念的示範性實施例中，記憶裝置1310與控制器1330可實施於一個晶片上。在一些情形中，記憶裝置1310與控制器1330可實施於單獨的晶片上且可安裝於一個封裝或電路板上。
在本發明概念的示範性實施例中，記憶系統1300可用作電子系統1000的儲存元件。在本發明概念的示範性實施例中，記憶系統1300可用作主機裝置1100的工作記憶體或緩衝記憶體。根據電子系統1000的實施方案對記憶系統1300的配置及操作進行各種改變或修改。
圖2是說明根據本發明概念的示範性實施例的圖1所示記憶裝置1310的方塊圖。
記憶裝置1310可包括記憶胞元陣列1311、列解碼器1312、行解碼器1313、寫入驅動器1314、感測放大器1315、資料緩衝器1316、控制邏輯電路1317及電流控制器2000。提供圖2以便於更好地理解本發明概念，並不旨在限制本發明概念。記憶裝置1310可不包括圖2所示組件中的一些組件，或可更包括圖2中未說明的組件。
記憶胞元陣列1311可包括記憶胞元MC，記憶胞元MC中的每一者被配置以儲存資料。記憶胞元陣列1311可將資料儲存於記憶胞元MC中，且可輸出記憶胞元MC中所儲存的資料。
每一記憶胞元MC可包括能夠儲存資料值的記憶元件。 舉例而言，每一記憶胞元MC可被實施為揮發性記憶體，例如靜態隨機存取記憶體(Static Random Access Memory，SRAM)、動態RAM(dynamic RAM，DRAM)、同步DRAM(synchronous DRAM，SDRAM)等；及/或非揮發性記憶體，例如快閃記憶體、相變RAM(phase-change RAM，PRAM)、磁阻RAM(magneto-resistive RAM，MRAM)、電阻RAM(resistive RAM，ReRAM)、鐵電RAM(ferro-electric RAM，FRAM)等。
本發明概念並不僅限於以上實例，且可根據記憶系統1300的實施方案對每一記憶胞元MC的類型進行各種改變或修改。然而，為便於更好地理解，將參考圖3至圖8闡述記憶胞元MC當中的記憶胞元100的示例性配置及特性。
記憶胞元MC可連接至源極線SL1、SL2、...SLn、位元線BL1、BL2、...BLn以及字元線WL1、WL2、...WLm。沿著列排列的記憶胞元MC可共同連接至字元線WL1、WL2、...WLm中的相應字元線。沿著行排列的記憶胞元MC可共同連接至源極線SL1、SL2、...SLn中的相應的源極線以及位元線BL1、BL2、...BLn中的相應的位元線。
列解碼器1312可在控制邏輯電路1317的控制下控制字元線WL1、WL2、...WLm的電壓，以使得連接至所選字元線的所選記憶胞元MC儲存資料或輸出資料。行解碼器1313可在控制邏輯電路1317的控制下將源極線SL1、SL2、...SLn以及位元線BL1、BL2、...BLn連接至寫入驅動器1314及感測放大器1315，以使得 所選記憶胞元MC儲存資料或輸出資料。
寫入驅動器1314可在控制邏輯電路1317的控制下輸出寫入電流。寫入電流可用於將資料值儲存於每一記憶胞元MC中。舉例而言，因應於寫入電流，每一記憶胞元MC中所儲存的資料的狀態可自第一值(例如，邏輯「0」)改變為第二值(例如，邏輯「1」)，或可自第二值改變為第一值。
寫入驅動器1314可驅動寫入電流，以使得將具有預期值的資料儲存於每一記憶胞元MC中。為實現此，在寫入操作中，寫入驅動器1314可通過行解碼器1313連接至源極線SL1、SL2、...SLn中的所選源極線及位元線BL1、BL2、...BLn中的所選位元線。
在本發明概念的示範性實施例中，電流控制器2000可連接至寫入驅動器1314以調整寫入電流的強度。如參考圖7及圖8將闡述，寫入電流的最佳強度可根據記憶裝置1310的操作條件(例如，操作溫度)而改變。電流控制器2000可控制寫入驅動器1314以使得寫入電流具有適合於操作條件的強度。將參考圖9至圖18闡述與寫入驅動器1314及電流控制器2000相關聯的本發明概念的示範性實施例。
感測放大器1315可在控制邏輯電路1317的控制下感測每一記憶胞元MC中所儲存的資料的值。為實現此，在讀取操作中，感測放大器1315可通過行解碼器1313連接至源極線SL1、SL2、...SLn中的所選源極線及位元線BL1、BL2、...BLn中的所 選位元線。
資料緩衝器1316可在控制邏輯電路1317的控制下緩衝資料。舉例而言，資料緩衝器1316可緩衝將輸出至記憶裝置1310外部的資料且緩衝自記憶裝置1310外部接收到的資料。舉例而言，可在記憶裝置1310外部與控制器1330交換資料。
在寫入操作中，可在將自記憶裝置1310外部接收到的資料緩衝於資料緩衝器1316中之後，將所述資料提供至寫入驅動器1314。在讀取操作中，可在將感測放大器1315所感測到的資料緩衝於資料緩衝器1316中之後，將所述資料輸出至記憶裝置1310外部。因此，可將資料儲存於記憶胞元陣列1311中，或可自記憶胞元陣列1311輸出資料。
控制邏輯電路1317可自位於記憶裝置1310外部的控制器1330接收控制器訊號CTRL及位址ADDR。控制邏輯電路1317可因應於控制器訊號CTRL而控制列解碼器1312、行解碼器1313、寫入驅動器1314、感測放大器1315及資料緩衝器1316，以使得位址ADDR所指定的記憶胞元MC儲存資料或輸出資料。
圖3是說明根據本發明概念的示範性實施例的圖2所示記憶胞元陣列1311的方塊圖。舉例而言，圖3說明記憶胞元陣列1311中的每一記憶胞元MC被實施為MRAM的情形。
記憶胞元MC可沿著列及行排列，且可連接至字元線WL1、WL2、...WLm、源極線SL1、SL2、...SLn及位元線BL1、BL2、...BLn。記憶胞元100可以是記憶胞元MC中的一者，且可 包括胞元電晶體CT及可變電阻元件VR。其他記憶胞元MC可被配置以與記憶胞元100實質上相同，且因此為簡潔起見下文將不再對其他記憶胞元MC予以贅述。
胞元電晶體CT的閘極可連接至字元線WL1。胞元電晶體CT與可變電阻元件VR可串聯連接於源極線SL1與位元線BL1之間。當基於字元線WL1的電壓接通胞元電晶體CT時，可提供電流路徑以使得電流流過可變電阻元件VR。舉例而言，可變電阻元件VR可包括自由層FL、穿隧層TL及釘紮層PL。
圖4是說明根據本發明概念的示範性實施例的圖3所示記憶胞元100的配置的圖。
胞元電晶體CT可包括主體基板111、閘極112以及接面113及接面114。接面113可形成於主體基板111上，且可連接至源極線SL1。接面114可形成於主體基板111上，且可通過可變電阻元件VR連接至位元線BL1。閘極112可在接面113與接面114之間形成於主體基板111上且可連接至字元線WL1。
在可變電阻元件VR中，釘紮層PL及自由層FL可包含磁性材料，且穿隧層TL可包含絕緣材料。釘紮層PL的磁化方向可以是釘紮的或固定的。自由層FL的磁化方向可根據電流流過可變電阻元件VR的方向而改變。當自由層FL的磁化方向發生改變時，可變電阻元件VR的電阻可發生改變。
圖5及圖6是闡述根據本發明概念的示範性實施例的圖3所示記憶胞元100的特性的圖。
舉例而言，參考圖5，當對位元線BL1施加高電壓(例如，寫入電壓)且對源極線SL1施加低電壓(例如，地電壓)時，寫入電流可沿著方向D1流動。在此種情形中，自由層FL的磁化方向可與釘紮層PL的磁化方向相同，且可變電阻元件VR(或記憶胞元100)的電阻可減小(例如，進入低電阻狀態)。
參考圖6，當對源極線SL1施加高電壓且對位元線BL1施加低電壓時，寫入電流可沿著方向D2流動。在此種情形中，自由層FL的磁化方向可與釘紮層PL的磁化方向相反，且可變電阻元件VR(或記憶胞元100)的電阻可增大(例如，進入高電阻狀態)。
當可變電阻元件VR處於低電阻狀態中時，記憶胞元100可儲存具有第一值(例如，邏輯「0」)的資料。另一方面，當可變電阻元件VR處於高電阻狀態中時，記憶胞元100可儲存具有第二值(例如，邏輯「1」)的資料。
記憶胞元100的資料狀態可根據寫入驅動器1314驅動的寫入電流的方向而在第一值與第二值之間切換。舉例而言，當寫入電流沿著方向D2流動，同時記憶胞元100儲存具有第一值的資料時，記憶胞元100中的資料的第一值可切換為第二值。當寫入電流沿著方向D1流動，同時記憶胞元100儲存具有第二值的資料時，記憶胞元100中的資料的第二值可切換為第一值。
圖7是闡述根據本發明概念的示範性實施例的圖3所示記憶胞元100的特性的圖表。圖7的圖表說明隨時間的流逝自寫 入驅動器1314供應至記憶胞元100的可變電阻元件VR的寫入電流的強度。
可將寫入電流供應至可變電阻元件VR以改變記憶胞元100的資料狀態。舉例而言，寫入驅動器1314可驅動具有強度ID的寫入電流達時間長度TD。在此種情形中，可將與如面積QE一樣多的電荷量對應的能量供應至記憶胞元100，以改變可變電阻元件VR的自由層FL的磁化方向。
舉例而言，假定與面積QE對應的能量是改變自由層FL的磁化方向所需的最小能量。當將較與面積QE對應的能量少的不足夠的能量供應至記憶胞元100時(例如，當寫入電流的強度低於強度ID時或當驅動寫入電流的時間長度較時間長度TD短時)，無法改變記憶胞元100的資料狀態。
另外，即使寫入電流的強度下降至稍低於強度ID，但當驅動寫入電流的時間長度TD增大時，仍可供應足夠的能量，且因此可改變記憶胞元100的資料狀態。然而，當寫入電流的強度低於臨限強度時，即使時間長度TD極大地變長，仍無法改變記憶胞元100的資料狀態。舉例而言，臨限強度可以是使資料狀態發生切換所需的最小強度。
圖8是闡述根據本發明概念的示範性實施例的圖3所示記憶胞元100的特性的圖表。圖8的圖表說明根據溫度而改變的寫入電流強度。
當記憶胞元100被實施為MRAM時，寫入電流的使記憶 胞元100的資料狀態發生切換的臨限強度可根據記憶裝置1310操作的溫度條件而改變。舉例而言，當記憶裝置1310在低溫T1條件下操作時，臨限強度可為高的。因此，為使記憶胞元100的資料狀態發生切換，寫入驅動器1314應驅動具有高強度N1的寫入電流。
另一方面，當記憶裝置1310在高溫T2條件下操作時，臨限強度可為低的。因此，寫入驅動器1314可驅動具有低強度N2的寫入電流。儘管提供了圖8的實線(臨限強度)以便於更好地理解，但溫度與臨限強度之間的實際關係可以是非線性的。
然而，在本發明概念的一些實施方案中，寫入驅動器1314可被配置以僅在最差溫度條件下驅動具有高強度N1的寫入電流。因此，記憶胞元100的資料狀態可在任何溫度條件下(參見虛線-所驅動的強度)切換。在該些實施方案中，當驅動具有高強度N1的寫入電流時，即使記憶裝置1310實際上在高溫條件下操作，仍可能會增加不必要的功耗。因此，基於記憶裝置1310操作的溫度條件來調整寫入電流的強度可減少功耗。
儘管就溫度而言提供了對圖8的說明，但臨限強度可受除溫度之外的操作條件(例如，過程誤差、供應電壓、濕度、電磁干擾等)影響。基於記憶裝置1310的操作條件(除溫度之外)調整寫入電流可提高記憶裝置1310的操作及管理的效率及可靠性，且可減少功耗。
在本發明概念的示範性實施例中，記憶裝置1310可基於 適合於給定操作條件的寫入電流操作，而非基於具有最差操作條件所需的最高強度的寫入電流操作。參考圖9至圖18闡述該些示範性實施例。
將提供本發明概念的以下示範性實施例以就溫度而言來闡述記憶裝置1310包括MRAM的情形。然而，應理解可對以下示範性實施例進行各種改變或修改以驅動適合於除溫度之外的操作條件的寫入電流。另外，亦可理解，可針對除MRAM之外的其他類型的記憶體來對以下示範性實施例進行各種改變或修改，MRAM可具有臨限強度根據操作條件改變的寫入電流。提供本發明概念的以下示範性實施例以便於更好地理解，並不旨在限制本發明概念。
圖9是說明根據本發明概念的示範性實施例的圖1所示記憶裝置1310的方塊圖。
記憶胞元陣列1311可包括記憶胞元100。記憶胞元100可基於寫入電流IW來儲存資料。因此，可基於寫入電流IW將資料儲存於記憶胞元陣列1311中。
寫入驅動器1314可輸出寫入電流IW。舉例而言，寫入驅動器1314可包括驅動器電路200，驅動器電路200被配置以驅動將提供至記憶胞元100的寫入電流IW。寫入驅動器1314可使用驅動器電路200基於緩衝於資料緩衝器1316中的資料來驅動寫入電流IW。舉例而言，當記憶胞元100中的所儲存的資料值不同於緩衝於資料緩衝器1316中的資料值時，寫入驅動器1314可將 寫入電流IW提供至記憶胞元100以切換記憶胞元100的資料狀態。
可提供電流控制器2000以調整寫入電流IW的強度，以使得寫入電流IW的強度適合於記憶裝置1310的操作條件(例如，操作溫度)。電流控制器2000可產生控制值CV。舉例而言，控制值CV可以是數位代碼。數位代碼可包含數位位元，所述數位位元中的每一者具有邏輯「0」或邏輯「1」的值。然而，控制值CV的配置並不僅限於數位代碼，且可被進行各種改變或修改以調整寫入電流IW的強度。
可將控制值CV提供至寫入驅動器1314。寫入驅動器1314可基於控制值CV而輸出寫入電流IW。可驅動寫入電流IW以使得基於控制值CV來調整寫入電流IW的強度。
圖10是說明根據本發明概念的示範性實施例的圖9所示驅動器電路200及記憶胞元100的方塊圖。
在本發明概念的示範性實施例中，驅動器電路200可包括電晶體PU1、PU2、...PUp以及電晶體PD1、PD2、...PDp。電晶體PU1、PU2、...PUp可連接於位元線BL1與驅動電壓VDD1之間。所述電晶體PD1、PD2、...PDp可連接於位元線BL1與驅動電壓VDD2之間。舉例而言，驅動電壓VDD1的位準可高於驅動電壓VDD2的位準，且源極線SL1的電壓的位準可介於驅動電壓VDD1的位準與驅動電壓VDD2的位準之間。可自單獨的電壓產生器電路提供驅動電壓VDD1及VDD2。
驅動器電路200可連接至記憶胞元100。可分別為除記憶胞元100之外的其餘記憶胞元MC提供被配置以與驅動器電路200實質上相同的額外驅動器電路。為簡潔起見，將省略與額外的驅動器電路相關聯的說明。
舉例而言，控制值CV可包含控制值CVU及控制值CVD。控制值CVU及控制值CVD可包含於單個控制值CV中，或可被設置成彼此分離。為便於更好地理解，圖10說明控制值CVU及控制值CVD被設置為單獨的控制值。
可基於控制值CVU接通或關斷電晶體PU1、PU2、...PUp中的每一者。舉例而言，當所述電晶體PU1、PU2、...PUp中的每一者是p通道金屬氧化物半導體場效電晶體(P-Channel Metal Oxide Semiconductor Field Effect Transistor，MOSFET)時，可因應於邏輯「0」的數位位元接通電晶體PU1、PU2、...PUp中的每一者，且可因應於邏輯「1」的數位位元關斷電晶體PU1、PU2、...PUp中的每一者。
可基於控制值CVD來接通或關斷電晶體PD1、PD2、...PDp中的每一者。舉例而言，當電晶體PD1、PD2、...PDp中的每一者是n通道MOSFET時，可因應於邏輯「1」的數位位元接通電晶體PD1、PD2、...PDp中的每一者，且可因應於邏輯「0」的數位位元關斷電晶體PD1、PD2、...PDp中的每一者。然而，應理解，圖10的驅動器電路200的配置可以是可能的實例中的一者，且可對圖10的驅動器電路200的配置進行與圖10的說明不 同的各種修改或改變。
接通電晶體可為寫入電流IW提供電流路徑。因此，電晶體PU1、PU2、...PUp以及電晶體PD1、PD2、...PDp可基於控制值CVU及控制值CVD來驅動寫入電流IW。
舉例而言，當電晶體PU1、PU2、...PUp中的一者或多者接通且所述電晶體PD1、PD2、...PDp中的關斷時，位元線BL1的電壓可被上拉至驅動電壓VDD1。在此種情形中，可沿著方向D1提供自位元線BL1至源極線SL1的電流路徑。
另一方面，當電晶體PU1、PU2、...PUp關斷且電晶體PD1、PD2、...PDp中的一者或多者接通時，位元線BL1的電壓可被下拉至驅動電壓VDD2。在此種情形中，可沿著方向D2提供自源極線SL1至位元線BL1的電流路徑。可根據寫入電流IW的方向D1及D2來切換記憶胞元100的資料狀態。
可基於控制值CVU的數位位元改變電晶體PU1、PU2、...PUp當中接通電晶體的數目。可基於控制值CVD的數位位元改變電晶體PD1、PD2、...PDp當中接通電晶體的數目。寫入電流IW的強度可根據接通電晶體的數目而改變。
當接通電晶體的數目增大時，寫入電流IW的強度可增大。寫入電流IW的強度可對應於由接通電晶體驅動的電流的強度的總和。因此，可基於控制值CVU及控制值CVD來調整寫入電流IW的強度。
因此，寫入驅動器1314可被配置以使用驅動器電路200 來驅動具有不同強度的寫入電流。沿著方向D1或方向D2流過記憶胞元100的寫入電流IW的強度可被調整成具有寫入驅動器1314所提供的不同強度中的一者。
圖11是說明根據本發明概念的示範性實施例的圖9所述電流控制器2000的方塊圖。圖12是闡述根據本發明概念的示範性實施例的圖11所示寫入電流IR1、IR2、...IRq的圖表。
參考圖11，在本發明概念的示範性實施例中，電流控制器2000可包括電流源電路2100、一個或多個複製型記憶胞元2300及控制值產生電路2500。電流源電路2100可輸出具有不同強度的寫入電流IR1、IR2、...IRq。
參考圖12，寫入電流IR1可具有強度X1。寫入電流IR2可具有強度X2，且寫入電流IRq可具有強度Xq。強度X1、X2及Xq可彼此不同。
返回圖11，複製型記憶胞元2300可包括複製型記憶胞元RMC。可對複製型記憶胞元2300中所包括的複製型記憶胞元的數目進行各種改變或修改，將在下文對此予以更充分地闡述。當複製型記憶胞元2300包括多個複製型記憶胞元時，所述多個複製型記憶胞元中的每一者可被配置以與複製型記憶胞元RMC實質上相同或類似。
可藉由複製記憶胞元陣列1311中所包括的記憶胞元(例如，記憶胞元100)來配置複製型記憶胞元RMC。複製型記憶胞元RMC可包括與記憶胞元100中所包括的組件相同的組件。
複製型記憶胞元RMC中所包括的組件的特性(例如，裝置大小、實體形狀、電壓/電流回應等)可與記憶胞元100中所包括的組件的特性相同。複製型記憶胞元RMC中所包括的組件之間的連接可與記憶胞元100中所包括的組件之間的連接相同。舉例而言，當記憶胞元100被實施為MRAM時，複製型記憶胞元RMC可具有參考圖3至圖8所述的配置及特性。
可將寫入電流IR1、IR2、...IRq供應至複製型記憶胞元2300。複製型記憶胞元RMC可被配置以基於寫入電流IR1、IR2、...IRq儲存資料。舉例而言，當複製型記憶胞元RMC被實施為MRAM時，複製型記憶胞元RMC的資料狀態可根據寫入電流IR1、IR2、...IRq的方向發生切換或者可不切換而維持不變。
另外，使複製型記憶胞元RMC的資料狀態發生切換的所需的寫入電流的臨限強度可根據操作條件(例如，操作溫度)改變。當供應至複製型記憶胞元RMC的寫入電流的強度大於或等於臨限強度時，複製型記憶胞元RMC中所儲存的資料的狀態可在第一值與第二值之間切換。
寫入電流IR1、IR2、...IRq中的一些寫入電流的強度可不足以(例如，該些電流的強度可能過低)改變複製型記憶胞元RMC的資料狀態。另一方面，寫入電流IR1、IR2、...IRq中的一些寫入電流的強度可高至足以改變複製型記憶胞元RMC的資料狀態。
因此，具有不同強度的寫入電流IR1、IR2、...IRq可用 於確定足以改變複製型記憶胞元RMC的資料狀態的電流強度。舉例而言，在給定操作條件中，當複製型記憶胞元RMC的資料狀態未基於寫入電流IR1發生切換且基於寫入電流IR2發生切換時，可確定強度X1是不足夠的且強度X2是足夠的。在上述情形中，臨限強度可介於強度X1與強度X2之間。
可藉由複製記憶胞元100來配置複製型記憶胞元RMC。因此，當寫入電流IR2的強度X2足以改變複製型記憶胞元RMC的資料狀態時，寫入電流IR2的強度X2亦可足以改變記憶胞元100的資料狀態。
如此，可提供寫入電流IR1、IR2、...IRq以及複製型記憶胞元2300來確定寫入電流IW的適合於在給定操作條件下將資料儲存於記憶胞元陣列1311中的記憶胞元MC中的強度。寫入電流IW的適合於在特定條件下將資料儲存於記憶胞元MC中的強度可與對使電流記憶胞元MC的資料狀態發生切換而言最佳的寫入電流對應。當記憶裝置1310操作的溫度條件(或另一因素)改變時，寫入電流IW的臨限強度可發生改變。因此，在本發明概念的示範性實施例中，當記憶裝置1310的操作條件改變時，可基於寫入電流IR1、IR2、...IRq及複製型記憶胞元2300來調整寫入電流IW的強度。
為調整寫入電流IW的強度，控制值產生電路2500可產生控制值CV。控制值CV可與在寫入電流IR1、IR2、...IRq當中可使複製型記憶胞元2300中所儲存的資料的狀態發生切換的寫入 電流的強度相關聯。切換複製型記憶胞元2300中所儲存的資料的狀態的寫入電流可被稱為切換寫入電流。可將控制值CV提供至寫入驅動器1314，以使得寫入驅動器1314驅動具有切換寫入電流的強度的寫入電流IW。
控制值產生電路2500可感測複製型記憶胞元2300中所儲存的資料的狀態是否已基於寫入電流IR1、IR2、...IRq而發生切換。控制值產生電路2500可基於所感測到的狀態來確定使複製型記憶胞元2300中所儲存的資料的狀態發生切換的切換寫入電流。可與所確定的切換寫入電流的強度對應地產生控制值CV。因此，控制值產生電路2500可基於複製型記憶胞元2300中所儲存的資料的狀態產生控制值CV。
可基於複製型記憶胞元2300中所儲存的資料的狀態是否已切換來確定控制值CV的數位位元。舉例而言，當複製型記憶胞元(例如，複製型記憶胞元RMC)的資料狀態發生切換時，控制值CV的數位位元可具有邏輯值「1」。另一方面，當複製型記憶胞元RMC的資料狀態未切換時，控制值CV的數位位元可具有邏輯值「0」。
因此，控制值CV可與切換寫入電流的強度相關聯。寫入驅動器1314可驅動寫入電流IW通過驅動器電路200的電晶體PU1、PU2、...PUp以及電晶體PD1、PD2、...PDp，以使得基於控制值CV將寫入電流IW的強度調整成與切換寫入電流的強度對應。
因此，可調整寫入電流IW的強度(例如，大於或等於臨限強度)，以使得記憶胞元陣列1311中所儲存的資料的狀態在記憶裝置1310的給定操作條件(例如，操作溫度)下基於寫入電流IW發生切換。然而，寫入電流IW的強度可小於或等於驅動器電路200所提供的不同強度當中的最大強度。
在一些情形中，寫入電流IR1、IR2、...IRq當中的數個寫入電流可使複製型記憶胞元2300的資料狀態發生切換。舉例而言，當臨限強度介於強度X1與強度X2之間時，除寫入電流IR1以外的寫入電流IR2及IRq可使複製型記憶胞元2300的資料狀態發生切換。在此實例中，就減少功耗而言，驅動低強度X2的寫入電流可較驅動高強度Xq的寫入電流有利。換言之，驅動強度大於或等於臨限強度的寫入電流當中具有最低強度的寫入電流IW可為有利的。
在本發明概念的示範性實施例中，控制值產生電路2500可關於寫入電流的強度當中可使複製型記憶胞元2300的資料狀態發生切換的最低強度來產生控制值CV。因此，基於控制值CV，寫入驅動器1314可輸出具有可切換記憶胞元MC的資料狀態的最小強度的寫入電流IW。
因此，寫入驅動器1314可驅動對於給定操作條件而言具有強度最佳的寫入電流IW，而非僅驅動高強度的寫入電流。因此，可減少不必要的功耗，且可提高效率及可靠性。
圖13是說明根據本發明概念的示範性實施例的圖11所 示電流控制器2000的方塊圖。
在本發明概念的示範性實施例中，電流源電路2100可包括電晶體TRR、TR1、TR2、...TRq。電晶體TRR可基於驅動電壓VDD而驅動參考電流IREF。舉例而言，可自能夠提供參考電流位準的電路(例如，帶隙參考(bandgap reference，BGR)電路)提供參考電流IREF，且可自單獨的電壓產生電路提供驅動電壓VDD。電晶體TR1、TR2、...TRq可基於驅動電壓VDD輸出具有不同強度的寫入電流IR1、IR2、...IRq。
電晶體TRR的閘極可與電晶體TRR的源極連接，且電晶體TR1、TR2、...TRq的閘極可連接至電晶體TRR的閘極。此可提供電流鏡像結構。在電流鏡像結構中，電晶體TR1、TR2、...TRq可藉由根據鏡像比率拷貝參考電流IREF來驅動寫入電流IR1、IR2、...IRq。
電晶體TR1、TR2、...TRq可具有不同的大小(例如，通道寬度)。當電晶體的通道寬度變大時，電晶體所驅動的電流的強度可增大。舉例而言，當電晶體TR1及TR2的通道寬度被配置成小於電晶體TRq的通道寬度時，寫入電流IRq的強度Xq可高於寫入電流IR1及IR2的強度X1及X2。因此，寫入電流IR1、IR2、...IRq的強度可彼此不同。
鏡像比率可與參考電流IREF的強度與寫入電流IR1、IR2、...IRq的強度之間的比率對應。可藉由根據不同的比率拷貝參考電流IREF來產生寫入電流IR1、IR2、...IRq。寫入電流IR1、 IR2、...IRq的強度可與不同的比率對應。
在本發明概念的示範性實施例中，複製型記憶胞元2300可包括多個複製型記憶胞元。第一複製型記憶胞元可包括複製型可變電阻元件RVR1及複製型胞元電晶體RCT1，第二複製型記憶胞元可包括複製型可變電阻元件RVR2及複製型胞元電晶體RCT2，且第q複製型記憶胞元可包括複製型可變電阻元件RVRq及複製型胞元電晶體RCTq。可藉由複製記憶胞元陣列1311的記憶胞元MC來配置每一複製型記憶胞元。
寫入電流IR1、IR2、...IRq可被分別供應至連接至電晶體TR1、TR2、...TRq的複製型記憶胞元。複製型記憶胞元可基於相應的寫入電流IR1、IR2、...IRq儲存資料。複製型記憶胞元中所儲存的資料的狀態可根據相應的寫入電流IR1、IR2、...IRq發生切換或可不切換而維持不變。可接通複製型胞元電晶體RCT1、RCT2、...RCTq以提供電流路徑。
舉例而言，當在給定操作條件(例如，操作溫度)下臨限強度介於強度X1與強度X2之間時，寫入電流IR1的強度X1可不足以(例如，可過低)使資料狀態發生切換。因此，包括複製型可變電阻元件RVR1的複製型記憶胞元的資料狀態可不切換而維持不變。
另一方面，寫入電流IR2...IRq的強度X2...Xq大於或等於臨限強度，且可足夠高以使資料狀態發生切換。因此，包括複製型可變電阻元件RVR2...RVRq的複製型記憶胞元的資料狀態可 基於相應的寫入電流IR2...IRq發生切換。
在本發明概念的示範性實施例中，控制值產生電路2500可包括複製型感測放大器(sense amplifier，SA)2511、2512、...251q、確定電路2531、2532、...253q及組合電路2550。複製型感測放大器2511、2512、...251q可感測相應的複製型記憶胞元中所儲存的資料。舉例而言，複製型感測放大器2511、2512、...251q中的每一者可被配置以與感測放大器1315實質上相同或類似。複製型感測放大器2511、2512、...251q可輸出所感測到的資料值。
確定電路2531、2532、...253q可基於複製型感測放大器2511、2512、...251q的輸出值判斷相應的複製型記憶胞元的資料狀態是否基於寫入電流IR1、IR2、...IRq而發生切換。舉例而言，確定電路2531、2532、...253q可被實施為硬體電路(例如，位準偵測器、相位偵測器、正反器(flip-flop)等)，所述硬體電路被配置以偵測資料值的改變或轉變。確定電路2531、2532、...253q可輸出與所述判斷的結果對應的值。
舉例而言，複製型感測放大器2511可感測包括複製型可變電阻元件RVR1的複製型記憶胞元的資料。確定電路2531可基於複製型感測放大器2511的輸出判斷包括複製型可變電阻元件RVR1的複製型記憶胞元的資料狀態是否基於寫入電流IR1而發生切換。複製型感測放大器2512...251q與確定電路2532...253q可以類似的方式操作。
組合電路2550可基於確定電路2531、2532、...253q的輸出值來產生包含控制值CVU及控制值CVD的控制值CV(或可單獨地產生控制值CVU及控制值CVD)。因此，可基於複製型記憶胞元的資料狀態是否發生切換來產生控制值CV。組合電路2550可被實施為硬體電路(例如，邏輯閘、正反器等)，所述硬體電路被配置以藉由組合確定電路2531、2532、...253q的輸出值來產生控制值CV。
寫入驅動器1314所驅動的寫入電流IW可具有基於控制值CV被調整的強度。可產生控制值CV，以使得控制值CV與切換寫入電流的使複製型記憶胞元的資料狀態發生切換的強度相關聯。因此，可將寫入電流IW驅動成使其具有與切換寫入電流的強度對應的強度。
舉例而言，可確定僅包括複製型可變電阻元件RVRq的複製型記憶胞元的資料狀態基於具有最高強度Xq(參見圖12)的寫入電流而發生切換，且其餘複製型記憶胞元的資料狀態不發生切換。在此種情形中，可產生控制值CV以調整寫入電流IW的強度，以使得寫入電流IW的強度與強度Xq(參見圖12)對應，且寫入驅動器1314可基於控制值CV驅動具有與強度Xq(參見圖12)對應的強度的寫入電流IW。
舉另一實例，僅包括複製型可變電阻元件RVR1的複製型記憶胞元的資料狀態可不切換而維持不變，且其餘複製型記憶胞元的資料狀態可基於相應的寫入電流IR2...IRq而發生切換。當 確定數個複製型記憶胞元的資料狀態發生切換時，可將供應到複製型記憶胞元的寫入電流IR2...IRq中具有最低強度(例如，圖12中的強度X2)的寫入電流(例如，寫入電流IR2)確定為切換寫入電流。
可產生控制值CV來調整寫入電流IW的強度，以使得寫入電流IW的強度與所確定的切換寫入電流的強度(例如，圖12中的強度X2)對應。因此，基於控制值CV，寫入驅動器1314可驅動強度大於或等於臨限強度但最小強度能夠使記憶胞元MC的資料狀態發生切換的寫入電流IW。
然而，提供圖13的說明是為便於更好地理解，並不旨在限制本發明概念。應理解，可藉由對圖13的說明進行潤飾來獲得本發明概念的各種示範性實施例。
在本發明概念的示範性實施例中，電晶體TR1、TR2、...TRq的數目可與複製型記憶胞元的數目相同或不同。當電晶體TR1、TR2、...TRq的數目小於複製型記憶胞元的數目時，可將一個寫入電流供應至數個複製型記憶胞元。當電晶體TR1、TR2、...TRq的數目大於複製型記憶胞元的數目時，可基於數個寫入電流來對一個複製型記憶胞元進行測試。舉例而言，當僅提供一個複製型記憶胞元時，可對所述一個複製型記憶胞元進行測試以判斷所述一個複製型記憶胞元的資料狀態是否基於所有的寫入電流IR1、IR2、...IRq而發生切換。
在本發明概念的示範性實施例中，電晶體TR1、 TR2、...TRq可被配置成具有相同的通道寬度。另外，多個複製型記憶胞元可被配置成具有不同的電阻值。在此種情形中，寫入電流IR1、IR2、...IRq可基於不同的電阻值而具有不同強度。
在本發明概念的示範性實施例中，控制值產生電路2500可不包括確定電路2531、2532、...253q及組合電路2550。在此種情形中，可提供複製型感測放大器2511、2512、...251q的輸出值作為控制值CV。當恰當地設計了與複製型記憶胞元2300及驅動器電路200相關聯的配置，可不包括確定電路2531、2532、...253q及組合電路2550且因此可減小電路複雜性。
本發明概念並不僅限於以上示範性實施例，且可對電流源電路2100、複製型記憶胞元2300及控制值產生電路2500進行各種改變或修改以實現本發明概念中所述的操作。另外，可對電流控制器2000進行各種改變或修改以基於使複製型記憶胞元的資料狀態發生切換的寫入電流來產生控制值CV。
可在記憶裝置1310的操作期間、週期性地(例如，每10秒)或因應於條件得到滿足(例如，溫度改變超出參考值)而繼續實行藉由電流控制器2000產生控制值CV及調整寫入電流IW的強度。本發明概念並不僅限於此，且可對示範性實施例進行各種改變或修改以驅動適合於操作條件的寫入電流IW。
圖14是闡述根據本發明概念的示範性實施例的圖11所示電流控制器2000的操作的圖表。圖15是闡述根據本發明概念的示範性實施例的圖9所示記憶胞元100的特性的圖表。
參考圖14，電流源電路2100可輸出四個寫入電流IR1、IR2、IR3及IR4。可以記憶胞元MC的臨限強度特性為考量來選擇寫入電流IR1、IR2、IR3及IR4的強度。舉例而言，寫入電流IR1、IR2、IR3及IR4的強度分別可以是40微安、50微安、60微安及70微安。
參考圖15，舉例而言，記憶裝置1310可在介於-40℃與120℃之間的溫度條件下操作。舉例而言，當記憶裝置1310在-40℃下操作時，寫入電流IW的臨限強度可以是70微安。舉例而言，當記憶裝置1310在120℃下操作時，寫入電流IW的臨限強度可以是30微安。在圖15中，溫度與臨限強度之間存在線性關係。
圖16是根據圖14及圖15的實例闡述圖13所示電流控制器2000的配置及操作的方塊圖。
為便於更好地理解，舉例而言，假定記憶裝置1310在60℃下操作。在此假定下，參考圖15，使複製型記憶胞元及記憶胞元MC的資料狀態發生切換的臨限強度可以是45微安。另外，舉例而言，假定複製型記憶胞元最初儲存邏輯「1」的資料值。
可將電晶體TR1、TR2、TR3及TR4所驅動的寫入電流IR1、IR2、IR3及IR4供應至複製型記憶胞元。當臨限強度是45微安時，即使供應寫入電流IR1，包括複製型可變電阻元件RVR1及複製型胞元電晶體RCT1的複製型記憶胞元的資料狀態仍不可切換。因此，複製型感測放大器2511可感測到邏輯「1」的資料值。
另一方面，包括複製型可變電阻元件RVR2、RVR3及RVR4以及複製型胞元電晶體RCT2、RCT3及RCT4的複製型記憶胞元的資料狀態可基於寫入電流IR2、IR3及IR4自邏輯「1」的資料值切換至邏輯「0」的資料值。因此，複製型感測放大器2512、2513及2514可感測到邏輯「0」的資料值。
當複製型感測放大器2511的輸出值不改變時，確定電路2531可輸出指示包括複製型可變電阻元件RVR1及複製型胞元電晶體RCT1的複製型記憶胞元的資料狀態未發生切換的值(例如，邏輯「0」)。因應於複製型感測放大器2512、2513及2514的輸出值的改變或轉變，確定電路2532、2533及2534可輸出指示包括複製型可變電阻元件RVR2、RVR3及RVR4以及複製型胞元電晶體RCT2、RCT3及RCT4的複製型記憶胞元的資料狀態發生切換的值(例如，邏輯「1」的值)。
組合電路2550可組合確定電路2531、2532、2533及2534的輸出值以產生控制值CVU及控制值CVD。可產生控制值CVU及控制值CVD以使得控制值CVU及控制值CVD與強度50微安、60微安及70微安當中可使複製型記憶胞元的資料狀態發生切換的最低強度50微安相關聯。
舉例而言，控制值CVU可包含數位位元「0011」及數位位元「1111」，且控制值CVD可包含數位位元「0000」及數位位元「1100」。組合電路2550可包括用於對控制值CVU的數位位元與控制值CVD的數位位元進行組合的組合邏輯電路。
圖17及圖18是闡述根據本發明概念的示範性實施例的圖10所示驅動器電路200的配置及操作的方塊圖，驅動器電路200基於自圖16所示電流控制器2000輸出的控制值CV操作。
參考圖17及圖18，驅動器電路200可包括電晶體PU1、PU2、PU3及PU4以及電晶體PD1、PD2、PD3及PD4。舉例而言，電晶體PU1及PD1中的每一者可具有驅動40微安電流的通道寬度，且電晶體PU2、PU3、PU4、PD2、PD3及PD4中的每一者可具有驅動10微安電流的通道寬度。
舉例而言，圖17可與驅動器電路200意圖上拉位元線BL1的電壓至驅動電壓VDD1的情形相關聯。在圖17的情形中，驅動器電路200可自控制值產生電路2500接收「0011」的控制值CVU及「0000」的控制值CVD。
參考圖17，可因應於控制值CVD的數位位元「0000」關斷電晶體PD1、PD2、PD3及PD4。可因應於控制值CVU的上部數位位元「00」接通電晶體PU1及PU2。可因應於控制值CVU的下部數位位元「11」關斷電晶體PU3及PU4。因此，可驅動50微安的寫入電流IW通過接通電晶體PU1及PU2。
舉例而言，圖18可與驅動器電路200意圖下拉位元線BL1的電壓至驅動電壓VDD2的情形相關聯。在圖18的情形中，驅動器電路200可自控制值產生電路2500接收「1111」的控制值CVU及「1100」的控制值CVD。
參考圖18，可因應於控制值CVU的數位位元「1111」 關斷電晶體PU1、PU2、PU3及PU4。可因應於控制值CVD的上部數位位元「11」接通電晶體PD1及PD2。可因應於控制值CVD的下部數位位元「00」關斷電晶體PD3及PD4。因此，可驅動50微安的寫入電流IW通過接通電晶體PD1及PD2。
舉例而言，所述圖17的情形可與意圖將邏輯「0」的資料值儲存於記憶胞元100中的情形相關聯，且圖18的情形可與意圖將邏輯「1」的資料值儲存於記憶胞元100中的情形相關聯。舉例而言，根據資料緩衝器1316中所緩衝的資料的值，可將「0011」或「1111」的控制值CVU選擇性地提供至電晶體PU1、PU2、PU3及PU4，且可將「0000」或「1100」的控制值CVD選擇性地提供至電晶體PD1、PD2、PD3及PD4。為實現此，例如可使用電路(例如，開關、多工器等)。
如上文所述，寫入電流IW的臨限強度在60℃的操作溫度下可為45微安。如參考圖16至圖18所述，寫入電流IW可被驅動成具有50微安的強度，所述50微安的強度大於或等於臨限強度。50微安的強度可與寫入電流IR2、IR3及IR4的強度當中可使記憶胞元100的資料狀態發生切換的最小強度對應。
當寫入電流IW始終具有最高強度70微安時，在任何操作條件下皆可確保大於或等於臨限強度的電流強度。然而，可存在不必要的功耗。另一方面，如參考圖16至圖18所述，當寫入電流IW具有適合於給定操作條件的50微安的強度時，可減少功耗且可提高效率及可靠性。
雖然參考本發明概念的示範性實施例闡述了本發明概念，但熟習此項技術者應明瞭可在不背離以下申請專利範圍中所述的本發明概念的精神及範疇的情況下對本發明概念做出各種改變及潤飾。
100、MC:記憶胞元
1310:記憶裝置
1311:記憶胞元陣列
1312:列解碼器
1313:行解碼器
1314:寫入驅動器
1315:感測放大器
1316:資料緩衝器
1317:控制邏輯電路
2000:電流控制器
ADDR:位址
BL1、BL2、BLn:位元線
CTRL:控制器訊號
SL1、SL2、SLn:源極線
WL1、WL2、WLm:字元線

Claims (24)

  1. 一種記憶裝置，包括：記憶胞元陣列，包括記憶胞元，所述記憶胞元被配置以基於第一寫入電流儲存第一資料；寫入驅動器，被配置以基於控制值輸出所述第一寫入電流；以及電流控制器，包括複製型記憶胞元，所述電流控制器被配置以基於所述複製型記憶胞元中所儲存的第二資料的狀態產生所述控制值，其中所述第一寫入電流的強度是基於所述控制值來調整，其中當提供至所述複製型記憶胞元的第二寫入電流的強度大於或等於臨限強度時，所述第二資料的所述狀態在第一值與第二值之間進行切換，且所述控制值是包含數位位元的數位代碼，所述數位位元指示所述第二資料的所述狀態是否發生切換。
  2. 如申請專利範圍第1項所述的記憶裝置，其中所述臨限強度根據所述記憶裝置操作的溫度而改變。
  3. 如申請專利範圍第1項所述的記憶裝置，其中所述寫入驅動器被配置以驅動具有不同強度的多個寫入電流，且所述第一寫入電流的所述強度被調整成具有所述不同強度中的一者。
  4. 如申請專利範圍第1項所述的記憶裝置，其中 所述電流控制器包括：多個複製型記憶胞元，包括所述複製型記憶胞元；電流源電路，被配置以將多個第二寫入電流供應至所述多個複製型記憶胞元，所述多個第二寫入電流具有不同強度；以及控制值產生電路，被配置以藉由感測所述多個複製型記憶胞元中所儲存的資料的狀態是否基於所述多個第二寫入電流而發生切換來產生所述控制值。
  5. 如申請專利範圍第4項所述的記憶裝置，其中所述電流源電路包括多個電晶體，所述多個電晶體被配置以藉由根據不同的鏡像比率拷貝參考電流來驅動所述多個第二寫入電流，且所述多個第二寫入電流的所述不同強度與所述不同的鏡像比率對應。
  6. 如申請專利範圍第4項所述的記憶裝置，其中所述多個複製型記憶胞元中的每一者包括與所述記憶胞元中所包括的組件相同的組件，所述多個複製型記憶胞元中的每一者中所包括的所述組件的特性與所述記憶胞元中所包括的所述組件的特性相同，且所述多個複製型記憶胞元中的每一者中所包括的所述組件之間的連接與所述記憶胞元中所包括的所述組件之間的連接相同。
  7. 如申請專利範圍第4項所述的記憶裝置，其中 所述控制值產生電路被配置以產生所述控制值，以使得所述第一寫入電流的所述強度與供應至所述多個複製型記憶胞元當中的一些複製型記憶胞元的一些第二寫入電流的強度中感測到資料狀態發生切換的最低強度對應。
  8. 一種記憶裝置，包括：記憶胞元陣列，被配置以基於第一寫入電流儲存資料；寫入驅動器，被配置以基於控制值驅動所述第一寫入電流，以使得調整所述第一寫入電流的第一強度；以及電流控制器，被配置以：自具有不同強度的多個寫入電流當中選擇改變所述資料的狀態的第二寫入電流，及產生與所述第二寫入電流的第二強度對應的所述控制值，其中基於所述控制值將所述第一強度調整成與所述第二強度對應。
  9. 如申請專利範圍第8項所述的記憶裝置，其中調整所述第一強度以使得所述資料的所述狀態自第一值改變為第二值。
  10. 如申請專利範圍第8項所述的記憶裝置，其中所述電流控制器包括：電流源電路，被配置以輸出所述多個寫入電流；及多個複製型記憶胞元，被配置以基於所述多個寫入電流儲 存資料。
  11. 如申請專利範圍第10項所述的記憶裝置，其中所述多個複製型記憶胞元具有不同的電阻值，且所述多個寫入電流具有所述不同強度。
  12. 如申請專利範圍第10項所述的記憶裝置，其中所述多個複製型記憶胞元中所儲存的所述資料的狀態基於所述多個寫入電流中的相應寫入電流而改變或維持不變，且所述電流控制器被配置以將供應至所述多個複製型記憶胞元當中的一些複製型記憶胞元的所述多個寫入電流當中具有使資料的狀態發生切換的最低強度的寫入電流確定為所述第二寫入電流。
  13. 如申請專利範圍第8項所述的記憶裝置，其中所述寫入驅動器包括多個電晶體，所述多個電晶體中的每一者基於所述控制值而被接通或關斷，且所述第一強度與所述多個電晶體中的多個接通電晶體所驅動的電流的強度的總和對應。
  14. 一種記憶裝置，包括：多個第一電晶體，被配置以驅動具有不同強度的多個第一寫入電流；多個複製型記憶胞元，被配置以基於所述多個第一寫入電流儲存資料；控制值產生電路，被配置以根據所述多個複製型記憶胞元中 所儲存的所述資料的狀態是否基於所述多個第一寫入電流發生切換來產生控制值；多個第二電晶體，被配置以在所述多個第二電晶體中的每一者接通或關斷時基於所述控制值來驅動第二寫入電流；以及記憶胞元陣列，被配置以基於所述第二寫入電流儲存資料，其中所述控制值與所述多個第一寫入電流中的切換寫入電流的強度相關聯，其中所述切換寫入電流使所述多個複製型記憶胞元中所儲存的所述資料的所述狀態發生切換。
  15. 如申請專利範圍第14項所述的記憶裝置，其中當所述多個複製型記憶胞元當中的兩個或更多個複製型記憶胞元中所儲存的所述資料的狀態基於所述多個第一寫入電流當中供應至所述兩個或更多個複製型記憶胞元的一些第一寫入電流而發生切換時，所述切換寫入電流的所述強度與所供應的所述一些第一寫入電流的強度中的最低強度對應。
  16. 如申請專利範圍第14項所述的記憶裝置，其中所述第二寫入電流的強度根據所述多個第二電晶體當中被接通的一些第二電晶體的數目改變。
  17. 如申請專利範圍第14項所述的記憶裝置，其中所述多個第二電晶體被配置以驅動所述第二寫入電流，以使得所述第二寫入電流的強度與所述切換寫入電流的基於所述控制值的所述強度對應。
  18. 一種記憶裝置，包括：記憶胞元陣列，被配置以基於第一寫入電流儲存資料；寫入驅動器，被配置以輸出所述第一寫入電流；以及一個或多個複製型記憶胞元，被配置以基於具有不同強度的多個寫入電流儲存資料，其中所述一個或多個複製型記憶胞元中所儲存的所述資料的狀態基於所述多個寫入電流而發生改變或維持不變，且所述寫入驅動器被配置以驅動所述第一寫入電流，以使得所述第一寫入電流的強度與所述多個寫入電流中的第二寫入電流的強度對應，其中所述第二寫入電流改變所述一個或多個複製型記憶胞元中所儲存的所述資料的所述狀態。
  19. 如申請專利範圍第18項所述的記憶裝置，其中所述一個或多個複製型記憶胞元中的每一者是所述記憶胞元陣列中所包括的記憶胞元的複本。
  20. 如申請專利範圍第18項所述的記憶裝置，其中當所述記憶裝置操作的溫度發生改變時，所述第一寫入電流的所述強度發生改變。
  21. 一種驅動寫入電流以將資料儲存於記憶胞元中的方法，所述方法包括：將具有第一強度的第一寫入電流及具有第二強度的第二寫入電流分別供應至第一複製型記憶胞元及第二複製型記憶胞元；感測所述第一複製型記憶胞元中所儲存的第一資料及所述第 二複製型記憶胞元中所儲存的第二資料以判斷所述第一資料的狀態是否基於所述第一寫入電流發生切換，且判斷所述第二資料的狀態是否基於所述第二寫入電流發生切換；以及當確定所述第一資料的所述狀態發生切換且所述第二資料的所述狀態未切換時，驅動強度與所述第一強度對應的第三寫入電流，以使得基於所述第三寫入電流將所述資料儲存於所述記憶胞元中。
  22. 如申請專利範圍第21項所述的方法，更包括：當確定所述第一資料的所述狀態發生切換且所述第二資料的所述狀態發生切換時，驅動強度與所述第一強度及所述第二強度中的較低強度對應的所述第三寫入電流。
  23. 如申請專利範圍第21項所述的方法，更包括：根據與所述第一強度對應的第一比率拷貝參考電流以產生所述第一寫入電流，且根據與所述第二強度對應的第二比率拷貝所述參考電流以產生所述第二寫入電流。
  24. 如申請專利範圍第21項所述的方法，更包括：基於所述第一資料的所述狀態是否發生切換及所述第二資料的所述狀態是否發生切換來產生控制值，其中驅動所述第三寫入電流包括將所述第三寫入電流驅動成使所述第三寫入電流具有基於所述控制值調整而得到的強度。
TW108122022A 2018-07-27 2019-06-24 記憶裝置以及驅動寫入電流的方法 TWI727350B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0087767 2018-07-27
KR1020180087767A KR102599662B1 (ko) 2018-07-27 2018-07-27 주어진 동작 환경에 적합한 쓰기 전류에 기초하여 동작하는 메모리 장치 및 쓰기 전류를 구동하는 방법

Publications (2)

Publication Number Publication Date
TW202008353A TW202008353A (zh) 2020-02-16
TWI727350B true TWI727350B (zh) 2021-05-11

Family

ID=69148780

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108122022A TWI727350B (zh) 2018-07-27 2019-06-24 記憶裝置以及驅動寫入電流的方法

Country Status (6)

Country Link
US (1) US10891998B2 (zh)
JP (1) JP7370184B2 (zh)
KR (1) KR102599662B1 (zh)
CN (1) CN110782923A (zh)
DE (1) DE102019114491A1 (zh)
TW (1) TWI727350B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102523714B1 (ko) * 2019-01-21 2023-04-20 삼성전자주식회사 메모리 장치
KR102432163B1 (ko) * 2020-10-30 2022-08-12 한양대학교 산학협력단 고신뢰성의 자기 메모리 시스템 및 그 동작 방법
US11693560B2 (en) * 2021-01-22 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM-based cell for in-memory computing and hybrid computations/storage memory architecture
WO2023021900A1 (ja) * 2021-08-20 2023-02-23 東洋紡株式会社 活性エステル化合物

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203112B2 (en) * 2004-08-05 2007-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple stage method and system for sensing outputs from memory cells
US20140321195A1 (en) * 2013-04-25 2014-10-30 Artur ANTONYAN Current generator for nonvolatile memory device and write and/or read currents calibrating method using the same
US20170069380A1 (en) * 2015-09-04 2017-03-09 Kabushiki Kaisha Toshiba Memory device
US20170206961A1 (en) * 2016-01-19 2017-07-20 SK Hynix Inc. Electronic device and method for driving the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288311A (ja) * 2003-03-24 2004-10-14 Toshiba Corp 半導体記憶装置及びその制御方法
WO2004095464A1 (ja) 2003-04-21 2004-11-04 Nec Corporation データの読み出し方法が改善された磁気ランダムアクセスメモリ
KR100532462B1 (ko) * 2003-08-22 2005-12-01 삼성전자주식회사 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
US7057958B2 (en) * 2003-09-30 2006-06-06 Sandisk Corporation Method and system for temperature compensation for memory cells with temperature-dependent behavior
US7286421B2 (en) * 2003-10-28 2007-10-23 International Business Machines Corporation Active compensation for operating point drift in MRAM write operation
JP5002401B2 (ja) * 2007-10-03 2012-08-15 株式会社東芝 抵抗変化メモリ
KR101504340B1 (ko) 2008-11-04 2015-03-20 삼성전자주식회사 온도 보상 기능을 가지는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
KR101161745B1 (ko) * 2009-06-05 2012-07-02 에스케이하이닉스 주식회사 반도체 메모리 장치
US8217684B2 (en) 2010-10-12 2012-07-10 Magic Technologies, Inc. Fast and accurate current driver with zero standby current and features for boost and temperature compensation for MRAM write circuit
US8339843B2 (en) * 2010-12-17 2012-12-25 Honeywell International Inc. Generating a temperature-compensated write current for a magnetic memory cell
KR20120069380A (ko) * 2010-12-20 2012-06-28 에스케이하이닉스 주식회사 자기 메모리 장치 및 이를 위한 레퍼런스 셀의 프로그램 방법 및 검증 방법
US9183912B2 (en) * 2012-05-17 2015-11-10 Everspin Technologies, Inc. Circuit and method for controlling MRAM cell bias voltages
KR102060488B1 (ko) 2012-12-27 2019-12-30 삼성전자주식회사 불휘발성 랜덤 액세스 메모리 장치 및 그것의 데이터 읽기 방법
US9704591B2 (en) 2014-12-17 2017-07-11 Sandisk Technologies Llc Temperature independent reference current generation for calibration
US9607676B2 (en) 2015-08-12 2017-03-28 Avalanche Technology, Inc. Method and apparatus for adjustment of current through a magnetoresistive tunnel junction (MTJ) based on temperature fluctuations
KR20170097813A (ko) 2016-02-18 2017-08-29 에스케이하이닉스 주식회사 상황에 따라 정확한 리드 전압을 제공하는 저항 변화 메모리 장치
US20170263299A1 (en) * 2016-03-11 2017-09-14 Kabushiki Kaisha Toshiba Semiconductor memory device
US20170345496A1 (en) * 2016-05-25 2017-11-30 Intel Corporation Asymmetrical write driver for resistive memory
KR102445560B1 (ko) * 2018-03-09 2022-09-22 에스케이하이닉스 주식회사 저항성 메모리 장치 및 그의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203112B2 (en) * 2004-08-05 2007-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple stage method and system for sensing outputs from memory cells
US20140321195A1 (en) * 2013-04-25 2014-10-30 Artur ANTONYAN Current generator for nonvolatile memory device and write and/or read currents calibrating method using the same
US20170069380A1 (en) * 2015-09-04 2017-03-09 Kabushiki Kaisha Toshiba Memory device
US20170206961A1 (en) * 2016-01-19 2017-07-20 SK Hynix Inc. Electronic device and method for driving the same

Also Published As

Publication number Publication date
US10891998B2 (en) 2021-01-12
TW202008353A (zh) 2020-02-16
KR102599662B1 (ko) 2023-11-07
JP7370184B2 (ja) 2023-10-27
JP2020017331A (ja) 2020-01-30
KR20200012445A (ko) 2020-02-05
DE102019114491A1 (de) 2020-01-30
CN110782923A (zh) 2020-02-11
US20200035281A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
US10453532B1 (en) Resistive memory device including reference cell and method of operating the same
TWI727350B (zh) 記憶裝置以及驅動寫入電流的方法
JP6161959B2 (ja) 抵抗式メモリのための感知増幅器回路
Bishnoi et al. Improving write performance for STT-MRAM
US10672442B2 (en) Voltage control circuit including assist circuit and memory device including the same
US10431277B2 (en) Memory device
US10008262B2 (en) Memory and electronic device including the same
US9886997B2 (en) Semiconductor device for reducing an instantaneous voltage drop
US20150043266A1 (en) Enhanced temperature range for resistive type memory circuits with pre-heat operation
US10861540B2 (en) Electronic device with semiconductor memory having increased read margin
US9153318B2 (en) Semiconductor device, and microprocessor, processor, system, data storage system and memory system including the semiconductor device for generating current supplied to write path
US10210932B2 (en) Electronic device with semiconductor memory having variable resistance elements for storing data and associated driving circuitry
US11657873B2 (en) Non-volatile static random access memory (nvSRAM) with multiple magnetic tunnel junction cells
TW201816794A (zh) 電子裝置
US20150302925A1 (en) Electronic device including semiconductor memory and operation method thereof
WO2013172065A1 (ja) 記憶回路
KR20190142548A (ko) 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법
KR20140107948A (ko) 반도체 장치 및 이를 포함하는 프로세서와 시스템
US9601176B2 (en) Nonvolatile memory
JP2020047352A (ja) 半導体記憶装置
WO2021241070A1 (ja) 半導体記憶装置
KR20220145470A (ko) 메모리 장치 및 그의 동작 방법
US20180047447A1 (en) Current driver, write driver, and semiconductor memory apparatus using the same