TWI726598B - 快閃記憶體中的感測電路和感測操作方法 - Google Patents

快閃記憶體中的感測電路和感測操作方法 Download PDF

Info

Publication number
TWI726598B
TWI726598B TW109103202A TW109103202A TWI726598B TW I726598 B TWI726598 B TW I726598B TW 109103202 A TW109103202 A TW 109103202A TW 109103202 A TW109103202 A TW 109103202A TW I726598 B TWI726598 B TW I726598B
Authority
TW
Taiwan
Prior art keywords
switch
voltage
coupled
terminal
sensing
Prior art date
Application number
TW109103202A
Other languages
English (en)
Other versions
TW202123247A (zh
Inventor
梁軻
喬梁
侯春源
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI726598B publication Critical patent/TWI726598B/zh
Publication of TW202123247A publication Critical patent/TW202123247A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Power Engineering (AREA)

Abstract

一種儲存單元的感測電路包括串聯耦接的第一開關、感測節點、第三開關、連接節點、第四開關和儲存單元。升壓驅動器耦接至感測節點。第二開關和連接節點串聯耦接。在第一、第二、第三、第四開關被導通時，升壓驅動器輸出第一電壓。之後，第三開關被截止，並且升壓驅動器輸出高於第一電壓的第二電壓，使得感測節點處的電壓位準不高於系統電壓。然後，第三開關被導通，之後被截止，並且升壓驅動器輸出介於第一電壓和第二電壓之間的中間電壓。在中間電壓的輸出期間確定儲存單元的狀態。

Description

快閃記憶體中的感測電路和感測操作方法
本發明係關於快閃記憶體，並且更具體的關於一種快閃記憶體中的感測電路和感測操作。
非揮發性記憶體是能夠在不加電的情況下使其儲存的資料保持延長的時段的記憶體。快閃記憶體已經發展成了一種普及型的非揮發性記憶體，其可以用於很寬範圍的應用。快閃記憶體常被用到諸如個人電腦、數位相機、數位媒體播放器、數位記錄儀、車輛、無線裝置、蜂窩電話和可拆卸儲存模組的電子系統中，而且快閃記憶體的用途還在不斷擴展。
快閃記憶體使用兩種基本架構之一，這兩種基本架構被稱為NOR快閃記憶體和NAND快閃記憶體。典型地，NAND快閃記憶體的儲存單元陣列被布置為使得一串的儲存單元以源極到汲極的方式串聯連接到一起。快閃記憶體可以包括具有大量的浮閘電晶體的儲存陣列。NAND架構陣列使其儲存單元的陣列布置成具有行和列的矩陣，就像常規NOR陣列那樣，使得陣列的每個儲存單元的閘極耦接至字線。然而，與NOR不同的是每個儲存單元不直接耦接至源極線和位元線。相反，陣列的儲存單元被一起布置成串，通常為8串、16串、32串或更多。串中的儲存單元以源極到汲極的方式一起串聯耦接在公共源極線和位元線之間。
快閃記憶體需要用於執行針對選定儲存單元的感測操作(諸如讀取操作和驗證操作)的至少部分的感測電路。感測操作中的升壓方案用於以更高的準確度實現更可靠的感測。然而，通常應用的升壓方案有其自身的問題，例如，漏電問題，其可能導致錯誤感測。需要一種新升壓方案來解決這些問題。
實施例提供了一種操作儲存單元的感測電路的方法。感測電路包括第一開關、第二開關、第三開關和第四開關。第一開關的第一端耦接至輸出系統電壓的系統電壓源。第一開關的第二端耦接至感測節點、第三開關的第一端和升壓驅動器。第二開關的第二端耦接至第三開關的第二端和第四開關的第一端。方法包括：控制升壓驅動器以輸出第一電壓，並且在第一開關、第二開關和第四開關被導通的同時導通第三開關；在控制升壓驅動器以輸出第一電壓並且導通第三開關之後，截止第三開關；在第三開關被截止的同時，控制升壓驅動器以輸出高於第一電壓的第二電壓，使得感測節點處的電壓位準不高於系統電壓；在升壓驅動器輸出第二電壓的同時，導通第三開關；導通第三開關之後，當在升壓驅動器輸出高電壓時，截止第三開關，並且控制升壓驅動器以輸出處於第一電壓和第二電壓之間的中間電壓；在升壓驅動器輸出中間電壓的同時確定儲存單元的狀態。
實施例提供了一種感測電路，其包括升壓驅動器、第一開關、第二開關、第三開關和第四開關。耦接至感測節點的升壓驅動器被配置為提供升壓電壓。第一開關包括耦接至系統電壓源的第一端和耦接至感測節點的第二端。第二開關包括耦接至系統電壓源的第一端以及第二端。第三開關包括耦接至感 測節點的第一端和耦接至第二開關的第二端的第二端。第四開關包括耦接至第二開關的第二端的第一端和耦接至儲存單元串的第二端。
實施例提供了一種操作儲存單元的感測電路的方法。感測電路包括感測節點、開關、串聯耦接的儲存單元、以及耦接至感測節點的升壓驅動器。方法包括：控制升壓驅動器以輸出第一電壓，並且在第一開關、第二開關和第四開關被導通的同時導通第三開關；在控制升壓驅動器以輸出第一電壓並且導通第三開關之後，截止第三開關；在第三開關被截止的同時，控制升壓驅動器以輸出高於第一電壓的第二電壓，使得感測節點處的電壓位準不高於系統電壓；在升壓驅動器輸出第二電壓的同時，導通第三開關；當在升壓驅動器輸出處於第一電壓和第二電壓之間的中間電壓時，截止第三開關；以及在升壓驅動器輸出中間電壓的同時確定儲存單元的狀態。
實施例提供了一種記憶體，其包括：複數個儲存單元；複數個位元線電晶體，它們每者耦接至複數個儲存單元的對應列的一端；複數個源極線電晶體，它們每者耦接至複數個儲存單元的對應列的另一端；以及耦接至複數個儲存單元的感測電路。感測電路包括升壓驅動器、第一開關、第二開關、第三開關和第四開關。耦接至感測節點的升壓驅動器被配置為提供升壓電壓。第一開關包括耦接至系統電壓源的第一端和耦接至感測節點的第二端。第二開關包括耦接至系統電壓源的第一端以及第二端。第三開關包括耦接至感測節點的第一端和耦接至第二開關的第二端的第二端。第四開關包括耦接至第二開關的第二端的第一端以及第二端。
100:非揮發性記憶體
300:感測電路
310:儲存單元串
600方法
S610至S680:步驟
C(1,1)至C(M,N):儲存單元
WL1至WLM:字線
BL1至BLN:位元線
Ts:源極線電晶體
Tb:位元線電晶體
T1至T4:電晶體
Cso,Cb:電容
Vboost:升壓驅動器
SO:感測節點
Pre,Vblclamp,Vsoblk,Vblbias:電晶體訊號
Istring:放電電流
Isense:感測電流
vboost1,vboost2:電壓
VDD:系統電壓
Vtrigger:感測電壓
t1至t5:時間
S0至S3:閾值電壓範圍
圖1是實施例的快閃記憶體的示意圖。
圖2是二位元多級儲存單元的閾值電壓範圍的示意圖。
圖3是本發明的實施例中的被實施為用於感測操作的感測電路的示意圖。
圖4是本發明的實施例的用於感測操作的升壓波形的示意圖。
圖5是本發明的實施例的用於感測操作的升壓波形的另一示意圖。
圖6是本發明的實施例的感測操作的方法的流程圖。
圖1是本發明的實施例的快閃記憶體100的示意圖。非揮發性記憶體100包括複數個儲存單元C(1,1)到C(M,N)，其中，M和N是正整數。每個儲存單元包括浮閘電晶體。在本發明的一些實施例中，非揮發性記憶體100可以是NAND型快閃記憶體。N個儲存單元可以耦接至同一字線，並且M個儲存單元可以耦接至同一位元線。例如，儲存單元C(1,1)到C(1,N)可以耦接至字線WL1，並且儲存單元C(M,1)到C(M,N)可以耦接至字線WLM。儲存單元C(1,1)到C(M,1)可以耦接至位元線BL1，並且儲存單元C(M,1)到C(M,N)可以耦接至位元線BLN。儲存串的一端經由對應於該儲存串的位元線電晶體Tb耦接至位元線，並且另一端經由源極線電晶體Ts耦接至源極線。位元線BL1到BLN耦接至感測電路(例如，感測放大器)300，感測電路300通過感測選定位元線BLn上的電壓或電流來檢測目標儲存單元的狀態，其中，n是處於1和N(含1和N)之間的正整數。非揮發性記憶體100還包括用於對儲存單元陣列實施編程脈衝的控制電路。
儲存單元C(1,1)到C(M,N)可以被配置為單級儲存單元(SLC)或多級儲存單元(MLC)。可以借助於在儲存單元中儲存的具體閾值電壓範圍將資料狀態 分配給儲存單元。SLC允許在一個儲存單元中儲存單個二進數的資料，而MLC允許在一個儲存單元中儲存兩個或更多二進數，具體取決於閾值電壓的範圍和嚴密性。例如，一個位元可以由兩個閾值電壓範圍表示，兩個位元可以由四個閾值電壓範圍表示，並且三個位元可以由八個閾值電壓範圍表示，等等。SLC記憶體使用兩個閾值電壓範圍來儲存表示0或1的單位元資料(兩個閾值電壓範圍)。MLC記憶體可以被配置為用以儲存兩位元的資料(四個閾值電壓範圍)、三位元的資料(八個閾值電壓範圍)或更多。
圖2是二位元多級儲存單元的閾值電壓範圍的示意圖。儲存單元可以被編程至落在四個不同閾值電壓範圍S0、S1、S2和S3之一內的閾值電壓範圍；每個閾值電壓範圍表示對應於兩位的模式的資料狀態。在每兩個閾值電壓範圍S0到S1、S1到S2、S2到S3之間各保持一定餘量，以防止重疊。例如，如果儲存單元的電壓落在第一閾值電壓範圍S0內，那麽儲存單元儲存了“11”狀態，其通常表示擦除狀態。如果儲存單元的電壓落在第二閾值電壓範圍S1內，那麽儲存單元儲存了“10”狀態。如果儲存單元的電壓落在第三閾值電壓範圍S2內，那麽儲存單元儲存了“00”狀態。如果儲存單元的電壓落在第四閾值電壓範圍S3內，那麽儲存單元儲存了“01”狀態。
儲存單元按照編程周期受到編程。某一塊的儲存單元首先被擦除，並且之後選擇的單元被編程。對於NAND陣列而言，通過將所有字線設定到地電壓並且將擦除電壓施加至形成單元塊的襯底來擦除單元塊。這去除了在浮閘或者電晶體的其他電荷捕集結構中捕集的電荷，從而使得儲存單元的所得到的閾值電壓落在S0的閾值電壓範圍中，S0的閾值電壓範圍可以表示擦除狀態。
編程涉及向字線(例如，圖1中的字線WLm)施加一個或複數個編程脈衝，其中，m是處於1和M之間的整數。這由於控制每個儲存單元C(m,1)到C(m,N)的閘極。例如，編程脈衝可以開始於15V，並且對於每個後續編程脈衝都增大。這種編程方法是公知的增量步進脈衝編程(ISPP)。在編程脈衝被施加至字線WLm的同時，電壓還被施加至具有這些儲存單元的溝道的襯底，從而產生從選定儲存單元的溝道到浮閘的電荷轉移。來自溝道的電子可以通過直接注入或福勒-諾德海姆隧穿被注入到浮閘中。因此，在編程狀態下，閾值電壓往往大於零。
而且在圖1中，通過電壓(pass voltage)被施加至每個未選定字線，例如，除了WLm之外的字線WL1到WLM。在不同的字線上所施加的通過電壓可以是不同的。與選定字線WLm相鄰的字線可以具有9V的通過電壓，並且另一字線WLm-1可以具有8V的通過電壓。通過電壓總是足夠低，以避免觸發儲存單元的編程。而且還對未耦接至具有被選定為進行編程的儲存單元的儲存單元串的位元線施加抑制電壓。在編程操作期間，可以對交替位元線進行啟動或關閉，以進行編程。例如，可以對諸如BL2、BL4等的偶數編號位元線啟動從而對耦接至這些位元線的儲存單元編程，同時可以對諸如BL1、BL3等的奇數編號位元線關閉，從而不對耦接至這些位元線的儲存單元編程。之後，後續的編程操作可以對偶數編號位元線關閉並且對奇數編號位元線啟動。
在編程脈衝之間，執行感測操作(例如，驗證操作)來檢查選定儲存單元，從而判斷它們是否達到了其預期編程狀態。例如，如果儲存單元C(m,n)已經達到了其預期編程狀態，將通過使耦接至儲存單元C(m,n)的位元線BLn偏置抑制電壓而對儲存單元進行抑制或者不再對其做進一步編程。緊隨感測操作之後，如果還有儲存單元尚未完成編程，那麽施加附加的編程脈衝。施加編程脈 衝繼而執行感測操作的這一過程繼續進行直到全部的選定儲存單元都達到了其預期編程狀態為止。在已經施加了最大數量的編程脈衝，並且一些選定儲存單元仍然未完成編程時，這些儲存單元將被指定為缺陷儲存單元。
感測電路被用到快閃記憶體中，以執行對選定儲存單元的感測操作(例如，讀取和/或驗證)。圖3示出了本發明的實施例中的被實施為用於感測操作的感測電路300的示意圖。感測電路300包括第一開關T1、第二開關T2、第三開關T3和第四開關T4。第一開關T1的第二端耦接至第三開關T3的第一端和被配置為提供升壓電壓的升壓驅動器Vboost。這一耦接節點被稱為感測節點SO。第二開關T2的第二端被耦接至第三開關T3的第二端和第四開關T4的第一端。第一開關T1的第一端和第二開關T2的第一端被給定了系統電壓VDD。第四開關T4的第二端耦接至位元線BLn和儲存單元串310。耦接在感測節點SO和升壓驅動器Vboost之間的電容Cso是形成在感測節點SO的寄生電容。耦接在位元線BLn和地之間的電容Cb是由位元線BLn和儲存單元串310形成的寄生電容。第一開關T1可以是借助於PMOS(P型金屬氧化物半導體)電晶體實施的。第二開關T2、第三開關T3和第四開關T4可以是通過NMOS(N型金屬氧化物半導體)電晶體實施的。
在感測操作的預充電階段期間，通過將訊號Pre設定為某一電壓位準而將第一開關T1導通，由此將預充電電流注入到感測節點SO中，從而使感測節點SO的電壓位準升高到系統電壓VDD。訊號Vblclamp被施加以使第二開關T2導通，並且另一訊號Vblbias被施加以使第四開關T4導通。如訊號Vsoblk被關閉所指示的，第三開關T3被截止。
在預充電階段之後，耦接至未選定儲存單元的字線可以被給定通過 電壓。通過電壓使得耦接至那些字線的未選定儲存單元在通過模式下操作而不管其狀態如何。之後，耦接至選定儲存單元C(m,n)的字線WLm被偏置以感測電壓，以確定儲存單元C(m,n)的資料狀態。如果儲存單元C(m,n)的閾值電壓超過感測電壓，那麽儲存單元C(m,n)將不被啟動，並且位元線BLn將保持預充電電壓。如果儲存單元C(m,n)的閾值電壓低於感測電壓，那麽儲存單元C(m,n)將被啟動，並且位元線BLn將通過儲存單元串310放電。感測節點SO處的電壓還將受到下拉。之後，感測電路300檢測位元線BLn和感測節點SO是否在感測操作期間放電，以確定儲存單元C(m,n)的資料狀態。
感測電路300被配置為具有在感測節點SO處建立的感測觸發位準。感測觸發位準可以是感測節點SO處的特定電壓。在感測操作末尾，當感測節點SO處的電壓低於感測觸發位準時，儲存單元C(m,n)可以被確定為處於擦除狀態。當感測節點SO處的電壓高於感測觸發位準時，儲存單元C(m,n)可以被確定為處於編程狀態。一種提高編程狀態和擦除狀態之間的感測裕量的方式是應用升壓方案。典型地，升壓驅動器Vboost在感測階段的開始輸出高電壓。這將使感測節點SO的電壓升高到超過系統電壓VDD的位準。然而，這可能導致感測電路300的開關T1中的漏電流，其有可能引起儲存單元C(m,n)的資料狀態的錯誤指示。因此，需要一種新的方法來解決這一問題。
本發明提出了一種用於感測操作的升壓方案，以解決上文提及的問題。圖4和圖5是本發明的實施例的用於感測操作的升壓方案的波形的示意圖。如圖4和圖5所示，在預充電階段期間，第一開關T1被導通，並且感測節點SO被充電至系統電壓VDD。升壓驅動器Vboost被設定在地位準，並且用於控制第三開關T3的訊號Vsoblk處於指示第三開關T3導通的“導通”位準。儘管圖中未示出， 但是用於控制第二開關T2的訊號Vblclamp和用於控制第四開關T4的訊號Vblbias在整個感測操作期間均被啟動。
下文的描述參考圖3、圖4和圖5。感測階段開始於時間t1，感測節點SO開始通過儲存單元串310放電。在某一持續時段ta之後，在時間t2，如訊號Vsoblk被設定為“截止”位準所指示的，第三開關T3被截止。感測節點SO的放電隨著放電電流通路的截斷而停止。在訊號Vsoblk的截止之後，在時間t3，升壓驅動器Vboost輸出高電壓vboost1，以開始對感測節點SO充電。在感測節點SO處的電壓達到某一位準時，訊號Vsoblk被再次設定在“導通”位準，從而使第三開關T3導通，並且感測節點SO再次開始放電。在某一持續時段tb之後，在時間t5，升壓驅動器Vboost使其輸出下降電壓vboost2，從而將升壓驅動器Vboost的輸出電壓設定為vboost1-vboost2。感測節點SO處的電壓將繼續下降，直到穩定狀態位準。在這一時間，將感測節點處的電壓與預定感測電壓Vtrigger進行比較。如果如圖4所示感測節點處的電壓高於感測電壓Vtrigger，那麽選定儲存單元C(m,n)被確定為處於編程狀態。如果如圖5所示感測節點處的電壓低於感測電壓Vtrigger，那麽選定儲存單元C(m,n)被確定為處於擦除狀態。
替代地，可以通過將放電電流Istring與目標感測電流Isense的幅度進行比較而確定選定儲存單元C(m,n)的資料狀態。如果放電電流Istring的幅度小於感測電流Isense，那麽選定儲存單元C(m,n)被確定為處於編程狀態。如果串電流Istring的幅度大於感測電流Isense，那麽選定儲存單元C(m,n)被確定為處於擦除狀態。
圖4和圖5中的持續時段ta和tb可以被定義為：I sense ×t a =C so ×(vboost1-α)
I sense ×t b =C so ×(VDD-α-vboost2)
Isense是目標感測電流。Cso是感測節點SO的特性電容。α是作為用於感測變化的預定常數。
圖6是本發明的實施例的感測操作的方法600。其包括下述步驟：
S610：控制升壓驅動器Vboost以輸出第一電壓，並且在第一開關T1、第二開關T2和第四開關T4被導通時，導通第三開關T3；
S620：在控制升壓驅動器Vboost以輸出第一電壓並且導通第三開關T3之後，截止第三開關T3；
S630：在第三開關T3被截止的時，控制升壓驅動器Vboost以輸出高於第一電壓的第二電壓，使得感測節點SO的電壓位準不高於系統電壓VDD；
S640：在升壓驅動器正在輸出高電壓的時，導通第三開關T3；
S650：在升壓驅動器Vboost正在輸出第二電壓的同時導通第三開關T3之後，截止第三開關T3，並且控制升壓驅動器Vboost以輸出處於第二電壓和第一電壓之間的中間電壓；
S660：將感測節點SO的電壓位準與感測電壓Vtrigger進行比較；如果感測節點SO的電壓位準高於感測電壓Vtrigger，那麽進行至步驟S670，否則進行至步驟S680；
S670：選定儲存單元處於編程狀態。
S680：選定儲存單元處於擦除狀態。
綜上所述，本發明的感測電路和感測操作方法應用了一種新的升壓方案，使得感測節點處的電壓位準不超過系統電壓。其能夠有效地消除感測電路中的漏電流，因此實現更精確的感測，從而以更高的準確度確定選定儲存單元的資料狀態。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
600:方法
S610至S680:步驟

Claims (20)

  1. 一種操作儲存單元的感測電路的方法，該感測電路包括一第一開關、一第二開關、一第三開關和一第四開關，該第一開關的一第一端耦接至輸出一系統電壓的一系統電壓源，該第一開關的一第二端耦接至一感測節點、該第三開關的一第一端和一升壓驅動器，該第二開關的一第二端耦接至該第三開關的一第二端和該第四開關的一第一端，該方法包括：當該第一開關、該第二開關和該第四開關被導通時，控制該升壓驅動器輸出一第一電壓，並導通該第三開關；在控制該升壓驅動器輸出該第一電壓並導通該第三開關之後，截止該第三開關；在該第三開關被截止時，控制該升壓驅動器輸出高於該第一電壓的一第二電壓，使得該感測節點處的電壓位準不高於該系統電壓；當該升壓驅動器輸出該第二電壓時，導通該第三開關；在導通該第三開關之後，當該升壓驅動器輸出一高電壓時，截止該第三開關，並且控制該升壓驅動器輸出處於該第一電壓和該第二電壓之間的一中間電壓；以及在該升壓驅動器輸出該中間電壓時確定該儲存單元的狀態。
  2. 如請求項1所述的方法，還包括：將該感測節點的一電壓位準與一預定電壓進行比較；以及若該感測節點的該電壓位準高於該預定電壓，則確定該儲存單元處於編程狀態。
  3. 如請求項1所述的方法，還包括： 將該感測節點的一電壓位準與一預定電壓進行比較；以及若該第一開關的該第二端的電壓位準低於該預定電壓，則確定該儲存單元處於擦除狀態。
  4. 如請求項1所述的方法，其中該感測電路具有一寄生電容，形成於該第一開關的該第二端和該升壓驅動器之間。
  5. 如請求項1所述的方法，其中該感測電路具有一寄生電容，形成於該第四開關的一第二端和接地之間。
  6. 如請求項1所述的方法，其中該第四開關的一第二端耦接至一儲存單元串。
  7. 如請求項1所述的方法，其中該第一開關是一PMOS(P型金屬氧化物半導體)電晶體。
  8. 如請求項1所述的方法，其中該第二開關、該第三開關和該第四開關是NMOS(N型金屬氧化物半導體)電晶體。
  9. 一種感測電路，包括：一升壓驅動器，耦接至一感測節點，用以提供升壓電壓；一第一開關，包括：一第一端，耦接至一系統電壓源；以及一第二端，耦接至該感測節點； 一第二開關，包括：一第一端，耦接至該系統電壓源；以及一第二端；一第三開關，包括：一第一端，耦接至該感測節點；以及一第二端，耦接至該第二開關的該第二端；以及一第四開關，包括：一第一端，耦接至該第二開關的該第二端；以及一第二端，耦接至一儲存單元串。
  10. 如請求項9所述的感測電路，其中一寄生電容形成於該第一開關的該第二端和該升壓驅動器之間。
  11. 如請求項9所述的感測電路，其中一寄生電容形成於該第四開關的該第二端和接地之間。
  12. 如請求項9所述的感測電路，其中該第一開關是一PMOS(P型金屬氧化物半導體)電晶體。
  13. 如請求項9所述的感測電路，其中該第二開關、該第三開關和該第四開關是NMOS(N型金屬氧化物半導體)電晶體。
  14. 一種操作儲存單元的感測電路的方法，該感測電路包括串聯耦接的一感測節點、一開關和一儲存單元以及耦接至該感測節點的一升壓驅動 器，該方法包括：導通該開關；在該開關被導通之後，該升壓驅動器將第一電壓輸出至該感測節點；在該開關被導通之後，截止該開關；在該開關已經被截止之後，該升壓驅動器輸出高於該第一電壓的第二電壓，該第二電壓使得該感測節點處的電壓位準不高於系統電壓；當該升壓驅動器輸出該第二電壓時，導通該開關；當導通該開關之後，在該升壓驅動器輸出介於該第一電壓和該第二電壓之間的一中間電壓時，截止該開關；以及當該升壓驅動器輸出該中間電壓時，確定該儲存單元的狀態。
  15. 一種記憶體，包括：複數個儲存單元；複數個位元線電晶體，每個位元線電晶體耦接至該複數個儲存單元的一端；複數個源極線電晶體，每個源極線電晶體耦接至該複數個儲存單元的另一端；一感測電路，耦接至該複數個儲存單元，該感測電路包括：一升壓驅動器，耦接至一感測節點，用以提供一升壓電壓；一第一開關，包括：一第一端，耦接至一系統電壓源；以及一第二端，耦接至該感測節點；一第二開關，包括：一第一端，耦接至該系統電壓源；以及一第二端； 一第三開關，包括：一第一端，耦接至該感測節點；以及一第二端，耦接至該第二開關的該第二端；以及一第四開關，包括：一第一端，耦接至該第二開關的該第二端；以及一第二端。
  16. 如請求項15所述的記憶體，還包括一控制電路，用以向該複數個儲存單元實施編程脈衝。
  17. 如請求項15所述的記憶體，其中每一列儲存單元耦接至一字線。
  18. 如請求項15所述的記憶體，其中每一行儲存單元耦接至一位元線。
  19. 如請求項15所述的記憶體，其中每一儲存單元包括一浮閘電晶體。
  20. 如請求項15所述的記憶體，其中該感測電路用以檢測該複數個儲存單元之一儲存單元的狀態。
TW109103202A 2019-12-09 2020-02-03 快閃記憶體中的感測電路和感測操作方法 TWI726598B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2019/123977 2019-12-09
PCT/CN2019/123977 WO2021114013A1 (en) 2019-12-09 2019-12-09 Sense circuit and sensing operation method in flash memory devices

Publications (2)

Publication Number Publication Date
TWI726598B true TWI726598B (zh) 2021-05-01
TW202123247A TW202123247A (zh) 2021-06-16

Family

ID=70507774

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109103202A TWI726598B (zh) 2019-12-09 2020-02-03 快閃記憶體中的感測電路和感測操作方法

Country Status (6)

Country Link
US (1) US11114168B2 (zh)
JP (1) JP7309923B2 (zh)
KR (1) KR102675390B1 (zh)
CN (2) CN112634967B (zh)
TW (1) TWI726598B (zh)
WO (1) WO2021114013A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508444B2 (en) 2020-12-29 2022-11-22 Micron Technology, Inc. Memory cell sensing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7016230B2 (en) * 2003-10-09 2006-03-21 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US8107293B2 (en) * 2008-03-25 2012-01-31 Kabushiki Kaisha Toshiba Semiconductor memory device
CN103165164A (zh) * 2011-12-14 2013-06-19 旺宏电子股份有限公司 电流感测型感测放大器及其方法
US8593876B2 (en) * 2011-04-13 2013-11-26 Micron Technology, Inc. Sensing scheme in a memory device
US9165664B2 (en) * 2013-07-05 2015-10-20 Micron Technology, Inc. Sensing operations in a memory device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3532725B2 (ja) * 1997-02-27 2004-05-31 株式会社東芝 半導体集積回路
US7606076B2 (en) * 2007-04-05 2009-10-20 Sandisk Corporation Sensing in non-volatile storage using pulldown to regulated source voltage to remove system noise
KR100938094B1 (ko) * 2008-03-14 2010-01-21 주식회사 하이닉스반도체 반도체 메모리 소자 및 이의 소거 방법
JP2011065693A (ja) * 2009-09-16 2011-03-31 Toshiba Corp 不揮発性半導体記憶装置
KR101662703B1 (ko) 2010-06-09 2016-10-14 삼성전자 주식회사 플래시 메모리 장치 및 플래시 메모리 장치의 독출 방법
KR101139133B1 (ko) * 2010-07-09 2012-04-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US9123430B2 (en) 2013-06-14 2015-09-01 Sandisk 3D Llc Differential current sense amplifier and method for non-volatile memory
US9312018B1 (en) 2014-09-24 2016-04-12 Intel Corporation Sensing with boost
US9576673B2 (en) 2014-10-07 2017-02-21 Sandisk Technologies Llc Sensing multiple reference levels in non-volatile storage elements
KR102396117B1 (ko) * 2015-10-27 2022-05-10 에스케이하이닉스 주식회사 페이지 버퍼 및 이를 포함하는 반도체 메모리 장치
KR102414043B1 (ko) * 2015-11-13 2022-06-30 에스케이하이닉스 주식회사 비휘발성 메모리 장치
CN105741877B (zh) * 2016-01-25 2019-11-08 清华大学 感测电路、存储装置以及操作存储装置的方法
US10127988B2 (en) * 2016-08-26 2018-11-13 Micron Technology, Inc. Temperature compensation in memory sensing
US10049752B1 (en) 2017-03-06 2018-08-14 Intel Corporation Method and apparatus for process corner compensation for memory state sensing
US10366739B2 (en) * 2017-06-20 2019-07-30 Sandisk Technologies Llc State dependent sense circuits and sense operations for storage devices
CN107689245B (zh) * 2017-08-31 2019-02-22 长江存储科技有限责任公司 一种nand闪存装置的编程方法
KR102441551B1 (ko) 2018-01-30 2022-09-08 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
KR102442392B1 (ko) * 2018-10-12 2022-09-08 양쯔 메모리 테크놀로지스 씨오., 엘티디. Nmos 트랜지스터를 사용하는 ldo 레귤레이터
US10741252B2 (en) * 2018-12-18 2020-08-11 Micron Technology, Inc. Apparatus and methods for programming memory cells using multi-step programming pulses
US10818363B1 (en) * 2019-05-17 2020-10-27 Micron Technolgy, Inc. Apparatus and methods for calibrating sensing of memory cell data states

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7016230B2 (en) * 2003-10-09 2006-03-21 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US8107293B2 (en) * 2008-03-25 2012-01-31 Kabushiki Kaisha Toshiba Semiconductor memory device
US8593876B2 (en) * 2011-04-13 2013-11-26 Micron Technology, Inc. Sensing scheme in a memory device
CN103165164A (zh) * 2011-12-14 2013-06-19 旺宏电子股份有限公司 电流感测型感测放大器及其方法
US9165664B2 (en) * 2013-07-05 2015-10-20 Micron Technology, Inc. Sensing operations in a memory device

Also Published As

Publication number Publication date
CN112634967B (zh) 2022-12-06
CN112634967A (zh) 2021-04-09
US11114168B2 (en) 2021-09-07
WO2021114013A1 (en) 2021-06-17
US20210174880A1 (en) 2021-06-10
KR102675390B1 (ko) 2024-06-17
KR20210153713A (ko) 2021-12-17
CN111133518A (zh) 2020-05-08
JP7309923B2 (ja) 2023-07-18
CN111133518B (zh) 2021-01-29
TW202123247A (zh) 2021-06-16
JP2022535519A (ja) 2022-08-09

Similar Documents

Publication Publication Date Title
US10943663B1 (en) Method of programming in flash memory devices
US8203888B2 (en) Non-volatile semiconductor storage device
US9299449B2 (en) Methods and apparatus for sensing a memory cell
US7505322B2 (en) Method for reading NAND flash memory device using self-boosting
US8514636B2 (en) Semiconductor storage device
US9030875B2 (en) Non-volatile memory device
US7561474B2 (en) Program verifying method and programming method of flash memory device
US8379445B2 (en) Semiconductor storage device capable of reducing erasure time
US9349462B1 (en) Flash memory and programming method thereof
KR102672106B1 (ko) 전류 감지 페이지 버퍼를 포함하는 메모리 장치
JP4960378B2 (ja) 不揮発性メモリの読み出し外乱を低減する方法
TWI726598B (zh) 快閃記憶體中的感測電路和感測操作方法
JP2012198973A (ja) 不揮発性半導体記憶装置