TWI722998B - 支撐玻璃基板、積層體、半導體封裝體的製造方法、半導體封裝體、電子設備 - Google Patents

支撐玻璃基板、積層體、半導體封裝體的製造方法、半導體封裝體、電子設備 Download PDF

Info

Publication number
TWI722998B
TWI722998B TW104131520A TW104131520A TWI722998B TW I722998 B TWI722998 B TW I722998B TW 104131520 A TW104131520 A TW 104131520A TW 104131520 A TW104131520 A TW 104131520A TW I722998 B TWI722998 B TW I722998B
Authority
TW
Taiwan
Prior art keywords
glass substrate
substrate
semiconductor package
supporting glass
supporting
Prior art date
Application number
TW104131520A
Other languages
English (en)
Other versions
TW201613028A (en
Inventor
片山裕貴
Original Assignee
日商日本電氣硝子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本電氣硝子股份有限公司 filed Critical 日商日本電氣硝子股份有限公司
Publication of TW201613028A publication Critical patent/TW201613028A/zh
Application granted granted Critical
Publication of TWI722998B publication Critical patent/TWI722998B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B17/00—Forming molten glass by flowing-out, pushing-out, extruding or drawing downwardly or laterally from forming slits or by overflowing over lips
    • C03B17/06—Forming glass sheets
    • C03B17/064—Forming glass sheets by the overflow downdraw fusion process; Isopipes therefor
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C19/00—Surface treatment of glass, not in the form of fibres or filaments, by mechanical means
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/538—Roughness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P40/00—Technologies relating to the processing of minerals
    • Y02P40/50—Glass production, e.g. reusing waste heat during processing or shaping
    • Y02P40/57—Improving the yield, e-g- reduction of reject rates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Glass Compositions (AREA)
  • Laminated Bodies (AREA)
  • Surface Treatment Of Glass (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本發明的支撐玻璃基板的特徵在於：在表面具有研磨面，且整體板厚偏差未滿2.0 mm。

Description

支撐玻璃基板、積層體、半導體封裝體的製造方法、半導體封裝體、電子設備
本發明是有關於一種支撐玻璃基板以及使用該基板的積層體，具體而言是有關於一種於半導體封裝體的製造步驟中用以支撐加工基板的支撐玻璃基板以及使用該基板的積層體。
對行動電話、筆記型個人電腦、個人數位助理（Personal Data Assistance，PDA）等可攜式電子設備要求小型化及輕量化。隨之該些電子設備中所使用的半導體晶片的安裝空間亦受到嚴格限制，半導體晶片的高密度的安裝成為課題。因此，近年來藉由三維安裝技術，即，將半導體晶片彼此積層，將各半導體晶片間配線連接，從而實現半導體封裝體的高密度安裝。
且，現有的晶圓級封裝體（Wafer Level Package，WLP）是藉由以晶圓的狀態形成凸塊後，利用切割加以單片化而製作。然而，現有的WLP中難以增加接腳數，且是以半導體晶片的背面露出的狀態安裝，故有半導體晶片容易產生缺損等問題。
因此，作為新穎的WLP提出一種扇出（fan out）型WLP。扇出型WLP能夠增加接腳數，且藉由保護半導體晶片的端部可防止半導體晶片的缺損等。
[發明所欲解決之課題]
扇出型WLP中具有：利用樹脂的密封材使多個半導體晶片成型而形成加工基板後，對加工基板的一個表面進行配線的步驟；形成焊料凸塊的步驟等。
該些步驟伴有約200℃的熱處理，故有密封材變形、加工基板的尺寸發生變化之虞。若加工基板的尺寸發生變化，則難以對加工基板的一個表面進行高密度配線，且亦難以準確地形成焊料凸塊。
為了抑制加工基板的尺寸變化，有效的是使用用以支撐加工基板的支撐基板。然而，即便於使用支撐基板時，亦有難以對加工基板的一個表面進行高密度配線的情況。
本發明鑒於所述情況而完成，其技術性課題在於創造一種可有助於半導體封裝體的高密度化的支撐基板以及使用該基板的積層體。 [解決課題之手段]
本發明反覆進行各種實驗，結果發現藉由選定玻璃基板作為支撐基板，並將該玻璃基板的表面作為研磨面，且減小整體板厚偏差，可解決所述技術性課題，從而提出本發明。即，本發明的支撐玻璃基板的特徵在於：在表面具有研磨面，且整體板厚偏差未滿5.0 mm。此處，「整體板厚偏差」為支撐玻璃基板整體的最大板厚與最小板厚的差，例如可藉由神鋼（Kobelco）科研公司製造的Bow/Warp測定裝置SBW-331ML/d而進行測定。
玻璃基板易使表面平滑化，且具有剛性。因而，若使用玻璃基板作為支撐基板，則可牢固且準確地支撐加工基板。特別是玻璃基板的整體板厚偏差越小，越能準確地支撐加工基板，故越容易提高加工處理的精度。且玻璃基板容易透射紫外光等光。因而，若使用玻璃基板作為支撐基板，則可藉由設置接著層等而容易地將加工基板與支撐玻璃基板固定。且亦可藉由設置剝離層等而容易地將加工基板與支撐玻璃基板分離。
第二，本發明的支撐玻璃基板較佳為整體板厚偏差未滿2.0 mm。
第三，本發明的支撐玻璃基板較佳為翹曲量為60 mm以下。此處，「翹曲量」是指支撐玻璃基板整體的最高位點與最小平方焦點面之間的最大距離的絕對值、和最低位點與最小平方焦點面之間的最大距離的絕對值的合計值，例如可藉由神鋼（Kobelco）科研公司製造的Bow/Warp測定裝置SBW-331ML/d而進行測定。
第四，本發明的支撐玻璃基板的特徵在於：在表面具有研磨面，且整體板厚偏差未滿2.0 μm，且是藉由溢流下拉法（overflow down-draw method）而成形。
第五，本發明的支撐玻璃基板較佳為於半導體封裝體的製造步驟中用以支撐加工基板。
第六，本發明的支撐玻璃基板較佳為楊氏模量為65 GPa以上。此處，「楊氏模量」是指利用彎曲共振法而測定的值。另外，1 GPa相當於約101.9 Kgf/mm2 。
第七，本發明的積層體較佳為至少具備加工基板及用以支撐加工基板的支撐玻璃基板，且支撐玻璃基板為所述支撐玻璃基板。
第八，本發明的積層體較佳為加工基板至少具備利用密封材而成型的半導體晶片。
第九，本發明的半導體封裝體的製造方法較佳為具有：準備至少具備加工基板及用以支撐加工基板的支撐玻璃基板的積層體的步驟、搬送積層體的步驟、及對加工基板進行加工處理的步驟，且支撐玻璃基板為所述支撐玻璃基板。另外，關於「搬送積層體的步驟」與「對加工基板進行加工處理的步驟」，無須分別進行，可同時進行。
第十，本發明的半導體封裝體的製造方法較佳為加工處理包含對加工基板的一個表面進行配線的步驟。
第十一，本發明的半導體封裝體的製造方法較佳為加工處理包含在加工基板的一個表面形成焊料凸塊的步驟。
第十二，本發明的半導體封裝體較佳為藉由製造所述半導體封裝體的方法而製作。
第十三，本發明的電子設備較佳為具備半導體封裝體，且半導體封裝體為所述半導體封裝體。
本發明的支撐玻璃基板在表面具有研磨面，較佳為表面的50%以上為研磨面，更佳為表面的70%以上為研磨面，進而佳為表面的90%以上為研磨面。如此可容易地減小整體板厚偏差，且容易地減小翹曲量。
研磨處理的方法可採用各種方法，但較佳為如下方法：以一對研磨墊夾持玻璃基板的兩表面，一面使玻璃基板與一對研磨墊一同旋轉，一面對玻璃基板進行研磨處理。進而，一對研磨墊較佳為外徑不同，且較佳為在研磨時以玻璃基板的一部分間歇性地超出研磨墊的方式進行研磨處理。藉此，容易減小整體板厚偏差，且容易減小翹曲量。另外，研磨處理中，研磨深度並無特別限定，研磨深度較佳為50 μm以下、30 μm以下、20 μm以下、特別是10 μm以下。研磨深度越小，支撐玻璃基板的生產性越提高。
本發明的支撐玻璃基板中，整體板厚偏差未滿5 μm，較佳為未滿2 μm、1.5 μm以下、1 μm以下、未滿1 μm、0.8 μm以下、0.1 μm～0.9 μm、特別是0.2 μm～0.7 μm。整體板厚偏差越小，越容易提高加工處理的精度。特別是由於可提高配線精度，故可進行高密度配線。且支撐玻璃基板的強度提高，支撐玻璃基板及積層體變得難以破損。進而可增加支撐玻璃基板的再利用次數。
翹曲量較佳為60 μm以下、55 μm以下、50 μm以下、1 μm～45 μm、特別是5 μm～40 μm。翹曲量越小，越容易提高加工處理的精度。特別是由於可提高配線精度，故可進行高密度配線。進而可增加支撐玻璃基板的再利用次數。
算術平均粗糙度Ra較佳為10 nm以下、5 nm以下、2 nm以下、1 nm以下、特別是0.5 nm以下。算術平均粗糙度Ra越小，越容易提高加工處理的精度。特別是由於可提高配線精度，故可進行高密度配線。且支撐玻璃基板的強度提高，支撐玻璃基板及積層體變得難以破損。進而可增加支撐玻璃基板的再利用次數。另外，「算術平均粗糙度Ra」可藉由原子力顯微鏡（Atomic Force Microscope，AFM）而進行測定。
本發明的支撐玻璃基板較佳為大致圓板狀或晶圓狀，其直徑較佳為100 mm以上、500 mm以下，特別是150 mm以上、450 mm以下。如此容易適用於半導體封裝體的製造步驟。亦可視需要加工成其他形狀，例如矩形等形狀。
本發明的支撐玻璃基板中，板厚較佳為未滿2.0 mm、1.5 mm以下、1.2 mm以下、1.1 mm以下、1.0 mm以下、特別是0.9 mm以下。板厚越薄、積層體的質量越變輕，故操作性提高。另一方面，若板厚過薄，則支撐玻璃基板本身的強度降低，變得難以發揮作為支撐基板的性能。因而，板厚較佳為0.1 mm以上、0.2 mm以上、0.3 mm以上、0.4 mm以上、0.5 mm以上、0.6 mm以上、特別是超過0.7 mm。
本發明的支撐玻璃基板較佳為具有以下特性。
本發明的支撐玻璃基板中，30℃～380℃的溫度範圍下的平均熱膨脹係數較佳為0×10-7 /℃以上且120×10-7 /℃以下。藉此，容易將加工基板與支撐玻璃基板的熱膨脹係數相匹配。而且，若兩者的熱膨脹係數相匹配，則於加工處理時容易抑制加工基板的尺寸變化（特別是翹曲變形）。結果可對加工基板的一個表面進行高密度配線，且亦可準確地形成焊料凸塊。另外，「30℃～380℃的溫度範圍下的平均熱膨脹係數」可利用膨脹計（dilatometer）而測定。
關於30℃～380℃的溫度範圍下的平均熱膨脹係數，於在加工基板內半導體晶片的比例少、密封材的比例多時，較佳為使其上升，相反，於在加工基板內半導體晶片的比例多、密封材的比例少時，較佳為使其降低。
於將30℃～380℃的溫度範圍下的平均熱膨脹係數設為0×10-7 /℃以上且未滿50×10-7 /℃時，支撐玻璃基板較佳為：作為玻璃組成，以質量%計而含有55%～75%的SiO2 、15%～30%的Al2 O3 、0.1%～6%的Li2 O、0%～8%的Na2 O+K2 O、0%～10%的MgO+CaO+SrO+BaO，或者亦較佳為含有55%～75%的SiO2 、10%～30%的Al2 O3 、0%～0.3%的Li2 O+Na2 O+K2 O、5%～20%的MgO+CaO+SrO+BaO。於將30℃～380℃的溫度範圍下的平均熱膨脹係數設為50×10-7 /℃以上且未滿75×10-7 /℃時，支撐玻璃基板較佳為：作為玻璃組成，以質量%計而含有55%～70%的SiO2 、3%～15%的Al2 O3 、5%～20%的B2 O3 、0%～5%的MgO、0%～10%的CaO、0%～5%的SrO、0%～5%的BaO、0%～5%的ZnO、5%～15%的Na2 O、0%～10%的K2 O。於將30℃～380℃的溫度範圍下的平均熱膨脹係數設為75×10-7 /℃以上且85×10-7 /℃以下時，支撐玻璃基板較佳為：作為玻璃組成，以質量%計而含有60%～75%的SiO2 、5%～15%的Al2 O3 、5%～20%的B2 O3 、0%～5%的MgO、0%～10%的CaO、0%～5%的SrO、0%～5%的BaO、0%～5%的ZnO、7%～16%的Na2 O、0%～8%的K2 O。於將30℃～380℃的溫度範圍下的平均熱膨脹係數設為超過85×10-7 /℃且120×10-7 /℃以下時，支撐玻璃基板較佳為：作為玻璃組成，以質量%計而含有55%～70%的SiO2 、3%～13%的Al2 O3 、2%～8%的B2 O3 、0%～5%的MgO、0%～10%的CaO、0%～5%的SrO、0%～5%的BaO、0%～5%的ZnO、10%～21%的Na2 O、0%～5%的K2 O。如此，容易將熱膨脹係數控制在所期望的範圍，且耐失透性提高，故容易形成整體板厚偏差小的玻璃基板。
本發明的支撐玻璃基板中，楊氏模量較佳為65 GPa以上、67 GPa以上、68 GPa以上、69 GPa以上、70 GPa以上、71 GPa以上、72 GPa以上，特別是73 GPa以上。若楊氏模量過低，則難以維持積層體的剛性，且容易產生加工基板的變形、翹曲、破損。
液相溫度較佳為未滿1150℃、1120℃以下、1100℃以下、1080℃以下、1050℃以下、1010℃以下、980℃以下、960℃以下、950℃以下，特別是940℃以下。如此容易利用下拉法、特別是溢流下拉法將玻璃基板成形，故容易製作板厚小的玻璃基板，且可減小成形後的整體板厚偏差。進而，成形時難以產生失透結晶。結果，藉由少量研磨，容易將整體板厚偏差減小至未滿2.0 μm為止。此處，「液相溫度」可藉由將通過標準篩30目（500 μm）而殘留於50目（300 μm）的玻璃粉末裝入鉑舟後，於溫度梯度爐中保持24小時，並測定結晶析出的溫度而算出。
液相溫度下的黏度較佳為104.6 dPa×s以上、105.0 dPa×s以上、105.2 dPa×s以上、105.4 dPa×s以上、105.6 dPa×s以上、特別是105.8 dPa×s以上。如此容易利用下拉法、特別是溢流下拉法將玻璃基板成形，故容易製作板厚小的玻璃基板，且可減小成形後的整體板厚偏差。進而，成形時難以產生失透結晶。結果，藉由少量研磨，容易將整體板厚偏差減小至未滿2.0 μm為止。此處，「液相溫度下的黏度」可利用鉑球提拉法測定。另外，液相溫度下的黏度為成形性的指標，液相溫度下的黏度越高，成形性越提高。
102.5 dPa×s下的溫度較佳為1580℃以下、1500℃以下、1450℃以下、1400℃以下、1350℃以下，特別是1200℃～1300℃。若102.5 dPa×s下的溫度變高，則熔融性下降，玻璃基板的製造成本上漲。此處，「102.5 dPa×s下的溫度」可利用鉑球提拉法測定。另外，102.5 dPa×s下的溫度相當於熔融溫度，該溫度越低，熔融性越提高。
本發明的支撐玻璃基板中，板厚方向、波長300 nm下的紫外線透射率較佳為40%以上、50%以上、60%以上、70%以上、特別是80%以上。若紫外線透射率過低，則藉由紫外光的照射，而難以利用接著層將加工基板與支撐基板接著，除此以外，難以利用剝離層將支撐基板自加工基板剝離。另外，「板厚方向、波長300 nm下的紫外線透射率」例如可藉由使用雙光束型分光光度計，並測定波長300 nm的分光透射率而進行評價。
本發明的支撐玻璃基板較佳為利用下拉法、特別是溢流下拉法進行成形。溢流下拉法為使熔融玻璃自耐熱性的槽狀結構物的兩側溢出，一面使溢出的熔融玻璃於槽狀結構物的下頂端匯合，一面向下方延伸成形而製造玻璃基板的方法。溢流下拉法中，應成為玻璃基板的表面的面不與槽狀耐火物接觸，而是以自由表面的狀態成形。因此容易製作板厚小的玻璃基板，且可減小整體板厚偏差，結果容易藉由少量研磨，將整體板厚偏差減小至未滿2.0 μm為止。另外，槽狀結構物的結構或材質只要可實現所期望的尺寸或表面精度，則並無特別限定。且在向下方進行延伸成形時，關於施加力的方法亦無特別限定。例如可採用在使具有充分大的寬度的耐熱性輥與玻璃接觸的狀態下使其旋轉並進行延伸的方法、亦可採用使成為多對的耐熱性輥僅與玻璃的端面附近接觸而進行延伸的方法。
玻璃基板的成形方法除溢流下拉法以外，亦可選定例如流孔下引（slot down draw）法、再拉法、浮式法、碾平法（roll-out method）等。
本發明的支撐玻璃基板較佳為在表面具有研磨面，且是藉由溢流下拉法而成形。如此研磨處理前的整體板厚偏差變小，故可藉由少量研磨盡可能地減小整體板厚偏差。例如可將整體板厚偏差減小至未滿2.0 μm，特別是1.0 μm以下。
本發明的支撐玻璃基板較佳為不進行離子交換處理，較佳為在表面不具有壓縮應力層。若進行離子交換處理，則支撐玻璃基板的製造成本上漲。進而，若進行離子交換處理，則難以減小支撐玻璃基板的整體板厚偏差。另外，本發明的支撐玻璃基板並不排除進行離子交換處理、且在表面形成壓縮應力層的態樣。若就提高機械性強度的觀點而言，較佳為進行離子交換處理、且在表面形成壓縮應力層。
本發明的積層體至少具備加工基板及用以支撐加工基板的支撐玻璃基板，其特徵在於：支撐玻璃基板為所述支撐玻璃基板。此處，本發明的積層體的技術性特徵（較佳構成、效果）與本發明的支撐玻璃基板的技術性特徵重複。因而，本說明書中對於該重複部分省略詳細記載。
本發明的積層體較佳為於加工基板與支撐玻璃基板之間具有接著層。接著層較佳為樹脂，且較佳為例如熱硬化性樹脂、光硬化性樹脂（特別是紫外線硬化樹脂）等。且較佳為具有可耐受半導體封裝體製造步驟中的熱處理的耐熱性。藉此半導體封裝體的製造步驟中接著層難以熔解，可提高加工處理的精度。
本發明的積層體較佳為進而於加工基板與支撐玻璃基板之間，更具體而言於加工基板與接著層之間具有剝離層。如此對加工基板進行特定的加工處理後，容易將加工基板自支撐玻璃基板剝離。就生產性的觀點而言，較佳為藉由雷射光等照射光進行加工基板的剝離。
剝離層包括藉由雷射光等照射光而產生「層內剝離」或「界面剝離」的材料。即包括以下材料：若照射一定強度的光，則原子或分子中的原子間或分子間的結合力消失或減少，發生剝蝕（ablation）等，從而產生剝離的材料。另外，有藉由照射光的照射，剝離層中所含有的成分成為氣體被放出而導致分離的情況、與剝離層吸收光成為氣體並放出其蒸氣而導致分離的情況。
本發明的積層體中，支撐玻璃基板較佳為比加工基板大。藉此於支撐加工基板與支撐玻璃基板時兩者的中心位置稍有分離的情況下，加工基板的邊緣部亦難以超出支撐玻璃基板。
本發明的半導體封裝體的製造方法的特徵在於具有：準備至少具備加工基板及用以支撐加工基板的支撐玻璃基板的積層體的步驟；搬送積層體的步驟；及對加工基板進行加工處理的步驟，且支撐玻璃基板為所述支撐玻璃基板。此處，本發明的半導體封裝體的製造方法的技術性特徵（較佳構成、效果）與本發明的支撐玻璃基板及積層體的技術性特徵重複。因此，本說明書中對於該重複部分省略詳細記載。
本發明的半導體封裝體的製造方法中，加工處理較佳為對加工基板的一個表面進行配線的處理、或於加工基板的一個表面形成焊料凸塊的處理。本發明的半導體封裝體的製造方法中，支撐玻璃基板的整體板厚偏差小，故可適當地進行該些步驟。
除所述以外，作為加工處理亦可為以下處理的任一個：對加工基板的一個表面（通常與支撐玻璃基板為相反側的表面）以機械方式進行研磨處理的處理、對加工基板的一個表面（通常與支撐玻璃基板為相反側的表面）進行乾式蝕刻的處理、對加工基板的一個表面（通常與支撐玻璃基板為相反側的表面）進行濕式蝕刻的處理。另外，本發明的半導體封裝體的製造方法中，加工基板難以產生翹曲，且可維持積層體的剛性。結果可適當地進行所述加工處理。
本發明的半導體封裝體的特徵在於藉由製造所述半導體封裝體的方法而製作。此處，本發明的半導體封裝體的技術性特徵（較佳構成、效果）與本發明的支撐玻璃基板、積層體及半導體封裝體的製造方法的技術性特徵重複。因而，本說明書中對於該重複部分省略詳細記載。
本發明的電子設備為具備半導體封裝體的電子設備，其特徵在於：半導體封裝體為所述半導體封裝體。此處，本發明的電子設備的技術性特徵（較佳構成、效果）與本發明的支撐玻璃基板、積層體、半導體封裝體的製造方法、半導體封裝體的技術性特徵重複。因而，本說明書中對於該重複部分省略詳細記載。
一面參照圖式一面對本發明進一步說明。
圖1為表示本發明的積層體1的一例的概念立體圖。圖1中，積層體1具備支撐玻璃基板10與加工基板11。為了防止加工基板11的尺寸變化，將支撐玻璃基板10貼附於加工基板11。於支撐玻璃基板10與加工基板11之間配置有剝離層12與接著層13。剝離層12與支撐玻璃基板10接觸，接著層13與加工基板11接觸。
由圖1所知，積層體1以支撐玻璃基板10、剝離層12、接著層13、加工基板11的順序積層配置。支撐玻璃基板10的形狀根據加工基板11而決定，但圖1中支撐玻璃基板10及加工基板11的形狀均為大致圓板形狀。剝離層12除非晶矽（a-si）以下，亦可使用氧化矽、矽酸化合物、氮化矽、氮化鋁、氮化鈦等。剝離層12藉由電漿化學氣相沈積法（Chemical vapor deposition，CVD）、溶膠-凝膠法的旋塗等而形成。接著層13包括樹脂，例如藉由各種印刷法、噴墨法、旋塗法、輥塗法等塗佈形成。接著層13藉由剝離層12將支撐玻璃基板10自加工基板11剝離後，利用溶劑等加以溶解去除。
圖2（a）～圖2（g）是表示扇出型WLP的製造步驟的概念剖面圖。圖2（a）表示在支撐構件20的一個表面上形成接著層21的狀態。亦可視需要在支撐構件20與接著層21之間形成剝離層。繼而，如圖2（b）所示，於接著層21之上貼附多個半導體晶片22。此時，使半導體晶片22的主動側的面與接著層21接觸。繼而，如圖2（c）所示，利用樹脂的密封材23使半導體晶片22成型。密封材23使用壓縮成形後的尺寸變化、將配線成形時的尺寸變化少的材料。接著，如圖2（d）、圖2（e）所示，將半導體晶片22經成型的加工基板24自支撐構件20分離後，經由接著層25而與支撐玻璃基板26接著固定。此時，將加工基板24的表面內的與埋入半導體晶片22側的表面為相反側的表面配置於支撐玻璃基板26側。如此可獲得積層體27。另外，亦可視需要於接著層25與支撐玻璃基板26之間形成剝離層。進而搬送所獲得的積層體27後，如圖2（f）所示，於加工基板24的埋入半導體晶片22側的表面形成配線28後，形成多個焊料凸塊29。最後自支撐玻璃基板26分離加工基板24後，針對每個半導體晶片22將加工基板24切斷，供於之後的封裝步驟（圖2（g））。 [實施例1]
以下基於實施例對本發明加以說明。另外，以下的實施例僅為例示。本發明並不受以下實施例的任何限定。
以如下方式，即作為玻璃組成，以質量%計成為65.7%的SiO2 、22%的Al2 O3 、3.7%的Li2 O、0.3%的Na2 O、0.3%的K2 O、0.7%的MgO、1%的BaO、2%的TiO2 、2.7%的ZrO2 、1.4%的P2 O5 、0.2%的SnO2 的方式調配玻璃原料後，供給至玻璃熔融爐並於1500℃～1600℃下進行熔融，繼而將熔融玻璃供給至碾平成形裝置，以板厚成為0.7 mm的方式進行成形，最後衝壓加工成大致圓板狀。關於所獲得的玻璃基板，測定30℃～380℃的溫度範圍下的平均熱膨脹係數，結果為44×10-7 /℃。進而，關於所獲得的玻璃基板（7樣品），藉由神鋼（Kobelco）科研公司製造的Bow/Warp測定裝置SBW-331ML/d測定中央部的板厚（Center Thickness）、最大板厚（Maximum Thickness）、最小板厚（Minimum Thickness）、平均板厚（Average Thickness）、整體板厚偏差（Total Thickness Variation，TTV）及翹曲量（Warp）。將其結果示於表1、圖3。另外，圖3是藉由神鋼（Kobelco）科研公司製造的Bow/Warp測定裝置SBW-331ML/d而所獲得的3D圖像。
繼而，藉由研磨裝置對玻璃基板的表面進行研磨處理。具體而言，以外徑不同的一對研磨墊夾持玻璃基板的兩表面，一面使玻璃基板與一對研磨墊一同旋轉，一面對玻璃基板的兩表面進行研磨處理。研磨處理時，有時以玻璃基板的一部分超出研磨墊的方式進行控制。另外，研磨墊為胺基甲酸酯製，研磨處理時所使用的研磨漿料的平均粒徑為2.5 μm，研磨速度為15 m/min。對所獲得的各研磨處理完結的玻璃基板（7樣品），藉由神鋼（Kobelco）科研公司製造的Bow/Warp測定裝置SBW-331ML/d測定中央部的板厚（Center Thickness）、最大板厚（Maximum Thickness）、最小板厚（Minimum Thickness）、平均板厚（Average Thickness）、整體板厚偏差（TTV）及翹曲量（Warp）。將其結果示於表2、圖4。另外，圖4是藉由神鋼（Kobelco）科研公司製造的Bow/Warp測定裝置SBW-331ML/d而所獲得的3D圖像。
[表1]
Figure 104131520-A0304-0001
[表2]
Figure 104131520-A0304-0002
如表1、表2、圖3、圖4可知：研磨處理完結的玻璃基板整體板厚偏差與翹曲量小，故認為適宜作為支撐玻璃基板。 [實施例2]
首先，以成為表3所記載的試樣No.1～試樣No.7的玻璃組成的方式調配玻璃原料後，供給至玻璃熔融爐並於1500℃～1600℃下進行熔融，繼而將熔融玻璃供給至溢流下拉成形裝置中，以板厚成為0.8 mm的方式分別成形。關於所獲得的各玻璃基板，評價30℃～380℃的溫度範圍下的平均熱膨脹係數a30 ～ 380 、密度ρ、應變點Ps、徐冷點Ta、軟化點Ts、高溫黏度104.0 dPa·s下的溫度、高溫黏度103.0 dPa·s下的溫度、高溫黏度102.5 dPa·s下的溫度、高溫黏度102.0 dPa·s下的溫度、液相溫度TL及楊氏模量E。另外，關於成形後的各玻璃基板，藉由神鋼（Kobelco）科研公司製造的Bow/Warp測定裝置SBW-331ML/d而對整體板厚偏差與翹曲量進行測定，結果整體板厚偏差分別為3 mm，翹曲量分別為70 mm。
[表3]
Figure 104131520-A0304-0003
30℃～380℃的溫度範圍下的平均熱膨脹係數α3 0 ～ 38 0 為利用膨脹計進行測定而得的值。
密度ρ為藉由周知的阿基米德（Archimedes）法進行測定而得的值。
應變點Ps、徐冷點Ta、軟化點Ts為基於美國試驗材料學會（American Society for Testing Material，ASTM）C336的方法進行測定而得的值。
高溫黏度104 . 0 dPa·s、高溫黏度103 . 0 dPa·s、高溫黏度102.5 dPa·s下的溫度為藉由鉑球提拉法進行測定而得的值。
液相溫度TL為將通過標準篩30目（500 μm）而殘留於50目（300 μm）的玻璃粉末裝入鉑舟，於溫度梯度爐中保持24小時後，藉由顯微鏡觀察而對結晶析出的溫度進行測定而得的值。
楊氏模量E是指藉由共振法進行測定而得的值。
繼而，藉由研磨裝置對玻璃基板的表面進行研磨處理。具體而言，以外徑不同的一對研磨墊夾持玻璃基板的兩表面，一面使玻璃基板與一對研磨墊一同旋轉，一面對玻璃基板的兩表面進行研磨處理。研磨處理時，有時以玻璃基板的一部分超出研磨墊的方式進行控制。另外，研磨墊為胺基甲酸酯製，研磨處理時所使用的研磨漿料的平均粒徑為2.5 μm，研磨速度為15 m/min。對所獲得的各研磨處理完結的玻璃基板，藉由神鋼（Kobelco）科研公司製造的Bow/Warp測定裝置SBW-331ML/d測定整體板厚偏差與翹曲量。其結果為，整體板厚偏差分別為0.45 μm，翹曲量分別為35 μm。
1、27‧‧‧積層體 10、26‧‧‧支撐玻璃基板 11、24‧‧‧加工基板 12‧‧‧剝離層 13、21、25‧‧‧接著層 20‧‧‧支撐構件 22‧‧‧半導體晶片 23‧‧‧密封材 28‧‧‧配線 29‧‧‧焊料凸塊
圖1是表示本發明的積層體的一例的概念立體圖。 圖2（a）～圖2（g）是表示扇出型WLP的製造步驟的概念剖面圖。 圖3是表示[實施例1]的研磨處理前的樣品1的表面狀態的3D圖像。 圖4是表示[實施例1]的研磨處理後的樣品1的表面狀態的3D圖像。
1‧‧‧積層體
10‧‧‧支撐玻璃基板
11‧‧‧加工基板
12‧‧‧剝離層
13‧‧‧接著層

Claims (13)

  1. 一種支撐玻璃基板，其特徵在於：內部具有由溢流下拉法而得的成形匯合面，兩表面的90%以上為研磨面，板厚為0.3mm以上且未滿2.0mm，且整體板厚偏差未滿5.0μm。
  2. 如申請專利範圍第1項所述的支撐玻璃基板，其中整體板厚偏差未滿2.0μm。
  3. 如申請專利範圍第1項或第2項所述的支撐玻璃基板，其中翹曲量為60μm以下。
  4. 一種支撐玻璃基板，其特徵在於：內部具有由溢流下拉法而得的成形匯合面，兩表面的90%以上為研磨面，板厚為0.3mm以上且未滿2.0mm，且整體板厚偏差未滿2.0μm。
  5. 如申請專利範圍第4項所述的支撐玻璃基板，其在半導體封裝體的製造步驟中用以支撐加工基板。
  6. 如申請專利範圍第4項或第5項所述的支撐玻璃基板，其中楊氏模量為65GPa以上。
  7. 一種積層體，至少具備加工基板及用以支撐加工基板的支撐玻璃基板，且所述積層體的特徵在於：支撐玻璃基板為如申請專利範圍第1項至第6項中任一項所述的支撐玻璃基板。
  8. 如申請專利範圍第7項所述的積層體，其中加工基板至少具備利用密封材成型的半導體晶片。
  9. 一種半導體封裝體的製造方法，其特徵在於具有： 準備至少具備加工基板及用以支撐加工基板的支撐玻璃基板的積層體的步驟；搬送積層體的步驟；及對加工基板進行加工處理的步驟，且支撐玻璃基板為如申請專利範圍第1項至第6項中任一項所述的支撐玻璃基板。
  10. 如申請專利範圍第9項所述的半導體封裝體的製造方法，其中加工處理包含對加工基板的一個表面進行配線的步驟。
  11. 如申請專利範圍第9項或第10項所述的半導體封裝體的製造方法，其中加工處理包含在加工基板的一個表面形成焊料凸塊的步驟。
  12. 一種半導體封裝體，其特徵在於：其是藉由如申請專利範圍第9項至第11項中任一項所述的半導體封裝體的製造方法製作而成。
  13. 一種電子設備，具備半導體封裝體，且所述電子設備的特徵在於：半導體封裝體為如申請專利範圍第12項所述的半導體封裝體。
TW104131520A 2014-09-25 2015-09-24 支撐玻璃基板、積層體、半導體封裝體的製造方法、半導體封裝體、電子設備 TWI722998B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-194598 2014-09-25
JP2014194598 2014-09-25

Publications (2)

Publication Number Publication Date
TW201613028A TW201613028A (en) 2016-04-01
TWI722998B true TWI722998B (zh) 2021-04-01

Family

ID=55580751

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104131520A TWI722998B (zh) 2014-09-25 2015-09-24 支撐玻璃基板、積層體、半導體封裝體的製造方法、半導體封裝體、電子設備

Country Status (7)

Country Link
US (3) US20180226311A1 (zh)
JP (1) JP6674147B2 (zh)
KR (1) KR102270441B1 (zh)
CN (2) CN106573833A (zh)
SG (1) SG11201702158SA (zh)
TW (1) TWI722998B (zh)
WO (1) WO2016047210A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201702158SA (en) * 2014-09-25 2017-04-27 Nippon Electric Glass Co Supporting glass substrate and laminate using same
JP2018505515A (ja) * 2014-12-01 2018-02-22 ショット アクチエンゲゼルシャフトＳｃｈｏｔｔ ＡＧ シート状の独立した部材を有する蓄電システム、独立したシート状の部材、その製造方法、およびその使用
JP6742593B2 (ja) * 2015-01-05 2020-08-19 日本電気硝子株式会社 支持ガラス基板の製造方法及び積層体の製造方法
CN118125713A (zh) * 2015-03-10 2024-06-04 日本电气硝子株式会社 半导体用支承玻璃基板及使用其的层叠基板
US10429892B1 (en) * 2016-01-12 2019-10-01 Apple Inc. Electronic devices with thin display housings
TWI560123B (en) * 2016-06-02 2016-12-01 Chipmos Technologies Inc Disk-like semiconductor package structure and combination thereof with tray
CN109563348B (zh) * 2016-08-03 2021-10-15 信越化学工业株式会社 导热性有机硅组合物
CN206541281U (zh) * 2016-10-12 2017-10-03 肖特玻璃科技(苏州)有限公司 一种电子器件结构及其使用的超薄玻璃板
DE102018209589B4 (de) * 2017-06-22 2023-05-04 Schott Ag Verbund aus einem Bauteil, insbesondere einem elektronischen Bauteil, und einem Glas- oder Glaskeramikmaterial sowie Verfahren zu dessen Herstellung
KR102515860B1 (ko) 2017-10-27 2023-03-29 쇼오트 아게 판유리 제조 장치 및 방법
WO2023026770A1 (ja) * 2021-08-24 2023-03-02 日本電気硝子株式会社 支持ガラス基板、積層体、積層体の製造方法及び半導体パッケージの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238894A (ja) * 2012-08-08 2012-12-06 Fujitsu Ltd 半導体装置の製造方法
WO2013047585A1 (ja) * 2011-09-30 2013-04-04 ＡｖａｎＳｔｒａｔｅ株式会社 フラットパネルディスプレイ用ガラス基板の製造方法
WO2013134237A1 (en) * 2012-03-05 2013-09-12 Corning Incorporated Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same
CN103359913A (zh) * 2012-04-06 2013-10-23 安瀚视特控股株式会社 玻璃基板的制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2968784B1 (ja) * 1998-06-19 1999-11-02 日本電気株式会社 研磨方法およびそれに用いる装置
JP2002141313A (ja) * 2000-08-22 2002-05-17 Nikon Corp Ｃｍｐ装置及び半導体デバイスの製造方法
WO2002076675A1 (fr) * 2001-03-27 2002-10-03 Nippon Sheet Glass Co., Ltd. Substrat pour support d'enregistrement d'informations et procede de production dudit substrat, support d'enregistrement d'informations et feuille de verre ebauche
JP4786899B2 (ja) * 2004-12-20 2011-10-05 Ｈｏｙａ株式会社 マスクブランクス用ガラス基板の製造方法，マスクブランクスの製造方法、反射型マスクブランクスの製造方法、露光用マスクの製造方法、反射型マスクの製造方法、及び半導体装置の製造方法
US7662665B2 (en) * 2007-01-22 2010-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a semiconductor package including stress relieving layer for flip chip packaging
JP5688203B2 (ja) * 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5327702B2 (ja) * 2008-01-21 2013-10-30 日本電気硝子株式会社 ガラス基板の製造方法
US8535978B2 (en) * 2011-12-30 2013-09-17 Deca Technologies Inc. Die up fully molded fan-out wafer level packaging
JP5573422B2 (ja) * 2010-06-29 2014-08-20 富士通株式会社 半導体装置の製造方法
US9227295B2 (en) * 2011-05-27 2016-01-05 Corning Incorporated Non-polished glass wafer, thinning system and method for using the non-polished glass wafer to thin a semiconductor wafer
JP5826000B2 (ja) * 2011-11-30 2015-12-02 昭和電工株式会社 磁気記録媒体用基板、磁気記録媒体、磁気記録媒体用基板の製造方法及び表面検査方法
US8785299B2 (en) * 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
SG11201702158SA (en) * 2014-09-25 2017-04-27 Nippon Electric Glass Co Supporting glass substrate and laminate using same
TWI704032B (zh) * 2014-12-04 2020-09-11 日商日本電氣硝子股份有限公司 玻璃板、積層體、半導體封裝及其製造方法、電子機器
JP6742593B2 (ja) * 2015-01-05 2020-08-19 日本電気硝子株式会社 支持ガラス基板の製造方法及び積層体の製造方法
JP6631935B2 (ja) * 2015-01-05 2020-01-15 日本電気硝子株式会社 ガラス板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013047585A1 (ja) * 2011-09-30 2013-04-04 ＡｖａｎＳｔｒａｔｅ株式会社 フラットパネルディスプレイ用ガラス基板の製造方法
WO2013134237A1 (en) * 2012-03-05 2013-09-12 Corning Incorporated Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same
CN103359913A (zh) * 2012-04-06 2013-10-23 安瀚视特控股株式会社 玻璃基板的制造方法
JP2012238894A (ja) * 2012-08-08 2012-12-06 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
SG11201702158SA (en) 2017-04-27
US20230352355A1 (en) 2023-11-02
CN106573833A (zh) 2017-04-19
JPWO2016047210A1 (ja) 2017-07-06
CN116813198A (zh) 2023-09-29
US20180226311A1 (en) 2018-08-09
KR20170059964A (ko) 2017-05-31
US11749574B2 (en) 2023-09-05
US20210358822A1 (en) 2021-11-18
TW201613028A (en) 2016-04-01
JP6674147B2 (ja) 2020-04-01
KR102270441B1 (ko) 2021-06-29
WO2016047210A1 (ja) 2016-03-31

Similar Documents

Publication Publication Date Title
TWI722998B (zh) 支撐玻璃基板、積層體、半導體封裝體的製造方法、半導體封裝體、電子設備
TWI742535B (zh) 支撐玻璃基板及積層體
TWI704032B (zh) 玻璃板、積層體、半導體封裝及其製造方法、電子機器
JP6963219B2 (ja) 支持ガラス基板及びこれを用いた積層体
TWI641573B (zh) 支撐玻璃基板及使用其的積層體、半導體封裝及其製造方法以及電子設備
JP6802966B2 (ja) 支持ガラス基板及びこれを用いた積層体
TWI673836B (zh) 支持玻璃基板、積層體、半導體封裝及其製造方法、電子機器以及玻璃基板
JP6763124B2 (ja) 積層体及びこれを用いた半導体パッケージの製造方法
TW201637144A (zh) 玻璃基板及使用其的積層體
TWI682905B (zh) 玻璃板的製造方法
JP6955320B2 (ja) 積層体及び半導体パッケージの製造方法
TW201910285A (zh) 支持玻璃基板及使用此之層積基板
JP7051053B2 (ja) 支持ガラス基板及びそれを用いた積層体
WO2016098499A1 (ja) 支持ガラス基板及びこれを用いた積層体