TWI721196B - 用以蝕刻複合三維結構之壓力排淨蝕刻方法 - Google Patents

用以蝕刻複合三維結構之壓力排淨蝕刻方法 Download PDF

Info

Publication number
TWI721196B
TWI721196B TW106124687A TW106124687A TWI721196B TW I721196 B TWI721196 B TW I721196B TW 106124687 A TW106124687 A TW 106124687A TW 106124687 A TW106124687 A TW 106124687A TW I721196 B TWI721196 B TW I721196B
Authority
TW
Taiwan
Prior art keywords
etching
substrate
products
predetermined pressure
processing
Prior art date
Application number
TW106124687A
Other languages
English (en)
Other versions
TW201810395A (zh
Inventor
朴弼延
喬伊迪普 古哈
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW201810395A publication Critical patent/TW201810395A/zh
Application granted granted Critical
Publication of TWI721196B publication Critical patent/TWI721196B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32825—Working under atmospheric pressure or higher
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32871—Means for trapping or directing unwanted particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種蝕刻基板並移除副產物的方法，包含：a) 針對一選擇性乾蝕刻處理設定一處理腔室之處理參數；b) 針對該選擇性乾蝕刻處理將該處理腔室之處理壓力設定至在1托至10托之範圍內的一第一預定壓力；c) 在一第一週期期間於該處理腔室中相對於一基板的一第二膜材料而選擇性地蝕刻該基板的一第一膜材料；d) 將該處理腔室中之壓力降低至小於一第二預定壓力，該第二預定壓力係較該第一預定壓力小4或更多倍；及 e) 在該第二預定壓力下對該處理腔室進行排淨達一第二週期。

Description

用以蝕刻複合三維結構之壓力排淨蝕刻方法
本揭露內容係關於基板處理系統及方法，更具體而言係關於用以相對於其它膜材料而選擇性蝕刻一膜材料並移除蝕刻副產物的基板處理系統及方法。
這裡所提供之先前技術描述係為了大體上呈現本發明之背景。在此先前技術章節中敘述的成果之範圍內之本案列名之發明人的成果、以及在申請期間不適格作為先前技術之說明書的實施態樣，皆非有意地或暗示地被承認為對抗本發明之先前技術。
基板處理系統可用以蝕刻基板(例如，半導體晶圓)上的膜。基板處理系統一般包含處理腔室、氣體分配裝置、及基板支撐件。在處理期間，基板係配置在基板支撐件上。可將不同的氣體混合物導入處理腔室中，並可使用電漿來活化化學反應。
NAND快閃記憶體使用密集的3D結構以在提高記憶體容量的同時使每位元保持低成本且不會降低性能。產生3D結構涉及了對多層不同的膜進行沉積及蝕刻。由於蝕刻副產品(例如，氟)經常被困束在3D結構中(這導致了缺陷及元件失效)，因此從3D結構蝕刻膜是特別困難的。
當整合一些半導體基板(例如，3-D NAND快閃記憶體)時，需要以相對於一類型的膜(例如，矽二氧化物 (SiO2 )、多晶矽等))非常高之選擇性來蝕刻另一類型的膜(例如，矽氮化物(SiN)膜)。一般而言，使用濕蝕刻處理(例如，熱磷酸)來選擇性地蝕刻SiN膜。熱磷酸具有幾個限制，其中包含了滿足相對於低密度氧化物之選擇性要求、微粒及缺陷控制(尤其是在氧化物鰭部中)、緩慢的蝕刻率、表面張力引起的圖案崩塌、昂貴的濕式化學品及化學廢物管理所導致的高成本。
一種蝕刻基板並移除副產物的方法，包含：a) 針對一選擇性乾蝕刻處理設定一處理腔室之處理參數；b) 針對該選擇性乾蝕刻處理將該處理腔室之處理壓力設定至在1托至10托之範圍內的一第一預定壓力；c) 在一第一週期期間於該處理腔室中相對於一基板的一第二膜材料而選擇性地蝕刻該基板的一第一膜材料；d) 將該處理腔室中之壓力降低至小於一第二預定壓力，該第二預定壓力係較該第一預定壓力小4或更多倍；及 e) 在該第二預定壓力下對該處理腔室進行排淨達一第二週期。
在其他特徵中，該方法包含重複a)步驟至e)步驟N次，其中N為大於1的整數。
在其他特徵中，該方法包含重複b)步驟至e)步驟N次，其中N為大於1的整數。
在其他特徵中，該方法包含於該N次其中至少一次期間改變該第一預定壓力、及該第一週期其中至少一者。
在其他特徵中，該方法包含於該N次其中至少一次期間改變該第二預定壓力、及該第二週期其中至少一者。
在其他特徵中，該選擇性乾蝕刻使用一遠端電漿。在b)步驟至d)步驟期間保持該遠距電漿。該遠距電漿係在c)步驟之前點燃且在c)步驟之後熄滅。藉由使用包含氟氣之處理氣體來產生該遠距電漿。
在其它特徵中，該處理腔室包含：一上腔室區域；一感應線圈，該感應線圈係設置在該上腔室區域外；一下腔室區域，該下腔室區域包含一基板支撐件；及一氣體散佈裝置，該氣體散佈裝置係設置在該上腔室區域與該下腔室區域之間。該氣體散佈裝置包含與該上腔室區域、及該下腔室區域流體連通的複數孔。感應耦合電漿係藉由供應功率至該感應線圈而於該上腔室區域中產生。
本揭露內容之進一步的可應用領域將從實施方式、發明申請專利範圍及圖式中變得明顯。詳細說明及具體範例係意圖為僅供說明的目的，而非意欲限制本揭示內容的範圍。
本揭露內容係關於在使用乾蝕刻處理而相對於基板的一類型之薄膜材料選擇性地蝕刻基板的另一類型之薄膜材料期間使蝕刻效率提高的系統及方法。在一些範例中，基板為包含3-D結構的記憶體元件，但亦可使用其他類型的元件。本揭露內容描述了用以進行選擇性蝕刻並於選擇性乾蝕刻處理後在沒有額外的電漿處理之情況下移除副產物的系統及方法。本文中所述的手段亦有助於基板之脫氣。
在一些範例中，根據本揭露內容之系統及方法在一蝕刻步驟與 該蝕刻步驟後的排淨步驟(purge step)之間產生一壓力差。在一些範例中，蝕刻步驟及排淨步驟可依據結構的幾何形狀、及所產生之副產物的量而進行修改。例如， 可根據需要而對蝕刻/排淨步驟的數量、特定氣體流量、壓力、及週期進行修改。
僅以舉例而言，根據本揭露內容之方法可用以相對於SiO2 膜而選擇性地蝕刻3D NAND元件中的SiN膜。在其他範例中，根據本揭露內容之方法可用以在3D NAND元件中的W沉積之後選擇性蝕刻例如鎢(W) (相對於SiO2 )凹部這樣的其它3D結構。
在圖1A-1B中，基板6包含了配置在一或更多底層16上的一或更多堆疊體8。堆疊體8包含了交替的複數層10(例如，鰭部12、及***層14)。在一些範例中，鰭部12係由SiO2 製成，且***層14係由SiN製成。於處理期間，層14需要相對於鰭部12之端部而向內蝕刻(如圖1B中可見)。吾人應理解，該等堆疊體8係配置得非常靠近。在選擇性蝕刻之外，吾人亦需從基板6將蝕刻處理的副產物移除。
現在參照圖2，顯示了用以相對於基板之第二類型的膜而選擇性地蝕刻第一類型的膜並移除蝕刻副產物的方法40。在42，設定處理腔室的選擇性乾蝕刻處理參數。在44，針對選擇性乾蝕刻處理將腔室壓力設定至第一預定壓力值。在46，執行選擇性乾蝕刻處理以在第一預定週期內相對於一類型的膜而選擇性地移除另一類型的膜。
在一些範例中，對選擇性乾蝕刻之處理參數進行最佳化以選擇性地移除SiN。於「Ultrahigh Selective Nitride Etch to Form FinFET Devices」(美國專利臨時申請案第62/294,603號，於2016年2月12日提申，其完整內容係藉由參照而納入本文)中描述了執行選擇性乾蝕刻的系統及方法之範例。於「Selective Nitride Etch」(美國專利申請案第14/576,020號，於2004年12月18日提申，其全部內容係藉由參照而納入本文)中描述了執行選擇性乾蝕刻的系統及方法之額外範例。
在48，腔室壓力從用於蝕刻的第一預定壓力值顯著地減小至用於排淨的第二預定壓力值。在一些範例中，第一預定壓力係在1托至10托的範圍內且係減少了4倍以上。在50，設定處理腔室的排淨參數。在52，執行排淨步驟以在第二預定週期內以第二預定壓力移除乾蝕刻處理的副產物。
例如，選擇性乾蝕刻步驟可於2 Torr(T)執行。在排淨步驟期間，壓力係從2 T降低至小於或等於500 mT或更低，但亦可使用其他的壓力值。在一些範例中，在排淨步驟期間的壓力係降低至小於或等於200 mT，但亦可使用其他的壓力值。由排淨步驟期間的較低壓力，蝕刻副產物被有效率地從NAND元件的複合3D結構中抽出，且基板表面上的蝕刻副產物之濃度下降。該降低於基板表面的外部位置、與3D結構的內部位置之間產生化學勢的陡峭梯度。該化學勢梯度使得來自3D結構內部之蝕刻副產物的擴散增加。由於副產物係於中間處理加以移除，在一個蝕刻/排淨循環期間抽出的蝕刻副產物之增加有助於提升後續循環期間的蝕刻處理之效率。在一些範例中，於3至20分鐘的組合週期內執行3至10次的蝕刻/排淨循環。在一些範例中，於8至10分鐘的組合週期內執行6次的蝕刻/排淨循環。
在蝕刻期間使用氟處理氣體之範例中，低壓排淨步驟從3D結構中抽取過剩的氟，並防止氟對3D結構造成後續損壞。在一些範例中， 排淨步驟可於二或更多蝕刻循環之終點執行，或在每一蝕刻循環之間執行。蝕刻/排淨週期可為恆定或可變的週期。此外，RF電漿功率可於蝕刻及排淨步驟期間變化或保持恆定。此外， 蝕刻及排淨步驟壓力可為恆定或變化的。排淨步驟可以惰性氣體執行且處理腔室中沒有其他處理氣體，或在沒有電漿之情況下以低壓的處理氣體執行，或在有電漿的情況下以低壓的處理氣體執行。
若於54判定欲執行額外的蝕刻/排淨循環，則方法返回至42。不然則結束該方法。
現在參照圖3A至3C，乾式選擇性蝕刻及/或排淨步驟期間的處理週期、及處理壓力對於圖3A中所示每一循環的可分別保持相同。或者，處理週期、及/或處理壓力可分別於該等循環其中一或更多者的乾蝕刻及/或排淨步驟期間改變(增加或減少)。在圖3B中，壓力改變。在圖3C中，處理週期改變。如吾人可理解，其它組合為可預期的。
現在參照圖4，顯示了方法60之另一範例，其係用以相對於基板的第二膜而選擇性地蝕刻第一膜並移除蝕刻副產物。如吾人可理解，若電漿能夠於排淨步驟期間所使用的較低壓力下保持點燃，則可使遠距電漿於排淨步驟期間保持開啟(如圖2中)。或者，可於排淨步驟期間使電漿熄滅。在62，於執行步驟46之前激發遠距電漿62。在執行步驟46之後，於64使遠距電漿熄滅。
在一些範例中，使用選擇性乾蝕刻處理以相對於3D NAND記憶體元件中的SiO2 而選擇性地蝕刻SiN，但亦可使用其他類型的膜或元件。在一些範例中，蝕刻/排淨處理包含多個蝕刻/排淨循環。在一些範例中，處理使用4至10個之間的處理循環。例如，蝕刻/排淨處理可使用6個蝕刻/排淨循環。在一些範例中，欲蝕刻之SiN膜係位於3D NAND記憶體元件的凹陷區域中。
在一些範例中，選擇性乾蝕刻期間的腔室壓力係在1托與10托之間的範圍內，但亦可使用更高或更低的腔室壓力。在一些範例中，選擇性乾蝕刻期間的腔室壓力係在1托與3托之間的範圍內，但亦可使用更高或更低的腔室壓力。在一些範例中，排淨步驟期間的腔室壓力係在100毫托與1托之間的範圍內，但亦可使用更高或更低的腔室壓力。在一些範例中，排淨步驟期間的腔室壓力係在100毫托與500毫托之間的範圍內，但亦可使用更高或更低的腔室壓力。在一些範例中，排淨步驟期間之腔室壓力相對於選擇性乾蝕刻處理期間之腔室壓力降低了4至20倍，但亦可使用更高或更低的倍數。在一些範例中，排淨步驟期間的腔室壓力相對於選擇性乾蝕刻處理期間所使用的腔室壓力降低了4至10倍，但亦可使用更高或更低的倍數。
現在參照圖6，根據本揭露內容，顯示了用於選擇性乾蝕刻及副產品移除的基板處理腔室100之範例。在一些範例中，基板處理腔室100係用以相對於3D NAND結構中之SiO2 膜而蝕刻SiN膜。雖然顯示並描述特定的基板處理腔室，但本文中所描述的方法可在其他類型的基板處理系統上實行。在一些範例中，基板處理腔室100包含下游感應耦合電漿(ICP)來源。可設置可選性之電容耦合電漿(CCP)來源。
基板處理腔室100包含下腔室區域102及上腔室區域104。下腔室區域102係由腔室側壁表面108、腔室底部表面110、及氣體分配裝置114的下表面所界定。在一些範例中，氣體分配裝置114係加以省略。
上腔室區域104係由氣體分配裝置114的上表面、及圓頂118的內表面所界定。在一些範例中，圓頂118係置於第一環形支撐件121上。在一些範例中，第一環形支撐件121包含用以輸送處理氣體至上腔室區域104的一或更多間隔的孔123(如以下將進一步描述)。在一些範例中，處理氣體係藉由該一或更多間隔的孔123而在向上方向上以一銳角(相對於包含氣體分配裝置114之平面)輸送，但是亦可使用其它角度/方向。在一些範例中，在第一環形支撐件121中的氣體流動通道134將氣體供應至一或更多間隔的孔123。
第一環形支撐件121可置於第二環形支撐件125上，該第二環形支撐件125界定了用以從氣體流動通道129輸送處理氣體至下腔室區域102的一或更多間隔的孔127。在一些範例中，氣體分配裝置114中的孔131係與孔127對準。在其它範例中，氣體分配裝置114具有較小的直徑且不需要孔131。在一些範例中，處理氣體係藉由一或更多間隔的孔127而在向下方向上朝基板以一銳角(相對於包含氣體分配裝置114之平面)輸送，但是亦可使用其它角度/方向。
在其他範例中，上腔室區域104為具有平坦的頂部表面之圓柱形，且可使用一或更多平坦的感應線圈。在更其他範例中，可使用在噴淋頭與基板支撐件之間具有一間隔物的單一腔室。
基板支撐件122係佈置在下腔室區域102中。在一些範例中，基板支撐件122包含靜電卡盤(ESC)，但是亦可使用其它類型的基板支撐件。基板126於蝕刻期間係設置在基板支撐件122的上表面上。在一些範例中，基板126的溫度可藉由加熱板130、具有流體通道之可選性的冷卻板、及一或更多感測器(未顯示)而控制 ，但是亦可使用任何其他合適的基板支撐件溫度控制系統。
在一些範例中，氣體分配裝置114包含一噴淋頭(例如，具有複數間隔的孔133的板128)。該複數間隔的孔133從板128的上表面延伸至板128的下表面。在一些實施例中，間隔的孔133具有在從0.4英吋至0.75英吋之範圍內的直徑，且噴淋頭係由導電材料(例如，鋁)或具有由導電材料製成之嵌入式電極的非導電材料(例如，陶瓷)所製成。
一或更多感應線圈140係圍繞圓頂118的外部部分而設置。當通電時，一或更多感應線圈140於圓頂118內產生電磁場。在一些範例中，使用上線圈及下線圈。氣體注入器142注入來自氣體輸送系統150-1的一或更多氣體混合物。
在一些實施例中，氣體輸送系統150-1包含一或更多氣體來源152、一或更多閥154、一或更多質量流量控制器(MFC) 156、及一混合歧管158，但是亦可使用其他類型的氣體輸送系統。可使用一氣體分流器(未顯示)以改變氣體混合物的流率。可使用另一氣體輸送系統150-2以供應蝕刻氣體或蝕刻氣體混合物至氣體流動通道129及/或134(在來自氣體注入器142的蝕刻氣體之外額外供應，或取代來自氣體注入器142的蝕刻氣體)。
合適的氣體輸送系統係顯示並描述於共同受讓的美國專利申請案第14/945,680號(發明名稱為「Gas Delivery System」，申請日為2015年12月4日)中，其內容係藉由參照完整納入本文中。合適的單一或雙氣體注入器及其它氣體注入位置係顯示並描述於共同受讓的美國臨時專利申請案第62/275,837號(發明名稱為「Substrate Processing System with Multiple Injection Points and Dual Injector」，申請日為2016年1月7日)中，其內容係藉由參照完整納入本文中。
在一些範例中，氣體注入器142包含以向下方向引導氣體的一中央注入位置、及以相對於向下方向的一角度注入氣體的一或更多側邊注入位置。在一些範例中，氣體輸送系統150-1以第一流率將氣體混合物的第一部分輸送至氣體注入器142的中央注入位置、並以第二流率將氣體混合物的第二部分輸送至氣體注入器142的側邊注射位置。在其它範例中，藉由氣體注入器142輸送不同的氣體混合物。在一些實施例中，氣體輸送系統150-1輸送調諧氣體至氣體流動通道129與134、及/或至將於以下描述之處理腔室中的其它位置。
電漿產生器170可用以產生輸出至一或更多感應線圈140的RF功率。電漿190係於上腔室區域104中產生。在一些實施例中，電漿產生器170包含RF產生器172、及匹配網路174。匹配網路174將RF產生器172的阻抗與一或更多感應線圈140的阻抗相匹配。在一些範例中，氣體分配裝置114係連接至一參考電位(例如接地)。閥178及泵浦180可用以控制下腔室區域102及上腔室區域104內的壓力及將反應物抽空。
控制器176與氣體輸送系統150-1與150-2、閥178、泵浦180、及/或電漿產生器170通訊以控制吹掃氣體(purge gas)、處理氣體之流量、RF電漿及腔室壓力。在一些範例中，電漿係藉由一或更多感應線圈140而維持在圓頂118內。一或更多氣體混合物係藉由使用氣體注入器142 (及/或孔123)而從腔室的頂部部分導入，且電漿係藉由使用氣體分配裝置114而限制在圓頂118中。
將電漿限制在圓頂118中使得電漿物種得以進行體積復合(volume recombination)，並使得想要的蝕刻劑物種得以透過氣體分配裝置114而流出。在一些範例中，沒有施加RF偏壓至基板126。因此，基板126上不存在有效的鞘層且離子不以任何有限的能量撞擊基板。一些量的離子會透過氣體分配裝置114而擴散離開電漿區域。然而，擴散的電漿量較位於圓頂118內的電漿低了一個數量級。電漿中大部分的離子由於高壓下的體積複合而損失。在氣體分配裝置114之上表面上的表面復合損失(surface recombination loss)亦降低了氣體分配裝置114下方的離子密度。
在其它範例中，設置一RF偏壓產生器184，該RF偏壓產生器184包含RF產生器186及匹配網路188。RF偏壓可用以在氣體分配裝置114與基板支撐件之間產生電漿，或在基板126上產生自偏壓以吸引離子。控制器176可用以控制RF偏壓。
根據本揭露內容之系統及方法提供了帶有副產物移除之選擇性乾蝕刻處理，其使生產量提高並降低了擁有成本。本文中所述之方法使得在復雜3D結構中選擇性地移除膜變得更為可行而不會出現圖案崩塌。在選擇性乾蝕刻後的低壓排淨序列提高了蝕刻效率並有助於使3D結構中的氟減少，從而防止了氟侵蝕對3D結構造成的損害。
根據本揭露內容之方法於基板表面與3D結構的內部部分之間產生一化學勢梯度，從而使蝕刻副產物之擴散增加。
在一些範例中，上述之處理腔室可配置成具有用於單一站的相對較小之體積(55L)、及高的總氣體流量。由於高的氣體流量，滯留時間為非常低的，而這有助於非常快速地將主蝕刻氣體排淨。在一些範例中，處理腔室使用感應耦合電漿(ICP)來源以產生高密度的電漿，高密度的電漿透過噴淋頭擴散出去並接觸晶圓。由於反應物質的往下游移動之性質，SiN膜係以對SiO2 非常高之選擇性受到蝕刻。高密度的自由基通過接地的噴淋頭，並對膜的表面進行化學改質。脫附作用(desorption)期間，SiN表面上形成懸浮鍵(dangling bond)。氟自由基開始移除氮化物。在其他表面上，氧化物及多晶矽形成在熱力學上穩定的單層，而該單層不受氟侵蝕的影響。由於3D結構為複雜的，因此揮發性副產物被困束在3D結構內部的概率很高。本文中所述之壓力/排淨處理有效地移除了副產物。
以上所述在本質上僅為說明且係決非意欲限制本揭示內容、其應用、或使用。本揭示內容的廣泛教示可以多種方式執行。因此，雖然此揭示內容包含特殊的例子，但本揭示內容的真實範圍應不被如此限制，因為其他的變化將在研讀圖示、說明書及以下申請專利範圍後變為顯而易見。吾人應理解方法中的一或多個步驟可以不同的順序(或同時)執行而不改變本揭示內容的原理。另外，儘管每個實施例中皆於以上敘述為具有特定的特徵，但相關於本揭示內容之任何實施例中所敘述的該等特徵之任何一或多者可在其他實施例之任一者的特徵中實施、及/或與之組合而實施，即使該組合並未明確說明亦然。換言之，上述實施例並非互相排除，且一或多個實施例之間的排列組合仍屬於本揭示內容的範圍內。
元件之間(例如，在模組、電路元件，半導體層等之間)的空間和功能上的關係係使用各種術語來表述，其中包括「連接」、「接合」、「耦接」、「相鄰」、「接近」、「在頂端」、「上方」、「下方」和「配置」。除非明確敘述為「直接」，否則當於上述揭示內容中描述第一和第二元件之間的關係時，該關係可為第一及二元件之間沒有其他中間元件存在的直接關係，但也可為第一及二元件之間(空間上或功能上)存在一或多個中間元件的間接關係。如本文中所使用，詞組「A、B和C中至少一者」應解讀為意指使用非排除性邏輯OR的邏輯(A OR B OR C)，且不應解讀為「A中至少一者、B中至少一者、及C中至少一者」。
在一些實行例中，控制器為系統的一部分，其可為上述範例的一部分。此等系統可包括半導體處理設備，其包含一個以上處理工具、一個以上腔室、用於處理的一個以上平臺、及/或特定處理元件(晶圓基座、氣流系統等)。這些系統可與電子設備整合，該等電子設備用於在半導體晶圓或基板處理之前、期間、及之後控制這些系統的操作。電子設備可稱作為「控制器」，其可控制該一個以上系統之各種的元件或子部分。依據系統的處理需求及/或類型，控制器可加以編程以控制本文中所揭露的任何製程，其中包含：處理氣體的輸送、溫度設定(例如，加熱及/或冷卻)、壓力設定、真空設定、功率設定、射頻(RF)產生器設定、RF匹配電路設定、頻率設定、流率設定、流體輸送設定、位置及操作設定、出入工具、及其他轉移工具、及/或與特定系統連接或介接的負載鎖之晶圓傳送。
廣義而言，控制器可定義為電子設備，其具有各種不同的積體電路、邏輯、記憶體、及/或軟體，其接收指令、發布指令、控制操作、啟用清潔操作、啟用終點量測等。積體電路可包含儲存程式指令之韌體形式的晶片、數位信號處理器(DSP)、定義為特殊應用積體電路(ASIC)的晶片、及/或執行程式指令(例如軟體)的一或多個微處理器或微控制器。程式指令可為以各種個別設定(或程式檔案)的形式與控制器通訊的指令，該等設定定義了用以在半導體晶圓上、對基板、或系統執行特定製程的操作參數。在一些實施例中，該等操作參數可為由製程工程師定義之配方的部分，以在一或多個層、材料、金屬、氧化物、矽、二氧化矽、表面、電路、及/或晶圓的晶粒之製造期間內完成一或多個處理步驟。
在一些實行例中，控制器可為電腦的一部分或連接至電腦，該電腦係與系統整合、連接至系統、以其他方式網路連至系統、或其組合。舉例而言，控制器可為在「雲端」或工廠主機電腦系統的整體或部分，可允許晶圓處理的遠端存取。該電腦可允許針對系統的遠端存取以監測製造操作的當前進度、檢查過往製造操作的歷史、檢查來自複數個製造操作的趨勢或性能度量、改變目前處理的參數、設定目前操作之後的處理步驟、或開始新的處理。在一些範例中，遠端電腦(例如伺服器)可透過網路提供製程配方給系統，該網路可包含區域網路或網際網路。遠端電腦可包含使用者介面，其允許參數及/或設定的輸入或編程，這些參數及/或設定係接著從遠端電腦被傳遞至系統。在一些例子中，控制器接收數據形式的指令，該數據明確指定於一或多個操作期間將被執行之各個處理步驟的參數。吾人應理解參數可專門用於將執行之製程的類型與配置控制器以介接或控制之工具的類型。因此，如上面所述，控制器可為分散式的，例如藉由包含一或多個分散的控制器，其由網路連在一起且朝共同的目的(例如本文中所述之製程及控制)作業。一個用於此等目的之分散式控制器的例子將為腔室上的一或多個積體電路，連通位於遠端(例如在平台級或作為遠端電腦的一部分)的一或多個積體電路，其結合以控制腔室中的製程。
不受限制地，示例系統可包含電漿蝕刻腔室或模組、沉積腔室或模組、旋轉-潤洗腔室或模組、金屬電鍍腔室或模組、清潔腔室或模組、斜邊蝕刻腔室或模組、物理氣相沉積(PVD)腔室或模組、化學氣相沉積(CVD)腔室或模組、原子層沉積(ALD)腔室或模組、原子層蝕刻(ALE)腔室或模組、離子植入腔室或模組、軌道腔室或模組、及任何可關聯或使用於半導體晶圓的製造及/或生產中之其他的半導體處理系統。
如上面所述，依據將由工具執行的一個以上處理步驟，控制器可與下述通訊：一或多個其他工具電路或模組、其他工具元件、群組工具、其他工具介面、毗鄰工具、相鄰工具、位於工廠各處的工具、主電腦、另一個控制器、或用於材料傳送的工具，該等用於材料傳送的工具將晶圓的容器攜帶進出半導體生產工廠內的工具位置及/或裝載埠。
6‧‧‧基板8‧‧‧堆疊體10‧‧‧交替的複數層12‧‧‧鰭部14‧‧‧***層16‧‧‧底層40‧‧‧方法42‧‧‧操作44‧‧‧操作46‧‧‧操作48‧‧‧操作50‧‧‧操作52‧‧‧操作54‧‧‧操作60‧‧‧方法62‧‧‧操作62‧‧‧操作80‧‧‧方法82‧‧‧操作84‧‧‧操作86‧‧‧操作88‧‧‧操作90‧‧‧操作92‧‧‧操作94‧‧‧操作96‧‧‧操作98‧‧‧操作100‧‧‧基板處理腔室102‧‧‧下腔室區域104‧‧‧上腔室區域108‧‧‧腔室側壁表面110‧‧‧腔室底部表面114‧‧‧氣體分配裝置118‧‧‧圓頂121‧‧‧第一環形支撐件122‧‧‧基板支撐件123‧‧‧孔125‧‧‧第二環形支撐件126‧‧‧基板127‧‧‧孔128‧‧‧板129‧‧‧氣體流動通道130‧‧‧加熱板131‧‧‧孔134‧‧‧氣體流動通道140‧‧‧感應線圈142‧‧‧氣體注入器150-1‧‧‧氣體輸送系統150-2‧‧‧氣體輸送系統152‧‧‧氣體來源154‧‧‧閥156‧‧‧質量流量控制器 (MFC)158‧‧‧混合歧管170‧‧‧電漿產生器172‧‧‧RF產生器174‧‧‧匹配網路176‧‧‧控制器178‧‧‧閥180‧‧‧泵浦184‧‧‧RF偏壓產生器186‧‧‧RF產生器188‧‧‧匹配網路190‧‧‧電漿
從詳細描述及附圖將更全面地理解本揭露內容，其中：
根據本揭露內容，圖1A及1B為基板之範例的側視剖面圖，該基板包含第一膜材料之交替層的堆疊體，該第一膜材料係相對於第二膜材料而進行選擇性蝕刻；
根據本揭露內容，圖2為選擇性乾蝕刻並移除副產物之方法的範例之流程圖；
根據本揭露內容，圖3A至圖3C為繪示處理週期、及壓力之變化的範例之曲線圖；
根據本揭露內容，圖4及5為選擇性乾蝕刻並移除副產物之方法的其他範例之流程圖；及
根據本揭露內容，圖6為用以選擇性地蝕刻矽氮化物膜的感應耦合電漿(ICP)基板處理腔室之範例的功能方塊圖
在圖式中，元件符號可被再次使用以辨別相似及/或相同的元件。
40‧‧‧方法
42‧‧‧操作
44‧‧‧操作
46‧‧‧操作
48‧‧‧操作
50‧‧‧操作
52‧‧‧操作
54‧‧‧操作

Claims (19)

  1. 一種蝕刻基板並移除副產物的方法，該基板包含一堆疊體，該堆疊體包括複數第一層與複數第二層，該等第一層係與該等第二層交替，該方法包含：a)針對一選擇性乾蝕刻處理設定一處理腔室之處理參數；b)針對該選擇性乾蝕刻處理將該處理腔室之處理壓力設定至在1托至10托之範圍內的一第一預定壓力；c)在一第一週期期間於該處理腔室中相對於該等第二層之其中一者而選擇性地蝕刻該等第一層之其中一者的一部分；d)將該處理腔室中之壓力降低至一第二預定壓力以在該第二預定壓力下對該處理腔室進行排淨(purge)達一第二週期，該第二預定壓力係較該第一預定壓力小4倍以上；e)在該第二預定壓力下對該處理腔室進行排淨達該第二週期；及f)重複a)步驟至e)步驟或b)步驟至e)步驟N次，其中N為大於1的整數。
  2. 如申請專利範圍第1項之蝕刻基板並移除副產物的方法，更包含於該N次其中至少一次期間改變該第一預定壓力、及該第一週期其中至少一者。
  3. 如申請專利範圍第1項之蝕刻基板並移除副產物的方法，更包含於該N次其中至少一次期間改變該第二預定壓力、及該第二週期其中至少一者。
  4. 如申請專利範圍第1項之蝕刻基板並移除副產物的方法，其中該選擇性乾蝕刻使用一遠端電漿。
  5. 如申請專利範圍第4項之蝕刻基板並移除副產物的方法，其中在b)步驟至e)步驟期間保持該遠距電漿。
  6. 如申請專利範圍第4項之蝕刻基板並移除副產物的方法，其中該遠距電漿係在c)步驟之前點燃且在c)步驟之後熄滅。
  7. 如申請專利範圍第4項之蝕刻基板並移除副產物的方法，其中藉由使用包含氟氣之處理氣體來產生該遠距電漿。
  8. 如申請專利範圍第1項之蝕刻基板並移除副產物的方法，其中該處理腔室包含：一上腔室區域；一感應線圈，設置在該上腔室區域外；一下腔室區域，包含一基板支撐件；及一氣體散佈裝置，設置在該上腔室區域與該下腔室區域之間。
  9. 如申請專利範圍第8項之蝕刻基板並移除副產物的方法，其中：該氣體散佈裝置包含與該上腔室區域、及該下腔室區域流體連通的複數孔；且感應耦合電漿係藉由供應功率至該感應線圈而於該上腔室區域中產生。
  10. 一種蝕刻基板並移除副產物的方法，該基板包含一堆疊體，該堆疊體包括複數第一層與複數第二層，該等第一層係與該等第二層交替，該方法包含：a)針對一蝕刻處理設定一處理腔室之處理參數；b)針對該蝕刻處理將該處理腔室之處理壓力設定至在1托至3托之範圍內的一第一預定壓力；c)在一第一週期期間於該處理腔室中相對於該等第二層之其中一者而選擇性地蝕刻該等第一層之其中一者的一部分； d)將該處理腔室中之壓力降低至一第二預定壓力以在該第二預定壓力下對該處理腔室進行排淨達一第二週期，該第二預定壓力係較該第一預定壓力小4倍以上；及e)在該第二預定壓力下對該處理腔室進行排淨達該第二週期；及f)重複b)步驟至e)步驟N次，其中N為大於1的整數。
  11. 如申請專利範圍第10項之蝕刻基板並移除副產物的方法，更包含於該N次其中至少一次期間改變該第一預定壓力、及該第一週期其中至少一者。
  12. 如申請專利範圍第10項之蝕刻基板並移除副產物的方法，更包含於該N次其中至少一次期間改變該第二預定壓力、及該第二週期其中至少一者。
  13. 如申請專利範圍第10項之蝕刻基板並移除副產物的方法，其中該蝕刻處理使用一遠端電漿。
  14. 如申請專利範圍第13項之蝕刻基板並移除副產物的方法，其中於b)步驟至e)步驟期間保持該遠距電漿。
  15. 如申請專利範圍第13項之蝕刻基板並移除副產物的方法，其中該遠距電漿係在c)步驟之前點燃且在c)步驟之後熄滅。
  16. 如申請專利範圍第13項之蝕刻基板並移除副產物的方法，其中藉由使用包含氟氣之處理氣體來產生該遠距電漿。
  17. 如申請專利範圍第10項之蝕刻基板並移除副產物的方法，其中該處理腔室包含：一上腔室區域；一感應線圈，設置在該上腔室區域外；一下腔室區域，包含一基板支撐件；及 一氣體散佈裝置，設置在該上腔室區域與該下腔室區域之間。
  18. 如申請專利範圍第17項之蝕刻基板並移除副產物的方法，其中：該氣體散佈裝置包含與該上腔室區域、及該下腔室區域流體連通的複數孔；且感應耦合電漿係藉由供應功率至該感應線圈而於該上腔室區域中產生。
  19. 一種蝕刻基板並移除副產物的方法，該基板包含一堆疊體，該堆疊體包括複數第一層與複數第二層，該等第一層係與該等第二層交替，該方法包含：a)針對一選擇性蝕刻處理設定一處理腔室之處理參數；b)針對該選擇性蝕刻處理將該處理腔室之處理壓力設定至一第一預定壓力；c)在一第一週期期間於該處理腔室中相對於該等第二層之其中一者而選擇性地蝕刻該等第一層之其中一者的一部分；d)將該處理腔室中之壓力降低至較該第一預定壓力更小的一第二預定壓力，以在該第二預定壓力下對該處理腔室進行排淨達一第二週期；e)在該第二預定壓力下對該處理腔室進行排淨達該第二週期；及f)重複a)步驟至e)步驟或b)步驟至e)步驟N次，其中N為大於1的整數。
TW106124687A 2016-07-27 2017-07-24 用以蝕刻複合三維結構之壓力排淨蝕刻方法 TWI721196B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/220,785 2016-07-27
US15/220,785 US9870932B1 (en) 2016-07-27 2016-07-27 Pressure purge etch method for etching complex 3-D structures

Publications (2)

Publication Number Publication Date
TW201810395A TW201810395A (zh) 2018-03-16
TWI721196B true TWI721196B (zh) 2021-03-11

Family

ID=60935047

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106124687A TWI721196B (zh) 2016-07-27 2017-07-24 用以蝕刻複合三維結構之壓力排淨蝕刻方法

Country Status (4)

Country Link
US (1) US9870932B1 (zh)
KR (1) KR102549146B1 (zh)
CN (1) CN107665803B (zh)
TW (1) TWI721196B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741495B2 (en) * 2018-01-18 2020-08-11 Globalfoundries Inc. Structure and method to reduce shorts and contact resistance in semiconductor devices
WO2019200311A1 (en) * 2018-04-12 2019-10-17 Seaboard International, Inc. Frac sand separator system
CN111146086B (zh) * 2018-11-05 2024-05-03 东京毅力科创株式会社 蚀刻方法和等离子体处理装置
JP7481823B2 (ja) * 2018-11-05 2024-05-13 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
KR102328573B1 (ko) * 2020-01-17 2021-11-17 성균관대학교산학협력단 C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050150861A1 (en) * 2004-01-13 2005-07-14 Kwang-Myung Lee Etching apparatus and etching method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4960488A (en) * 1986-12-19 1990-10-02 Applied Materials, Inc. Reactor chamber self-cleaning process
JPH02128421A (ja) * 1988-11-08 1990-05-16 Tokyo Electron Ltd プラズマ処理装置
DE69128050D1 (de) 1990-06-29 1997-12-04 Applied Materials Inc Zweistufiges Selbstreinigungsverfahren einer Reaktionskammer
US6362110B1 (en) * 2000-03-30 2002-03-26 Lam Research Corporation Enhanced resist strip in a dielectric etcher using downstream plasma
US7939450B2 (en) * 2007-09-21 2011-05-10 Tokyo Electron Limited Method and apparatus for spacer-optimization (S-O)
CN101728230A (zh) * 2008-10-17 2010-06-09 北京北方微电子基地设备工艺研究中心有限责任公司 半导体基片加工方法
US20110065276A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
US8985152B2 (en) 2012-06-15 2015-03-24 Novellus Systems, Inc. Point of use valve manifold for semiconductor fabrication equipment
US9595466B2 (en) * 2015-03-20 2017-03-14 Applied Materials, Inc. Methods for etching via atomic layer deposition (ALD) cycles

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050150861A1 (en) * 2004-01-13 2005-07-14 Kwang-Myung Lee Etching apparatus and etching method

Also Published As

Publication number Publication date
US20180033657A1 (en) 2018-02-01
US9870932B1 (en) 2018-01-16
KR102549146B1 (ko) 2023-06-28
CN107665803A (zh) 2018-02-06
KR20180012697A (ko) 2018-02-06
CN107665803B (zh) 2021-10-26
TW201810395A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
CN106601612B (zh) 用于超高选择性的氮化物蚀刻的***和方法
KR102525777B1 (ko) 기생 플라즈마를 억제하고 웨이퍼-내 불균일성을 감소시키기 위한 시스템들 및 방법들
TWI721196B (zh) 用以蝕刻複合三維結構之壓力排淨蝕刻方法
TWI731031B (zh) 用以提高基板處理系統之電漿中的電子密度位準之系統及方法
TWI761337B (zh) 基板處理系統
TWI723124B (zh) 硬遮罩之自我限制平坦化加工
US20160148813A1 (en) Gas injection method for uniformly processing a semiconductor substrate in a semiconductor substrate processing apparatus
TW201921484A (zh) 使用循環的鈍化與蝕刻之高深寬比選擇性側向蝕刻
KR102598863B1 (ko) 동시에 발생하는 인시츄 플라즈마 소스 및 리모트 플라즈마 소스를 사용한 신속한 챔버 세정
KR102430432B1 (ko) 개방 볼륨 이퀄라이제이션 통로들 및 측면 밀폐부를 가진 평면형 기판 에지 콘택트
KR102297695B1 (ko) 유도 결합 고밀도 플라즈마를 사용한 유전체 막의 치밀화
TWI667683B (zh) 用以產生高能中性粒子之系統及方法
US11293098B2 (en) Dielectric gapfill using atomic layer deposition (ALD), inhibitor plasma and etching
TW201920733A (zh) 變壓器耦合的電漿蝕刻室中的整合式原子層鈍化及原位原子層鈍化蝕刻方法
US20230035732A1 (en) Efficient cleaning and etching of high aspect ratio structures
TWI735530B (zh) 用於選擇性蝕刻膜的系統與方法
US20230332291A1 (en) Remote plasma architecture for true radical processing
US20160329213A1 (en) Highly selective deposition of amorphous carbon as a metal diffusion barrier layer