TWI720593B

TWI720593B - 像素結構

Info

Publication number: TWI720593B
Application number: TW108130102A
Authority: TW
Inventors: 葉于菱; 林哲民; 游礎寬; 黃俊儒
Original assignee: 友達光電股份有限公司
Priority date: 2019-01-07
Filing date: 2019-08-22
Publication date: 2021-03-01
Also published as: TW202027049A

Abstract

一種像素結構，包含第一電極層、第二電極層、第三電極層以及開關元件。第二電極層設置於第一電極層上方，第二電極層包含第一主幹部、第二主幹部、第一分支部以及第二分支部。第一主幹部以及第二主幹部沿著第一方向延伸。第一分支部由第一主幹部往第二主幹部突出。第二分支部由第二主幹部往第一主幹部突出。第三電極層設置於第二電極層上方，第三電極層包含第三主幹部、第四主幹部以及第三分支部。第三主幹部以及第四主幹部沿著第一方向延伸。第三分支部連接第三主幹部以及第四主幹部。開關元件電性連接至第一電極層或第三電極層。

Description

像素結構

本揭露有關於一種像素結構。

在顯示器中，像素結構的透光效率會影響呈現出畫面之明暗對比、色彩飽合度等等特性，因此，目前的顯示器皆多以增加像素開口率、增強電壓差距的方式來改善透光效率。然而，在某些特定的應用中，需要進一步降低液晶響應時間以避免畫面中產生影像模糊化的情形。舉例而言，在遊戲應用中，使用者必須追蹤畫面中的移動物件，而過長的液晶響應時間將會造成邊緣模糊的現象。

綜上所述，如何解決上述兩難，為本領域重要的課題之一。

本揭露之一面向係有關於一種像素結構，包含第一電極層、第二電極層、第三電極層以及開關元件。第二電極層設置於第一電極層上方，第二電極層包含第一主幹部、第二主幹部、第一分支部以及第二分支部。第一主幹部沿著第一方向延伸。第二主幹部沿著第一方向延伸。第一分支部由第一主幹部往第二主幹部突出。第二分支部由第二主幹部往第一主幹部突出。第三電極層設置於第二電極層上方，第三電極層包含第三主幹部、第四主幹部以及第三分支部。第三主幹部沿著第一方向延伸。第四主幹部沿著第一方向延伸。第三分支部連接第三主幹部以及第四主幹部。開關元件電性連接至第一電極層或第三電極層。

在一些實施方式中，第二電極層的第二主幹部包含多個第一傾斜段以及第二傾斜段。第一傾斜段與些第二傾斜段交錯連接並組成鋸齒形。

在一些實施方式中，第一傾斜段與第一方向夾有第一銳角Φ1，第二傾斜段與第一方向夾有第二銳角Φ2，且第一銳角Φ1等於第二銳角Φ2。

在一些實施方式中，第二分支部位於第一傾斜部中之一者以及第二傾斜部中之一者之連接處。

在一些實施方式中，第一分支部為五邊形，第二分支部為梯形。

在一些實施方式中，第一分支部的面積小於第二分支部的面積。

在一些實施方式中，第一分支部的一個邊垂直第一方向，其餘四個邊至少部分地對稱於第二分支部的四個邊。

在一些實施方式中，第一分支部對齊第二分支部。

在一些實施方式中，第一分支部與第二分支部錯開。

在一些實施方式中，第三電極層的第三分支部包含第一連接段、第二連接段以及第三連接段。第一連接段連接至第三主幹部或第四主幹部，並與垂直於第一方向之第二方向夾有第一銳角θ1。第二連接段連接至第一連接段，並與第二方向夾有第二銳角θ2。第三連接段連接至第二連接段，並與第二方向夾有第三銳角θ3。第二銳角θ2小於第一銳角θ1以及第三銳角θ3。

在一些實施方式中，第一連接段部分地重疊於第一分支部，第二連接段部分地重疊於第一分支部以及第二分支部，且第三連接段重疊於第二主幹部以及第二分支部。

在一些實施方式中，第一主幹部部分地重疊第三主幹部。

在一些實施方式中，像素結構進一步包含資料線或閘極線。資料線或閘極線沿著第一方向沿伸，且第一主幹部與第三主幹部重疊至資料線或閘極線，而第一電極層未重疊至資料線或閘極線。

在一些實施方式中，像素結構進一步包含資料線或閘極線。資料線或閘極線沿著第一方向沿伸，且第一主幹部與第三主幹部未重疊至資料線或閘極線，而第一電極層重疊至資料線或閘極線。

在一些實施方式中，像素結構進一步包含資料線或閘極線。資料線或閘極線沿著第一方向沿伸，且第一電極層、第一主幹部以及第三主幹部部分地重疊至資料線或閘極線。

在一些實施方式中，像素結構進一步包含電位控制結構。電位控制結構電性連接至第二電極層，並可切換式地控制第二電極層之電位相等於第一電極層或第二電極層。

在一些實施方式中，第三分支部的數量為複數個，且第三分支部中之相鄰兩者與第三主幹部以及第四主幹部形成第一開口。

在一些實施方式中，第二電極層將主開口分割為二個第二開口。

在一些實施方式中，第一主幹部、第一分支部、第二分支部以及第三分支部的數量為複數個，且第二電極層以及第三電極層沿著第二主幹部呈現軸對稱。

在一些實施方式中，第一主幹部、第一分支部、第二分支部以及第三分支部的數量為複數個，且第二電極層以及第三電極層沿著垂直於第一方向之第二方向呈現軸對稱。

在一些實施方式中，像素結構進一步包含橋接電極，且橋接電極電性連接至第一電極層。

在一些實施方式中，像素結構進一步包含資料線及掃描線。資料線沿著第一方向延伸，且資料線電性連接至第二電極層及第三電極層。掃描線沿著第二方向延伸，且掃描線透過橋接電極電性連接至第一電極層。

在一些實施方式中，像素結構進一步包含橋接電極，且橋接電極電性連接至第三電極層。

在一些實施方式中，像素結構進一步包含資料線及掃描線。資料線沿著第一方向延伸，且資料線電性連接至第一電極層及第二電極層。掃描線沿著第二方向延伸，且掃描線透過橋接電極電性連接至第三電極層。

綜上所述，本揭露所提出的像素結構藉由設置於第一電極層以及第三電極層之間的第二電極層在第一模式與第二模式之間切換，其中第一模式具有高透光效率的優點，而第二模式具有高液晶響應速度的優點。如此一來，像素結構即能適用於不同的情境中。另一方面，藉由改變第二電極層以及第三電極層的外型、輪廓以及各項參數，又進一步的改善了像素結構在第一模式與第二模式時的透光效率、電壓穩定度以及視角大小。

100、200、300、400、500、600、700、800、900、1000、1100、1200‧‧‧像素結構

110、410、510、610、710、810、910、1010、1110、1210‧‧‧第一電極層

120、220、320、420、520、620、720、820、920、1020、1120、1220‧‧‧第二電極層

121、221、621、721、821、921‧‧‧第一主幹部

122、222、322、622‧‧‧第二主幹部

123、223、323、423、523、623‧‧‧第一分支部

124、224、324、424、524、624‧‧‧第二分支部

130、430、530、630、730、830、930、1030、1130、1230‧‧‧第三電極層

131、631、731、831、931‧‧‧第三主幹部

132、532、632、732、832、932‧‧‧第四主幹部

133、633‧‧‧第三分支部

534‧‧‧突出段

Φ1、θ 1‧‧‧第一銳角

Φ2、θ 2‧‧‧第二銳角

Φ3、θ 3‧‧‧第三銳角

1231、1241、2231、2241‧‧‧底邊

1232、1242、2232、2242、3232、3242、4242、4332‧‧‧第一側邊

1233、1243、2233、2243、3243‧‧‧第二側邊

1234、1244、2235、2244、4235、4244、6244‧‧‧頂邊

1331、2331、4331、6331‧‧‧第一連接段

1332、3332、4332、6332‧‧‧第二連接段

1333、6333‧‧‧第三連接段

2234、4234、6234‧‧‧第三側邊

3221‧‧‧第一傾斜段

3222‧‧‧第二傾斜段

500A、600A‧‧‧第一區域

500B、600B‧‧‧第二區域

500C‧‧‧第三區域

740a、740b、1040a、1040b、1240a、1240b‧‧‧開關元件

741a、741b、1041a、1041b、1141a、1141b、1241a、1241b‧‧‧閘極

742a、742b、1042a、1042b、1142a、1142b、1242a、 1242b‧‧‧源極

743a、743b、1043a、1043b、1143a、1143b、1243a、1243b‧‧‧汲極

750a、750b、850、950、1050、1150、1250‧‧‧資料線

760、860、960‧‧‧掃描線

770‧‧‧平坦層

780、790‧‧‧絕緣層

1044a、1144a、1244b‧‧‧通道層

1044ac、1144ac、1244bc‧‧‧通道區

1044as、1044bs、1144as、1144bs、1244as、1244bs‧‧‧源極摻雜區

1044as'、1144as'、1244as'‧‧‧源極重摻雜區

1044as"、1144as"、1244as"‧‧‧源極輕摻雜區

1044ad、1044bd、1144ad、1144bd、1244ad、1244bd‧‧‧汲極摻雜區

1044ad'、1144ad'、1244ad'‧‧‧汲極重摻雜區

1044ad"、1144ad"、1244ad"‧‧‧汲極輕摻雜區

1060a、1160a、1260a‧‧‧第一掃描線

1060b、1160b、1260b‧‧‧第二掃描線

1070、1170、1270‧‧‧橋接電極

GI‧‧‧閘極介電層

ID‧‧‧介電層

PL‧‧‧鈍化層

BP‧‧‧絕緣層

SE1、SE2、SE3‧‧‧半導體圖案層

Ra‧‧‧薄膜電晶體區

Rb‧‧‧開口區

O1、O2、O3、O4、O5、O6‧‧‧通孔

A1、A2‧‧‧開口

B-B、a-a、b-b、c-c、a'-a'、b'-b'、c'-c'‧‧‧線段

C‧‧‧切線

D1‧‧‧第一方向

D2‧‧‧第二方向

d‧‧‧距離

M‧‧‧對稱軸

O1、O2‧‧‧鈍角

t‧‧‧直角三角形

X、Y、Z‧‧‧距離

H‧‧‧厚度

S10、S20、S30、S40、S50、S60、S70、S80‧‧‧步驟

第1A圖繪示依據本揭露一實施方式之像素結構的俯視圖。

第1B圖繪示第1A圖中的第二電極層的俯視圖。

第1C圖繪示第1A圖中的第三電極層的俯視圖。

第2A圖繪示依據本揭露另一實施方式之像素結構的俯視圖。

第2B圖繪示第2A圖中第二電極層20的俯視圖。

第3A圖繪示依據揭露另一實施方式之像素結構的俯視圖。

第3B圖繪示第3A圖中第二電極層的俯視圖。

第4A圖繪示依據本揭露另一實施方式之像素結構的俯視圖。

第4B圖繪示第4A圖中第二電極層的俯視圖。

第5圖繪示依據本揭露另一實施方式之像素結構的俯視圖。

第6A圖繪示本揭露另一實施方式之像素結構的俯視圖。

第6B圖繪示第6A圖中第二電極層的俯視圖。

第6C圖繪示第6A圖中的第三電極層的俯視圖。

第7A圖繪示像素結構與開關元件、資料線以及掃描線的相對關係圖。

第7B圖繪示第7A圖中沿著線段B-B之剖面圖。

第7C圖繪示另一實施方式中像素結構之剖面圖。

第8圖繪示本揭露另一實施方式中像素結構與資料線或掃描線的相對關係圖。

第9圖繪示本揭露另一實施方式中像素結構與資料線或掃描線的相對關係圖。

第10A圖繪示本揭露另一實施方式之像素結構的俯視圖。

第10B圖繪示第10A圖之像素結構沿著多條線段的組合剖面圖。

第11A圖至第18B圖繪示本揭露一實施方式之像素結構的製造方法在不同步驟的示意圖。

第19圖繪示本揭露另一實施方式之像素結構的剖面圖。

第20A圖繪示本揭露另一實施方式之像素結構的俯視圖。

第20B圖繪示第20A圖之像素結構沿著多條線段的組合剖面圖。

以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。並且，除非有其他表示，在不同圖式中相同之元件符號可視為相對應的元件。這些圖式之繪示是為了清楚表達這些實施方式中各元件之間的連接關係，並非繪示各元件的實際尺寸。

請參照第1A圖，其繪示依據本揭露一實施方式之像素結構100的俯視圖。像素結構100可以應用於各種顯示器中。舉例而言，顯示器可以包含陣列式排列之像素結構100，並藉由控制陣列中每個像素結構100的透光率，在顯示器上顯示出不同明暗以及色彩的畫面。

在本實施方式中，每個像素結構100中還包含有液晶分子(未繪示)，且像素結構100採用邊界電場切換(fringe field switching,FFS)原理，來改變液晶分子的傾倒角度，以此改變像素結構100本身的透光率。在本實施方式中，液晶分子可沿著第一方向D1進行配向(rubbing)。

具體而言，如第1A圖所示，像素結構100包含有第一電極層110、第二電極層120以及第三電極層130。第二電極層120設置於第一電極層110上方。第三電極層130設置於第二電極層120上方。在本實施方式中，第一電極層110為全圖案(full-pattern)電極，第三電極層130圍繞出多個開口A1，而第二電極層120與第三電極層130共同圍繞出多個開口A2。具體而言，開口A1係指第三電極層130在第一電極層110的投影以外的區域，而開口A2係指第二電極層120與第三電極層130共同在第一電極層110的投影以外的區域。

在本實施方式中，第一電極層110以及第三電極層130可分別作為像素結構100的共用電極以及像素電極。舉例而言，在一些實施方式中，第一電極層110為共用電極，具有穩定的共用電壓V_com，而第三電極層130為像素電極，具有可控制的像素電壓V_pixel。本揭露並不以上述為限制，在其他實施方式中，第一電極層110可為像素電極，具有可控制的像素電壓V_pixel，而第三電極層130可為共用電極，具有穩定的共用電壓V_com。

具體而言，像素電極可依據資料線之訊號改變像素電壓V_pixel，使像素電極與共用電極之間因電壓差而產生相連的電壓線(voltage flux)，位於該些區域內的液晶分子則受到電壓線之導引而傾倒。依據液晶分子的傾倒方向以及程度，即可控制像素結構100的透光率。

如第1A圖所示，第二電極層120設置於第一電極層110與第三電極層130之間，且第二電極層120為可切換電極，其電壓可在共用電壓V_com與像素電壓V_pixel之間切換。換句話說，第二電極層120的電壓可以相等於第一電極層110的電壓，或是相等於第三電極層130的電壓。具體而言，第二電極層120可電性連接至外部的電位控制結構(未繪示)，電位控制結構可控制第二電極層120的電壓由共用電壓V_com切換為像素電壓V_pixel，或由像素電壓V_pixel切換為共用電壓V_com。

在本實施方式中，當第二電極層120的電壓相等於第一電極層110的電壓時，像素結構100處於第一模式；而當第二電極層120的電壓相等於第三電極層130的電壓時，像素結構100處於第二模式。像素結構100處於第一模式與第二模式時會具有不同的效能及特性，以適於不同的使用情境，細節將於下文中進行說明。

當像素結構100處於第一模式時，電流控制結構控制第二電極層120的電壓相等於第一電極層110的電壓。此時第二電極層120與第一電極層110之間為等電位，兩者之間並不會產生相連的電壓線。當第三電極層130與其他兩個電極層產生電壓差時，電壓線會連接於第三電極層130與第一電極層110之間，以及第三電極層130與第二電極層120之間。具體而言，如第1A圖所示，電壓線會由第三電極層130往開口A1內延伸，而使得位在開口A1的液晶分子受到電壓線影響而傾倒。

當像素結構100處於第二模式時，電流控制結構控制第二電極層120的電壓相等於第三電極層130的電壓。此時第二電極層120與第三電極層130之間為等電位，兩者之間並不會產生相連的電壓線。在此情形下，當第一電極層110與其他兩個電極層產生電壓差時，電壓線會連接於第一電極層110與第二電極層120之間，以及第一電極層110與第三電極層130之間。具體而言，如第1A圖所示，電壓線由第二電極層120 以及第三電極層130往開口A2內延伸，而使得位在開口A2的液晶分子受到電壓線影響而傾倒。

由上述內容可知，像素結構100在第一模式與第二模式時，受影響的液晶分子在像素結構100中所占的面積比例並不相同。舉例而言，如第1A圖所示，在第一模式時，開口A1中的液晶分子受到影響；而在第二模式時，開口A2中的液晶分子受到影響。

如第1A圖所式，在一個像素結構100中，開口A1所占的面積大於開口A2所占的面積。在液晶分子為正向液晶分子的情形下，第一模式的透光效率高於第二模式的透光效率。反過來說，開口A2所占的面積小於開口A1所占的面積，而使得開口A2內電壓線的密度較高，因此在第二模式時的液晶響應速度高於第一模式時的液晶響應速度。

承上所述，當像素結構100處於第一模式時，具有較高的透光效率，能更好的呈現出明暗對比，因此特別適合應用於播放影視、相片、文字等等的應用中。當像素結構100處於第二模式時，具有較高的液晶響應速度，較高的響應速度有利於降低人眼追蹤移動圖像時發生邊緣模糊的問題，即降低顯示器的運動圖像響應時間(motion picture response time,MPRT)，因此特別適合應用於電玩娛樂的應用中。也就是說，使用者可以依據使用情境，使像素結構100在第一模式與第二模式之間切換，進而使像素結構100能夠適用於多種不同的應用情境中。

在此可參考下方表一，其列出了第1A圖中像素結構100在第一模式與第二模式時透光效率(T%)、開啟延遲(T_on)、關閉延遲(T_off)以及總延遲(T_total)的數值表。

如表一所示，在第一模式時，像素結構100具有較高的透光效率，然而液晶開關的延遲時間較長；而在第二模式時，透過效率低，然而液晶開關的延遲時間較短。

以上已大致介紹了像素結構100的運作原理，接下來將細部介紹像素結構100中第一電極層110、第二電極層120以及第三電極層130的具體細節以及設計原則。應理解，後文中的文字說明以及對應圖式僅作為舉例，本領域人士可依據實務需求在未脫本揭露之精神與範疇的情形下進行各種更動。

接下來請參照第1B圖，其繪示第1A圖中的第二電極層120的俯視圖。如第1B圖所示，第二電極層120包含第一主幹部121、第二主幹部122、第一分支部123以及第二分支部124。第一主幹部121沿著第一方向D1延伸。第二主幹部122平行第一主幹部121，亦沿著第一方向D1延伸。第一分支部123由第一主幹部121往第二主幹部122突出。第二分支部124由第二主幹部122往第一主幹部121突出。

如第1B圖所示，第一分支部123為梯形，並包含有四個邊：底邊1231、第一側邊1232、第二側邊1233以及頂邊1234。底邊1231鄰接第一主幹部121。頂邊1234平行底邊1231。第一側邊1232以及第二側邊1233連接於底邊1231與頂邊1234之間。

如第1B圖所示，第二分支部124亦為梯形，並包含有四個邊：底邊1241、第一側邊1242、第二側邊1243以及頂邊1244。底邊1241鄰接第二主幹部122。頂邊1244平行底邊1241。第一側邊1242以及第二側邊1243連接於底邊1241與頂邊1244之間。

在如第1B圖所示的實施方式中，第一分支部123與第二分支部124鏡像對稱。且第一分支部123的頂邊1234的中央對齊第二分支部124的頂邊1244的中央。第一分支部123與第二分支部124沿著第二方向D2(垂直於第一方向D1)隔開，並相距距離X。在一些實施方式中，距離X介於約2微米至5微米之間。

如第1B圖所示，像素結構100可包含有多個第一分支部123以及第二分支部124。第一分支部123沿著第一方向D1依序連接至第一主幹部121，而第二分支部124沿著第一方向D1依序連接至第二主幹部122。相鄰的兩個第一分支部123之間相距距離Y，而相鄰的兩個第二分支部124之間亦相距距離Y。舉例而言，距離Y可指相鄰的兩個第一分支部123的頂邊1234之中央沿著第一方向D1的距離。在一些實施方式中，距離Y亦可指相鄰兩個第一分支部123的重心之間的距離。在一些實施方式中，距離Y介於約4微米至10微米之間。

如第1A圖以及第1B圖所示，一個像素結構100內可以包含有多個第一主幹部121。在本實施方式中，第二主幹部122設置於兩個第一主幹部121之間，且第二分支部124由第二主幹部122的兩側分別往兩個第一主幹部121突出。在本實施方式中，第二主幹部122兩側的第二分支部124彼此錯開設置。也就是說，位於第二主幹部122一側的第二分支部124的頂邊1244的中心點與位於第二主幹部122相對側之第二分支部124的頂邊1244的中心點沿著第一方向D1隔開，彼此相距距離Z。在一些實施方式中，距離Z可小於或等於距離Y。

應了解，第二電極層120亦可包含多個第二主幹部122。舉例而言，第1B圖中的結構可以重複地沿著第二方向D2進行排列。具體而言，可依據像素結構100本身每個像素的大小來沿著第一方向D1或第二方向D2擴展第二電極層120的尺寸。同時，亦可調整以上所提及的諸多參數(如距離X、Y、Z)以及梯形的尺寸來進一步優化像素結構100之效能。上述之實施方式僅用以說明，並不應解讀為本發明之限制。

接下來請參照第1C圖，其繪示第1A圖中的第三電極層130的俯視圖。如第1C圖所示，第三電極層130包含有第三主幹部131、第四主幹部132以及第三分支部133。第三主幹部131沿著第一方向D1延伸，第四主幹部132平行於第三主幹部131，亦沿著第一方向D1延伸。第三分支部133連接第三主幹部131以及第四主幹部132。

如第1C圖所示，第三電極層130的第三分支部133包含第一連接段1331、第二連接段1332以及第三連接段1333。第一連接段1331連接至第三主幹部131或第四主幹部 132。第二連接段1332連接至第一連接段1331。第三連接段1333連接至第二連接段1332。

如第1C圖所示，第三分支部133可包含有多個第一連接段1331以及第二連接段1332。如圖所示，兩個第一連接段1331分別連接至第三主幹部131以及第四主幹部132，而兩個第二連接段1332分別連接至兩個第一連接段1331。第三連接段1333則連接於兩個第二連接段1332之間。

如第1C圖所示，第三電極層130中包含有多個第三分支部133。每個第三分支部133連接於第三主幹部131以及第四主幹部132之間。如此一來，第三主幹部131、第四主幹部132以及其中相鄰的兩個第三分支部133圍繞出了開口A1。

如第1C圖所示，相鄰的兩個第三分支部133之間相距距離Y。距離Y可指相鄰的兩個第三分支部133的第一連接段1331的底部沿著第一方向D1的距離。在一些實施方式中，距離Y亦可指相鄰兩個第三分支部133的重心之間的距離。第1C圖中的距離Y實際上相等於第1B圖中的距離Y。如此一來，如第1A圖所示，在第三電極層130重疊至第二電極層120上方後，可以使每個開口A1包含有兩個開口A2。

如第1C圖所示，第一連接段1331與第二方向D2夾有第一銳角θ 1。第二連接段1332與第二方向D2夾有第二銳角θ 2。第三連接段1333與第二方向D2夾有第三銳角θ 3。在第1C圖中，第一銳角θ 1、第二銳角θ 2以及第三銳角θ 3的具體數值可依照第1B圖中所示的第二電極層120進行調整。

在此請同時參考第1A圖以及第1C圖。如圖所示，第三連接段1333完整地位於第二電極層120的區域之內。具體而言，可藉由調整第三銳角θ 3的數值，使第三連接段1333完整地位於第二電極層120的第二主幹部122以及第二分支部124的範圍之內。

如第1A圖以及第1C圖所示，在本實施方式中，第一主幹部121重疊至第三主幹部131或第四主幹部132，且兩個第一主幹部121之間的距離，約等於第三主幹部131以及第四主幹部132之間的距離，而第二主幹部122介於兩個第一主幹部121中央的位置。如此一來，第三連接段1333即可位於第二主幹部122附近。

另一方面，大部分的第二連接段1332皆位於第二電極層120範圍之內，僅在第一分支部123與第二分支部124之間的間隙超出第二電極層120的範圍。舉例而言，同時參考第1A圖以及第1C圖，可藉由調整第二銳角θ 2的數值，使得第二連接段1332連接於頂邊1234與頂邊1244之間，而未由任何側邊(1232、1233、1242或1243，見第1B圖)超出第二電極層120的範圍。

在本實施方式中，第一銳角θ 1大於第二銳角θ 2，第三銳角θ 3大於第二銳角θ 2，且第一銳角θ 1可大於、等於或小於第三銳角θ 3，舉例而言，第一銳角θ 1以及第三銳角θ 3可介於10°至45°之間，第二銳角θ 2可介於5°至25°之間。

同樣地，大部分的第一連接段1331皆位於第二電極層120的範圍之內，僅有部分的第一連接段1331切過第一側邊1232(可同時參考第1B圖)。此切線C可使開口A2的角落稍微圓弧化。具體而言，可藉由調整第一銳角θ 1，來調整切線C的角度。

藉由以上有關於第一電極層110、第二電極層120以及第三電極層130的設計原則，可以在像素結構100中製作出與開口A1以及位於開口A1中的開口A2。開口A1整體上與第二方向D2夾有一定的傾斜角度，此有利於改善側視像素結構100時的影像品質。也就是說，此設計使得像素結構100的視角廣度增加。另外，開口A2的邊緣具有切線C，可以改善像素結構100進入第二模式時電壓線的分布穩定度。

接下來請參考第2A圖以及第2B圖。第2A圖繪示依據本揭露另一實施方式之像素結構200的俯視圖。第2B圖繪示第2A圖中第二電極層220的俯視圖。像素結構200中大部分的元件皆與像素結構100中之元件相同，各對應元件之標號的開頭由1改為2。像素結構100與像素結構200的差異在於像素結構200中的第一分支部223為五邊形，而像素結構100中的第一分支部123為梯形。

如第2B圖所示，第一分支部223為五邊形，其具有底邊2231、第一側邊2232、第二側邊2233、第三側邊2234以及頂邊2235。底邊2231平行第一方向D1並連接至第一主幹部121。頂邊2235平行底邊2231。第一側邊2232連接於底邊2231以及頂邊2235之間。第二側邊2233平行第二方向D2，並連接至底邊2231。第三側邊2234連接於第二側邊2233與頂邊2235之間。

如第2B圖所示，第一分支部223與第一分支部123(見第1B圖)的差異在於，第一分支部223缺少了直角三角形t的區域。也就是說，第一分支部223與第二分支部224部分地鏡像對稱。具體而言，第一側邊2232對稱於第一側邊2242、頂邊2235對稱於頂邊2244。底邊2231對稱於底邊2241的一部分，而第三側邊2234對稱於第二側邊2243的一部分。此設計使得像素結構200中的第一分支部223的面積小於第二分支部224的面積(差值即為直角三角形t的面積)。

如第2A圖所示，切線C與第二側邊2233位於開口A2中的相對側。也就是說，切線C與第二側邊2233並不會重疊。在本實施方式中，由於開口A1整體而言由圖面的左下方往右上方傾斜，在一個開口A1中，切線C分別位於左側開口A2的左上方以及右側開口A2的右下方，而第二側邊2233分別位於左側開口A2的左下方以及右側開口A2的右上方。本揭露並不以上述為限，舉例而言，當開口A1的傾斜方向相反時，上述方位亦會隨之調換。

比對第1A圖以及第2A圖可以發現，上述設計使得像素結構200中的開口A2的面積大於像素結構100中的開口A2的面積，此有利於增加像素結構200處於第二模式時的開口率。

接下來請參照第3A圖以及第3B圖。第3A圖繪示依據揭露另一實施方式之像素結構300的俯視圖。第3B圖繪示第3A圖中第二電極層320的俯視圖。像素結構300中大部分的元件皆與像素結構200中之元件相同，各對應元件之標號的開頭由2改為3。像素結構300與像素結構200的差異在於像素結構300中的第二主幹部322包含有多個第一傾斜段3221以及第二傾斜段3222。

如第3B圖所示，第一傾斜段3221與第二傾斜段3222交錯連接並使第二主幹部322形成鋸齒形。第一傾斜段3221的底邊與第二方向D2夾有第一銳角Φ1。第二傾斜段3222的底邊與第二方向D2夾有第二銳角Φ2。在本實施方式中第一銳角Φ1相等於第二銳角Φ2。

如第3B圖所示，第二分支部324同時連接至第一傾斜段3221與第二傾斜段3222。也就是說，第二分支部324位於第一傾斜段3221與第二傾斜段3222的連接處。

在本實施方式中，第二分支部324的第一側邊3242與第二方向D2夾有第三銳角Φ3。第一銳角Φ1與第二銳角Φ2皆大於第三銳角Φ3，舉例而言，在本實施方式中，第一銳角Φ1與第二銳角Φ2可介於5°至45°之間，第三銳角Φ3可介於2°至45°之間。

比對第3A圖以及第2A圖可以發現，第二主幹部322所占面積小於第二主幹部222所占面積。也就是說，上述設計使得像素結構300中的開口A2的面積大於像素結構200中的開口A2的面積，此有利於增加像素結構300處於第二模式時的開口率。

應了解，藉由調整第一銳角Φ1與第二銳角Φ2的數值，可以改變開口A2的開口率。在本實施方式中，第一銳角Φ1與第二銳角Φ2約等於45度角。但本揭露並不以此為限，在此可參考下方表二，其列出不同數值之第一銳角Φ1與第二銳角Φ2所對應之透光效率(T%)的數值。

如表二所示，當第一銳角Φ1等於第二銳角Φ2等於90度時(即如第2B圖中所示，第二主幹部222整體呈現一直線)，透光效率訂為100%。而當第一銳角Φ1與第二銳角Φ2小於45度時，透光效率皆大於100%。也就是說，第3A圖以及第3B圖的設計使像素結構300具有較佳的透光效率。

接下來請參照第4A圖以及第4B圖。第4A圖繪示依據本揭露另一實施方式之像素結構400的俯視圖。第4B圖繪示第4A圖中第二電極層420的俯視圖。像素結構400中大部分的元件皆與像素結構300中之元件相同，各對應元件之標號的開頭由3改為4。像素結構400與像素結構300的差異在於像素結構400中的第一分支部423與第二分支部424錯開。也就是說，第一分支部423並未對齊第二分支部424。

如第4B圖所示，第一分支部423的頂邊4235的中心並未對齊第二分支部424的頂邊4244的中心，兩者沿著第一方向D1偏移距離d。

在此請先回到第3A圖。如第3A圖所示，第二連接段3332連接到了第一分支部323的第一側邊3232，並與第一側邊3232夾出一個鈍角O1。另一方面，第二連接段3332連接到了第二分支部324的第二側邊3243，並與第二側邊3243夾出一個鈍角O1。

相比之下，在第4A圖中，由於第一分支部423與第二分支部424之間偏移了距離d，第二連接段4332、第一分支部423以及第二分支部424之間的相對位置被改變了。舉例而言，在本實施方式中，第二連接段4332連接至了第三側邊4234，並與第三側邊4234夾出一個鈍角O2。另一方面，第二連接段4332連接至了第一側邊4242，並與第一側邊4242夾出一個鈍角O2。

如第3A圖以及第4A圖所示，可藉由調整第一分支部323、423與第二分支部324、424之間偏移的距離d，來調整開口A2的外緣輪廓。開口A2的外緣輪廓會影響像素結構400處於第二模式時電壓線的分布情形。較均勻的電壓線分布有利於像素結構400的出光均勻度以及穩定度，本領域人士可依據實務需求選擇恰當之距離d。

接下來請參照第5圖，其繪示依據本揭露另一實施方式之像素結構500的俯視圖。如第5圖所示，像素結構500包含第一電極層510、第二電極層520以及第三電極層530。像素結構500可分割為第一區域500A以及第二區域500B，第一區域500A與第二區域500B沿著第一方向D1排列。其中第一區域500A內的第一電極層510、第二電極層520以及第三電極層530組成了如第4A圖中所示之像素結構400；而第二區域500B內的第一電極層510、第二電極層520以及第三電極層530沿著對稱軸M鏡像對稱於第一區域500A中的像素結構400。

應了解，在本實施方式中，像素結構500的第一區域500A與第二區域500B中採用了相同於第4A圖中的像素結構400。但在其他實施方式中，亦可採用第1A圖中的像素結構100、第2A圖中的像素結構200或第3A圖中的像素結構300。

如第5圖所示，第一電極層510實際上相等第4A圖中的第一電極層410，為一全圖案電極。第二電極層520實際上相等於第4B圖中的第二電極層420。在第一區域500A與第二區域500B中，第三電極層530實際上相等於第4A圖中的第三電極層430。

如第5圖所示，像素結構500還包含了介於第一區域500A與第二區域500B之間的第三區域500C。第三區域500C位於對稱軸M上。在第三區域500C之中，第三電極層530還包含突出段534。突出段534由第四主幹部532突出，並由第二電極層520之第一分支部523延伸至第二分支部524上方。在本實施方式中，突出段534平行第二方向D2，且突出段534為長方形。但在其他實施方式中，突出段534可為各種沿著對稱軸M鏡像對稱之幾何形狀，諸如矩形、橢圓形、多邊形等等。

如第5圖所示，像素結構500整體而言沿著對稱軸M鏡像對稱，且第一區域500A中的開口A1與第二區域500B中的開口A1具有相反的傾斜方向。在像素結構500處於第一模式時，此配置使觀察者於不同視角觀察像素結構500時，能觀察到均勻之光學特性。也就是說，此配置使像素結構500達成廣視角的特性。

在此可參考下方表三，其列出第5圖中像素結構 500在第一模式以及第二模式時透光效率(T%)、開啟延遲(T_on)、關閉延遲(T_off)以及總延遲(T_total)的數值表。

接下來請參照第6A圖、第6B圖以及第6C圖。第6A圖繪示本揭露另一實施方式之像素結構600的俯視圖。第6B圖繪示第6A圖中第二電極層620的俯視圖。第6C圖繪示第6A圖中的第三電極層630的俯視圖。

如第6A圖所示，像素結構600包含第一電極層610、第二電極層620以及第三電極層630。像素結構600可分割為第一區域600A以及第二區域600B，第一區域600A與像素結構500沿著第二方向D2排列。其中第一區域600A內的第一電極層610、第二電極層620以及第三電極層630沿著對稱軸M對稱於第二區域600B內的第一電極層610、第二電極層620以及第三電極層630。

如第6B圖所示，像素結構600的第二電極層620與第1B圖中的第二電極層120近似。差別在於，將第1B圖的第二電極層120中的距離Z設置為零，則會得到第6B圖中的第二電極層620。

如第6B圖所示，在第二電極層620中，第一分支部123的頂邊1234的中心對齊第二分支部124的頂邊1244的中心，且位於第二主幹部122相對兩側的第二分支部124彼此對齊(也就是說，將第4B圖中的距離d設置為零)。如圖所示，一個第一分支部123的頂邊1234會同時對齊兩個第二分支部124的頂邊1244的中心。

如第6C圖所示，第三電極層630與第1C圖中的第三電極層130近似。差別在於，第三分支部633中第一連接段6331、第二連接段6332以及第三連接段6333的排列方式以及傾斜方向略有不同。

如第6C圖所示，在第一區域600A中，第一連接段6331連接至第三主幹部631，並與第二方向D2夾有第一銳角θ 1；第二連接段6332連接至第一連接段6331，並與第二方向D2夾有第二銳角θ 2；而第三連接段6333連接至第二連接段6332，並與第二方向D2夾有第三銳角θ 3。

同樣地，在第二區域600B中，第一連接段6331連接至第四主幹部632，並與第二方向D2夾有第一銳角θ 1；第二連接段6332連接至第一連接段6331，並與第二方向D2夾有第二銳角θ 2；而第三連接段6333連接至第二連接段6332，並與第二方向D2夾有第三銳角θ 3。

如第6C圖所示，在第一區域600A中各個連接段的傾斜方向與第二區域600B中各個連接段的傾斜角度相同，但傾斜方向相反。如第6A圖所示，像素結構600整體而言沿著對稱軸M鏡像對稱。上述設計使得第一區域600A中的開口A1與第二區域600B中的開口A1有相反的傾斜方向。在像素結構600處於第一模式時，此配置使觀察者於不同視角觀察像素結構600時，能觀察到均勻之光學特性。也就是說，此配置使像素結構500達成廣視角的特性。

在此可參考下方表四，其列出第6A圖中像素結構600在第一模式以及第二模式時透光效率(T%)、開啟延遲(T_on)、關閉延遲(T_off)以及總延遲(T_total)的數值表。

接下來請參照第7A圖，其繪示了像素結構700之開關元件740a、資料線750a以及掃描線760的相對關係圖。在本實施方式中，像素結構700相同於第4A圖中所示之像素結構400。如第7A圖所示，資料線750a沿著第一方向D1延伸，而掃描線760沿著第二方向D2延伸。在一個顯示器中，複數條資料線750a以及掃描線760陣列式地定義出許多像素區域，而每個像素區域中可以設置有一個像素結構700。

在一些實施方式中，資料線750a與掃描線760的設置位置可以彼此對調。也就是說，資料線750a可以沿著第二方向D2延伸，而掃描線760可以沿著第一方向D1，本揭露並不以第7A圖中所示者為限。

在本實施方式中，資料線750a以及掃描線760圍繞出的像素區域中設置了如第4A圖所示之像素結構700。但在其他實施方式中，亦可在像素區域中設置如第1A圖至第6A圖中任一者所繪示的像素結構。

在本實施方式中，開關元件740a為薄膜電晶體(thin film transistor,TFT)。開關元件740a包含閘極741a、源極742a以及汲極743a。閘極741a電性連接至掃描線760。源極742a電性連接至資料線750a。汲極743a電性連接至像素結構700中的第三電極層730。當掃描線760與資料線750a同時對開關元件740a施加電壓時，汲極743a會改變第三電極層730之電位。也就是說，在第7A圖的實施方式中，第三電極層730作為像素結構700的像素電極；同時第一電極層710可連接至一共用電壓源，並作為像素結構700的共用電極。

在此請參考第7B圖，其繪示第7A圖中沿著線段B-B之剖面圖。如第7B圖所示，第一電極層710位於平坦層770上。第一電極層710與第二電極層720之間由絕緣層780電性隔開，而第二電極層720與第三電極層730之間由絕緣層790電性隔開。其中，汲極743a與第三電極層730之間電性連接。

如第7A圖所示，在本實施方式中，還包含另一條資料線750b以及另一個開關元件740b。資料線750b平行資料線750a。開關元件740b可作為第二電極層720的電位控制結構。開關元件740b含閘極741b、源極742b以及汲極743b。閘極741b電性連接至掃描線760，源極742b電性連接至資料線750b，而汲極743b電性連接至第二電極層720。開關元件740b的剖面圖近似於第7B圖，差異在於開關元件740b之汲極743b係電性連接至第二電極層720，於此便不額外繪製出來。

也就是說，在本實施方式中，同一個像素結構700配置有兩個開關元件740a、740b，而兩者共用同一條掃描線760。開關元件740b可以控制第二電極層720的電位相等於第一電極層710的電位或是第三電極層730的電位。如此一來，像素結構700可以在第一模式以及第二模式之間切換。

如第7A圖所示，在本實施方式中，第一電極層710重疊至資料線750a；第二電極層720的第一主幹部721重疊至資料線750a；且第三電極層730的第三主幹部731以及第四主幹部732重疊至資料線750a。也就是說，第一電極層710、第一主幹部721、第三主幹部731以及第四主幹部732互相重疊。

應了解，第7A圖以及第7B圖中所繪示之實施方式僅為舉例，本揭露並不以上述為限制。舉例而言，請參照第7C圖，其繪示依據本揭露另一實施方式之像素結構的剖面圖，其剖面位置同第7B圖。如第7C圖所示，如前文中所提到的，在一些實施方式中可使用第一電極層710作為像素結構700的像素電極，因此開關元件740a的汲極743a電性連接至第一電極層710，同時第三電極層730可連接至一共用電壓源，並作為像素結構700的共用電極。當掃描線760與資料線750a同時對開關元件740a施加電壓時，汲極743a會改變第一電極層710之電位。

接下來請參照第8圖，其繪示本揭露另一實施方式中像素結構800與資料線850或掃描線860的相對關係圖。如第8圖所示，在本實施方式中，第一電極層810與資料線850(或掃描線860)重疊；第二電極層820的第一主幹部821並未重疊至資料線850(或掃描線860)；而第三電極層830的第三主幹部831與第四主幹部832並未重疊至資料線850(或掃描線860)。

如第8圖所示，在本實施方式中，第一電極層110 可作為共用電極。也就是說，顯示器中所有的像素結構800可共用同一個第一電極層810。另一方面，第三電極層830可作為每個像素結構800的像素電極。

接下來請參照第9圖，其繪示本揭露另一實施方式中像素結構900與資料線950或掃描線960的相對關係圖。如第9圖所示，在本實施方式中，第一電極層910並未重疊至資料線950(或掃描線960)；第二電極層920的第一主幹部921部分地重疊至資料線950(或掃描線960)；而第三電極層930的第三主幹部931與第四主幹部932重疊至資料線950(或掃描線960)。

如第9圖所示，在本實施方式中，第三電極層930可作為共用電極。也就是說，顯示器中所有的像素結構900可以共用同一個第三電極層930。另一方面，第一電極層910可作為每個像素結構900的像素電極。

第10A圖繪示本揭露另一實施方式之像素結構1000的俯視圖。第10B圖繪示第10A圖中之像素結構1000沿著線段a-a、線段b-b以及線段c-c的組合剖面圖。應瞭解到，第10A圖的像素區域中可設置如第1A圖至第6A圖中任一者所繪示的像素結構。此外，為了清楚起見，第10A圖的像素結構1000省略部分元件，且部分元件以粗體實線繪製以便於辨識各元件之間的關係。同時參閱第10A圖及第10B圖，像素結構1000包含第一電極層1010、第二電極層1020、第三電極層1030、開關元件1040a、開關元件1040b、資料線1050、第一掃描線1060a、第二掃描線1060b以及橋接電極1070。在本實施方式中，資料線1050沿著第一方向D1延伸，且第一掃描線1060a以及第二掃描線1060b沿著第二方向D2延伸。

在本實施方式中，第一電極層1010為摻雜半導體層。第一電極層1010透過橋接電極1070電性連接至第二掃描線1060b，而第二掃描線1060b電性連接至共用電壓源。換句話說，第一電極層1010透過橋接電極1070以及第二掃描線1060b電性連接至共用電壓源，以作為像素結構1000的共用電極。此外，第三電極層1030透過開關元件1040a電性連接至資料線1050以及第一掃描線1060a。透過第一掃描線1060a與資料線1050同時對開關元件1040a施加電壓，以改變第三電極層1030的電位，使得第三電極層1030可作為像素結構1000的像素電極。另外，第二電極層1020透過開關元件1040b電性連接至資料線1050以及第一掃描線1060a。開關元件1040b可作為第二電極層1020的電位控制結構，以控制第二電極層1020的電位相等於第一電極層1010的電位或第三電極層1030的電位。

在本實施方式中，開關元件1040a為薄膜電晶體，且包含閘極1041a、源極1042a、汲極1043a以及通道層1044a。通道層1044a進一步包含通道區1044ac、源極摻雜區1044as以及汲極摻雜區1044ad。此外，源極摻雜區1044as可進一步包含源極重摻雜區1044as'以及源極輕摻雜區1044as"，而汲極摻雜區1044ad亦可進一步包含汲極重摻雜區1044ad'以及汲極輕摻雜區1044ad"。詳細來說，開關元件1040a的閘極1041a電性連接至第一掃描線1060a，且源極 1042a電性連接至資料線1050，而汲極1043a電性連接至第三電極層1030。另外，開關元件1040b可實質上與開關元件1040a相同，即開關元件1040b亦為薄膜電晶體。詳細來說，開關元件1040b的閘極1041b電性連接至第一掃描線1060a，且源極1042b電性連接至資料線1050，而汲極1043b電性連接至第二電極層1020。

如第10B圖所示，像素結構1000進一步包含閘極介電層GI、介電層ID、鈍化層PL及絕緣層BP。閘極介電層GI設置於通道層1044a與第一掃描線1060a(閘極1041a)之間、通道層1044b與第一掃描線1060a(閘極1041b)之間、以及第一電極層1010與第二掃描線1060b之間。介電層ID覆蓋第一掃描線1060a以及第二掃描線1060b。資料線1050位於介電層ID上方。源極1042a、1042b、汲極1043a、1043b以及橋接電極1070延伸穿過介電層ID。鈍化層PL覆蓋資料線1050、源極1042a、1042b、汲極1043a、1043b以及橋接電極1070。第二電極層1020設置於鈍化層PL上方，且第三電極層1030設置於第二電極層1020上方並與第二電極層1020分離。此外，可在第二電極層1020與第三電極層1030之間設置絕緣層BP，以電性絕緣第二電極層1020與第三電極層1030。

已敘述過的元件連接關係、材料與功效將不再重複贅述，合先敘明。在以下敘述中，將說明畫素結構1000的製造方法。應瞭解到，為了清楚起見，將在部分俯視圖中省略部分元件。

第11A圖繪示本揭露一實施方式之像素結構 1000的製造方法在步驟S10的俯視圖。第11B圖繪示第11A圖的組合剖面圖，其剖面位置同第10A圖之線段a-a、b-b、c-c。同時參閱第11A圖及第11B圖。在步驟S10中，設置半導體圖案層SE(包含半導體圖案層SE1、SE2、SE3)於基板(未繪示)上方。在本實施方式中，可使用沉積與微影圖案化的方式形成半導體圖案層SE，且半導體圖案層SE可由包含多晶矽或其他合適的材料所製成，但並不用以限制本揭露。此外，可選擇性地在半導體圖案層SE下方設置遮光層(未繪示)，以防止像素結構1000產生漏光的現象。另外，半導體圖案層SE1、SE2位於像素結構1000的薄膜電晶體區Ra中，而半導體圖案層SE3位於像素結構1000的開口區Rb中。

第12A圖繪示本揭露一實施方式之像素結構1000的製造方法在步驟S20的俯視圖。第12B圖繪示第12A圖的組合剖面圖，其剖面位置同第10A圖之線段a-a、b-b、c-c。同時參閱第12A圖及第12B圖。在步驟S20中，設置閘極介電層GI於基板(未繪示)上方以覆蓋半導體圖案層SE，並分別在第11B圖之半導體圖案層SE1、SE2以及半導體圖案層SE3上方設置第一掃描線1060a(閘極1041a、1041b)以及第二掃描線1060b。然而，本揭露不以上述為限，亦可在半導體圖案層SE1、SE2下方設置第一掃描線1060a(閘極1041a、1041b)。應瞭解到，若第一掃描線1060a(閘極1041a、1041b)設置於半導體圖案層SE1、SE2上方，則在後續步驟中將形成頂部閘極型(top-gate)薄膜電晶體；若第一掃描線1060a(閘極1041a、1041b)設置於半導體圖案層SE1、SE2下方，則在後續步驟中將形成底部閘極型(bottom-gate)薄膜電晶體。在本實施方式中，可使用濺鍍(sputtering)與微影圖案化的方式形成第一掃描線1060a以及第二掃描線1060b。接著，對半導體圖案層SE執行摻雜製程，使得半導體圖案層SE未被第一掃描線1060a以及第二掃描線1060b覆蓋的區域形成摻雜半導體層。詳細來說，半導體圖案層SE1兩端的摻雜半導體層為源極摻雜區1044as以及汲極摻雜區1044ad；半導體圖案層SE2兩端的摻雜半導體層為源極摻雜區1044bs以及汲極摻雜區1044bd；半導體圖案層SE3的摻雜半導體層為第一電極層1010。此外，半導體圖案層SE1被第一掃描線1060a覆蓋的區域(即未被摻雜的區域)以及中間的摻雜半導體層為通道區1044ac；半導體圖案層SE2被第一掃描線1060a覆蓋的區域(即未被摻雜的區域)以及中間的摻雜半導體層為通道區1044bc。在本實施方式中，摻雜製程可包含重摻雜製程及/或輕摻雜製程，依設計者的需求而定。在執行步驟S20之後，便可形成包含源極摻雜區1044as、汲極摻雜區1044ad及通道區1044ac的通道層1044a以及包含源極摻雜區1044bs、汲極摻雜區1044bd及通道區1044bc的通道層1044b。

在本實施方式中，摻雜半導體層對可見光的穿透率在50%至100%之間，使得位於開口區Rb中的第一電極層1010可具有良好的光穿透率。此外，由於通道層1044a、1044b以及第一電極層1010在同一個步驟中形成，因此可減少製程步驟與製程換線的產能，並達到光罩精簡化的目的。

第13A圖繪示本揭露一實施方式之像素結構 1000的製造方法在步驟S30的俯視圖。第13B圖繪示第13A圖的組合剖面圖，其剖面位置同第10A圖之線段a-a、b-b、c-c。同時參閱第13A圖及第13B圖。在步驟S30中，設置介電層ID於閘極介電層GI上方以覆蓋第一掃描線1060a以及第二掃描線1060b，並在閘極介電層GI與介電層ID中形成通孔O1、O2、O3，使得源極摻雜區1044as以及汲極摻雜區1044ad由通孔O1裸露，且源極摻雜區1044bs以及汲極摻雜區1044bd由通孔O2裸露，而部分的第一電極層1010以及部分的第二掃描線1060b由通孔O3裸露。在本實施方式中，可使用沉積與微影圖案化的方式形成介電層ID以及通孔O1、O2、O3，但並不用以限制本揭露。

第14A圖繪示本揭露一實施方式之像素結構1000的製造方法在步驟S40的俯視圖。第14B圖繪示第14A圖的組合剖面圖，其剖面位置同第10A圖之線段a-a、b-b、c-c。同時參閱第14A圖及第14B圖。在步驟S40中，使用濺鍍(sputtering)的方式形成金屬材料於通孔O1、O2、O3中以及介電層ID上，並對金屬材料執行微影圖案化以形成在第一方向D1上延伸的資料線1050、位於通孔O1中的源極1042a及汲極1043a、位於通孔O2中的源極1042b及汲極1043b、以及位於通孔O3中的橋接電極1070。源極摻雜區1044as、1044bs分別透過源極1042a、1042b連接至資料線1050，且第一電極層1010透過橋接電極1070連接至第二掃描線1060b，以進一步電性連接至共用電壓源。在執行步驟S40之後，便可形成包含閘極1041a、源極1042a、汲極1043a及通道層1044a的開關元件 1040a以及包含閘極1041b、源極1042b、汲極1043b及通道層1044b的開關元件1040b。

第15A圖繪示本揭露一實施方式之像素結構1000的製造方法在步驟S50的俯視圖。第15B圖繪示第15A圖的組合剖面圖，其剖面位置同第10A圖之線段a-a、b-b、c-c。同時參閱第15A圖及第15B圖。在步驟S50中，設置鈍化層PL於位於薄膜電晶體區Ra與部分之開口區Ra中的介電層ID上，並在鈍化層PL中形成通孔O4、O5，使得開關元件1040a的汲極1043a由通孔O4裸露，且開關元件1040b的汲極1043b由通孔O5裸露。在本實施方式中，可使用塗佈(coating)與微影圖案化的方式形成鈍化層PL以及通孔O4、O5，但並不用以限制本揭露。此外，鈍化層PL的厚度H在1微米至3微米之間，以降低像素結構1000的電容。

第16A圖繪示本揭露一實施方式之像素結構1000的製造方法在步驟S60的俯視圖。第16B圖繪示第16A圖的組合剖面圖，其剖面位置同第10A圖之線段a-a、b-b、c-c。同時參閱第16A圖及第16B圖。在步驟S60中，設置第二電極層1020於通孔O5中、薄膜電晶體區Ra中的鈍化層PL上、以及開口區Rb的介電層ID上，使得第二電極層1020與開關元件1040b的汲極1043b連接，並透過開關元件1040b電性連接至資料線1050。在本實施方式中，可使用濺鍍與微影圖案化的方式形成第二電極層1020，且第二電極層1020可為透明導電層，例如透明導電氧化物(transparent conductive oxide,TCO)。舉例來說，透明導電氧化物可為金屬氧化物(例如銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、其他合適的氧化物或上述至少兩者之堆疊)，但並不用以限制本揭露。

第17A圖繪示本揭露一實施方式之像素結構1000的製造方法在步驟S70的俯視圖。第17B圖繪示第17A圖的組合剖面圖，其剖面位置同第10A圖之線段a-a、b-b、c-c。同時參閱第17A圖及第17B圖。在步驟S70中，設置絕緣層BP於鈍化層PL上以及開口區Ra的介電層ID上以覆蓋第二電極層1020，並形成通孔O6於絕緣層BP中，使得開關元件1040a的汲極1043a由通孔O6裸露。在本實施方式中，可使用沉積的方式形成位於鈍化層PL上、開口區Ra的介電層ID上、以及通孔O4中的絕緣層BP，並使用微影圖案化的方式移除部分位於通孔O4中的絕緣層BP以形成通孔O6。

第18A圖繪示本揭露一實施方式之像素結構1000的製造方法在步驟S80的俯視圖。第18B圖繪示第18A圖的組合剖面圖，其剖面位置同第10A圖之線段a-a、b-b、c-c。同時參閱第18A圖及第18B圖。在步驟S80中，設置第三電極層1030於通孔O6中以及絕緣層BP上，使得第三電極層1030與開關元件1040a的汲極1043a連接，並透過開關元件1040a電性連接至資料線1050。在本實施方式中，可使用濺鍍與微影圖案化的方式形成第三電極層1030，且第三電極層1030可為透明導電層，例如透明導電氧化物(transparent conductive oxide,TCO)。舉例來說，透明導電氧化物可為金屬氧化物(例如銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、其他合適的氧化物或上述至少兩者之堆疊)，但並不用以限制本揭露。在完成步驟S80後，便可得到如第10A圖及第10B圖所示的像素結構1000。

第19圖繪示本揭露另一實施方式之像素結構1100的組合剖面圖，其剖面位置同第10A圖之線段a-a、b-b、c-c。同時參閱第10B圖及第19圖。第19圖之像素結構1100與第10B圖之像素結構1000的差異在於：像素結構1100之部分的開口區Rb中不具有介電層ID。像素結構1100的形成可藉由在上述步驟S30中使用半透遮罩(half-tone mask)來執行微影圖案化製程而達成。如此一來，可僅在薄膜電晶體區Ra與部分之開口區Ra中形成介電層ID，以減小位於開口區Rb中第二電極層1020與第一電極層1010之間的絕緣厚度，進而有效降低電容以及操作電壓。

第20A圖繪示本揭露另一實施方式之像素結構1200的俯視圖，第20B圖繪示第20A圖中之像素結構1200沿著線段a'-a'、線段b'-b'以及線段c'-c'的組合剖面圖。同時參閱第20A圖及第20B圖。像素結構1200包含第一電極層1210、第二電極層1220、第三電極層1230、開關元件1240a、開關元件1240b、資料線1250、第一掃描線1260a、第二掃描線1260b以及橋接電極1270。在本實施方式中，資料線1250沿著第一方向D1延伸，且第一掃描線1260a以及第二掃描線1260b沿著第二方向D2延伸。應瞭解到，第12A圖及第12B圖中之像素結構1200所包含的元件材料與功效與第10A圖及第10B圖中之像素結構1000相同，於此將不再重複贅述，以下將說明像素結構1200中的元件連接關係。

在本實施方式中，第三電極層1230透過橋接電極1270電性連接至第二掃描線1260b，而第二掃描線1260b電性連接至共用電壓源。換句話說，第三電極層1230透過橋接電極1270以及第二掃描線1260b電性連接至共用電壓源，以作為像素結構1200的共用電極。此外，第一電極層1210透過開關元件1240a電性連接至資料線1250以及第一掃描線1260a。透過第一掃描線1260a與資料線1250同時對開關元件1240a施加電壓，以改變第一電極層1210的電位，使得第一電極層1210可作為像素結構1000的像素電極。另外，第二電極層1220透過開關元件1240b電性連接至資料線1250以及第一掃描線1260a。開關元件1240b可作為第二電極層1220的電位控制結構，以控制第二電極層1220的電位相等於第一電極層1210的電位或第三電極層1230的電位。

具體來說，像素結構1200與第10B圖之像素結構1000的差異在於：像素結構1200以第三電極層1230作為共用電極，並以第一電極層1210作為像素電極。由於像素結構1200的共用電極位於像素結構1200的頂部，因此可遮擋由像素結構1200底部竄出之非預期的電場，並可省去用於遮擋漏光的遮罩層以提升像素結構1200的開口率。此外，由於開關元件1240b的通道層1244b以及第一電極層1010在同一個步驟中形成，因此可減少製程步驟與製程換線的產能，並達到光罩精簡化的目的。

本揭露已由範例及上述實施方式描述，應了解本發明並不限於所揭露之實施方式。相反的，本發明涵蓋多種更動及近似之佈置(如，此領域中之通常技藝者所能明顯得知者)。因此，附加之請求項應依據最寬之解釋以涵蓋所有此類更動及近似佈置。

100‧‧‧像素結構

110‧‧‧第一電極層

120‧‧‧第二電極層

121‧‧‧第一主幹部

122‧‧‧第二主幹部

123‧‧‧第一分支部

124‧‧‧第二分支部

130‧‧‧第三電極層

1232‧‧‧第一側邊

1234、1244‧‧‧頂邊

1331‧‧‧第一連接段

1332‧‧‧第二連接段

1333‧‧‧第三連接段

A1、A2‧‧‧開口

C‧‧‧切線

D1‧‧‧第一方向

D2‧‧‧第二方向

Claims

一種像素結構，包含：一第一電極層；一第二電極層，設置於該第一電極層上方，該第二電極層包含：一第一主幹部，沿著一第一方向延伸；一第二主幹部，沿著該第一方向延伸；一第一分支部，由該第一主幹部往該第二主幹部突出；以及一第二分支部，由該第二主幹部往該第一主幹部突出；一第三電極層，設置於該第二電極層上方，該第三電極層包含：一第三主幹部，沿著該第一方向延伸；一第四主幹部，沿著該第一方向延伸；以及一第三分支部，連接該第三主幹部以及該第四主幹部；以及一開關元件，電性連接至該第一電極層或該第三電極層。
如請求項1所述之像素結構，其中該第二電極層的該第二主幹部包含：複數個第一傾斜段；以及複數個第二傾斜段，其中該些第一傾斜段與該些第二傾斜段交錯連接並組成一鋸齒形。
如請求項2所述之像素結構，其中該些第一傾斜段與該第一方向夾有一第一銳角Φ1，該些第二傾斜段與該第一方向夾有一第二銳角Φ2，且該第一銳角Φ1等於該第二銳角Φ2。
如請求項2所述之像素結構，其中該第二分支部位於該些第一傾斜段中之一者以及該些第二傾斜段中之一者之一連接處。
如請求項1所述之像素結構，其中該第一分支部為五邊形，該第二分支部為梯形。
如請求項5所述之像素結構，其中該第一分支部的一面積小於該第二分支部的一面積。
如請求項6所述之像素結構，其中該第一分支部的一個邊垂直該第一方向，其餘四個邊至少部分地對稱於該第二分支部的四個邊。
如請求項1所述之像素結構，其中該第一分支部對齊該第二分支部。
如請求項1所述之像素結構，其中該第一分支部與該第二分支部錯開。
如請求項1所述之像素結構，其中該第三電極層的該第三分支部包含：一第一連接段，連接至該第三主幹部或第四主幹部，並與垂直於該第一方向之一第二方向夾有一第一銳角θ1；一第二連接段，連接至該第一連接段，並與該第二方向夾有一第二銳角θ2；以及一第三連接段，連接至該第二連接段，並與該第二方向夾有一第三銳角θ3，其中該第二銳角θ2小於第一銳角θ1以及第三銳角θ3。
如請求項10所述之像素結構，其中該第一連接段部分地重疊於該第一分支部，該第二連接段部分地重疊於該第一分支部以及該第二分支部，且該第三連接段重疊於第二主幹部以及該第二分支部。
如請求項1所述之像素結構，其中該第一主幹部部分地重疊該第三主幹部。
如請求項12所述之像素結構，進一步包含：一資料線或一閘極線，沿著該第一方向沿伸，且該第一主幹部與該第三主幹部重疊至該資料線或該閘極線，而該第一電極層未重疊至該資料線或該閘極線。
如請求項12所述之像素結構，進一步包含：一資料線或一閘極線，沿著該第一方向沿伸，且該第一主幹部與該第三主幹部未重疊至該資料線或該閘極線，而該第一電極層重疊至該資料線或該閘極線。
如請求項1所述之像素結構，進一步包含：一資料線或一閘極線，沿著該第一方向沿伸，且該第一電極層、第一主幹部以及該第三主幹部部分地重疊至該資料線或該閘極線。
如請求項1所述之像素結構，進一步包含：一電位控制結構，電性連接至該第二電極層，並可切換式地控制該第二電極層之一電位相等於該第一電極層或該第三電極層。
如請求項1所述之像素結構，其中該第三分支部的數量為複數個，且該些第三分支部中之相鄰兩者與該第三主幹部以及該第四主幹部形成一第一開口。
如請求項17所述之像素結構，其中該第二電極層將該第一開口分割為二個第二開口。
如請求項1所述之像素結構，其中該第一主幹部、第一分支部、該第二分支部以及該第三分支部的數量為複數個，且該第二電極層以及該第三電極層沿著該第二主幹部呈現軸對稱。
如請求項1所述之像素結構，其中該第一主幹部、第一分支部、該第二分支部以及該第三分支部的數量為複數個，且該第二電極層以及該第三電極層沿著垂直於該第一方向之一第二方向呈現軸對稱。
如請求項1所述之像素結構，進一步包含一橋接電極，且該橋接電極電性連接至該第一電極層。
如請求項21所述之像素結構，進一步包含：一資料線，沿著該第一方向延伸，且該資料線電性連接至該第二電極層及該第三電極層；以及一掃描線，沿著該第二方向延伸，且該掃描線透過該橋接電極電性連接至該第一電極層。
如請求項1所述之像素結構，進一步包含一橋接電極，且該橋接電極電性連接至該第三電極層。
如請求項23所述之像素結構，進一步包含：一資料線，沿著該第一方向延伸，且該資料線電性連接至該第一電極層及該第二電極層；以及一掃描線，沿著該第二方向延伸，且該掃描線透過該橋接電極電性連接至該第三電極層。