JP3910973B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3910973B2
JP3910973B2 JP2004126980A JP2004126980A JP3910973B2 JP 3910973 B2 JP3910973 B2 JP 3910973B2 JP 2004126980 A JP2004126980 A JP 2004126980A JP 2004126980 A JP2004126980 A JP 2004126980A JP 3910973 B2 JP3910973 B2 JP 3910973B2
Authority
JP
Japan
Prior art keywords
wiring
insulating film
film
dielectric constant
low dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004126980A
Other languages
English (en)
Other versions
JP2005311123A (ja
Inventor
一道 津村
孝公 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004126980A priority Critical patent/JP3910973B2/ja
Priority to US10/888,518 priority patent/US7205664B2/en
Publication of JP2005311123A publication Critical patent/JP2005311123A/ja
Priority to US11/698,149 priority patent/US7470609B2/en
Application granted granted Critical
Publication of JP3910973B2 publication Critical patent/JP3910973B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、半導体装置の製造方法に係わり、例えば、低誘電率絶縁膜を使用する多層配線を有する半導体装置の製造方法に関する。
半導体装置、特に半導体集積回路の微細化、高集積化が進んでいる近年の、例えば、システムＬＳＩ、ＤＲＡＭなどの半導体装置は、微細加工された多層配線を使用している。このため、その高速化を進める上で配線性能の向上が強く要求されている。とりわけ、配線抵抗（Ｒ）と配線容量（Ｃ）とに起因する配線遅延を抑制することが、高速化を実現する上で大きな課題になっている。配線遅延は、配線抵抗と配線容量との積（＝Ｒ×Ｃ）で表わされる。そのため、多層配線の開発においては、配線遅延を抑制するために配線材料の低抵抗化、及び配線間及び層間絶縁膜を低誘電率化することによって配線容量を抑制することが一つの重要な課題とされている。好ましい配線材料としては、銅以外に実用的で適切な低抵抗材料が見当たらないため、配線のさらなる低抵抗化は困難な状況にあるといえる。したがって、配線容量を小さくするために、より低誘電率材料の層間絶縁膜を使用することが望まれる。
しかしながら、このような低誘電率絶縁膜は、一般に、その機械的強度が弱いという性質を有する。それゆえ、半導体装置の製造プロセスにおいて、例えば、低誘電率絶縁膜の表面に変質層が生じやすい、スクラッチ等のダメージが生じやすいという問題点を内在している。
図２４は、従来技術による銅（Ｃｕ）配線の一例を示す断面図である。半導体（例えば、シリコン）基板には、例えば、素子分離、ＭＯＳＦＥＴ等が形成される。しかし、説明を単純化するためにここではこれらを省略し、半導体基板上に形成した配線構造のみを図示している。図２４に示したように、シリコン基板（図示していない）上の全面に配線間絶縁膜としてシリコン酸化膜（ＳｉＯ２）より誘電率が低い低誘電率絶縁膜９１１を形成し、その上に低誘電率絶縁膜９１１より機械的強度が大きい高強度絶縁膜９１２を形成する。高強度絶縁膜９１２として、例えば、ＳｉＯ２膜が用いられる。次に、これらの低誘電率絶縁膜９１１及び高強度絶縁膜９１２に、リソグラフィー技術及びエッチング法を用いて配線用溝を設ける。この配線用溝を埋めるように、Ｃｕ拡散防止バリアメタル膜９１５を介してＣｕ膜を全面に形成する。Ｃｕ拡散バリアメタル９１５として、例えば、窒化タンタル（ＴａＮ）が用いられる。次に、配線用溝以外の領域に形成されたＣｕ膜をＣＭＰ(chemical mechanical planarization)法により除去して配線用溝内にＣｕ配線９１７を形成する。そして、表面全体にＣｕ拡散防止バリア絶縁膜９１９を形成する。Ｃｕ拡散防止バリア絶縁膜９１９として、例えば、ＳｉＮ膜が用いられる。したがって、従来構造の半導体装置では、低誘電率絶縁膜９１１と高強度絶縁膜９１２及びＣｕ拡散防止バリア絶縁膜９１９とが交互に積層された構造になる。高強度絶縁膜９１２及びＣｕ拡散防止バリア絶縁膜９１９の比誘電率は、一般に低誘電率絶縁膜９１１の比誘電率より大きいため、配線間及び層間絶縁膜全体の比誘電率は、低誘電率絶縁膜９１１の比誘電率より大きくなる。
ＳｉＯ２膜からなる高強度絶縁膜９１２を全く使用しないで、低誘電率絶縁膜９１１のみを配線間及び層間絶縁膜として使用して半導体装置を製造すると、製造プロセスにおいて表面に露出している低誘電率絶縁膜９１１の表面に加工ダメージが生ずる。例えば、低誘電率絶縁膜９１１に反応性イオンエッチング（reactive ion etching：ＲＩＥ）によって配線用溝等を形成する際に、低誘電率絶縁膜表面にＲＩＥによる加工ダメージが発生する。あるいは、Ｃｕ配線９１７を配線用溝内にだけ残すために配線用溝以外の領域に形成されたＣｕ膜をＣＭＰ法によって除去する際に、低誘電率絶縁膜９１１の表面に研磨加工ダメージが発生する。このようなダメージが発生すると、配線間及び配線層間のリーク電流が増加する等の問題を生じる。
上記したように、従来法では、ＳｉＯ２からなる高強度絶縁膜９１２は、その下の低誘電率絶縁膜９１１に加工ダメージを与えないために、一種の保護膜とし使用されており、プロセス中では除去されない。さらに、Ｃｕ配線９１７の上に形成したＳｉＮ膜からなるＣｕ拡散防止バリア絶縁膜９１９も、Ｃｕ配線９１７の接続部以外の部分では除去されないことが多い。その結果、比誘電率が低誘電率絶縁膜９１１より大きい高強度絶縁膜（ＳｉＯ２）９１２及びＣｕ拡散防止バリア絶縁膜（ＳｉＮ）９１９が、完成した半導体装置中に残されることになる。すなわち、このような方法で多層配線を形成すると、低誘電率絶縁膜と高比誘電率絶縁膜とが層状に積層された配線間及び層間絶縁膜を有する多層配線構造になる。そのため、従来法で形成した多層配線では、絶縁膜の表面にＲＩＥ法及びＣＭＰ法等の加工によるダメージを抑制できるものの、低誘電率絶縁膜だけを配線間及び層間絶縁膜として使用する場合に比べ、配線容量が大きくなり、半導体装置の動作の遅延を十分に抑制できないという問題点がある。
特開２０００−３３２１０７公報
本発明の目的は、配線容量の増加を抑制し、配線間及び層間絶縁膜のリーク特性が劣化する問題を回避した多層配線構造を有する半導体装置の製造方法を提供することである。
上述した課題は、以下の本発明に係る半導体装置の製造方法によって解決される。
本発明の１態様にしたがった半導体装置の製造方法は、第１の低誘電率材料からなる第１の絶縁膜を堆積し、上記第１の絶縁膜上に第１の絶縁膜より機械的強度が大きい第２の絶縁膜を堆積し、上記第１及び第２の絶縁膜に配線用溝を形成し、上記配線用溝を配線材料で埋めて配線を形成し、上記配線の上側表面に配線材料の拡散を防止する導電性膜を形成し、上記第２の絶縁膜を除去し、上記第１の絶縁膜上及び上記第１の配線上に配線材料の拡散を防止する第３の絶縁膜を堆積し、上記第３の絶縁膜上に上記第１の低誘電率材料からなる第４の絶縁膜を堆積し、上記第４の絶縁膜を上記第１の配線の上面の高さまで平坦化し、上記第４の絶縁膜上及び上記第３の絶縁膜上に第２の低誘電率材料からなる第５の絶縁膜を形成し、上記第３の絶縁膜及び上記第５の絶縁膜に上記第１の配線とその上側に形成する第２の配線とを接続するプラグを形成することを特徴とする。
本発明によれば、配線容量の増加を抑制し、配線間及び層間絶縁膜のリーク特性が劣化する問題を回避した多層配線構造を有する半導体装置及びその製造方法を提供することができる。
本発明の実施形態を、添付した図面を参照して以下に詳細に説明する。図では、対応する部分は、対応する参照符号で示している。
（第１の実施形態）
図１は、本発明の第１の実施形態による半導体装置の製造方法により作成された半導体装置の多層配線構造の一例を示す断面図である。ここでは、３層の多層配線を例に示している。図では、本発明に直接係わる、低誘電率絶縁膜を配線間及び層間絶縁膜として使用した多層配線構造の形成に関する部分に注目して示している。したがって、実際に配線を形成する半導体（例えば、シリコン）基板には、例えば、素子分離、ＭＯＳＦＥＴ等が形成されているが、ここでは説明を単純化するためにこれらの構造を省略し、半導体基板１１０上に形成した配線構造のみを図示している。
第１の実施形態による多層配線構造は、配線間絶縁膜と層間絶縁膜との両者が同一の低誘電率材料からなる低誘電率絶縁膜１１１，１２１，１３１，１４１であること、上記低誘電率絶縁膜は層状構造をなすため界面が周期的に存在し、その界面が配線１１７，１２７，１３７の側面に位置すること、及び配線１１７，１２７，１３７の上側表面にのみ配線材料拡散防止用のバリア導電性膜１１８，１２８，１３８を持つことである。
図２（ａ）から図４（ｂ）は、本発明による第１の実施形態にしたがった半導体装置の製造プロセスの工程断面図の一例であり、これらの図を使用して以下に製造プロセスを説明する。
工程（１） 最初に、図２（ａ）に示したように、シリコン基板（図示していない）の全面に、低誘電率材料からなる第１の絶縁膜１１１を堆積する。この低誘電率絶縁膜１１１は、比誘電率が３以下であることが好ましく、例えば、メチルシロキサン膜等の有機シリコン膜、ポリアリレンエーテル等の有機膜、若しくはこれらを多孔質にしたポーラス膜を使用することができる。低誘電率絶縁膜は、例えば、塗布法、ＣＶＤ(chemical vapor deposition)法によって堆積できる。次に、この第１の絶縁膜１１１上に、低誘電率絶縁膜より機械的強度が大きい第１の高強度絶縁膜１１２を堆積する。高強度絶縁膜として、例えば、ＣＶＤ法で形成するシリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮ）を使用することができる。その後、リソグラフィー技術及びエッチング法により、上記で堆積した２層の絶縁膜１１１，１１２に第１の配線用溝１１４を形成する。すなわち、第１の高強度絶縁膜１１２上に形成したレジスト膜（図示していない）に配線用溝のパターンをリソグラフィー技術により形成し、このレジスト膜をマスクとしてエッチング法により絶縁膜１１２及び１１１を順に除去することによって、第１の配線用溝１１４を形成することができる。
工程（２） 次に、図２（ｂ）に示したように、第１の配線用溝１１４の内壁を覆うように基板全面に配線材料拡散防止用の第１のバリアメタル膜１１５及び図示していないＣｕシード層を、例えば、ＰＶＤ(physical vapor deposition)法若しくはＣＶＤ法により堆積する。配線材料拡散防止用のバリアメタルとして、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）を使用することができる。引き続き、第１の配線用溝１１４内を含む全面に、例えば、電解メッキ法によりＣｕ膜を堆積し、第１の配線用溝１１４にＣｕを埋め込む。配線用金属としてＣｕの他に、例えば、Ｃｕ合金のような、低抵抗金属を使用することができる。その後、第１の高強度絶縁膜１１２上の表面に堆積したＣｕ膜及び第１のバリアメタル膜１１５をＣＭＰ法により除去するとともに表面を平坦化し、第１のＣｕ配線１１７を配線用溝１１４内に形成することができる。
工程（３） 次に、図２（ｃ）に示したように、Ｃｕの拡散を防止する機能を持つ配線材料拡散防止用の第１のバリア導電性膜１１８を、露出している第１のＣｕ配線１１７の上側表面に選択的に形成する。配線材料拡散防止用のバリア導電性膜として、例えば、高融点金属であるコバルトタングステン（ＣｏＷ）をその組成として含む膜が、例えば、選択メッキ法によりＣｕ配線上に選択的に形成できるため好ましい。ＣｏＷを含む高融点金属膜として、例えば、ホウ化コバルトタングステン（ＣｏＷＢ）若しくはリン化コバルトタングステン（ＣｏＷＰ）を使用することができる。
工程（４） その後、図２（ｄ）に示したように、上記の２層の絶縁膜１１１，１１２のうち、上層の機械的強度が大きい第１の高強度絶縁膜１１２をエッチング法により除去する。ここで使用するエッチング法は、下層の低誘電率材料からなる第１の層間絶縁膜１１１との選択比が大きい方法が好ましい。例えば、ＣＦ系のガス等を使用したＲＩＥ法及びＣＤＥ法のようなドライエッチング法、あるいはＨＦ溶液等を使用したウェットエッチング法が使用できる。
工程（５） 続いて、図３（ａ）に示したように、低誘電率材料からなる第２の絶縁膜１２１を、第１の高強度絶縁膜１１２を除去したあとの凹凸のある表面全体を覆うように堆積する。ここで、この第２の絶縁膜１２１は、第１の絶縁膜１１１で使用した低誘電率材料と同種の低誘電率絶縁膜を使用する。この第２の絶縁膜１２１の形成プロセスに依存するが、必要であれば、その後、第２の絶縁膜１２１の表面をＣＭＰ法により平坦化することができる。具体的には、第２の絶縁膜１２１を塗布法によって堆積するのであれば、第２の絶縁膜１２１の堆積後の表面は平坦化されているため、改めてＣＭＰ法により平坦化しなくてもよい。一方、第２の絶縁膜１２１をＣＶＤ法によって堆積するのであれば、第２の絶縁膜１２１の堆積後の表面は第１の高強度絶縁膜１１２を除去したあとの凹凸が残されるため、ＣＭＰ法により表面を平坦化することができる。
工程（６） 次に、第２の絶縁膜１２１上にこの低誘電率材料より機械的強度が大きい第２の高強度絶縁膜１２２を形成する。第２の高強度絶縁膜１２２は、第１の高強度絶縁膜１１２と同種の膜であっても、異種の膜であってもよい。その後、図３（ｂ）に示したように、リソグラフィー技術及びエッチング法により、上記の２層の絶縁膜１２１，１２２に第１のＣｕ配線とその上方に形成する第２のＣｕ配線とを接続する第１の層間接続孔１２３及び第２の配線用溝１２４を形成することができる。例えば、第２の高強度絶縁膜１２２上に形成したレジスト膜（図示していない）に層間接続孔のパターンをリソグラフィー技術により形成する。このレジスト膜をマスクとしてエッチング法により絶縁膜１２２及び１２１を順に除去することによって、第１のＣｕ配線１１７上の第１のバリア導電性膜１１８に接続する第１の層間接続孔１２３を形成することができる。続いて、同様に、レジスト膜（図示していない）に第２の配線用溝のパターンをリソグラフィー技術により形成し、このレジスト膜をマスクとしてエッチング法により第２の高強度絶縁膜１２２及び第２の絶縁膜１２１を所望の深さだけ除去することによって、第２の配線用溝１２４を形成することができる。
工程（７） 次に、前に述べた工程（２）及び工程（３）と同様に、第１の層間接続孔１２３及び第２の配線用溝１２４の内壁を覆うように全面に配線材料拡散防止用の第２のバリアメタル膜１２５及び図示していないＣｕシード層を堆積する。引き続き、第１の層間接続孔１２３及び第２の配線用溝１２４内を含む第２のバリアメタル膜１２５及びＣｕシード層上の全面に、例えば、電解メッキ法によりＣｕ膜を堆積し、第１の層間接続孔１２３及び第２の配線用溝１２４にＣｕ膜１２７を埋め込む。その後、第２の高強度絶縁膜１２２上の表面に堆積したＣｕ膜１２７及び第２のバリアメタル膜１２５をＣＭＰ法により除去するとともに表面を平坦化し、第１及び第２のＣｕ配線１１７，１２７とを接続するための第１のプラグ１２６及び第２のＣｕ配線１２７を形成することができる。次に、Ｃｕの拡散を防止する機能を持つ配線材料拡散防止用の第２のバリア導電性膜１２８を、露出している第２のＣｕ配線１２７表面にだけ選択的に形成する。第２のバリア導電性膜１２８は、第１のバリア導電性膜１１８と同様の膜を使用することができる。例えば、選択メッキ法によりＣｕ配線上にのみ堆積することができる、例えば、ＣｏＷを含む高融点金属膜であるＣｏＷＢ若しくはＣｏＷＰを使用すること好ましい。このようにして、図４（ａ）に示した２層目のＣｕ配線１２７を形成できる。
工程（８） 以降、工程（４）で説明した高強度絶縁膜の除去（図２（ｄ））から工程（７）で説明した配線材料拡散防止用のバリア導電性膜の形成（図４（ａ））までを所定回数繰り返し、最後に、工程（４）から工程（５）（図３（ａ））までを行うことによって、図４（ｂ）に示した多層配線構造を形成することができる。第１の実施形態では３層の多層配線を一例として示したが、配線層の数は３層に限定されないことは言うまでもない。
この第１の実施形態による半導体装置の製造方法により作成された多層配線構造の特徴は、配線間絶縁膜と層間絶縁膜との両者が同一材料の低誘電率絶縁膜であること、上記低誘電率絶縁膜は層状構造をなすため界面が周期的に存在し、その界面が配線の側面に位置すること、及び配線の上側表面にのみ配線材料拡散防止用のバリア導電性膜を持つことである。
したがって、本実施形態では、従来構造で配線間及び配線層間絶縁膜の一部に使用されていた比誘電率の大きな絶縁膜が含まれず、配線間及び配線層間は、低誘電率絶縁膜から構成されるため、配線間容量の小さな多層配線を提供することができる。さらに、製造プロセスにおいても、プロセスの途中にだけ機械的強度の大きな絶縁膜を効果的に使用するため、半導体装置を構成する低誘電率材料からなる絶縁膜に加えられるダメージを抑制できる。その結果、配線間及び配線層間のリーク電流を増加させることがない。
本発明は、上記の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、後で詳しく述べるように、種々の変形をして実施することができる。
（第２の実施形態）
図５は、本発明の第２の実施形態による半導体装置の製造方法により作成された半導体装置の多層配線構造の一例を示す断面図である。ここでは、３層の多層配線を例に示している。図では、第１の実施形態と同様に本発明に直接係わる、低誘電率絶縁膜を配線間及び層間絶縁膜として使用した多層配線構造の形成に関する部分に注目して、半導体基板上に形成した配線構造のみを図示している。
第２の実施形態による多層配線構造は、層間絶縁膜が２種類の異なる低誘電率絶縁膜２１１，２２１ｂ，２３１ｂ及び２２１ａ，２３１ａ，２４１から構成されること、低誘電率絶縁膜は層状構造をなすため界面が周期的に存在し、その界面が配線２１７，２２７，２３７の側面に位置すること、及び配線２１７，２２７，２３７の上側表面にのみ配線材料拡散防止用のバリア導電性膜２１８，２２８，２３８を持つことである。
図６（ａ）から図７（ｂ）は、本発明による第２の実施形態にしたがった半導体装置の製造プロセスの工程断面図の一例であり、これらの図を使用して以下に製造プロセスを説明する。
工程（１）の第１の低誘電率材料からなる第１の絶縁膜２１１の堆積から、工程（４）の配線材料拡散防止用の第１のバリア導電性膜２１８の形成までは、第１の実施形態と同様に行う。図６（ａ）は、図２（ｃ）と同じ図であり、工程（４）において配線材料拡散防止用の第１のバリア導電性膜２１８の形成した図である。以下に、工程（１）から（４）までを簡単に説明し、その後、第２の実施形態の特徴的な工程を説明する。
工程（１） 最初に、シリコン基板（図示していない）の全面に、第１の低誘電率材料からなる第１の絶縁膜２１１を堆積する。第１の低誘電率絶縁膜は、比誘電率が３以下であることが好ましく、例えば、メチルシロキサン膜等の有機シリコン膜、ポリアリレンエーテル等の有機膜、若しくはこれらを多孔質にしたポーラス膜を使用することができる。この第１の絶縁膜２１１上に、低誘電率絶縁膜より機械的強度が大きい第１の高強度絶縁膜２１２を堆積する。その後、リソグラフィー技術及びエッチング法により、上記で堆積した２層の絶縁膜２１１，２１２に第１の配線用溝２１４を形成する。
工程（２） 次に、第１の配線用溝２１４の内壁を覆うように配線材料拡散防止用の第１のバリアメタル膜２１５及び図示していないＣｕシード層を堆積する。引き続き、第１の配線用溝２１４を含む第１のバリアメタル膜２１５及びＣｕシード層上にＣｕを堆積し、第１の配線用溝２１４にＣｕを埋め込む。
工程（３） その後、ＣＭＰ法により表面を平坦化することにより、第１のＣｕ配線２１７を配線用溝２１４内に形成することができる。
工程（４） 次に、配線材料であるＣｕの拡散を防止する機能を持つ配線材料拡散防止用の第１のバリア導電性膜２１８を、露出している第１のＣｕ配線２１７表面に堆積させることにより、図６（ａ）に示した構造を形成することができる。配線材料拡散防止用のバリア導電性膜は、高融点金属合金であるＣｏＷをその組成に含んでいることが好ましく、例えば、ＣｏＷＢ若しくはＣｏＷＰを使用することができる。
工程（５） その後、図６（ｂ）に示したように、上記の２層に堆積した絶縁膜２１１，２１２のうち、上層の第１の高強度絶縁膜２１２を除去する。
工程（６） 続いて、図６（ｃ）に示したように、第１の低誘電率材料とは異なる第２の低誘電率材料からなる第２の絶縁膜２２１ａを、第１の高強度絶縁膜２１２を除去したあとの凹凸のある表面の全体を覆うように、例えば、塗布法若しくはＣＶＤ法で堆積する。ここで、第２の絶縁膜２２１ａは、第１の絶縁膜２１１とは異なる材料を使用するが、第１の低誘電率材料と同様に、比誘電率が３以下であることが好ましい。第２の絶縁膜２２１ａとしては、第１の絶縁膜２１１と異なる低誘電率材料という制限の下で、例えば、メチルシロキサン膜等の有機シリコン膜、ポリアリレンエーテル等の有機膜、若しくは、これらを多孔質にしたポーラス膜を使用することができる。第１の実施形態と同様に、第２の絶縁膜２２１ａの形成プロセスに依存するが、必要であれば、その後、第２の絶縁膜２２１ａの表面をＣＭＰ法により平坦化することができる。続いて、第２の絶縁膜２２１ａ上の全面に第１の低誘電率材料からなる第３の絶縁膜２２１ｂを、例えば、塗布法若しくはＣＶＤ法で堆積する。
工程（７） 次に、第３の絶縁膜２２１ｂ上に第３の絶縁膜２２１ｂより機械的強度が大きい第２の高強度絶縁膜２２２を、例えば、ＣＶＤ法で堆積する。第２の高強度絶縁膜２２２は、第１の高強度絶縁膜２１２と同種の膜であってもよく、異種の膜であってもよい。例えば、ＳｉＯ２膜、ＳｉＮ膜を使用することができる。その後、図６（ｄ）に示したように、リソグラフィー技術及びエッチング法により、上記の３層絶縁膜２２１ａ，２２１ｂ，２２２に第１のＣｕ配線２１７とその上側に形成する第２のＣｕ配線とを接続する第１の層間接続孔２２３及び第２の配線用溝２２４を形成する。例えば、第２の高強度絶縁膜２２２上に形成したレジスト膜（図示していない）に層間接続孔のパターンをリソグラフィー技術により形成する。このレジスト膜をマスクとしてエッチング法により絶縁膜２２２，２２１ｂ及び２２１ａを順に除去する。これによって、第１のＣｕ配線２１７上の第１のバリア導電性膜２１８に接続する層間接続孔２２３を形成することができる。続いて、同様に、レジスト膜（図示していない）に第２の配線用溝のパターンをリソグラフィー技術により形成する。このレジスト膜をマスクとし、第２の絶縁膜２２１ａをエッチングストッパとして、第３の絶縁膜２２１ｂを選択的にエッチングする。これにより第３の絶縁膜２２１ｂに第２の配線用溝を形成する。このようにして、第１の層間接続孔２２３及び第２の配線用溝２２４を形成することができる。
工程（８） 次に、第２のＣｕ配線を形成するために、前述した第１のＣｕ配線２１７形成と同様のプロセスを行う。第１の層間接続孔２２３及び第２の配線用溝２２４の内壁を覆うように全面に配線材料拡散防止用の第２のバリアメタル膜２２５及び図示していないＣｕシード層を堆積する。引き続き、第１の層間接続孔２２３及び第２の配線用溝２２４内を含む全面に、例えば、電解メッキ法によりＣｕ膜を堆積し、第１の層間接続孔２２３及び第２の配線用溝２２４にＣｕ膜を埋め込む。その後、第１の高強度絶縁膜２２２上の表面に堆積したＣｕ膜及び第２のバリアメタル膜２２５をＣＭＰ法により除去するとともに表面を平坦化し、第１のプラグ２２６及び第２のＣｕ配線２２７を形成することができる。次に、Ｃｕの拡散を防止する機能を持つ配線材料拡散防止用の第２のバリア導電性膜２２８を、露出している第２のＣｕ配線２２７表面に、例えば、選択的に堆積する。第２のバリア導電性膜２２８は、第１のバリア導電性膜２１８と同様の膜、例えば、選択メッキ法によりＣｕ配線上にのみ堆積することができる、例えば、ＣｏＷを含む高融点金属膜、を使用することができる。このようにして、図７（ａ）に示した２層目のＣｕ配線２２７を形成できる。
工程（９） 以降、工程（５）で説明した高強度絶縁膜の除去（図６（ｂ））から工程（８）で説明した配線材料拡散防止用のバリア導電性膜の形成（図７（ａ））までの工程を所定回数繰り返し、最後に、工程（５）及び工程（６）の第２の低誘電率材料からなる絶縁膜の形成を行うことによって、図７（ｂ）に示した多層配線を形成することができる。第２の実施形態では３層の多層配線を一例として示したが、配線層の数は３層に限定されないことは言うまでもない。
この第２の実施形態による半導体装置の製造方法により作成された多層配線の構造の特徴は、配線間絶縁膜と層間絶縁膜とが２種類の異なる低誘電率材料からなる低誘電率絶縁膜であること、上記低誘電率絶縁膜は層状構造をなすため界面が周期的に存在し、第１の低誘電率材料からなる第１の低誘電率絶縁膜とその上に堆積する第２の低誘電率材料からなる第２の低誘電率絶縁膜との界面がＣｕ配線の側面に位置すること、第２の低誘電率材料からなる第２の低誘電率絶縁膜とその上に堆積する第１の低誘電率材料からなる第３の低誘電率絶縁膜との界面がプラグと第２のＣｕ配線とが接続する面と一致すること、及びＣｕ配線の上側表面に配線材料拡散防止用のバリア導電性膜を有することである。また、第２のＣｕ配線用溝の形成を選択性のあるエッチング法によって行うことから、第１の実施形態よりプロセス安定性を高くすることができる。
したがって、本実施形態では、従来構造で配線間及び配線層間絶縁膜の一部に使用されていた比誘電率の大きな絶縁膜が含まれず、配線間及び配線層間は、低誘電率絶縁膜から構成される。このため、第１の実施形態と同様に、配線間容量の小さな多層配線を提供することができる。さらに、製造プロセスにおいても、プロセスの途中にだけ機械的強度の大きな絶縁膜を効果的に使用するため、半導体装置を構成する低誘電率材料からなる絶縁膜に加えられるダメージを抑制できる。その結果、配線間及び配線層間のリーク電流を増加させることがない。
（第３の実施形態）
図８は、本発明の第３の実施形態による半導体装置の製造方法により作成された半導体装置の多層配線構造の一例を示す断面図である。ここでは、３層の多層配線を例に示している。図では、第１の実施形態と同様に本発明に直接係わる、低誘電率絶縁膜を層間絶縁膜として使用した多層配線構造の形成に関する部分に注目して、半導体基板上に形成した配線構造のみを図示している。
第３の実施形態による多層配線構造は、層間絶縁膜が２種類の異なる低誘電率絶縁膜３１１，３２１ｂ，３３１ｂ及び３２１ａ，３３１ａ，３４１から構成されること、低誘電率絶縁膜は層状構造をなすため界面が周期的に存在し、その界面が配線３１７，３２７，３３７の側面に位置すること、及び配線のエッチバック及びＣＭＰ法を使用して配線３１７，３２７，３３７の上側表面にのみに配線材料拡散防止用のバリア導電性膜３１８，３２８，３３８を形成することである。
図９（ａ）から図１０（ｄ）は、本発明による第３の実施形態にしたがった半導体装置の製造プロセスの工程断面図の一例であり、これらの図を使用して以下に製造プロセスを説明する。
工程（１）及び（２）の第１の低誘電率材料からなる第１の絶縁膜３１１の堆積から、第１のＣｕ配線３１７を形成するまでの工程は、第１の実施形態と同様であるため、以下に簡単に説明する。その後、第３の実施形態の特徴を詳しく説明する。
工程（１） 最初に、図９（ａ）に示したように、シリコン基板（図示していない）の全面に、第１の低誘電率材料からなる第１の絶縁膜３１１を堆積する。第１の低誘電率絶縁膜は、比誘電率が３以下であることが好ましく、例えば、メチルシロキサン膜等の有機シリコン膜、ポリアリレンエーテル等の有機膜、若しくはこれらを多孔質にしたポーラス膜を使用することができる。この第１の絶縁膜３１１上に、低誘電率絶縁膜より機械的強度が大きい第１の高強度絶縁膜３１２を堆積する。その後、リソグラフィー技術及びエッチング法により、上記で堆積した２層の絶縁膜３１１，３１２に第１の配線用溝３１４を形成する。
工程（２） 次に、第１の配線用溝３１４の内壁を覆うように配線材料拡散防止用の第１のバリアメタル膜３１５及び図示していないＣｕシード層を堆積する。引き続き、第１の配線用溝３１４内を含む全面にＣｕ３１７を堆積する。その後、ＣＭＰ法により表面を平坦化することにより、第１のＣｕ配線３１７を配線用溝３１４内に形成し、図９（ｂ）に示した構造を形成することができる。
工程（３） 次に、図９（ｃ）に示したように、第１のＣｕ配線３１７の上に配線材料拡散防止用の第１のバリア導電性膜を形成するために、第１のＣｕ配線３１７の表面を所定量だけエッチング法により均一に除去する。
工程（４） 続いて、図９（ｄ）に示したように、全面に配線材料拡散防止用のバリアメタル材料からなる第１のバリア導電性膜３１８を形成する。第１のバリア導電性膜３１８は、第１のバリアメタル膜３１５と同種の材料を使用することができる。例えば、スパッタ法若しくはＣＶＤ法により形成した、例えば、Ｔａ，ＴａＮ及びＴｉＮを使用することができる。
工程（５） 次に、図１０（ａ）に示したように、第１の高強度絶縁膜３１２上に形成された第１のバリア導電性膜３１８をＣＭＰ法により除去する。この時、第１のＣｕ配線３１７は、第１の高強度絶縁膜３１２より窪んでいるため、第１のＣｕ配線３１７上にだけ第１のバリア導電性膜３１８が残される。それ以外の絶縁膜３１２上の第１のバリア導電性膜３１８が除去された構造になっていることが特徴である。また、Ｃｕ配線に着目するとその全ての周囲が、配線材料拡散防止用のバリアメタル材料で覆われる。
その後、第２の実施形態の工程（５）から工程（８）と同様に、以下に説明する工程（６）から工程（９）の処理を行い配線間及び層間絶縁膜３２１ａ，３２１ｂ、第１の接続プラグ３２６、及び第２のＣｕ配線３２７を形成する。
工程（６） すなわち、図１０（ｂ）に示したように、上記の２層絶縁膜３１１，３１２のうち、上層の機械的強度が大きい第１の高強度絶縁膜３１２をエッチング法により選択的に除去する。
工程（７） その後、図１０（ｃ）に示したように、第１の低誘電率材料とは異なる第２の低誘電率材料からなる第２の絶縁膜３２１ａを、第１の高強度絶縁膜３１２を除去したあとの凹凸のある表面の全体を覆うように、例えば、塗布法若しくはＣＶＤ法で堆積する。ここで、第２の絶縁膜３２１ａも、比誘電率が３以下であることが好ましい。第２の絶縁膜３２１ａの形成プロセスに依存するが、必要であれば、その後、第２の絶縁膜３２１ａの表面をＣＭＰ法により平坦化することができる。続いて、第２の絶縁膜３２１ａ上の全面に第１の低誘電率材料からなる第３の絶縁膜３２１ｂを堆積する。
工程（８） さらに、第３の低誘電率絶縁膜３２１ｂ上に第３の低誘電率絶縁膜３２１ｂより機械的強度が大きい第２の高強度絶縁膜３２２を堆積する。第２の高強度絶縁膜３２２は、第１の高強度絶縁膜３１２と同種の膜であってもよく、異種の膜であってもよい。その後、図１０（ｄ）に示したように、リソグラフィー技術及びエッチング法により、上記で堆積した３層の絶縁膜３２１ａ，３２１ｂ，３２２に第１のＣｕ配線とその上に形成する第２のＣｕ配線とを接続するための第１の層間接続孔３２３及び第２の配線用溝３２４を形成する。
工程（９） 第１の層間接続孔３２３及び第２の配線用溝３２４の内壁を覆うように全面に配線材料拡散防止用の第２のバリアメタル膜３２５及び図示していないＣｕシード層を堆積する。引き続き、第１の層間接続孔３２３及び第２の配線用溝３２４内を含む全面に、例えば、電解メッキ法によりＣｕ膜を堆積し、第１の層間接続孔３２３及び第２の配線用溝３２４にＣｕ膜３２７を埋め込む。その後、第１の高強度絶縁膜３２２上の表面に堆積したＣｕ膜３２７及び第２のバリアメタル膜３２５をＣＭＰ法により除去するとともに表面を平坦化する。これによって、第１のプラグ３２６及び第２のＣｕ配線３２７を形成することができる。
工程（１０） 次に、工程（３）から工程（５）と同様に第２のＣｕ配線３２７の表面を所定量除去し、第２のバリア導電性膜３２８を全面に形成し、ＣＭＰ法により平坦化することによって、第２のＣｕ配線３２７の上面にＣｕの拡散を防止するバリアメタル材料からなる配線材料拡散防止用の第２のバリア導電性膜３２８を形成することができる。このようにして、図１１（ａ）に示した第１の接続プラグ３２６、第２のＣｕ配線３２７、及び第２のバリア導電性膜３２８を形成することができる。
工程（１１） 以降、工程（６）で説明した高強度絶縁膜の除去（図１０（ｂ））から工程（１０）で説明した配線材料拡散防止用のバリア導電性膜の形成（図１１（ａ））までを所定回数繰り返す。最後に、工程（６）から工程（８）の第２の低誘電率材料からなる絶縁膜の形成までを行うことによって、図１１（ｂ）に示した多層配線を形成することができる。第３の実施形態では３層の多層配線を一例として示したが、配線層の数は３層に限定されないことは言うまでもない。
この第３の実施形態による半導体装置の製造方法により作成された多層配線構造の特徴は、層間絶縁膜が２種類の異なる低誘電率材料からなる低誘電率絶縁膜から構成されること、上記低誘電率絶縁膜は層状構造をなすため界面が周期的に存在し、第１の低誘電率材料からなる第１の絶縁膜とその上に堆積する第２の低誘電率材料からなる第２の絶縁膜との界面がＣｕ配線の側面に位置すること、第２の低誘電率材料からなる第２の絶縁膜とその上に堆積する第１の低誘電率材料からなる第３の絶縁膜との界面は、プラグと第２のＣｕ配線とが接続する面と一致すること、及び配線のエッチバック及びＣＭＰ法を使用して配線の上側表面に配線材料の拡散を防止するバリアメタル材料からなるバリア導電性膜を形成することである。また、第２のＣｕ配線用溝の形成を選択性のあるエッチング法によって行うことから、第２の実施形態と同様にプロセスの安定性を高くすることができる。
したがって、本実施形態では、従来構造で配線間及び配線層間絶縁膜の一部に使用されていた比誘電率の大きな絶縁膜が含まれず、配線間及び配線層間は、低誘電率絶縁膜から構成されるため、第１及び第２の実施形態と同様に、配線間容量の小さな多層配線を提供することができる。さらに、製造プロセスにおいても、プロセスの途中にだけ機械的強度の大きな絶縁膜を効果的に使用するため、半導体装置を構成する低誘電率材料からなる絶縁膜に加えられるダメージを抑制できる。その結果、配線間及び配線層間のリーク電流を増加させることがない。
（第４の実施形態）
図１２は、本発明の第４の実施形態による半導体装置の製造方法により作成された半導体装置の多層配線構造の一例を示す断面図である。ここでは、３層の多層配線を例に示している。図では、第１から第３の実施形態と同様に本発明に直接係わる、低誘電率絶縁膜を層間絶縁膜として使用した多層配線構造の形成に関する部分に注目して、半導体基板上に形成した配線構造のみを図示している。
第４の実施形態による多層配線構造は、配線間絶縁膜と層間絶縁膜との両者が１種類の低誘電率材料からなる絶縁膜４１１，４２１，４３１，４４１から構成されること、上記配線間及び層間絶縁膜は層状構造をなすため界面が周期的に存在し、その界面が配線４１７，４２７，４３７の側面に位置すること、及び配線のエッチバック及びＣＭＰ法を使用して配線４１７，４２７，４３７の上側表面にのみに配線材料拡散防止用のバリア導電性膜４１８，４２８，４３８を形成することである。
図１３（ａ）から図１４（ａ）は、本発明による第４の実施形態にしたがった半導体装置の製造プロセスの工程断面図の一例であり、これらの図を使用して以下に製造プロセスを説明する。
工程（１）の低誘電率材料からなる第１の絶縁膜４１１の形成から、工程（５）の第１の高強度絶縁膜４１２の除去までは、第３の実施形態と同様に行う。工程（５）までを以下に簡単に説明する。図１３（ａ）は図１０（ａ）と同じ図であり、第１のＣｕ配線４１７上に配線材料拡散防止用の第１のバリア導電性膜４１８を形成した図である。
工程（１） 最初に、シリコン基板（図示していない）の全面に、低誘電率材料からなる第１の絶縁膜４１１を堆積する。第１の絶縁膜４１１は、比誘電率が３以下であることが好ましく、例えば、メチルシロキサン膜等の有機シリコン膜、ポリアリレンエーテル等の有機膜、若しくはこれらを多孔質にしたポーラス膜を使用することができる。この第１の絶縁膜４１１上に、第１の絶縁膜４１１より機械的強度が大きい第１の高強度絶縁膜４１２を堆積する。その後、従来技術のリソグラフィー技術及びエッチング法により、上記の２層絶縁膜４１１，４１２に第１の配線用溝４１４を形成する。
工程（２） 次に、第１の配線用溝４１４の内壁を覆うように第１の配線材料拡散防止用のバリアメタル膜４１５及び図示していないＣｕシード層を堆積する。引き続き、第１の配線用溝４１４を含む第１の配線材料拡散防止用のバリアメタル膜４１５及びＣｕシード層上にＣｕを堆積し、第１の配線用溝４１４にＣｕを埋め込む。その後、ＣＭＰ法により表面を平坦化することにより、第１のＣｕ配線４１７を配線用溝４１４内に形成することができる。
工程（３） 次に、第１のＣｕ配線４１７の表面を所定量だけエッチング法により均一に除去する。
工程（４） 続いて、全面に配線材料拡散防止用のバリアメタル材料からなる第１のバリア導電性膜４１８を堆積する。次に、第１の高強度絶縁膜４１２上に堆積された第１のバリア導電性膜４１８をＣＭＰ法により除去する。その結果Ｃｕ配線４１７の周囲が、配線材料拡散防止用のバリアメタル材料で覆われることになる。このようにして、図１３（ａ）に示した構造を形成することができる。
工程（５） 続いて、図１３（ｂ）に示したように、上記の２層絶縁膜４１１，４１２のうち、上層の機械的強度が大きい第１の高強度絶縁膜４１２のみをエッチング法により選択的に除去する。
以降は、第１の実施形態の工程（５）以降と同様に処理を行い、多層配線構造を形成する。
工程（６） 次に、図１３（ｃ）に示したように、低誘電率材料からなる第２の絶縁膜４２１を、第１の高強度絶縁膜４１２を除去したあとの凹凸のある表面の全体を覆うように堆積する。ここで、第２の絶縁膜４２１は、第１の絶縁膜４１１と同一の低誘電率材料を使用する。すなわち、例えば、メチルシロキサン膜等の有機シリコン膜、ポリアリレンエーテル等の有機膜、若しくは、これらを多孔質にしたポーラス膜を使用することができる。そして、第２の絶縁膜４２１の堆積プロセスに依存するが、必要であれば、第２の絶縁膜４２１の表面をＣＭＰ法により平坦化することができる。
工程（７） 続いて、第２の絶縁膜４２１上の全面に第２の絶縁膜４２１より機械的強度が大きい第２の高強度絶縁膜４２２を堆積する。第２の高強度絶縁膜４２２は、第１の高強度絶縁膜４１２と同種の膜であってもよく、異種の膜であってもよい。その後、図１３（ｄ）に示したように、リソグラフィー技術及びエッチング法により、上記の２層絶縁膜４２１，４２２に第１のＣｕ配線等とその上側に形成する第２のＣｕ配線とを接続する第１の層間接続孔４２３及び第２の配線用溝４２４を形成する。
工程（８） 次に、上記の工程（２）から工程（４）と同様に、第１の層間接続孔４２３及び第２の配線用溝４２４の内壁を覆うように全面に配線材料拡散防止用の第２のバリアメタル膜４２５及び図示していないＣｕシード層を堆積する。引き続き、第１の層間接続孔４２３及び第２の配線用溝４２４内を含む全面に、例えば、電解メッキ法によりＣｕ膜を堆積し、第１の層間接続孔４２３及び第２の配線用溝４２４にＣｕ膜を埋め込む。その後、第２の高強度絶縁膜４２２上の表面に堆積したＣｕ膜及び第２のバリアメタル膜４２５をＣＭＰ法により除去するとともに表面を平坦化する。このようにして、第１のプラグ４２６及び第２のＣｕ配線４２７を形成することができる。次に、Ｃｕ配線の所定量を除去し、全面にＣｕの拡散を防止するバリアメタル材料からなる第２のバリア導電性膜４２５を堆積し、ＣＭＰ法による平坦化を行う。これによって、第２のＣｕ配線の上面にＣｕの拡散を防止するバリアメタル材料からなる第２のバリア導電性膜４２８を形成することができる。このようにして、図１４（ａ）に示した第１の接続プラグ４２６、第２のＣｕ配線４２７、及び第２のバリア導電性膜４２８を形成することができる。
工程（９） 以降、工程（５）の高強度絶縁膜の除去（図１３（ｂ））から工程（８）の配線材料拡散防止用のバリア導電性膜の形成（図１４（ａ））までの工程を所定回数繰り返す。最後に、工程（５）及び工程（６）（図１３（ｃ））を行うことによって、図１４（ｂ）に示した多層配線を形成することができる。第４の実施形態では３層の多層配線を一例として示したが、配線層の数は３層に限定されないことは言うまでもない。
この第４の実施形態による半導体装置の製造方法により作成された多層配線構造の特徴は、配線間絶縁膜と層間絶縁膜との両者が１種類の低誘電率材料からなる絶縁膜で構成されること、上記配線間及び層間絶縁膜は層状構造をなすため界面が周期的に存在し、その界面が配線の側面に位置すること、及び配線のエッチバック及びＣＭＰ法を使用して配線の上側表面に配線材料拡散防止用のバリア導電性膜を形成することである。
したがって、本実施形態では、従来構造で配線間及び配線層間絶縁膜の一部に使用されていた比誘電率の大きな絶縁膜が含まれず、配線間及び配線層間は、低誘電率絶縁膜から構成されるため、第１から第３の実施形態と同様に、配線間容量の小さな多層配線を提供することができる。さらに、製造プロセスにおいても、プロセスの途中にだけ機械的強度の大きな絶縁膜を効果的に使用するため、半導体装置を構成する低誘電率材料からなる絶縁膜に加えられるダメージを抑制できる。その結果、配線間及び配線層間のリーク電流を増加させることがない。
（第５の実施形態）
図１５は、本発明の第５の実施形態による半導体装置の製造方法により作成された半導体装置の多層配線構造の一例を示す断面図である。ここでは、３層の多層配線を例に示している。図では、第１から第４の実施形態と同様に本発明に直接係わる、低誘電率絶縁膜を層間絶縁膜として使用した多層配線構造の形成に関する部分に注目して、半導体基板上に形成した配線構造のみを図示している。
第５の実施形態による多層配線構造は、配線間絶縁膜が２層の同一の低誘電率材料からなる絶縁膜５１１と５２１ａ、５２１ｃと５３１ａ及び５３１ｃと５４１、層間絶縁膜が配線間絶縁膜とは異なる低誘電率材料からなる絶縁膜５２１ｂ，５３１ｂから構成されること、配線５１７，５２７，５３７の上側表面にのみ配線材料拡散防止用のバリア導電性膜５１８，５２８，５３８を持つこと、及び上記２層の配線間絶縁膜５１１と５２１ａ、５２１ｃと５３１ａ及び５３１ｃと５４１の界面上及びその界面より上側の配線５１７，５２７，５３７表面に配線材料の拡散を防止するバリア絶縁膜５１９，５２９，５３９を有することである。
図１６（ａ）から図１７（ｂ）は、本発明による第５の実施形態にしたがった半導体装置の製造工程の工程断面図の一例である。
工程（１）の第１の低誘電率材料からなる第１の絶縁膜５１１の堆積から、工程（４）の第１の高強度絶縁膜５１２の除去までは、第１の実施形態と同様に行う。以下に、工程（４）までを簡単に説明する。図１６（ａ）は、図２（ｃ）と同じ図であり、第１のＣｕ配線５１７上に配線材料拡散防止用の第１のバリア導電性膜５１８を形成した図である。
工程（１） 最初に、シリコン基板の全面に、第１の低誘電率材料からなる第１の絶縁膜５１１を堆積する。第１の低誘電率絶縁膜は、比誘電率が３以下であることが好ましく、例えば、メチルシロキサン膜等の有機シリコン膜、ポリアリレンエーテル等の有機膜、若しくはこれらを多孔質にしたポーラス膜を使用することができる。この第１の絶縁膜５１１上に、低誘電率絶縁膜より機械的強度が大きい第１の高強度絶縁膜５１２を堆積する。その後、リソグラフィー技術及びエッチング法により、上記で堆積した２層の絶縁膜５１１，５１２に第１の配線用溝５１４を形成する。
工程（２） 次に、第１の配線用溝５１４の内壁を覆うように配線材料拡散防止用の第１のバリアメタル膜５１５及び図示していないＣｕシード層を堆積する。引き続き、第１の配線用溝５１４内を含む第１のバリアメタル膜５１５及びＣｕシード層上にＣｕを堆積し、第１の配線用溝５１４にＣｕ膜５１７を埋め込む。その後、ＣＭＰ法により表面を平坦化することにより、第１のＣｕ配線５１７を第１の配線用溝５１４内に形成することができる。
工程（３） 次に、配線材料であるＣｕの拡散を防止する機能を持つ配線材料拡散防止用の第１のバリア導電性膜５１８を、露出している第１のＣｕ配線５１７表面にだけ選択的に堆積させる。第１のバリア導電性膜５１８は、高融点金属合金であるＣｏＷをその組成に含んでいることが好ましく、例えば、ＣｏＷＢ若しくはＣｏＷＰを使用することができる。このようにして、図１６（ａ）に示した構造を形成することができる。
工程（４） その後、図１６（ｂ）に示したように、上記の２層の絶縁膜５１１，５１２のうち、上層の第１の高強度絶縁膜５１２のみを除去する。
工程（５） 続いて、図１６（ｃ）に示したように、配線材料であるＣｕの拡散を防止する配線材料拡散防止用のごく薄い第１のバリア絶縁膜５１９を、第１の高強度絶縁膜５１２を除去したあとの凹凸のある表面の全体を覆うように、第１の絶縁膜５１１上及び第１のＣｕ配線５１７の露出している面に堆積する。配線材料拡散防止用のバリア絶縁膜としては、例えば、ＣＶＤ法で形成した、例えば、ＳｉＣ，ＳｉＣＮ，ＳｉＮを使用することができる。次に、第１の絶縁膜と同一の低誘電率材料からなる第２の絶縁膜５２１ａを、例えば、塗布法若しくはＣＶＤ法で堆積する。第１の実施形態と同様に、第２の絶縁膜５２１ａの形成プロセスに依存するが、必要であれば、その後、第２の絶縁膜５２１ａの表面をＣＭＰ法により平坦化することができる。その後、第１のＣｕ配線５１７より上の第２の絶縁膜５２１ａをエッチバックし、第１のＣｕ配線５１７の配線間に第１のＣｕ配線５１７と同じ高さの第２の絶縁膜５２１ａを形成する。
工程（６） 次に、図１６（ｄ）に示したように、第２の絶縁膜５２１ａとは異なる第２の低誘電率材料からなる第３の絶縁膜５２１ｂを堆積し、続いて、第１の低誘電率材料からなる第４の絶縁膜５２１ｃを堆積する。第３及び第４の絶縁膜５２１ｂ，５２１ｃは、例えば、塗布法若しくはＣＶＤ法で堆積することができる。
工程（７） さらに、第４の絶縁膜５２１ｃ上に第４の絶縁膜５２１ｃより機械的強度が大きい第２の高強度絶縁膜５２２を、例えば、ＣＶＤ法で堆積する。第２の高強度絶縁膜５２２は、第１の高強度絶縁膜５１２と同種の膜であってもよく、異種の膜であってもよい。例えば、ＳｉＯ２膜、ＳｉＮ膜を使用することができる。その後、図１７（ａ）に示したように、リソグラフィー技術及びエッチング法により、上記の３層絶縁膜５２１ｂ，５２１ｃ，５２２を加工する。第２の高強度絶縁膜５２２及び第４の絶縁膜を通して、第３の絶縁膜５２１ｂに第１のＣｕ配線とその上に形成する第２のＣｕ配線とを接続する第１の層間接続孔５２３を形成する。続いて、第２の高強度絶縁膜５２２及び第４の絶縁膜に第２の配線用溝５２４を形成する。例えば、以下のような工程を経て第１の層間接続孔５２３及び第２の配線用溝５２４を形成することができる。第２の高強度絶縁膜５２２上に形成したレジスト膜（図示していない）に層間接続孔のパターンをリソグラフィー技術により形成し、このレジスト膜をマスクとしてエッチング法により絶縁膜５２２，５２１ｃ及び５２１ｂを順に除去する。最後に層間接続孔の底部に露出する第１のＣｕ配線５１７上にある第１のバリア絶縁膜５１９を除去することによって、第１のＣｕ配線５１７上の第１のバリア導電性膜５１８に接続する第１の層間接続孔５２３を形成することができる。この第３の絶縁膜５２１ｂエッチングにおいて、第３の絶縁膜５２１ｂと第２の絶縁膜５２１ａとの選択比が大きいエッチングを行う。これにより、層間接続孔５２３のパターンズレが生じても第２の絶縁膜５２１ａはほとんどエッチングされないため、加工におけるプロセスマージンを大きくできる。続いて、同様に、レジスト膜（図示していない）に第２の配線用溝のパターンをリソグラフィー技術により形成し、このレジスト膜をマスクとし、第３の絶縁膜５２１ｂをエッチングストッパとして、第２の高強度絶縁膜５２２及び第４の絶縁膜５２１ｃを選択的にエッチングすることにより第２の配線用溝５２４を形成する。このようにして、第１の層間接続孔５２３及び第２の配線用溝５２４を形成することができる。
工程（８） 次に、図１７（ｂ）に示した第２のＣｕ配線５２７を形成するために、前述した第１のＣｕ配線５１７形成と同様のプロセスを行う。第１の層間接続孔５２３及び第２の配線用溝５２４の内壁を覆うように全面に配線材料拡散防止用の第２のバリアメタル膜５２５及び図示していないＣｕシード層を堆積する。引き続き、第１の層間接続孔５２３及び第２の配線用溝５２４内を含む全面に、例えば、電解メッキ法によりＣｕ膜を堆積し、第１の層間接続孔５２３及び第２の配線用溝５２４にＣｕ膜を埋め込む。その後、第１の高強度絶縁膜５２２上の表面に堆積したＣｕ膜及び第２のバリアメタル膜５２５をＣＭＰ法により除去するとともに表面を平坦化する。このようにして、第１のプラグ５２６及び第２のＣｕ配線５２７を形成することができる。次に、Ｃｕの拡散を防止する機能を持つ第２のバリア導電性膜５２８を、露出している第２のＣｕ配線５２７表面に選択的に堆積する。第２のバリア導電性膜５２８は、第１のバリア導電性膜５１８と同様の膜、例えば、選択メッキ法によりＣｕ配線上にのみ堆積することができる、例えば、ＣｏＷを含む高融点金属膜、を使用することができる。このようにして、図１７（ｂ）に示した２層目のＣｕ配線５２７を形成することができる。
工程（９） 以降、工程（４）の高強度絶縁膜の除去（図１６（ｂ））から工程（８）の配線材料拡散防止用のバリア導電性膜の形成（図１７（ｂ））までを所定回数繰り返し、最後に、工程（４）から工程（６）（図１６（ｄ））を行うことによって、図１８に示した多層配線を形成することができる。第５の実施形態では３層の多層配線を一例として示したが、配線層の数は３層に限定されないことは言うまでもない。
本実施形態は、種々の変形をして実施することができる。第１の変形例では、２層に積層した配線間絶縁膜の界面等に形成するごく薄い配線材料拡散防止用のバリア絶縁膜を、全ての配線間絶縁膜毎に形成しないことができる。すなわち、下層配線間絶縁膜の数層にだけ形成し、上層の配線間絶縁膜ではバリア絶縁膜を省略して多層配線を形成することができる。第１の変形例の一例を図１９に示す。図１９において、３層多層配線５１７，５２７，５３７の基板側の配線５１７，５２７に配線材料拡散防止用のバリア絶縁膜５１９，５２９を形成するが、最上層の配線５３７には、バリア絶縁膜を形成しない。第１の変形例では、基板側の配線５１７，５２７の２層にバリア絶縁膜を形成したが、基板側の配線５１７にのみバリア絶縁膜を形成することもできる。
第２の変形例を図２０に示す。第２の変形例では、２層に積層した配線間絶縁膜の界面等に配線材料拡散防止用のごく薄いバリア絶縁膜を形成しないで多層配線を形成する。この構造とすることにより、製造プロセスを簡略化できる。しかも、第１の変形例と同様に、層間接続孔の形成時に合せズレに対するプロセスマージンを大きくすることができる。
第３の変形例の一例を図２１に示す。第３の変形例は、３層の配線間及び層間絶縁膜を異なった低誘電率材料からなる２層の絶縁膜５１１，５２１ｃ，５３１ｃと絶縁膜５２１ｂ，５３１ｂ，５４１としたものである。２層の絶縁膜は、界面がＣｕ配線５１７，５２７，５３７の側面に位置するように形成され、その界面及びそれより上側のＣｕ配線表面に配線材料拡散防止用のごく薄いバリア絶縁膜５１９，５２９，５３９を形成して、多層配線を構成している。第３の変形例においても、図１９に示した第１の変形例の構造と同様に上層配線層に対する配線材料拡散防止用のバリア絶縁膜を形成しない構造とすることができる。
さらに第４の変形例を図２２に示す。第４の変形例は、３層の配線間及び層間絶縁膜をそれぞれエッチングにおける選択性の異なる３種類の低誘電率材料からなる絶縁膜としたものである。例えば、図２２に示したように、第１の低誘電率材料からなる絶縁膜５１１，５２１ｃ，５３１ｃ，５４１、第２の低誘電率材料からなる絶縁膜５２１ｄ，５３１ｄ、及び第３の低誘電率材料からなる絶縁膜５２１ｂ，５３１ｂによって構成することができる。
上記の第５の実施形態による半導体装置の製造方法により作成された多層配線の構造の特徴は、配線間絶縁膜は２層の低誘電率材料からなる絶縁膜を含み、層間絶縁膜は配線間絶縁膜とは異なる低誘電率材料からなる絶縁膜で構成されること、配線の上側表面にのみ配線材料拡散防止用のバリア導電性膜を持つこと、及び上記２層の配線間絶縁膜の界面上及びその界面より上側の配線表面上に配線材料の拡散を防止するごく薄いバリア絶縁膜を有することである。また、上下の配線間を接続するための層間接続孔の形成及びＣｕ配線用溝の形成を、それぞれの絶縁膜に対して選択性のあるエッチング法によって行うことから、プロセスマージンを大きくすることができる。
したがって、本実施形態では、配線間及び層間絶縁膜は、大部分が低誘電率絶縁膜から構成されるため、他の実施形態と同様に、配線間容量の小さな多層配線を提供することができる。また、製造プロセスにおいても、リソグラフィー及びエッチングにおけるプロセスマージンが大きくなるように設計されている。さらに、プロセスの途中にだけ機械的強度の大きな絶縁膜を効果的に使用するため、半導体装置を構成する低誘電率材料からなる絶縁膜に加えられるダメージを抑制できる。その結果、配線間及び配線層間のリーク電流を増加させることがない。
本発明は、上記の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の変形を行って実施することができる。
図２３は、第１及び第２の実施形態の変形例を示す。図２３に示したように、第１及び第２の実施形態において、配線間及び層間絶縁膜を３層構造の低誘電率絶縁膜１１１ａ，１１１ｂ，１１１ｃとすることができる。３層の絶縁膜は同一の低誘電率材料あるいは異なる２種類若しくは３種類の低誘電率材料を使用することができる。例えば、第１の低誘電率材料からなる第１の低誘電率絶縁膜１１１ａ上にこれと異なる第２の低誘電率材料からなる第２の低誘電率絶縁膜１１１ｂを堆積し、その上に第１若しくは第３の低誘電率材料からなる第３の低誘電率絶縁膜１１１ｃを堆積した積層膜とすることができる。
他の変形例では、第１及び第２の実施形態において、Ｃｕ配線の上側表面に形成する配線材料拡散防止用のバリア導電性膜等に関して、選択メッキ法で形成するＣｏＷを含む高融点金属合金に代えて、選択ＣＶＤ法により形成される高融点金属若しくはその窒化物を使用することができる。高融点金属としては、例えば、Ｔａ、を使用することができ、高融点金属の窒化物としては、例えば、ＴｉＮ、ＴａＮ等、を使用することができる。
さらに他の変形例では、第３及び第４の実施形態において、Ｃｕ配線の上側表面に形成する配線材料拡散防止用のバリア導電性膜に関して、同様な配線材料拡散防止用の機能を有する絶縁膜を使用することができる。配線材料拡散防止用のバリア絶縁材料としては、例えば、ＣＶＤ法若しくは塗布法で堆積される、例えば、ＳｉＮ、ＳｉＣ、ＳｉＣＮを使用することができる。配線材料拡散防止用のバリア絶縁膜を使用する場合には、層間接続孔の形成において、層間接続孔の底部に現れるこの配線材料拡散防止用のバリア絶縁膜を除去する。
第１の実施形態による半導体装置の製造方法により作成された半導体装置の一例を示す断面図である。 図２（ａ）から（ｄ）は、第１の実施形態による半導体装置の製造工程の一例を説明するために示す断面図である。 図３（ａ）、（ｂ）は、図２（ｄ）に続くの製造工程の一例を説明するために示す断面図である。 図４（ａ）、（ｂ）は、図３（ｂ）に続くの製造工程の一例を説明するために示す断面図である。 第２の実施形態による半導体装置の製造方法により作成された半導体装置の一例を示す断面図である。 図６（ａ）から（ｄ）は、第２の実施形態による半導体装置の製造工程の一例を説明するために示す断面図である。 図７（ａ）、（ｂ）は、図６（ｄ）に続くの製造工程の一例を説明するために示す断面図である。 第３の実施形態による半導体装置の製造方法により作成された半導体装置の一例を示す断面図である。 図９（ａ）から（ｄ）は、第３の実施形態による半導体装置の製造工程の一例を説明するために示す断面図である。 図１０（ａ）から（ｄ）は、図９（ｄ）に続くの製造工程の一例を説明するために示す断面図である。 図１１（ａ）、（ｂ）は、図１０（ｄ）に続くの製造工程の一例を説明するために示す断面図である。 第４の実施形態による半導体装置の製造方法により作成された半導体装置の一例を示す断面図である。 図１３（ａ）から（ｄ）は、第４の実施形態による半導体装置の製造工程の一例を説明するために示す断面図である。 図１４（ａ）、（ｂ）は、図１３（ｄ）に続くの製造工程の一例を説明するために示す断面図である。 第５の実施形態による半導体装置の製造方法により作成された半導体装置の一例を示す断面図である。 図１６（ａ）から（ｄ）は、第５の実施形態による半導体装置の製造工程の一例を説明するために示す断面図である。 図１７（ａ）、（ｂ）は、図１６（ｄ）に続くの製造工程の一例を説明するために示す断面図である。 第５の実施形態による半導体装置の製造方法の一例を説明するための工程断面図である。 第５の実施形態の第１の変形例による半導体装置の一例を示す断面図である。 第５の実施形態の第２の変形例による半導体装置の一例を示す断面図である。 第５の実施形態の第３の変形例による半導体装置の一例を示す断面図である。 第５の実施形態の第４の変形例による半導体装置の一例を示す断面図である。 第１及び第２の実施形態の変形例による半導体装置の一例を示す断面図である。 従来技術による半導体装置の一例を示す断面図である。
符号の説明
１１０…半導体基板、
１１１，１２１，１３１，１４１…低誘電率材料からなる絶縁膜、
１１１ａ…第１の低誘電率材料からなる絶縁膜、
１１１ｂ…第２の低誘電率材料からなる絶縁膜、
１１２，１２２…低誘電率材料より機械的強度が大きな材料からなる絶縁膜、
１２３…層間接続孔、
１１４，１２４…配線用溝、
１１５，１２５，１３５…配線材料拡散防止用のバリアメタル、
１２６，１３６…プラグ、
１１７，１２７，１３７…Ｃｕ配線、
１１８，１２８，１３８…配線材料拡散防止用のバリア導電性膜、
９１１…低誘電率絶縁膜、
９１２…高強度絶縁膜、
９１５…配線材料拡散防止用のバリアメタル、
９１７…Ｃｕ配線、
９１９…配線材料拡散防止用のバリア絶縁膜。

Claims (3)

  1. 第１の低誘電率材料からなる第１の絶縁膜を堆積し、
    上記第１の絶縁膜上に第１の絶縁膜より機械的強度が大きい第２の絶縁膜を堆積し、
    上記第１及び第２の絶縁膜に配線用溝を形成し、
    上記配線用溝を配線材料で埋めて第１の配線を形成し、
    上記第１の配線の上側表面に配線材料の拡散を防止する導電性膜を形成し、
    上記第２の絶縁膜を除去し、
    上記第１の絶縁膜上及び上記第１の配線上に配線材料の拡散を防止する第３の絶縁膜を堆積し、
    上記第３の絶縁膜上に上記第１の低誘電率材料からなる第４の絶縁膜を堆積し、
    上記第４の絶縁膜を上記第１の配線の上面の高さまで平坦化し、
    上記第４の絶縁膜上及び上記第３の絶縁膜上に第２の低誘電率材料からなる第５の絶縁膜を形成し、
    上記第３の絶縁膜及び上記第５の絶縁膜に上記第１の配線とその上側に形成する第２の配線とを接続するプラグを形成することを特徴とする半導体装置の製造方法。
  2. 前記導電性膜は、コバルトタングステンを含む高融点金属合金であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第３の絶縁膜は、窒化シリコン、炭化シリコン、及び炭窒化シリコンのいずれか１を含むことを特徴とする請求項１若しくは２に記載の半導体装置の製造方法。
JP2004126980A 2004-04-22 2004-04-22 半導体装置の製造方法 Expired - Fee Related JP3910973B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004126980A JP3910973B2 (ja) 2004-04-22 2004-04-22 半導体装置の製造方法
US10/888,518 US7205664B2 (en) 2004-04-22 2004-07-12 Semiconductor device and method for manufacturing the same
US11/698,149 US7470609B2 (en) 2004-04-22 2007-01-26 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004126980A JP3910973B2 (ja) 2004-04-22 2004-04-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005311123A JP2005311123A (ja) 2005-11-04
JP3910973B2 true JP3910973B2 (ja) 2007-04-25

Family

ID=35308640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004126980A Expired - Fee Related JP3910973B2 (ja) 2004-04-22 2004-04-22 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7205664B2 (ja)
JP (1) JP3910973B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060166A (ja) * 2004-08-24 2006-03-02 Matsushita Electric Ind Co Ltd 電子デバイス及びその製造方法
US7538434B2 (en) * 2005-03-08 2009-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Copper interconnection with conductive polymer layer and method of forming the same
JP5007511B2 (ja) * 2006-02-14 2012-08-22 富士通株式会社 露光光遮蔽膜形成用材料、多層配線及びその製造方法、並びに半導体装置
US20080197499A1 (en) * 2007-02-15 2008-08-21 International Business Machines Corporation Structure for metal cap applications
JP2009088269A (ja) 2007-09-28 2009-04-23 Toshiba Corp 半導体装置、およびその製造方法
DE102008044964B4 (de) * 2008-08-29 2015-12-17 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen
JP2010103329A (ja) * 2008-10-24 2010-05-06 Toshiba Corp 半導体装置の製造方法及び半導体装置
US8575022B2 (en) * 2011-11-28 2013-11-05 International Business Machines Corporation Top corner rounding of damascene wire for insulator crack suppression
JP6435860B2 (ja) 2012-11-05 2018-12-19 大日本印刷株式会社 配線構造体
KR102003881B1 (ko) * 2013-02-13 2019-10-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9295163B2 (en) 2013-05-30 2016-03-22 Dyi-chung Hu Method of making a circuit board structure with embedded fine-pitch wires

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3287955A (en) * 1965-04-20 1966-11-29 Winslow Product Engineering Co Tool for setting rings
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
JPH11354638A (ja) 1998-06-12 1999-12-24 Fujitsu Ltd 配線形成方法及び配線構造
US6331481B1 (en) * 1999-01-04 2001-12-18 International Business Machines Corporation Damascene etchback for low ε dielectric
US6083842A (en) * 1999-02-19 2000-07-04 Advanced Micro Devices Inc. Fabrication of a via plug having high aspect ratio with a diffusion barrier layer effectively surrounding the via plug
US6259160B1 (en) * 1999-04-21 2001-07-10 Advanced Micro Devices, Inc. Apparatus and method of encapsulated copper (Cu) Interconnect formation
JP2000332107A (ja) 1999-05-20 2000-11-30 Sony Corp 半導体装置の製造方法
US6770975B2 (en) * 1999-06-09 2004-08-03 Alliedsignal Inc. Integrated circuits with multiple low dielectric-constant inter-metal dielectrics
US6153935A (en) * 1999-09-30 2000-11-28 International Business Machines Corporation Dual etch stop/diffusion barrier for damascene interconnects
JP2001196373A (ja) * 2000-01-13 2001-07-19 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP4055319B2 (ja) * 2000-02-18 2008-03-05 ソニー株式会社 半導体装置の製造方法
TW476134B (en) 2000-02-22 2002-02-11 Ibm Method for forming dual-layer low dielectric barrier for interconnects and device formed
JP3979791B2 (ja) * 2000-03-08 2007-09-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6501180B1 (en) * 2000-07-19 2002-12-31 National Semiconductor Corporation Structure and method for controlling copper diffusion and for utilizing low K materials for copper interconnects in integrated circuit structures
JP4644924B2 (ja) * 2000-10-12 2011-03-09 ソニー株式会社 半導体装置およびその製造方法
JP4644926B2 (ja) * 2000-10-13 2011-03-09 ソニー株式会社 半導体製造装置および半導体装置の製造方法
JP2002254248A (ja) * 2001-02-28 2002-09-10 Sony Corp 電解加工装置
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2003160877A (ja) * 2001-11-28 2003-06-06 Hitachi Ltd 半導体装置の製造方法および製造装置
US6605874B2 (en) * 2001-12-19 2003-08-12 Intel Corporation Method of making semiconductor device using an interconnect
US7008872B2 (en) * 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
US7687917B2 (en) * 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
JP2003332422A (ja) 2002-05-13 2003-11-21 Sony Corp 半導体装置およびその製造方法
US7294934B2 (en) * 2002-11-21 2007-11-13 Intel Corporation Low-K dielectric structure and method
US20040183202A1 (en) * 2003-01-31 2004-09-23 Nec Electronics Corporation Semiconductor device having copper damascene interconnection and fabricating method thereof
US6869878B1 (en) * 2003-02-14 2005-03-22 Advanced Micro Devices, Inc. Method of forming a selective barrier layer using a sacrificial layer
US7060619B2 (en) * 2003-03-04 2006-06-13 Infineon Technologies Ag Reduction of the shear stress in copper via's in organic interlayer dielectric material
US7304388B2 (en) * 2003-06-26 2007-12-04 Intel Corporation Method and apparatus for an improved air gap interconnect structure
US7008871B2 (en) * 2003-07-03 2006-03-07 International Business Machines Corporation Selective capping of copper wiring
US7344972B2 (en) * 2004-04-21 2008-03-18 Intel Corporation Photosensitive dielectric layer
JP2006060166A (ja) * 2004-08-24 2006-03-02 Matsushita Electric Ind Co Ltd 電子デバイス及びその製造方法

Also Published As

Publication number Publication date
US20050253266A1 (en) 2005-11-17
US7205664B2 (en) 2007-04-17
JP2005311123A (ja) 2005-11-04
US20070123029A1 (en) 2007-05-31
US7470609B2 (en) 2008-12-30

Similar Documents

Publication Publication Date Title
JP4328501B2 (ja) 半導体素子及びその製造方法
JP3887282B2 (ja) 金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法
US9362164B2 (en) Hybrid interconnect scheme and methods for forming the same
US7470609B2 (en) Semiconductor device and method for manufacturing the same
JP2006019480A (ja) 半導体装置の製造方法
KR20070063499A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP4231055B2 (ja) 半導体装置及びその製造方法
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
KR100653997B1 (ko) 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법
US7932187B2 (en) Method for fabricating a semiconductor device
CN115547979A (zh) 一种金属互连结构及其制备方法
JP2008277437A (ja) 半導体装置およびその製造方法
JP2007294625A (ja) 半導体装置の製造方法
USRE43320E1 (en) Semiconductor device and manufacturing method thereof
US7632755B2 (en) Method for forming an intermetal dielectric layer using low-k dielectric material and a semiconductor device manufactured thereby
JP2006196642A (ja) 半導体装置およびその製造方法
JP2004128050A (ja) 半導体装置およびその製造方法
CN112117259A (zh) 半导体器件及形成方法
JP2004335721A (ja) 半導体装置の製造方法及び半導体装置
JP2004356315A (ja) 半導体装置及びその製造方法
JP5424551B2 (ja) 半導体装置
JP2006294941A (ja) 半導体装置及びその製造方法
JP2006005010A (ja) 半導体装置及びその製造方法
KR20110060721A (ko) 반도체소자의 금속배선 형성방법
KR20070055910A (ko) 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100202

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130202

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees