TWI717222B - 記憶體操作能力預測方法 - Google Patents
記憶體操作能力預測方法 Download PDFInfo
- Publication number
- TWI717222B TWI717222B TW109107474A TW109107474A TWI717222B TW I717222 B TWI717222 B TW I717222B TW 109107474 A TW109107474 A TW 109107474A TW 109107474 A TW109107474 A TW 109107474A TW I717222 B TWI717222 B TW I717222B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- module
- test
- under test
- measurement
- Prior art date
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
一種記憶體操作能力預測方法,可由一記憶體操作能力預測結構來實施,通過快速改變基本輸出入系統(Basic Input/Output System,BIOS)頻率與讀寫時序的延遲,使本發明的主機板測試方式可以量測到精準的電壓值與電流值,並且是接近實務上多顆動態隨機存取記憶體(dynamic random access memory,DRAM)積體電路(integrated circuit,IC)晶片一起運用的方式,可在操作模式下量測出每一單顆DRAM IC晶片的操作區間範圍,從而可以預測每一DRAM IC晶片之操作能力,進而能有效地進行各種條件下的操作能力測試,提升分類的精準值。
Description
本發明係有關於一種記憶體操作能力預測方法,尤指涉及一種可量測到精準的電壓值與電流值的主機板測試方式,特別係指通過快速改變基本輸出入系統(Basic Input/Output System,BIOS)頻率與讀寫時序的延遲,可量測出每一單顆動態隨機存取記憶體(dynamic random access memory,DRAM)積體電路(integrated circuit,IC)晶片的操作區間範圍,從而可以預測每一DRAM IC晶片之操作能力,進而能有效地進行各種條件下的操作能力測試,提升分類的精準值者。
在記憶體電路及裝置之製造過程中,如動態隨機存取記憶體(dynamic random access memory,DRAM),有必要測試該記憶體電路或裝置。通常使用耦接至該記憶體電路或裝置(亦即,被測裝置(device under test,DUT))之自動測試設備(automatic test equipment,ATE)來完成此測試。由該ATE產生某些預定測試信號並將其傳輸至該DUT且該自DUT接收回應信號且基於該等回應評估該DUT。
目前ATE本身就已經有提供精準的電壓、電表與時序控制,基本上是自動化測試的分類。然而,因為像ATE的測試設備很昂貴,高測試成本削弱了價格競爭力;而且,測試結果所得的每一顆單顆積體電路(integrated circuit,IC)的操作能力都不是在操作的模式下進行測試,較無法符合實際使用之需求。
另外,習知的技術除了ATE之外,還有使用相對便宜且在實際操
作模式下的主機板來進行多顆IC一起測試,此方式比較接近實際上IC拿來操作應用的方式,所以主機板是較多人選擇使用的測試方法;然而,此方法最為人詬病的缺點在於其電壓並不夠準確、電流無法量測,從而無法得知眾多IC中的哪一顆IC耗電量比較大,而時序控制方面又僅有頻率能操作與不能操作的測試。因此主機板雖是演練在實際操作模式下所進行的測試,但其分類並不夠精準。
鑑此,儘管ATE這個方法在記憶體測試的領域已經是一種標準做法,但其測試裝置的成本依舊很高,並且每一顆IC都不是在操作的模式下進行測試,而主機板雖是在操作模式下測試但分類又不夠精準。故,一般習用者係無法符合使用者於實際使用時之所需。
本發明之主要目的係在於,克服習知技藝所遭遇之上述問題並提供一種通過快速改變BIOS頻率與延遲時間(Column Address Strobe latency或CAS latency,CL),使本發明的主機板測試方式可以量測到精準的電壓值與電流值,並且是接近實務上多顆DRAM IC晶片一起運用的方式,可量測出每一單顆DRAM IC晶片的操作區間範圍,從而可以預測每一DRAM IC晶片之操作能力,進而能有效地進行各種條件下的操作能力測試,提升分類精準值之記憶體操作能力預測方法。
為達以上之目的,本發明係一種記憶體操作能力預測方法,由一記憶體操作能力預測結構來實施,該方法包含下列步驟:步驟一:將數個待測記憶體模組(device under test,DUT)插接至一主機板上;步驟二:啟動該主機板上一輸入模組,將具有內存餘裕測試功能的基本輸出入系統(Basic Input/Output System,BIOS)讀入如何測試該待測記憶體模組,而該內存餘裕測試係在特定時序的操作模式下的內存測試模式;步驟三:啟動該主機板上一切換模組,對每
一該待測記憶體模組依照量測電壓或量測電流之一而切換量測模式,使每一該待測記憶體模組進行該內存餘裕測試;步驟四:啟動該主機板上一量測模組以在特定時序的操作模式下量測每一該待測記憶體模組之一記憶體特性,該量測模組包括一電壓量測單元及一電流量測單元,在切換於量測電壓模式下可經由該電壓量測單元量測每一該待測記憶體模組之一電力供應電壓,而在切換於量測電流模式下可經由該電流量測單元量測流經每一該待測記憶體模組之一電流,並將每一該待測記憶體模組之記憶體特性回饋至該主機板上一處理模組,其中該記憶體特性包括在特定時序的操作模式下量測所得的電壓資訊及電流資訊;以及步驟五:該處理模組讀取該量測模組在特定時序的操作模式下量測每一該待測記憶體模組之一記憶體特性,通過該內存餘裕測試與電壓及電流量測結合在一起,利用每一該待測記憶體模組可操作的區間係透過不同的BIOS頻率設定、不同的讀寫時序的延遲,記錄每一該待測記憶體模組當前可操作的區間範圍,藉此快速篩選、分類,使每一該待測記憶體模組在特定時序的操作模式下可以單顆精準的操作,獲得每一該待測記憶體模組分類區間的精準值,俾以預測(prediction)每一該待測記憶體模組之操作能力。
於本發明上述實施例中,該切換模組係與該輸入模組及每一該待測記憶體模組連接,該量測模組係與該切換模組連接,該處理模組係與該量測模組連接。
於本發明上述實施例中,每一該待測記憶體模組可係一動態隨機存取記憶體(dynamic random access memory,DRAM)積體電路(integrated circuit,IC)晶片。
於本發明上述實施例中,該處理模組可係一中央處理單元(central processing unit,CPU)。
於本發明上述實施例中,該內存餘裕測試係在特定時序3200
MHz、3600MHz或4000MHz的操作模式下的內存測試模式。
於本發明上述實施例中,該電壓量測單元量測每一該待測記憶體模組由小到大之一電力供應電壓,及該電流量測單元量測流經每一該待測記憶體模組由小到大之一電流。
於本發明上述實施例中,該處理模組更包括一儲存單元,用以將每一該待測記憶體模組當前可操作的區間範圍記錄至該儲存單元中。
100:主機板
1:待測記憶體模組
2:輸入模組
3:切換模組
4:量測模組
41:電壓量測單元
42:電流量測單元
5:處理模組
51:儲存單元
s1~s5:步驟一~步驟五
第1圖,係本發明之流程示意圖。
第2圖,係本發明之方塊示意圖。
請參閱『第1圖及第2圖』所示,係分別為本發明之流程示意圖、及本發明之方塊示意圖。如圖所示:本發明係一種記憶體操作能力預測方法,由一記憶體操作能力預測結構來實施,其包括數個待測記憶體模組(device under test,DUT)1、一輸入模組2、一切換模組3、一量測模組4、以及一處理模組5所構成。該記憶體操作能力預測方法包含下列步驟:
步驟一s1:將數個待測記憶體模組(device under test,DUT)1插接至一主機板100上,每一該待測記憶體模組1可係一動態隨機存取記憶體(dynamic random access memory,DRAM)積體電路(integrated circuit,IC)晶片,為DRAM IC晶片1至DRAM IC晶片N。
步驟二s2:啟動該主機板100上該輸入模組2,通過該輸入模組2將具有內存餘裕測試功能的基本輸出入系統(Basic Input/Output System,
BIOS)讀入如何測試每一該待記憶體模組1,而該內存餘裕測試係在特定時序的操作模式下的內存測試模式。
步驟三s3:啟動該主機板100上連接該輸入模組2與每一該待測記憶體模組1之切換模組3,對每一該待測記憶體模組1依照量測電壓或量測電流之一而切換量測模式,使每一該待測記憶體模組1進行該內存餘裕測試。
步驟四s4:啟動該主機板100上連接該切換模組3之量測模組4,通過該量測模組4以在特定時序的操作模式下量測每一該待測記憶體模組1之一記憶體特性,該量測模組4包括一電壓量測單元41及一電流量測單元42,在切換於量測電壓模式下可經由該電壓量測單元41量測每一該待測記憶體模組1之一電力供應電壓,而在切換於量測電流模式下可經由該電流量測單元42量測流經每一該待測記憶體模組之一電流,並將每一該待測記憶體模組1之記憶體特性回饋至該主機板100上之處理模組5,其中該記憶體特性包括在特定時序的操作模式下量測所得的電壓資訊及電流資訊。
步驟五s5:該處理模組5連接該量測模組4,其可係一中央處理單元(central processing unit,CPU),由該處理模組5讀取該量測模組4在特定時序的操作模式下量測每一該待測記憶體模組1之一記憶體特性,通過該內存餘裕測試與電壓及電流量測結合在一起,利用每一該待測記憶體模組1可操作的區間係透過不同的BIOS頻率設定、不同的讀寫時序的延遲,記錄每一該待測記憶體模組1當前可操作的區間範圍,藉此快速篩選、分類,使每一該待測記憶體模組1在特定時序的操作模式下可以單顆精準的操作,獲得每一該待測記憶體模組1分類區間的精準值,俾以預測(prediction)每一該待測記憶體模組1之操作能力。如是,藉由上述揭露之流程構成一全新之記憶體操作能力預測方法。
於一具體實施例中,本發明所提內存餘裕測試係在特定時序,例如:在3200MHz、3600MHz或4000MHz的操作模式下的內存測試模式。實際運用時,可在每一該待測記憶體模組1前方都設有一偵測每一該待測記憶體模組1記憶體特性之量測模組4,其包含以電壓量測單元41及電流量測單元42量測每一該待測記憶體模組1之電壓資訊及電流資訊,包括由該電壓量測單元41量測每一該待測記憶體模組1由小到大之一電力供應電壓,及該電流量測單元42量測流經每一該待測記憶體模組1由小到大之一電流。而且每一量測模組4都與處理模組5直接連接,使該處理模組5可得知每一該待測記憶體模組11之記憶體特性;舉例而言,當時序由BIOS設定在4000MHz的操作模式下,測試時該量測模組4就在此時序下偵測每一該待測記憶體模組1是否能讀寫每一該待測記憶體模組1的電壓與電流資訊,若能成功讀寫的待測記憶體模組1即表示其在4000MHz的操作模式下是可以通過測試。因此成功讀寫的待測記憶體模組1可以得知其在4000MHz下的操作區間,依此方式,從而使各個特定時序的操作模式下的電壓值與電流值皆可得知。再由該處理模組5去記錄每一該待測記憶體模組1剩餘的餘裕量,亦即將每一該待測記憶體模組1的操作區間範圍寫入至一儲存單元51中作記錄。
本發明透過操作中的一些特定的參數(例如:參考電壓(VREF))可被測量與比較,藉由快速改變BIOS頻率與CL設定,而把DRAM IC晶片分類出來,利用每顆DRAM IC晶片可操作的區間係透過不同的頻率設定、不同的讀寫時序的延遲,從而得知每一顆DRAM IC晶片目前可操作的區間範圍,透過如此快速的篩選,達成快速的分類,使每一單顆DRAM IC晶片在操作模式下可以單顆精準的操作,找出其分類區間的精準值,從而可以預測每一DRAM IC晶片之操作能力,進而讓實務上每一DRAM IC晶片在運行的時候可以有更高的操作效率。藉此,通過快速改變BIOS頻率與CL,使本發明的主機板測試方式可以量測
到精準的電壓值與電流值,並且是接近實務上多顆DRAM IC晶片一起運用的方式,可量測出每一單顆DRAM IC晶片的操作區間範圍,從而能有效地進行各種條件下的操作能力測試,提升分類的精準值。
綜上所述,本發明係一種記憶體操作能力預測方法,可有效改善習用之種種缺點,通過快速改變基本輸出入系統(BIOS)頻率與讀寫時序的延遲,使本發明的主機板測試方式可以量測到精準的電壓值與電流值,並且是接近實務上多顆動態隨機存取記憶體(DRAM)積體電路(IC)晶片一起運用的方式,可量測出每一單顆DRAM IC晶片的操作區間範圍,從而可以預測每一DRAM IC晶片之操作能力,因而能有效地進行各種條件下的操作能力測試,提升分類的精準值,進而使本發明之產生能更進步、更實用、更符合使用者之所須,確已符合發明專利申請之要件,爰依法提出專利申請。
惟以上所述者,僅為本發明之較佳實施例而已,當不能以此限定本發明實施之範圍;故,凡依本發明申請專利範圍及發明說明書內容所作之簡單的等效變化與修飾,皆應仍屬本發明專利涵蓋之範圍內。
100:主機板
1:待測記憶體模組
2:輸入模組
3:切換模組
4:量測模組
41:電壓量測單元
42:電流量測單元
5:處理模組
51:儲存單元
Claims (7)
- 一種記憶體操作能力預測方法,由一記憶體操作能力預測結構來實施,該方法包含下列步驟:步驟一:將數個待測記憶體模組(device under test,DUT)插接至一主機板上;步驟二:啟動該主機板上一輸入模組,將具有內存餘裕測試功能的基本輸出入系統(Basic Input/Output System,BIOS)讀入如何測試該待測記憶體模組,而該內存餘裕測試係在特定時序的操作模式下的內存測試模式;步驟三:啟動該主機板上一切換模組,對每一該待測記憶體模組依照量測電壓或量測電流之一而切換量測模式,使每一該待測記憶體模組進行該內存餘裕測試;步驟四:啟動該主機板上一量測模組以在特定時序的操作模式下量測每一該待測記憶體模組之一記憶體特性,該量測模組包括一電壓量測單元及一電流量測單元,在切換於量測電壓模式下可經由該電壓量測單元量測每一該待測記憶體模組之一電力供應電壓,而在切換於量測電流模式下可經由該電流量測單元量測流經每一該待測記憶體模組之一電流,並將每一該待測記憶體模組之該記憶體特性回饋至該主機板上一處理模組,其中該記憶體特性包括在特定時序的操作模式下量測所得的電壓資訊及電流資訊;以及步驟五:該處理模組讀取該量測模組在特定時序的操作模式下量測每一該待測記憶體模組之該記憶體特性,通過該內存餘裕測試與電壓及電流量測結合在一起,利用每一該待測記憶體模組可操作的區間係透過不同的BIOS頻率設定、不同的讀寫時序的延遲,記錄每一該待測記憶體模組當前可操作的區間範圍,藉此快速篩選、分類,使每一該待測記憶體模組在特定時序的操作模式下可以單顆精準的操作,獲得每一該待測記憶體模組分類區間的精準值,俾以預 測(prediction)每一該待測記憶體模組之操作能力。
- 依申請專利範圍第1項所述之記憶體操作能力預測方法,其中,該切換模組係與該輸入模組及每一該待測記憶體模組連接,該量測模組係與該切換模組連接,該處理模組係與該量測模組連接。
- 依申請專利範圍第1項所述之記憶體操作能力預測方法,其中,每一該待測記憶體模組可係一動態隨機存取記憶體(dynamic random access memory,DRAM)積體電路(integrated circuit,IC)晶片。
- 依申請專利範圍第1項所述之記憶體操作能力預測方法,其中,該處理模組可係一中央處理單元(central processing unit,CPU)。
- 依申請專利範圍第1項所述之記憶體操作能力預測方法,其中,該內存餘裕測試係在特定時序3200MHz、3600MHz或4000MHz的操作模式下的內存測試模式。
- 依申請專利範圍第1項所述之記憶體操作能力預測方法,其中,該電壓量測單元量測每一該待測記憶體模組由小到大之該電力供應電壓,及該電流量測單元量測流經每一該待測記憶體模組由小到大之該電流。
- 依申請專利範圍第1項所述之記憶體操作能力預測方法,其中,該處理模組更包括一儲存單元,用以將每一該待測記憶體模組當前可操作的區間範圍記錄至該儲存單元中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109107474A TWI717222B (zh) | 2020-03-06 | 2020-03-06 | 記憶體操作能力預測方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109107474A TWI717222B (zh) | 2020-03-06 | 2020-03-06 | 記憶體操作能力預測方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI717222B true TWI717222B (zh) | 2021-01-21 |
TW202135087A TW202135087A (zh) | 2021-09-16 |
Family
ID=75237212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109107474A TWI717222B (zh) | 2020-03-06 | 2020-03-06 | 記憶體操作能力預測方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI717222B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7466160B2 (en) * | 2002-11-27 | 2008-12-16 | Inapac Technology, Inc. | Shared memory bus architecture for system with processor and memory units |
CN101901178A (zh) * | 2009-05-31 | 2010-12-01 | 鸿富锦精密工业(深圳)有限公司 | 电脑***开关机测试装置及方法 |
TW201415045A (zh) * | 2012-10-05 | 2014-04-16 | Giga Byte Tech Co Ltd | 用於測試電路板之測試系統及漏電流測試方法 |
TW201832097A (zh) * | 2017-02-24 | 2018-09-01 | 廣達電腦股份有限公司 | 自動更新基本輸入輸出系統之系統與方法 |
-
2020
- 2020-03-06 TW TW109107474A patent/TWI717222B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7466160B2 (en) * | 2002-11-27 | 2008-12-16 | Inapac Technology, Inc. | Shared memory bus architecture for system with processor and memory units |
CN101901178A (zh) * | 2009-05-31 | 2010-12-01 | 鸿富锦精密工业(深圳)有限公司 | 电脑***开关机测试装置及方法 |
TW201415045A (zh) * | 2012-10-05 | 2014-04-16 | Giga Byte Tech Co Ltd | 用於測試電路板之測試系統及漏電流測試方法 |
TW201832097A (zh) * | 2017-02-24 | 2018-09-01 | 廣達電腦股份有限公司 | 自動更新基本輸入輸出系統之系統與方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202135087A (zh) | 2021-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6550026B1 (en) | High speed test system for a memory device | |
KR940008039A (ko) | 반도체테스트장치, 반도체테스트회로칩 및 프로브카드 | |
WO2001063311A2 (en) | Method and system for wafer and device-level testing of an integrated circuit | |
WO2002025296A2 (en) | Method and system for wafer and device-level testing of an integrated circuit | |
US7184936B1 (en) | Timing variation measurement system and method | |
TW200306430A (en) | Semiconductor testing apparatus, semiconductor integrated circuit device, testing method and manufacturing method | |
CN103345944B (zh) | 存储器及通过测试机台对存储器进行测试的方法 | |
CN109725250B (zh) | 一种片上***芯片模拟电路的测试***及测试方法 | |
CN113496758B (zh) | 内存操作能力预测方法 | |
WO2021212984A1 (zh) | 一种低电压sram时间参数的片上测量电路及测量方法 | |
TWI717222B (zh) | 記憶體操作能力預測方法 | |
US7482830B2 (en) | Semiconductor device and method for testing semiconductor device | |
CN1934655B (zh) | 探测半导体存储器中延迟故障的方法及测试电路 | |
US7634746B1 (en) | Process corner estimation circuit with temperature compensation | |
JP2002237200A (ja) | 半導体装置およびその検査方法 | |
US7404124B2 (en) | On-chip sampling circuit and method | |
TWM599462U (zh) | 記憶體操作能力預測結構 | |
TWI777719B (zh) | 一種基於可程式化電源的數位貨幣處理器晶片的測量方法 | |
KR100996091B1 (ko) | 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치 | |
US7227810B2 (en) | Semiconductor device and testing method for semiconductor device | |
US6327224B1 (en) | On-chip method for measuring access time and data-pin spread | |
US20080316846A1 (en) | Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device | |
KR100338817B1 (ko) | 복합 반도체장치의 리프레쉬 특성 자가 테스터 | |
US11906583B2 (en) | Method and measurement instrument for testing a device under test | |
KR100282229B1 (ko) | 반도체 메모리 |