TWI716534B - 導電性基板 - Google Patents
導電性基板 Download PDFInfo
- Publication number
- TWI716534B TWI716534B TW106102783A TW106102783A TWI716534B TW I716534 B TWI716534 B TW I716534B TW 106102783 A TW106102783 A TW 106102783A TW 106102783 A TW106102783 A TW 106102783A TW I716534 B TWI716534 B TW I716534B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive substrate
- metal layer
- metal
- blackened
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
- C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
- C23C28/021—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
- H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/18—Metallic material, boron or silicon on other inorganic substrates
- C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
- C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
- C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/56—Electroplating: Baths therefor from solutions of alloys
- C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D9/00—Electrolytic coating other than with metals
- C25D9/04—Electrolytic coating other than with metals with inorganic materials
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Electrochemistry (AREA)
- Theoretical Computer Science (AREA)
- Inorganic Chemistry (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Laminated Bodies (AREA)
- Non-Insulated Conductors (AREA)
Abstract
提供一種導電性基板,其包括透明基材、形成於該透明基材的至少一個面上的金屬層、形成於該金屬層上的黑化層,該黑化層含有鎳單體、鎳氧化物、鎳氫氧化物及銅。
Description
本發明係關於一種導電性基板。
靜電容量式觸控面板,檢測物體接近面板表面時引起的靜電容量變化,並將該接近的物體於面板表面上的位置訊息變換成電信號。用於靜電容量式觸控面板的導電性基板,被設置在顯示器之表面,因此要求導電性基板的導電層的材料具有低反射率、不易識別。
因此,作為用於觸控面板用導電性基板的導電層的材料,使用反射率低、不易識別的材料,並形成在透明基板或透明薄膜上。
例如專利文獻1公開了1種歷來使用的觸控面板用透明導電性薄膜,其中在高分子薄膜上形成有作為透明導電膜的ITO(氧化銦-錫)膜。
在此,近年來具備觸控面板的顯示器趨於大畫面化,隨之,觸控面板用透明導電性薄膜等的導電性基板也被要求大面積化。然而,ITO因其電阻值高,而存在無法對應導電性基板的大面積化的問題。
對此,為了抑制導電性基板的電阻,提出了作為導電層使用銅網格配線,並對銅網格配線的表面進行黑化處理的方法。
例如,專利文獻2公開了一種薄膜狀觸控面板感測器的製造方法,其包括:在被薄膜支持的銅薄膜上形成保護層的步驟;通過光刻法,
至少將保護層加工成條紋狀配線圖案及引出(lead out)用配線圖案的步驟;通過蝕刻去除露出的銅薄膜,形成條紋狀銅配線及引出用銅配線的步驟;對銅配線進行黑化處理的步驟。
然而,專利文獻2中採用的在蝕刻形成條紋狀銅配線之後對銅配線進行黑化處理的方法,因製造步驟增多,而生產性方面存有問題。
對此,本發明的發明者們,針對透明基材上形成有金屬層及黑化層的導電性基板,研究了通過對金屬層及黑化層進行蝕刻來形成具有所希望的配線圖案的導電性基板,從而可削減製造步驟、獲得高生產性的導電性基板製造方法。
<先前技術文獻>
<專利文獻>
專利文獻1:(日本)特開2003-151358號公報
專利文獻2:(日本)特開2013-206315號公報
然而,金屬層及黑化層對蝕刻液的反應性有時大為不同。因此,若對金屬層及黑化層同時進行蝕刻,有時會出現無法將其中一層蝕刻成目標形狀的情況,或平面內的蝕刻不均勻而造成尺寸偏差的情況,因此無法對金屬層及黑化層同時進行蝕刻。
鑑於上述歷來的技術問題,本發明之一形態其目的在於提供一種具有能夠同時進行蝕刻的金屬層及黑化層的導電性基板。
為了解決上述問題,本發明之一形態提供一種導電性基板,其包括透明基材、形成於該透明基材的至少一個面上的金屬層、形成於該金屬層上的黑化層,該黑化層含有鎳單體、鎳氧化物、鎳氫氧化物及銅。
根據本發明之一形態,能夠提供具有可同時進行蝕刻的金屬層及黑化層的導電性基板。
10A、10B、20A、20B、30‧‧‧導電性基板
11‧‧‧透明基材
12、12A、12B‧‧‧金屬層
13、13A、13B、32A、32B‧‧‧黑化層
圖1A是本發明的實施方式的導電性基板的剖面圖。
圖1B是本發明的實施方式的導電性基板的剖面圖。
圖2A是本發明的實施方式的導電性基板的剖面圖。
圖2B是本發明的實施方式的導電性基板的剖面圖。
圖3是本發明的實施方式的具有網格狀配線的導電性基板的俯視圖。
圖4A是沿著圖3的A-A’線的剖面圖。
圖4B是沿著圖3的A-A’線的剖面圖。
以下,關於本發明的導電性基板及導電性基板的製造方法的一實施方式進行說明。
(導電性基板)
本實施方式的導電性基板可具有透明基材、形成於透明基材的至少一個面上的金屬層、形成於金屬層上的黑化層。且,黑化層可含有鎳單體、鎳氧化物、鎳氫氧化物及銅。
在此,本實施方式中的導電性基板包括,透明基材表面上具有金屬層及黑化層且對金屬層等進行圖案化之前的基板,以及對金屬層等進行圖案化之後的基板即配線基板。對金屬層及黑化層進行圖案化之後的導電性基板,由於其包含透明基材未被金屬層等覆蓋的區域,因此可使光透射,構成透明導電性基板。
在此,首先對本實施方式的導電性基板含有的各構件進行說明。
關於透明基材並無特別限定,能夠優選使用可使可見光透射的絕緣體薄膜或玻璃基板等。
作為可使可見光透射的絕緣體薄膜,例如可以優選使用聚醯胺(polyamide)類薄膜、聚對酞酸乙二酯(polyethylene terephthalate)類薄膜、聚2,6萘二甲酸乙二酯(polyethylene naphthalate)類薄膜、環烯烴(cycloolefin)類薄膜、聚亞醯胺(polyimide)類薄膜、聚碳酸酯(poly carbonate)類薄膜等的樹脂薄膜等。尤其是,作為可使可見光透射的絕緣體薄膜的材料,更優選使用PET(聚對酞酸乙二酯)、COP(環烯烴共聚物)、PEN(聚2,6萘二甲酸乙二酯)、聚亞醯胺、聚醯胺、聚碳酸酯等。
關於透明基材的厚度並無特別限定,可根據作為導電性基板時被要求的強度或靜電容量、光透射率等,任意選擇。透明基材的厚度例如可以是10μm以上200μm以下。尤其是用於觸控面板用途的情況下,透明基材的厚度優選為20μm以上120μm以下,更優選為20μm以上100μm以下。用於觸控面板用途的情況下,例如用於需要減小顯示器整體厚度的用途時,透明基材的厚度優選為20μm以上50μm以下。
透明基材優選具有高的全光線透射率,例如全光線透射率優選為30%以上、更優選為60%以上。透明基材的全光線透射率在上述範圍時,例如用於觸控面板用途的情況下,能夠充分確保顯示器的識別性。
在此,可根據JIS K 7361-1規定的方法來評價透明性基材的全光線透射率。
以下,關於金屬層進行說明。
關於構成金屬層的材料並無特別限定,可以選擇導電率用途相符的材料。銅具有良好的電特性且容易進行蝕刻處理,因此,作為構成金屬層的材料優選使用銅。即,金屬層優選含有銅。
金屬層含有銅的情況下,構成金屬層的材料例如優選是由Cu及從Ni、Mo、Ta、Ti、V、Cr、Fe、Mn、Co、W中選擇的至少1種以上的金屬構成的銅合金,或是含有銅及從上述金屬中選擇的1種以上的金屬的材料。另外,金屬層也可以是由銅構成的銅層。
關於形成金屬層的方法並無特別限定,然而為了避免圖案化的導電性基板的透明基材被露出的部分的光透射率降低,在其他構件與金屬層之間最好不配置黏合劑。即,優選在其他構件的上面直接形成金屬層。在此,例如可以在下述密接層或透明基材的上面形成、配置金屬層。因此,優選在密接層或透明基材的上面直接形成、配置金屬層。
由於在其他構件的上面直接形成金屬層,金屬層優選具有採用乾式鍍法形成的金屬薄膜層。關於乾式鍍法並無特別限定,例如可以使用蒸鍍法或濺鍍法、離子鍍法等。濺鍍法尤其容易控制膜厚,因此優選採用濺鍍法。
另外,想要進一步增厚金屬層時,在採用乾式鍍法形成金屬薄膜層之後,可以採用濕式鍍法疊層金屬鍍層。具體而言,例如可以在透明基材或密接層上,採用乾式鍍法形成金屬薄膜層,並以該金屬薄膜層作為供電層,採用作為濕式鍍法之一種的電鍍法來形成金屬鍍層。
在此,僅採用上述乾式鍍法形成金屬層的情況下,可由金屬薄膜層構成金屬層。此外,組合乾式鍍法及濕式鍍法來形成金屬層的情況下,可由金屬薄膜層及金屬鍍層構成金屬層。
如上所述,可以僅採用乾式鍍法或組合使用乾式鍍法及濕式鍍法來形成金屬層,因此無需使用黏合劑就能夠在透明基材或密接層上直接形成、配置金屬層。
關於金屬層的厚度並無特別限定,可根據金屬層被用為配線時提供給該配線的電流大小或配線寬度等,任意選擇。
然而,隨著金屬層增厚,通過蝕刻來形成配線圖案時需要更多的蝕刻時間,從而容易發生側蝕,有時會出現難以形成細線等的問題。因此,金屬層的厚度優選為5μm以下,更優選為3μm以下。
另外,尤其從降低導電性基板的電阻值,以提供充分的電流的觀點而論,例如金屬層的厚度優選為50nm以上,更優選為60nm以上,進而優選為150nm以上。
在此,如上所述金屬層具有金屬薄膜層及金屬鍍層的情況下,金屬薄膜層的厚度與金屬鍍層的厚度的合計厚度優選在上述範圍內。
無論金屬層由金屬薄膜層構成,還是具有金屬薄膜層及金屬鍍層,關於金屬薄膜層的厚度均無特別限定,例如優選為50nm以上700nm
以下。
以下,關於黑化層進行說明。
金屬層具有金屬光澤,因此,若僅是在透明基材上對金屬層進行蝕刻來形成配線,因配線會反射光,例如用於觸控面板用配線基板的情況下,會造成顯示器的識別性降低的問題。因此,一直在對黑化層的設置方法進行研究。然而,金屬層及黑化層對蝕刻液的反應性有時大為不同,若對金屬層及黑化層同時進行蝕刻,會造成無法將金屬層或黑化層蝕刻成所希望的形狀,或尺寸有偏差等的問題。因此,在歷來研究的導電性基板中,有必要通過不同步驟對金屬層及黑化層進行蝕刻,難以同時即通過1個步驟對金屬層及黑化層進行蝕刻。
對此,本發明的發明者們研究了能夠與金屬層同時進行蝕刻的黑化層,即,對蝕刻液的反應性良好,與金屬層同時進行蝕刻時也能夠獲得規定形狀的圖案,能夠抑制發生尺寸偏差的黑化層。其結果發現,通過使黑化層含有鎳單體、鎳氧化物、鎳氫氧化物及銅,能夠使黑化層對蝕刻液顯出與金屬層大致同等的反應性,從而完成了本發明。
如上所述,本實施方式的導電性基板的黑化層可含有鎳單體、鎳氧化物、鎳氫氧化物及銅。
在此,關於黑化層含有的銅的狀態並無特別限定,例如可以含有銅單體及/或銅化合物形式的銅。作為銅化合物,例如可以舉出銅氧化物及銅氫氧化物等。
因此,黑化層例如含有鎳單體、鎳氧化物及鎳氫氧化物,還可以含有從銅單體即金屬銅、銅氧化物、銅氫氧化物中選擇的1種以上。
如上所述,黑化層通過含有鎳氧化物及鎳氫氧化物,黑化層成為能夠抑制金屬層表面的光反射的顏色,能夠發揮作為黑化層的功能。
另外,黑化層還通過含有例如銅單體及/或銅化合物形式的銅,黑化層對蝕刻液可具有與金屬層同等的反應性。因此,即使在對金屬層及黑化層同時進行蝕刻的情況下,也能夠將兩層都蝕刻成目標形狀,在平面內進行均勻蝕刻,抑制發生尺寸偏差。即,能夠對金屬層及黑化層同時進行蝕刻。
關於黑化層中所含的各成份的比率並無特別限定,可根據導電性基板被要求的光反射抑制程度、對蝕刻液的反應性程度等,任意選擇。然而,從充分提高對蝕刻液的反應性的觀點而言,例如,關於黑化層,根據通過X射線光電子分光法(XPS)測量的Ni 2P光譜及Cu LMM光譜求出的鎳原子數為100時,銅原子數之比優選為5以上90以下。即,黑化層中所含的鎳與銅,按其原子數之比率,鎳為100的情況下,銅優選為5以上90以下。鎳原子數為100的情況下的銅原子數之比更優選為7以上90以下,進而優選為7以上65以下。
在此,鎳原子數是指黑化層中所含的全部鎳原子之數,不僅含有單體的鎳,還含有形成鎳氧化物等化合物的鎳。
另外,關於黑化層,對通過XPS測量出的Ni 2P光譜進行峰值分離解析而算出的黑化層所含的鎳單體,即,金屬鎳的原子數為100時,構成鎳氧化物的鎳原子數優選為25以上280以下,構成鎳氫氧化物的鎳原子數優選為10以上220以下。其理由在於,黑化層中,相對於金屬鎳所含規定比率的鎳氧化物及鎳氫氧化物時,黑化層可成為尤其適合抑制金屬層
表面的光反射的顏色。
在此,如上所述,採用XPS對黑化層進行測量時,為了能夠分析內部的狀態,例如,優選先通過Ar離子蝕刻等,除去黑化層最表面的10nm部分,然後進行測量。
關於黑化層的形成方法並無特別限定,只要是能夠形成含有上述各成份的黑化層的方法,可以選擇任意的方法。在此,濕式法容易控制含有上述各成份的黑化層的組成,因此優選採用濕式法。
作為濕式法,尤其優選電鍍法。
關於通過電鍍法進行黑化層成膜時使用的黑化鍍液,調製成能夠形成具有上述組成的黑化層的黑化鍍液即可,對其組成並無特別限定。例如,可以優選使用含有鎳離子、銅離子、pH調整劑的黑化鍍液。
關於黑化鍍液中各成份的濃度並無特別限定,可以根據成膜的黑化層被要求的金屬層表面光反射抑制程度等,任意選擇。
例如,黑化鍍液中的鎳離子濃度優選為2.0g/l以上,更優選為3.0g/l以上。其理由在於,通過將黑化鍍液中的鎳離子濃度設為2.0g/l以上,能夠使黑化層成為尤其適合抑制金屬層表面的光反射的顏色,從而能夠抑制導電性基板的反射率。
關於黑化鍍液中的鎳離子濃度的上限值並無特別限定,例如優選為20.0g/l以下,更優選15.0g/l以下。其理由在於,通過將黑化鍍液中的鎳離子濃度設為20.0g/l以下,能夠抑制成膜的黑化層中的鎳成份過剩,防止黑化層表面成為光澤的鎳鍍層似的面,從而能夠抑制導電性基板的反射率。
另外,黑化鍍液中的銅離子濃度優選為0.005g/l以上,更優選為0.008g/l以上。其理由在於,在黑化鍍液中的銅離子濃度為0.005g/l以上的情況下,能夠使黑化層成為尤其適於抑制金屬層表面的光反射的顏色,提高黑化層對蝕刻液的反應性,在與金屬層一同蝕刻黑化層的情況下,也能夠圖案化成希望的形狀。
關於黑化鍍液中的銅離子濃度的上限值並無特別限定例如優選為4.0g/l以下,更優選1.02g/l以下。其理由在於,通過將黑化鍍液中的銅離子濃度設為4.0g/l以下,能夠抑制成膜的黑化層對蝕刻液的反應性過高,使黑化層成為尤其適於抑制金屬層表面的光反射的顏色,從而能夠抑制導電性基板的反射率。
調製黑化鍍液時,關於鎳離子及銅離子的供應方法並無特別限定,例如能夠以鹽的狀態供應。例如,可以適當使用胺磺酸(sulfamic acid)鹽或硫酸鹽。在此,關於鹽的種類,可以對各金屬元素使用相同種類的鹽,也可以同時使用不同種類的鹽。具體而言,例如可以使用硫酸鎳及硫酸銅之類相同種類的鹽來調製黑化鍍液。另外,例如也可以同時使用硫酸鎳及胺磺酸銅之類不同種類的鹽來調製黑化鍍液。
並且,作為pH調整劑,能夠優選使用鹼金屬氫氧化物。其理由在於,通過作為pH調整劑使用鹼金屬氫氧化物,尤其能夠降低具備使用該黑化鍍液成膜的黑化層的導電性基板的反射率。關於作為pH調整劑使用鹼金屬氫氧化物時為何能夠降低具有使用該黑化鍍液成膜的黑化層的導電性基板的反射率的理由尚不明確,被推測為提供給黑化鍍液中的氫氧化物離子能夠促進氧化鎳的析出。通過促進氧化鎳的析出,能夠使該黑化層
成為尤其適於抑制金屬層表面的光反射的顏色。從而,格外能夠抑制具有該黑化層的導電性基板的反射率。
作為pH調整劑的鹼金屬氫氧化物,例如可以使用從氫氧化鈉、氫氧化鉀、氫氧化鋰中選擇的1種以上。尤其是,作為pH調整劑的鹼金屬氫氧化物,更優選是從氫氧化鈉、氫氧化鉀中選擇的1種以上。其理由在於,氫氧化鈉、氫氧化鉀尤其容易入手,成本方面也有優勢。
關於本實施方式的黑化鍍液的pH並無特別限定,例如優選為4.0以上5.2以下,更優選為4.5以上5.0以下。
其理由在於,通過將黑化鍍液的pH設為4.0以上,使用該黑化鍍液形成黑化層時,能夠更確實地抑制黑化層發生顏色不均,從而能夠形成具有格外能夠抑制光反射的顏色的黑化層。另外,通過將黑化鍍液的pH設為5.2以下,能夠抑制黑化鍍液成份的一部分發生析出。
另外,黑化鍍液還可以含有錯合劑。作為錯合劑,例如可以優選使用胺磺酸。黑化鍍液含有胺磺酸時,能夠形成顏色尤其適於抑制金屬層表面的光反射的黑化層。
關於黑化鍍液中的錯合劑的含有量並無特別限定,可根據形成的黑化層被要求的反射率抑制程度等,任意選擇。
例如,作為錯合劑使用胺磺酸的情況下,關於黑化鍍液中的胺磺酸的濃度並無特別限定,例如優選為1g/l以上50g/l以下,更優選為5g/l以上20g/l以下。其理由在於,通過將胺磺酸的濃度設為1g/l以上,能夠使黑化層成為尤其適於抑制金屬層表面的光反射的顏色,從而能夠抑制導電性基板的反射率。另外,即使添加過剩的胺磺酸,抑制導電性基板的反射
率的效果並不會提高,因此,如上所述優選為50g/l以下。
關於黑化層的厚度並無特別限定,可根據導電性基板被要求的光反射抑制程度等,任意選擇。
黑化層的厚度例如優選為30nm以上,更優選為50nm以上。黑化層具有抑制金屬層所致的光反射的功能,而黑化層的厚度過薄時,有時無法充分抑制金屬層的光反射。對此,通過將黑化層的厚度設為30nm以上,能夠更確實地抑制金屬層表面的反射,因此優選為30nm以上。
另外,關於黑化層的厚度的上限值並無特別限定,然而,不必要的增厚會導致形成配線時的蝕刻所需時間延長,而造成成本上升。因此,黑化層的厚度優選為120nm以下,更優選為90nm以下。
另外,除了上述透明基材、金屬層、黑化層之外,還可以在導電性基板設置其他任意的層。例如可以設置密接層。
以下關於密接層的構成例進行說明。
如上所述,可以在透明基材上形成金屬層,然而,在透明基材上直接形成金屬層的情況下,透明基材與金屬層的密接性有時不夠充分。因此,在透明基材的上面直接形成金屬層的情況下,在製造過程中或使用時,金屬層有時會從透明基材剝離。
對此,在本實施方式的導電性基板中,為了提高透明基材與金屬層的密接性,可在透明基材上配置密接層。即,還可以構成在透明基材與金屬層之間設有密接層的導電性基板。
通過在透明基材與金屬層之間配置密接層,能夠提高透明基材與金屬層的密接性,抑制金屬層從透明基材剝離。
另外,密接層還能夠發揮作為黑化層的功能。由此,還能夠抑制來自金屬層的下面側,即透明基材側的光造成的金屬層光反射。
關於構成密接層的材料並無特別限定,可以根據透明基材及金屬層的密接力、被要求的金屬層表面的光反射抑制程度,或相對於使用導電性基板的環境(例如,濕度或溫度)的穩定性程度等,任意選擇。
密接層優選含有例如從Ni、Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、Mn中選擇的至少1種以上的金屬。另外,密接層還可以含有從碳元素、氧元素、氫元素、氮元素中選擇的1種以上的元素。
在此,密接層還可以含有從Ni、Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、Mn中選擇的至少2種以上金屬的金屬合金。在此情況下,密接層仍可以含有從碳元素、氧元素、氫元素、氮元素中選擇的1種以上的元素。此時,作為含有從Ni、Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、Mn中選擇的至少2種以上金屬的金屬合金,可以優選使用Cu-Ti-Fe合金或Cu-Ni-Fe合金、Ni-Cu合金、Ni-Zn合金、Ni-Ti合金、Ni-W合金、Ni-Cr合金、Ni-Cu-Cr合金。
關於密接層的成膜方法並無特別限定,優選採用乾式鍍法進行成膜。作為乾式鍍法,例如可以優選使用濺鍍法、離子鍍法或蒸鍍法等。採用乾式法進行密接層成膜的情況下,考慮到容易控制膜厚,更優選濺鍍法。在此,如上所述,可以在密接層添加從碳元素、氧元素、氫元素、氮元素中選擇的1種以上的元素,在此情況下更可以優選使用反應性濺鍍法。
欲使密接層含有從碳元素、氧元素、氫元素、氮元素中選擇的1種以上的元素的情況下,在密接層成膜時的環境中預先添加含有從碳
元素、氧元素、氫元素、氮元素中選擇的1種以上的元素的氣體,從而能夠在密接層中添加這些元素。例如,向密接層添加碳元素的情況下使用一氧化碳氣體及/或二氧化碳氣體,添加氧元素的情況下使用氧氣,添加氫元素的情況下使用氫氣及/或水,添加氮元素的情況下使用氮氣,可以預先添加到進行乾鍍時的環境中。
優選將含有從碳元素、氧元素、氫元素、氮元素中選擇的1種以上的元素的氣體添加到惰性氣體中,以此作為乾式鍍層時的環境氣體。作為惰性氣體並無特別限定,例如可以優選使用氬。
通過如上所述的乾式鍍法進行密接層成膜,能夠提高透明基材與密接層的密接性。並且,密接層作為其主成分例如可以含有金屬,因此其與金屬層的密接性也高。從而,通過在透明基材與金屬層之間配置密接層,能夠抑制金屬層的剝離。
關於密接層的厚度並無特別限定,例如優選為3nm以上50nm以下,更優選為3nm以上35nm以下,進而優選為3nm以上33nm以下。
使密接層發揮作為黑化層的功能的情況下,即抑制金屬層的光反射的情況下,優選將密接層的厚度設為上述的3nm以上。
關於密接層的厚度的上限值並無特別限定,然而,超出必要的增厚會導致成膜所需時間及形成配線時的蝕刻所需時間延長,而造成成本上升。因此,密接層的厚度如上所述優選為50nm以下,更優選為35nm以下,進而優選為33nm以下。
以下,關於導電性基板的構成例進行說明。
如上所述,本實施方式的導電性基板可以具有透明基材、金屬層及黑化層。另外,可以任意設置密接層等的層。
關於具體的構成例,以下參照圖1A、圖1B、圖2A、圖2B進行說明。圖1A、圖1B、圖2A、圖2B例示了本實施方式的導電性基板在與透明基材、金屬層、黑化層的疊層方向平行的面上的剖面圖。
本實施方式的導電性基板可具有,例如在透明基材的至少一個面上,從透明基材側依序疊層金屬層及黑化層的結構。
具體例如是圖1A所示的導電性基板10A,可以在透明基材11的一個面11a側依序疊層金屬層12、黑化層13各一層。另外,如圖1B所示的導電性基板10B那樣,在透明基材11的一個面11a側,以及另一個面(另一面)11b側,可以分別依序疊層金屬層12A及12B、黑化層13A及13B各一層。
另外,還可以構成作為任意層設置有例如密接層的結構。在此情況下,例如可以在透明基材的至少一個面上,從透明基材側開始依序形成密接層、金屬層及黑化層。
具體例如圖2A所示的導電性基板20A,可以在透明基材11的一個面11a側,依序疊層密接層14、金屬層12及黑化層13。
在此情況下,也可以在透明基材11的兩面疊層密接層、金屬層及黑化層。具體如圖2B所示的導電性基板20B,可以在透明基材11的一個面11a側及另一個面11b側,分別依序疊層密接層14A及14B、金屬層12A及12B、黑化層13A及13B。
另外,圖1B、圖2B中顯示了在透明基材的兩面疊層有金屬
層及黑化層等的情況下,以透明基材11作為對稱面,使疊層於透明基材11上下側的層彼此對稱配置的例子,然而本發明並不限定於該形態。例如,在圖2B中,透明基材11的一個面11a側的結構可以是與圖1B相同的結構,不設置密接層14A,而是依序疊層有金屬層12A、黑化層13A的形態,使疊層於透明基材11的上下側的層成為非對稱結構。
另外,在本實施方式的導電性基板中,通過在透明基材上設置金屬層及黑化層,能夠抑制金屬層所致的光反射,從而抑制導電性基板的反射率。
關於本實施方式的導電性基板的反射率程度並無特別限定,例如,為了提高用為觸控面板用導電性基板時的顯示器的識別性,優選具有反射率。例如,波長400nm以上700nm以下的光的平均反射率優選為15%以下,更優選為10%以下。
通過向導電性基板的黑化層照射光並進行測量,能夠測量反射率。具體而言,例如圖1A所示,在透明基材11的一個面11a側依序疊層有金屬層12及黑化層13的情況下,能夠以向黑化層13照射光的方式,對黑化層13的表面A照射光並進行測量。測量時,可以按上述方式將波長400nm以上700nm以下的光,以例如波長1nm的間隔照射到導電性基板的黑化層13,並將測量出的值的平均值作為該導電性基板的反射率。
本實施方式的導電性基板可以優選用為觸控面板用導電性基板。在此情況下導電性基板可以採用具有網格狀配線的結構。
通過對以上說明的本實施方式的導電性基板的金屬層及黑化層進行蝕刻,能夠獲得具有網格狀配線的導電性基板。
例如,能夠由兩層配線形成網格狀配線。具體的構成例如圖3所示。圖3表示了從金屬層等的疊層方向的上面側觀視具有網格狀配線的導電性基板30的圖,為使配線圖案易懂,省略了透明基材及對金屬層進行圖形化而形成的配線31A、31B之外的層。另外,還顯示了透過透明基材11可看見的配線31B。
圖3所示的導電性基板30具備透明基材11、與圖中Y軸方向平行的複數個配線31A、與X軸方向平行的配線31B。在此,通過對金屬層進行蝕刻形成了配線31A、31B,在該配線31A、31B的上面及/或下面形成有未圖示的黑化層。另外,黑化層被蝕刻成與配線31A、31B相同的形狀。
關於透明基材11與配線31A、31B的配置並無特別限定。透明基材11與配線的配置構成例,如圖4A、4B所示。圖4A、4B相當於沿著圖3的A-A’線的剖面圖。
首先,如圖4A所示,可以在透明基材11的上下面分別配置配線31A、31B。在此,圖4A中,在配線31A的上面及31B的下面配置有被蝕刻成與配線相同形狀的黑化層32A及32B。
另外,如圖4B所示,可以使用1組透明基材11,夾著一個透明基材11在其上下面配置配線31A、31B,且,一個配線31B被配置在透明基材11之間。在此情況下,在配線31A、31B的上面配置有被蝕刻成與配線相同形狀的黑化層32A及32B。在此,如上所述,除了金屬層及黑化層之外,還可以設置密接層。因此,無論是圖4A、圖4B的任一個情況下,例如可以在配線31A及/或配線31B與透明基材11之間設置密接層。設置密接層的情況下,優選將密接層也蝕刻成與配線31A、31B相同的形狀。
例如,利用如圖1B所示的在透明基材11的兩面設有金屬層12A及12B、黑化層13A及13B的導電性基板,能夠形成如圖3圖及圖第4A所示的具有網格狀配線的導電性基板。
以使用圖1B的導電性基板來形成的情況為例進行說明,首先,對透明基材11的一個面11a側的金屬層12A及黑化層13A進行蝕刻,形成沿著X軸方向隔著規定間隔、並與圖1B中Y軸方向平行配置的複數個線狀圖案。在此,圖1B中的X軸方向表示與各層的寬度方向平行的方向。另外,圖1B中的Y軸方向表示圖1B中與紙面垂直的方向。
然後,對透明基材11的另一個面11b側的金屬層12B及黑化層13B進行蝕刻,形成沿著Y軸方向隔著規定間隔、並與第1B圖中X軸方向平行配置的複數個線狀圖案。
通過以上操作,能夠形成具有如圖3、圖4A所示的網格狀配線的導電性基板。並且,可以同時對透明基材11的兩面進行蝕刻。即,可以對金屬層12A及12B、黑化層13A及13B同時進行蝕刻。另外,通過使用圖2B所示的導電性基板進行同樣的蝕刻,還能夠製作成如圖4A所示的在配線31A、31B與透明基材11之間設有密接層的導電性基板,該密接層經圖案化而成為與配線31A、31B相同形狀。
通過使用2枚如圖1A或圖2A所示的導電性基板,能夠形成如圖3所示的具有網格狀配線的導電性基板。以使用2枚如圖1A所示的導電性基板來形成的情況為例進行說明,將2枚如圖1A所示的導電性基板,分別對其金屬層12及黑化層13進行蝕刻,形成沿著Y軸方向隔著規定間隔的、並與X軸方向平行配置的複數個線狀圖案。然後,將通過上述
蝕刻處理形成於各導電性基板上的線狀圖案設置成彼此交叉的方向,並貼合2枚導電性基板,從而能夠獲得具有網格狀配線的導電性基板。貼合2枚導電性基板時,關於貼合面並無特別限定。例如,可以對疊層有金屬層12等的圖1A中的表面A及未疊層金屬層12等的圖1A中的另一個面11b進行貼合,以獲得如圖4B所示的結構。
另外,例如還可以對透明基材11上的未疊層金屬層12等的面即圖1A中的另一個面11b彼此進行貼合,以獲得剖面如圖4A所示的結構。
並且,通過用圖2A所示的導電性基板代替圖1A所示的導電性基板,還能夠製作成如4A、圖4B所示的在配線31A及31B與透明基材11之間設有密接層的導電性基板,該密接成經圖案化而具有與配線31A及31B相同的形狀。
關於如圖3、圖4A及圖4B所示的具有網格狀配線的導電性基板的配線的寬度、配線之間的距離並無特別限定,例如,可以根據流通於配線的電流量等進行選擇。
在此,根據本實施方式的導電性基板,其具有含有鎳單體、鎳氧化物、鎳氫氧化物及銅的黑化層,通過同時蝕刻黑化層及銅層來進行圖案化的情況下,也能夠將黑化層及銅層圖像化成希望的形狀。具體而言,例如能夠形成配線寬度為10μm以下的配線。因此,本實施方式的導電性基板優選含有配線寬度為10μm以下的配線。關於配線寬度的下限值並無特別限定,例如可以是3μm以上。
另外,圖3、圖4A及圖4B中表示了組合直線形狀的配線來
形成網格狀配線(配線圖案)的例子,而本實施方式並不限定於此,構成配線圖案的配線可以是任意形狀。例如,構成網格狀配線圖案的配線的形狀可以分別是鋸齒型彎曲的線(z型直線)等各種形狀,以防止在顯示器的面像之間發生疊紋(干涉紋)。
具有上述由2層配線構成的網格狀配線的導電性基板,可以優選用為例如投影型静電容量方式的觸控面板用的導電性基板。
根據以上所述的本實施方式的導電性基板,在透明基材的至少一個面上形成的金屬層上,具有黑化層的疊層結構。並且,由於黑化層含有鎳單體、鎳氧化物、鎳氫氧化物及銅,因此,通過對金屬層及黑化層進行蝕刻來進行圖案化時,容易對黑化層進行圖案化來形成所希望的形狀。
另外,本實施方式的導電性基板含有的黑化層,能夠充分抑制金屬層表面的光反射,從而獲得反射率低的導電性基板。另外,用於例如觸控面板等用途時,能夠提高顯示器的識別性。
(導電性基板的製造方法)
以下,關於本實施方式的導電性基板的製造方法的一構成例進行說明。
本實施方式的導電性基板的製造方法可以包括以下步驟。
金屬層形成步驟,在透明基材的至少一個面上形成金屬層。
黑化層形成步驟,在金屬層上形成黑化層。
並且,在黑化層形成步驟中,能夠形成含有鎳單體、鎳氧化物、鎳氫氧化物及銅的黑化層。
以下,關於本實施方式的導電性基板的製造方法進行具體說明。
在此,能夠適當採用本實施方式的導電性基板的製造方法來製造上述導電性基板。並且,除了以下將說明的內容之外,可以採用與上述導電性基板相同的結構,因此省略其一部分說明。
可以預先準備用於提供給金屬層形成步驟的透明基材。關於在此使用的透明基材的種類並無特別限定,可以優選使用前文所述的可使可見光透射的絕緣體薄膜(樹脂薄膜)、玻璃基板等透明基材。還可以根據需要,將透明基材預先切割成任意的尺寸。
另外,如前文所述,金屬層優選具有金屬薄膜層。另外,金屬層還可以具有金屬薄膜層及金屬鍍層。因此,金屬層形成步驟可以包含例如通過乾式鍍法形成金屬薄膜層的步驟。另外,金屬層形成步驟還可以包括,通過乾式鍍法形成金屬薄膜層的步驟,以及,以該金屬薄膜層作為供電層,通過作為濕式鍍法之一種的電鍍法來形成金屬鍍層的步驟。
關於形成金屬薄膜層的步驟中使用的乾式鍍法並無特別限定,例如可以使用蒸鍍法、濺鍍法或離子鍍法等。另外,作為蒸鍍法可以優選使用真空蒸鍍法。由於濺鍍法尤其容易控制膜厚,因此作為形成金屬薄膜層的步驟中使用的乾式鍍法更優選使用濺鍍法。
以下,關於形成金屬鍍層的步驟進行說明。關於以濕式鍍法形成金屬鍍層的步驟中的條件,即,電鍍處理的條件並無特別限定,採用常用方法中的諸條件即可。例如,將形成有金屬薄膜層的基材放入裝有金屬鍍液的鍍槽內,並通過對電流密度、基材的搬運速度進行控制,能夠形成金屬鍍層。
以下,關於黑化層形成步驟進行說明。
在黑化層形成步驟中,可形成含有鎳單體、鎳氧化物、鎳氫氧化物及銅的黑化層。
可以通過濕式法形成黑化層。具體而言,例如,可以使用金屬層作為供電層,在上文所述的含有黑化鍍液的鍍槽內,通過電鍍法在金屬層上形成黑化層。通過以金屬層作為供電層,並採用電鍍法形成黑化層,從而能夠在金屬層的與透明基材相對的面的反側面的整個面上形成黑化層。
關於黑化鍍液前文已作說明,在此省略贅述。
在本實施方式的導電性基板的製造方法中,除了上述步驟之外,還可以實施任意步驟。
例如,若想在透明基材與金屬層之間形成密接層時,可以實施密接層形成步驟,在透明基材的欲形成金屬層的面上形成密接層。實施密接層形成步驟的情況下,可以在實施密接層形成步驟之後實施金屬層形成步驟,在金屬層形成步驟中,可以在經本步驟之後透明基材上已形成有密接層的基材之上形成金屬薄膜層。
在密接層形成步驟中,關於密接層的成膜方法並無特別限定,優選採用乾式鍍法進行成膜。作為乾式鍍法,例如可以優選使用濺鍍法、離子鍍法或蒸鍍法等。通過乾式法形成密接層時容易控制膜厚,因此更優選採用濺鍍法。另外,如前文所述,可以在密接層添加從碳元素、氧元素、氫元素、氮元素中選擇的1種以上的元素,在此情況下更優選使用反應性濺鍍法。
通過本實施方式的導電性基板的製造方法獲得的導電性基
板,例如可以用於觸控面板等的各種用途。並且,用於各種用途時,優選對本實施方式的導電性基板中含有的金屬層及黑化層進行圖案化。另外,在設置密接層的情況下,優選對密接層也進行圖案化。例如按照所希望的配線圖案,可以對金屬層及黑化層,根據情況還對密接層進行圖案化,優選以相同形狀對金屬層及黑化層進行圖案化,且還可以根據情況對密接層也進行圖案化。
因此,本實施方式的導電性基板的製造方法可以包括對金屬層及黑化層進行圖案化的圖案化步驟。並且,形成有密接層的情況下,該圖案化步驟可以是對密接層、金屬層及黑化層進行圖案化的步驟。
關於圖案化步驟的具體順序並無特別限定,可以按照任意順序實施。例如,如圖1A所示,在透明基材11上疊層有金屬層12及黑化層13的導電性基板10A的情況下,首先可以實施掩膜配置步驟,在黑化層13上的表面A配置具有所希望的圖案的掩膜。其次,可以實施蝕刻步驟,向黑化層13上的表面A,即,配置有掩膜的面側提供蝕刻液。
關於蝕刻步驟中使用的蝕刻液並無特別限定。然而,通過本實施方式的導電性基板的製造方法形成的黑化層對蝕刻液具有與金屬層大致相同的反應性。因此,關於在蝕刻步驟使用的蝕刻液並無特別限定,可以優選使用通常對金屬層進行蝕刻時使用的蝕刻液。
作為蝕刻液,例如可以優選使用含有從硫酸、過氧化氫(過氧化氫水)、鹽酸、二氯化銅(cupric chloride)及氯化鐵(ferric chloride)中選擇的1種以上的混合水溶液。關於蝕刻液中的各成份的含量並無特別限定。
蝕刻液可以在室溫下使用,為了提高反應性,也可以加溫使用,例如,可以加溫至40℃以上50℃以下使用。
另外,對如圖1B所示的在透明基材11的一個面11a、另一個面11b上疊層有金屬層12A及12B、黑化層13A及13B的導電性基板10B,也可以實施圖案化步驟。在此情況下,例如可以實施在黑化層13A、13B上的表面A及表面B配置具有所希望的圖案的掩膜的掩膜配置步驟。其次,可以實施向黑化層13A、13B上的表面A及表面B,即,配置有掩膜的面側提供蝕刻液的蝕刻步驟。
關於在蝕刻步驟形成的圖案並無特別限定,可以是任意形狀。例如,圖1A所示的導電性基板10A的情況,如前文所述可以使金屬層12及黑化層13形成含有複數個直線或鋸齒型彎曲線(z型直線)的圖案。
另外,圖1B所示的導電性基板10B的情況下,可以由金屬層12A與金屬層12B形成網格狀配線的圖案。在此情況下,優選分別進行圖案化,使黑化層13A成為與金屬層12A相同的形狀、使黑化層13B成為與金屬層12B相同的形狀。
另外,例如通過圖案化步驟對上述導電性基板10A的金屬層12等進行圖案化之後,還可以實施對圖案化的2枚以上的導電性基板進行疊層的疊層步驟。疊層時,例如以使各導電性基板的金屬層的圖案交叉的方式進行疊層,從而可以獲得具有網格狀配線的疊層導電性基板。
關於對疊層的2枚以上的導電性基板進行固定的方法並無特別限定,例如可以利用黏合劑等進行固定。
通過以上所述的本實施方式的導電性基板的製造方法獲得
的導電性基板,其具有在透明基材的至少一個面上形成的金屬層上疊層有黑化層的結構。並且,由於黑化層含有鎳單體、鎳氧化物、鎳氫氧化物及銅,因此,如上所述,在通過蝕刻金屬層及黑化層來進行圖案化時,容易將黑化層圖案化成所希望的形狀。
另外,利用本實施方式的導電性基板的製造方法獲得的導電性基板中含有的黑化層,能夠充分抑制金屬層表面的光反射,從而能夠獲得反射率低的導電性基板。因此,例如用於觸控面板等用途時,能夠提高顯示器的識別性。
【實施例】
以下根據具體的實施例、比較例進行說明,但本發明並不限定於這些實施例。
(評價方法)
對以下實驗例中製作的試料,通過以下方法進行了評價。
(1)黑化層的成份分析
使用X射線光電子分光裝置(PHI公司製造,型號:QuantaSXM),進行了黑化層的成份分析。其中,X射線源使用了單色化Al(1486.6eV)。
詳見下文,在以下各實驗例中,製作了具有圖1A的結構的導電性基板。在此,對圖1A中的黑化層13的外露的表面A進行了Ar離子蝕刻,並測量了與最表面相距10nm的內部的Ni 2P光譜及Cu LMM光譜。並根據獲得的光譜,算出了黑化層所含的鎳原子數為100時的銅原子數的比率。在此,表1中以金屬成份比表示了其結果。
另外,根據Ni 2P光譜的峰值分離解析,算出了黑化層所含
的金屬鎳的原子數為100時構成鎳氧化物的鎳原子數,及構成鎳氫氧化物的鎳原子數。在此,表1中以鎳成份比表示了其結果。
(2)反射率測量
將反射率測量單元設置在紫外可視分光光度計(島津製作所股份有限公司製造 型號:UV-2600)上,進行了測量。
如下所述,在各實驗例中製作了具有圖1A所示的結構的導電性基板。因此,進行反射率測量時,對圖1A所示的導電性基板10A的黑化層13的表面A,設定入射角5°、受光角5°,並以1nm的間隔照射了波長400nm以上700nm以下的光,測量出正反射率,並以其平均值作為該導電性基板的反射率(平均反射率)。
(3)蝕刻特性
首先,通過層壓法在以下實驗例中獲得的導電性基板的黑化層表面上黏貼了乾的薄膜保護層(日立化成RY3310)。然後,藉由光罩進行紫外線曝光,並使用1%碳酸鈉水溶液溶解保護層,進行了顯影。通過以上,製作成了保護層寬度在3.0μm以上10.0μm以下的範圍內按0.5μm單位變化的圖案的樣品。即,形成了保護層寬度為3.0μm、3.5μm、4.0μm‧‧‧9.5μm、10.0μm等,以0.5μm單位變化的15種線狀圖案。
然後,將樣品浸漬於由硫酸10重量%、過氧化氫3重量%構成的30℃的蝕刻液中40秒鐘,並用氫氧化鈉水溶液剝離、除去了乾的薄膜保護層。
在200倍的顯微鏡下觀察獲得的樣品,求出了殘留於導電性基板上的金屬配線的配線寬度的最小值。
剝離保護層之後,殘留於導電性基板上的金屬配線的配線寬度的最小值越小,或形成的金屬配線周圍的溶解殘留物越少,即表示銅層與黑化層對蝕刻液的反應性越接近相同水平。在此,殘留的金屬配線的配線寬度的最小值為3μm以上10μm以下,並且,在形成的金屬配線周圍不見溶解殘留物的情況評價為“○”。另外,殘留的金屬配線的最小值為3μm以上10μm以下,在形成的金屬配線周圍殘留有一部分溶解殘留物,但實際使用中並無障礙的情況評價為“△”。未溶解於蝕刻液,且未能形成配線寬度為10μm以下的金屬配線的情況,評價為不合格“×”。“○”或“△”的情況,可視之為具備能夠同時進行蝕刻的金屬層及黑化層的導電性基板,可評價為合格。
在此,表2中表示了作為評價結果的“○”、“△”、“×”。
(試料的製作條件)
在以下說明的條件下製作導電性基板,並按照上述評價方法進行了評價。實驗例1-實驗例10均為實施例。
[實驗例1]
製作了具有圖1A所示的結構的導電性基板。
(金屬層形成步驟)
在長度300m、寬度250mm、厚度100μm的長條狀的由聚對酞酸乙二酯樹脂(PET)製成的透明基材的一個面上,形成了作為金屬層的銅層。另外,對作為透明基材使用的聚對酞酸乙二酯樹脂製成的透明基材,採用JIS K 7361-1規定的方法進行了全光線透射率的評價,其結果為97%。
在金屬層形成步驟中,實施了金屬薄膜層形成步驟及金屬鍍
層形成步驟。
首先,關於金屬薄膜層形成步驟進行說明。
在金屬薄膜層形成步驟中,作為基材使用上述透明基材,在透明基材的一個面上,作為金屬薄膜層形成了銅薄膜層。
在金屬薄膜層形成步驟中,首先,將通過預先加熱至60℃除去了水份的上述透明基材,設置在濺鍍裝置的腔內。
其次,進行排氣使腔內壓力降至1×10-3Pa,然後導入氬氣,使腔內壓力成為1.3Pa。
向預先設置在濺鍍裝置的陰極的銅靶提供電力,在透明基材的一個面上形成了厚度0.7μm的銅薄膜層。
然後,在金屬鍍層形成步驟中,作為金屬鍍層形成了銅鍍層。通過電鍍法形成了銅鍍層,銅鍍層的厚度為0.3μm。
通過實施以上的金屬薄膜層形成步驟及金屬鍍層形成步驟,作為金屬層形成了厚度1.0μm的銅層。
將通過金屬層形成步驟製作成的、透明基材上形成有厚度1.0μm的銅層的基板浸漬於20g/l的硫酸中30sec,進行清洗後實施了以下的黑化層形成步驟。
(黑化層形成步驟)
在黑化層形成步驟中,使用黑化鍍液並通過電鍍法,在銅層的一個面上形成了黑化層。
另外,作為黑化鍍液,調製了含有鎳離子、銅離子、胺磺酸、氫氧化鈉的鍍液。通過向黑化鍍液添加硫酸鎳6水和物、硫酸銅5水和物,
提供了鎳離子、銅離子。
然後,以黑化鍍液中的鎳離子的濃度成為5g/l、銅離子的濃度成為0.03g/l、胺磺酸的濃度成為11g/l的方式,添加調製了各成份。
另外,向黑化鍍液添加氫氧化鈉水溶液,將黑化鍍液的pH調整為4.9。
在黑化層形成步驟中,以黑化鍍液的溫度40℃、電流密度0.10A/dm2、鍍層時間400sec的條件,進行電鍍,形成了黑化層。
形成的黑化層的膜厚為70nm。
對通過以上步驟獲得的導電性基板,實施了上文所述的黑化層成份分析、反射率及蝕刻特性的評價。其結果如表1所示。
[實驗例2-實驗例10]
在各實驗例中,形成黑化層時的黑化鍍液中的鎳離子濃度、銅離子濃度、黑化層成膜時的電流密度及鍍層時間的變化點如表1所示,其他按照與實驗例1相同的條件,製作導電性基板,並進行了評價。其結果如表1所。
根據表1所示的結果,確認到實驗例1-實驗例10中,黑化層均含有鎳單體、鎳氧化物、鎳氫氧化物及銅。
並且,關於蝕刻特性的評價結果為“○”或“△”,確認到
這些導電性基板具有能夠同時進行蝕刻的金屬層及黑化層。
尤其是,按照黑化層中所含的鎳與銅的原子數比率,鎳為100時銅為7以上90以下的實驗例1-8中,確認到蝕刻特性為“○”,反射率也在10%以下。因此,實驗例1-實驗例8的導電性基板中,確認到金屬層與黑化層對蝕刻液的反應性尤其相近,具有可格外抑制金屬層表面的光反射的黑化層。
以上根據實施方式及實施例等說明了導電性基板,但本發明並不限定於上述實施方式及實施例等。在申請專利範圍記載的本發明要旨範圍內,可以進行各種變形、變更。
本申請根據2016年1月29日向日本國專利廳提出的專利申請2016-016603號請求優先權,並引用專利申請2016-016603號的全部內容。
A‧‧‧表面
10A‧‧‧導電性基板
11‧‧‧透明基材
11a‧‧‧透明基材11的一個面
11b‧‧‧透明基材11的另一個面
12‧‧‧金屬層
13‧‧‧黑化層
Claims (3)
- 一種導電性基板,其包括:透明基材;形成於該透明基材的至少一個面上的金屬層;及形成於該金屬層上的黑化層,該黑化層含有鎳單體、鎳氧化物、鎳氫氧化物及銅,該金屬層含有銅。
- 如申請專利範圍第1項之導電性基板,其中,該黑化層中所含的鎳與銅按其原子數比率,鎳為100時,銅為5以上90以下。
- 如申請專利範圍第1或第2項之導電性基板,其中,在該透明基材與該金屬層之間具有密接層。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP2016-016603 | 2016-01-29 | ||
JP2016016603 | 2016-01-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201738086A TW201738086A (zh) | 2017-11-01 |
TWI716534B true TWI716534B (zh) | 2021-01-21 |
Family
ID=59398236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106102783A TWI716534B (zh) | 2016-01-29 | 2017-01-25 | 導電性基板 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP6791172B2 (zh) |
KR (1) | KR20180108591A (zh) |
CN (1) | CN108495749B (zh) |
TW (1) | TWI716534B (zh) |
WO (1) | WO2017130867A1 (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5143325A (ja) * | 1974-10-11 | 1976-04-14 | Furukawa Electric Co Ltd | Takoshitsunitsukerutokinno seizohoho |
JPH0368795A (ja) * | 1989-08-07 | 1991-03-25 | K D K Kk | 印刷回路用銅箔の製造方法 |
JP2010010179A (ja) * | 2008-06-24 | 2010-01-14 | Toppan Printing Co Ltd | プラズマディスプレイ前面板用黒色化シールドメッシュおよびその製造方法 |
JP5143325B2 (ja) | 2001-08-17 | 2013-02-13 | 株式会社日本触媒 | ヒドロキシアルキル(メタ)アクリレートの製造方法 |
JP2013129183A (ja) * | 2011-11-22 | 2013-07-04 | Toray Ind Inc | 積層体 |
TW201423771A (zh) * | 2012-08-31 | 2014-06-16 | Lg Chemical Ltd | 導電結構體及其製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61163289A (ja) * | 1985-01-14 | 1986-07-23 | Nippon Kagaku Sangyo Kk | ニツケル及びニツケル合金による黒色電気めつき浴 |
JPH104254A (ja) * | 1996-06-14 | 1998-01-06 | Ibiden Co Ltd | プリント配線板の製造方法 |
JP4508380B2 (ja) * | 2000-08-23 | 2010-07-21 | イビデン株式会社 | 多層プリント配線板の製造方法 |
JP2009231426A (ja) * | 2008-03-21 | 2009-10-08 | Toppan Printing Co Ltd | プラズマディスプレイ前面板用黒色化シールドメッシュの製造方法及びプラズマディスプレイ前面板用黒色化シールドメッシュ及びプラズマディスプレイパネル |
JP2015103223A (ja) * | 2013-11-28 | 2015-06-04 | グンゼ株式会社 | 導電性基板、タッチパネル及び電磁波シールド |
JP2015164030A (ja) * | 2014-01-31 | 2015-09-10 | 住友金属鉱山株式会社 | 導電性基板、積層導電性基板、導電性基板の製造方法、及び積層導電性基板の製造方法 |
JP2015151594A (ja) * | 2014-02-17 | 2015-08-24 | 住友金属鉱山株式会社 | 細線パターンの形成方法、及び導電性基板の製造方法 |
JP6176401B2 (ja) * | 2014-10-29 | 2017-08-09 | 住友金属鉱山株式会社 | 積層体フィルムと電極基板フィルムの製造方法 |
WO2016084605A1 (ja) * | 2014-11-25 | 2016-06-02 | 住友金属鉱山株式会社 | 積層体フィルムと電極基板フィルムおよびこれ等の製造方法 |
KR102390079B1 (ko) * | 2015-04-28 | 2022-04-25 | 스미토모 긴조쿠 고잔 가부시키가이샤 | 도전성 기판 |
-
2017
- 2017-01-20 KR KR1020187020498A patent/KR20180108591A/ko active IP Right Grant
- 2017-01-20 WO PCT/JP2017/002009 patent/WO2017130867A1/ja active Application Filing
- 2017-01-20 JP JP2017564217A patent/JP6791172B2/ja active Active
- 2017-01-20 CN CN201780008071.8A patent/CN108495749B/zh active Active
- 2017-01-25 TW TW106102783A patent/TWI716534B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5143325A (ja) * | 1974-10-11 | 1976-04-14 | Furukawa Electric Co Ltd | Takoshitsunitsukerutokinno seizohoho |
JPH0368795A (ja) * | 1989-08-07 | 1991-03-25 | K D K Kk | 印刷回路用銅箔の製造方法 |
JP5143325B2 (ja) | 2001-08-17 | 2013-02-13 | 株式会社日本触媒 | ヒドロキシアルキル(メタ)アクリレートの製造方法 |
JP2010010179A (ja) * | 2008-06-24 | 2010-01-14 | Toppan Printing Co Ltd | プラズマディスプレイ前面板用黒色化シールドメッシュおよびその製造方法 |
JP2013129183A (ja) * | 2011-11-22 | 2013-07-04 | Toray Ind Inc | 積層体 |
TW201423771A (zh) * | 2012-08-31 | 2014-06-16 | Lg Chemical Ltd | 導電結構體及其製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108495749B (zh) | 2021-02-26 |
JPWO2017130867A1 (ja) | 2018-11-22 |
WO2017130867A1 (ja) | 2017-08-03 |
TW201738086A (zh) | 2017-11-01 |
CN108495749A (zh) | 2018-09-04 |
KR20180108591A (ko) | 2018-10-04 |
JP6791172B2 (ja) | 2020-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI785046B (zh) | 透明導電性基板之製造方法、透明導電性基板 | |
TWI728095B (zh) | 導電性基板、導電性基板的製造方法 | |
TWI791428B (zh) | 黑化鍍液、導電性基板的製造方法 | |
TWI701479B (zh) | 導電性基板、液晶觸控面板 | |
TWI716534B (zh) | 導電性基板 | |
JP6597139B2 (ja) | 黒化めっき液、導電性基板 | |
WO2016190224A1 (ja) | 黒化めっき液、導電性基板 | |
TWI791429B (zh) | 黑化鍍液、導電性基板之製造方法 | |
TWI762618B (zh) | 導電性基板 | |
WO2017130866A1 (ja) | 黒化めっき液、導電性基板の製造方法 | |
TWI707255B (zh) | 導電性基板 | |
TW201624502A (zh) | 導電性基板之製造方法 |