TWI713300B - 壓控振盪器 - Google Patents

壓控振盪器 Download PDF

Info

Publication number
TWI713300B
TWI713300B TW108148116A TW108148116A TWI713300B TW I713300 B TWI713300 B TW I713300B TW 108148116 A TW108148116 A TW 108148116A TW 108148116 A TW108148116 A TW 108148116A TW I713300 B TWI713300 B TW I713300B
Authority
TW
Taiwan
Prior art keywords
inductor
coupled
node
transistor
voltage
Prior art date
Application number
TW108148116A
Other languages
English (en)
Other versions
TW202042494A (zh
Inventor
薛育理
黃柏鈞
林昂生
邱威豪
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202042494A publication Critical patent/TW202042494A/zh
Application granted granted Critical
Publication of TWI713300B publication Critical patent/TWI713300B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1218—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the generator being of the balanced type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1231—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1296—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the feedback circuit comprising a transformer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

壓控振盪器包括第一電感、第二電感、第一金屬氧化物半導體(MOS)電晶體、第二MOS電晶體和電感電容(LC)振盪電路。第一電感的第一端和第二電感的第一端耦接于第一電源軌。第一MOS電晶體的汲極節點耦接于第一電感的第二端。第二MOS電晶體的汲極節點耦接于第二電感的第二端。第一MOS電晶體和第二MOS電晶體的源極節點耦接于第二電源軌。LC振盪電路耦接于第一MOS電晶體和第二MOS電晶體的閘極節點，其中，能量通過第一電感和第二電感被磁力泵送到LC振盪電路中。

Description

壓控振盪器
本發明涉及一種振盪器電路，以及更具體地，涉及一種磁泵壓控振盪器(magnetically pumped voltage controlled oscillator)。
通常，壓控振盪器(voltage controlled oscillator，VCO)是一種振盪器電路，其輸出的振盪信號的頻率響應於輸入控制電壓而變化。壓控振盪器(VCO)是在廣泛應用中使用的基本組件。舉例來說，壓控振盪器(VCO)用於鎖相環(phase locked loop，PLL)電路。常規的壓控振盪器(VCO)採用電感電容(inductor-capacitor，LC)諧振迴路(tank)作為諧振器。然而，常規的壓控振盪器(VCO)具有某些缺點，這是由於LC諧振迴路與金屬氧化物半導體(metal oxide semiconductor，MOS)電晶體的汲極節點之間的直接連接所致。
有鑒於此，本申請提供一種磁泵壓控振盪器，以解決上述問題。
根據本發明的第一方面，公開了一種示例性的壓控振盪器。 該示例性的壓控振盪器包括第一電感、第二電感、第一金屬氧化物半 導體(MOS)電晶體、第二MOS電晶體和電感電容(LC)振盪電路。 第一電感的第一端和第二電感的第一端均耦接于第一電源軌。第一MOS電晶體的汲極節點耦接于第一電感的第二端，且第一MOS電晶體的源極節點耦接于第二電源軌。第二MOS電晶體的汲極節點耦接于第二電感的第二端，且第二MOS電晶體的源極節點耦接于第二電源軌。 LC振盪電路耦接于第一MOS電晶體的閘極節點和第二MOS電晶體的閘極節點，其中，能量通過第一電感和第二電感被磁力泵送到LC振盪電路中，使得在該LC振盪電路與該第一MOS電晶體的汲極節點之間沒有直接連接，以及，在該LC振盪電路與該第二MOS電晶體的汲極節點之間也沒有直接連接。
在一些實施例中，該第一MOS電晶體和該第二MOS電晶體中的每一個是N溝道金屬氧化物半導體(NMOS)電晶體，以及，該第一電源軌提供的參考電壓高於該第二電源軌提供的參考電壓。
在一些實施例中，該第一MOS電晶體和該第二MOS電晶體中的每一個是P溝道金屬氧化物半導體(PMOS)電晶體，以及，該第一電源軌提供的參考電壓低於該第二電源軌提供的參考電壓。
在一些實施例中，該LC振盪電路包括：電容，該電容的第一端耦接于該第二MOS電晶體的閘極節點，而該電容的第二端耦接于該第一MOS電晶體的閘極節點；第三電感，與該第一電感磁耦合，該第三電感的第一端耦接于偏置電壓，且該第三電感的第二端耦接于該電容的第一端；以及，第四電感，與該第二電感磁耦合，該第四電感的第一端耦接于該偏置電壓，且該第四電感的第二端耦接于該電容的第二端。
在一些實施例中，該LC振盪電路的諧振頻率與該第一電感、該第二電感的電感值無關；和/或，該LC振盪電路的諧振頻率與該第一電感和該第三 電感之間的耦合係數、該第二電感和該第四電感之間的耦合係數無關。
在一些實施例中，該第三電感和該第四電感具有相同的電感值，該第一電感和該第三電感之間的互感與該第二電感和該第四電感之間的互感具有相同的互感值，以及，該第一MOS電晶體和該第二MOS電晶體中的每一個的閘極節點處的電壓擺幅與該第一MOS電晶體和該第二MOS電晶體中的每一個的汲極節點處的電壓擺幅的比率等於該相同的電感值與該相同的互感值的比率。
在一些實施例中，該第一MOS電晶體的閘極節點處的電壓擺幅大於該第一MOS電晶體的汲極節點處的電壓擺幅，以及，該第二MOS電晶體的閘極節點處的電壓擺幅大於該第二MOS電晶體的汲極節點處的電壓擺幅；其中，該閘極節點處的電壓擺幅和該汲極節點處的電壓擺幅被配置為防止該第一MOS電晶體和該第二MOS電晶體中的任何一個進入三極管區域。
根據本發明的第二方面，公開了一種示例性的壓控振盪器。 示例性的壓控振盪器包括第一電感、第二電感、第一P溝道金屬氧化物半導體(PMOS)電晶體、第二PMOS電晶體、第一N溝道金屬氧化物半導體(NMOS)電晶體、第二NMOS電晶體，以及電感電容(LC)振盪電路。第二電感的第一端耦接于第一電感的第一端。第一PMOS電晶體的汲極節點耦接于第一電感的第二端，且第一MOS電晶體的源極節點耦接于第一電源軌。第二PMOS電晶體的汲極節點耦接于第二電感的第二端，且第二PMOS電晶體的源極節點耦接于第一電源軌。 第一NMOS電晶體的汲極節點耦接于第一電感的第二端，且第一MOS電晶體的源極節點耦接于第二電源軌。第二NMOS電晶體的汲極節點耦接于第二電感的第二端，且第二NMOS電晶體的源極節點耦接于第二電源軌。LC振盪電路耦接于第一PMOS電晶體的閘極節點、第二PMOS電晶體的閘極節點、第一NMOS電晶體的閘極節點和第二NMOS 電晶體的閘極節點，其中，能量通過第一電感和第二電感被磁力泵送到LC振盪電路中，使得在LC振盪電路與第一PMOS電晶體和第一NMOS電晶體中的每一個的汲極節點之間沒有直接連接，以及，在LC振盪電路與第二PMOS電晶體和第二NMOS電晶體的每一個的汲極節點之間也沒有直接連接。
在一些實施例中，該LC振盪電路包括：電容，該電容的第一端耦接于該第二PMOS電晶體的閘極節點和該第二NMOS電晶體的閘極節點，且該電容的第二端耦接于該第一PMOS電晶體的閘極節點和該第一NMOS電晶體的閘極節點；第三電感，與該第一電感磁耦合，該第三電感的第一端耦接于第一偏置電壓，且該第三電感的第二端耦接于該電容的第一端；以及，第四電感，與該第二電感磁耦合，該第四電感的第一端耦接于該第一偏置電壓，且該第四電感的第二端耦接于該電容的第二端。
在一些實施例中，該第一電感的第一端和該第二電感的第一端耦接于該第一偏置電壓。
在一些實施例中，該第一電感的第一端和該第二電感的第一端耦接于第二偏置電壓，以及，該第一偏置電壓的設置獨立於該第二偏置電壓的設置。
根據本發明的第三方面，公開了一種示例性的壓控振盪器。 示例性的壓控振盪器包括第一電感、第二電感、第三電感、第四電感、第一P溝道金屬氧化物半導體(PMOS)電晶體、第二PMOS電晶體、第一N溝道金屬氧化物半導體(NMOS)電晶體、第二NMOS電晶體和電感電容(LC)振盪電路。第二電感的第一端耦接于第一電感的第一端。第四電感的第一端耦接于第三電感的第一端。第一PMOS電晶體的汲極節點耦接于第一電感的第二端，且第一MOS電晶體的源極節點 耦接于第一電源軌。第二PMOS電晶體的汲極節點耦接于第二電感的第二端，且第二PMOS電晶體的源極節點耦接于第一電源軌。第一NMOS電晶體的汲極節點耦接于第三電感的第二端，且第一MOS電晶體的源極節點耦接于第二電源軌。第二NMOS電晶體的汲極節點耦接于第四電感的第二端，且第二NMOS電晶體的源極節點耦接于第二電源軌。LC振盪電路耦接于第一PMOS電晶體的閘極節點、第二PMOS電晶體的閘極節點、第一NMOS電晶體的閘極節點和第二NMOS電晶體的閘極節點，其中，能量通過第一電感、第二電感、第三電感和第四電感被磁力泵送到LC振盪電路，使得在LC振盪電路與第一PMOS電晶體和第一NMOS電晶體中的每一個的汲極節點之間沒有直接連接，以及，在LC振盪電路與第二PMOS電晶體和第二NMOS電晶體的汲極節點之間也沒有直接連接。
在一些實施例中，該LC振盪電路包括：電容，該電容的第一端耦接于該第二PMOS電晶體的閘極節點和該第二NMOS電晶體的閘極節點，且該電容的第二端耦接于該第一PMOS電晶體的閘極節點和該第一NMOS電晶體的閘極節點；第五電感，其磁耦合至該第一電感和該第三電感這兩者，該第五電感的第一端耦接于偏置電壓，且該第五電感的第二端耦接于該電容的第一端；以及，第六電感，其磁耦合至該第二電感和該第四電感這兩者，該第六電感的第一端耦接于該偏置電壓，且該第六電感的第二端耦接于該電容的第二端。
在一些實施例中，該第一電感的第一端和該第二電感的第一端耦接于該第二電源軌。
在一些實施例中，該第三電感的第一端和該第四電感的第一端耦接于該第一電源軌。
在下面的詳細描述中，為了說明的目的，闡述了許多具體細 節，以便所屬技術領域中具有通常知識者能夠更透徹地理解本發明實施例。然而，顯而易見的是，可以在沒有這些具體細節的情況下實施一個或複數個實施例，不同的實施例或不同實施例中披露的不同特徵可根據需求相結合，而並不應當僅限於附圖所列舉的實施例。
100、200、300、400、500:壓控振盪器(VCO)
102、202、302、402、502:電感電容(LC)振盪電路
L1、L2、L3、L4、L5、L6:電感
MN1、MN2:NMOS電晶體
C:電容
MP1、MP2:PMOS電晶體
通過閱讀後續的詳細描述和實施例可以更全面地理解本發明，該實施例參照附圖給出。
第1圖是根據本發明實施例示出的第一磁泵壓控振盪器的電路圖。
第2圖是根據本發明實施例示出的第二磁泵壓控振盪器的電路圖。
第3圖是根據本發明實施例示出的第三磁泵壓控振盪器的電路圖。
第4圖是根據本發明實施例示出的第四磁泵壓控振盪器的電路圖。
第5圖是根據本發明實施例示出的第五磁泵壓控振盪器的電路圖。
以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的組件。所屬技術領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的組件。本說明書及申請專利範圍並不以名稱的差異來作為區別組件的方式，而係以組件在功能上的差異來 作為區別的基準。本發明的範圍應當參考后附的申請專利範圍來確定。在以下 描述和申請專利範圍當中所提及的術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定於...”的意思。此外，術語“耦接”意指間接或直接的電氣連接。 因此，若文中描述一個裝置耦接至另一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。
第1圖是根據本發明實施例示出的第一磁泵壓控振盪器(VCO)的電路圖。壓控振盪器(VCO)100包括一個(single)電感電容(LC)振盪電路102、多個電感L1和L2以及多個N溝道金屬氧化物半導體(NMOS)電晶體MN1和MN2。LC振盪電路102包括多個電感L3和L4以及電容C。作為示例而非限制，電容C可以由壓控電容(voltage-controlled capacitor)實現，其用於響應於壓控振盪器(VCO)的控制電壓來調整LC振盪電路102的諧振頻率。電感L1的一端(或節點)N11耦接于電源軌(power rail)VDD(或稱為第一電源軌)，以及，電感L1的另一端N12耦接于NMOS電晶體MN1的汲極節點。電感L2的一端N21耦接于電源軌VDD，以及，電感L2的另一端N22耦接于NMOS電晶體MN2的汲極節點。 NMOS電晶體MN1的源極節點和NMOS電晶體MN2的源極節點均耦接于電源軌GND(或稱為第二電源軌)。在該實施例中，電源軌VDD用於傳送或提供電源電壓(例如0.6V或0.8V)，以及，電源軌GND用於傳送或提供接地電壓(例如0V)。 在第1圖所示的實施例中，第一電源軌提供的參考電壓(如電源電壓)高於第二電源軌提供的參考電壓(如接地電壓)。
LC振盪電路102耦接于NMOS電晶體MN1的閘極節點和NMOS電晶體MN2的閘極節點。在該實施例中，能量通過電感L1和L2被磁力泵送到(magnetically pumped into)LC振盪電路102中，使得在LC振盪電路102與MOS電晶體MN1的汲極節點之間沒有直接連接，且在LC振盪電路102與MOS電晶體MN2的汲極節點之間也沒有直接連接。如第1圖所示，LC振盪電路102與NMOS電晶體MN1、MN2交叉耦合(cross-coupled)。具體地，電容C的一端N51耦接于NMOS電晶體MN2的閘極節點，而電容C的另一端N52耦接于NMOS電晶體MN1的閘極節點，其中，差分振盪信號被產生在電容C的兩端上。在該實施例中，LC 振盪電路102直接連接到NMOS電晶體MN1和MN2的閘極節點，而無需經由任何磁耦合(即，電感耦合)。因此，由於LC振盪電路102沒有與NMOS電晶體MN1、MN2的汲極節點和閘極節點完全分離開的事實，所以泵送力(pumping force)沒有被顯著減弱。另外，電感L3與電感L1磁耦合，其中，電感L3的一端N31耦接于偏置電壓VG_BIAS_N(偏置電壓VG_BIAS_N可由偏置電壓產生器(未示出)產生)，以及，電感L3的另一端N32耦接于電容C的一端N51。電感L4與電感L2磁耦合，其中，電感L4的一端N41耦接于偏置電壓VG_BIAS_N，電感L4的另一端N42耦接于電容C的另一端N52。
例如，電感L1和L2可具有相同的電感值LD，電感L3和L4可具有相同的電感值LG，以及，電感L1和L3之間的磁耦合(即電感耦合)與電感L2和L4之間的磁耦合(即，電感耦合)可具有相同的耦合係數k。因此，電感L1和L3之間的互感(mutual inductance)與電感L2和L4之間的互感可具有相同的互感值M (
Figure 108148116-A0305-02-0011-4
)。
由於LC振盪電路102耦接于NMOS電晶體MN1和MN2的閘極節點，且能量被磁力泵送到LC振盪電路102中，因此，LC振盪電路102的非線性電容C不直接連接到NMOS電晶體MN1和MN2的汲極節點。因此，在NMOS電晶體MN1和MN2的汲極節點處的非線性電容問題能被減輕(mitigated)。具體地，NMOS電晶體MN1和MN2引入的熱雜訊被磁耦合(即，電感耦合)衰減，使得僅一部 分熱雜訊(
Figure 108148116-A0305-02-0011-5
)進入LC振盪電路102。因此，在LC振盪電路102處的非期望雜 訊轉換被有效地減輕。
應當注意，該磁耦合(即，電感耦合)也減小了NMOS電晶體MN1和MN2的交叉耦合配置引入的負轉導(-gm)。為了獲得更好的驅動能力，可以利用大尺寸(large-sized)電晶體來實現NMOS電晶體MN1和MN2。但是，這僅 出於說明的目的，並不意味著對本發明的限制。
由於LC振盪電路102耦接于NMOS電晶體MN1和MN2的閘極節點而沒有直接連接到NMOS電晶體MN1和MN2的汲極節點，因此，LC振盪電路102的諧振頻率(resonant frequency)FOSC取決於電感L3/L4的電感值LG，而與電感L1/L2的電感值LD及磁耦合(即，電感耦合)的耦合係數k無關。例如，諧振頻率表示 為：
Figure 108148116-A0305-02-0012-1
，其中，CG表示電容C的電容值，LG表示電感L3/L4的電感值。 由於諧振頻率FOSC取決於LC振盪電路102內的電感L3/L4的電感值LG，因此，電感L3/L4的每一個的品質因數(quality factor)Q與常規的壓控振盪器(VCO)具有相同的要求。但是，由於諧振頻率FOSC與電感L1/L2的電感值LD無關，因此，電感L1/L2的每一個的品質因數Q可以變得更加寬鬆，而不會影響振盪結果。
由於LC振盪電路102耦接于NMOS電晶體MN1和MN2的閘極節點而不直接連接到NMOS電晶體MN1和MN2的汲極節點，因此，閘極節點處的電壓擺幅(voltage swing)和汲極節點處的電壓擺幅能夠被單獨設計。在本發明實施例中，NMOS電晶體MN1的閘極節點處的電壓擺幅與NMOS電晶體MN1的汲極節點處的電壓擺幅的比率(ratio)等於電感L3的電感值與電感L1和L3之間的互感值的比率。NMOS電晶體MN2的閘極節點處的電壓擺幅與NMOS電晶體MN2的汲極節點處的電壓擺幅的比率(ratio)等於電感L4的電感值與電感L2和L4之間的互感值的比率。例如，在電感L3和L4具有相同的電感值LG，以及，電感L1和L3之間的互感與電感L2和L4之間的互感具有相同的互感值M的示例性實施例中，NMOS電晶體MN1/MN2的閘極節點處的電壓擺幅VPP_Gate與NMOS電晶體MN1/MN2的汲極節點處的電壓擺幅VPP_Drain的比率(ratio)等於電感L3/L4的電感值LG與互感值M(
Figure 108148116-A0305-02-0012-6
)的比率。即，VPP_Gate：VPP_Drain=LG：M。 參數LG和M的適當設計能夠確保在LC振盪電路102處存在較大的電壓擺幅(即， 在NMOS電晶體MN1/MN2的閘極節點處具有較大的電壓擺幅)，而在NMOS電晶體MN1/MN2的汲極節點處的電壓擺幅較小。以此方式，NMOS電晶體MN1/MN2的閘極擺幅(即閘極節點處的電壓擺幅)不再受軌電壓限制。例如，在一實施例中，VPP_Gate>2*VDD。簡單地說，本發明實施例能夠使NMOS電晶體MN1/MN2的閘極擺幅最大化。另外，能夠使NMOS電晶體MN1/MN2的汲極擺幅(即汲極節點處的電壓擺幅)最小化，以在LC振盪電路102處實現較低的雜訊轉換。
如果NMOS電晶體MN1/MN2進入三極管區域(triode region)，則LC振盪電路102將具有額外的損耗並降低相位雜訊性能。如上所述，適當的設計可以實現較大的閘極擺幅和較小的汲極擺幅(例如，VPP_Gate>VPP_Drain)。因此，可以適當地設計閘極節點處的電壓擺幅VPP_Gate和汲極節點處的電壓擺幅VPP_Drain，以防止NMOS電晶體MN1和MN2中的任何一個進入三極管區域。特別地，由於VPP_Gate>VPP_Drain，因此，能夠有效防止NMOS電晶體MN1和MN2中的任何一個進入三極管區域。本發明實施例中，在MOS電晶體MN1(或MP1)的閘極節點處的電壓擺幅大於在其汲極節點處的電壓擺幅，以及，在MOS電晶體MN2(或MP2)的閘極節點處的電壓擺幅大於在其汲極節點處的電壓擺幅。
由於LC振盪電路102耦接于NMOS電晶體MN1和MN2的閘極節點而沒有直接連接到NMOS電晶體MN1和MN2的汲極節點，因此，閘極節點上的偏置(biasing)不取決於汲極節點處的電壓。因此，在本發明實施例中，可以自由調整壓控振盪器(VCO)100的閘極節點處的偏置，以進行節能操作。換句話說，通過單獨(individually)設置偏置電壓VG_BIAS_N能夠實現低功率的磁泵壓控振盪器(VCO)。
在第1圖所示的實施例中，壓控振盪器(VCO)100採用的MOS電晶體是NMOS電晶體。但是，這僅出於說明的目的，並不意味著對本發明的限制。 在一種替代設計中，磁泵壓控振盪器(VCO)可以採用P溝道金屬氧化物半導體 (P-channel metal oxide semiconductor，PMOS)電晶體。在另一種替代設計中，磁泵壓控振盪器(VCO)可以採用互補金屬氧化物半導體(complementary metal oxide semiconductor，CMOS)電晶體，其中，每個CMOS電晶體都由PMOS電晶體和NMOS電晶體組成。
第2圖是根據本發明實施例示出的第二磁泵壓控振盪器(VCO)的電路圖。壓控振盪器(VCO)200包括一個LC振盪電路202、多個電感L1和L2以及多個PMOS電晶體MP1和MP2。LC振盪電路202包括多個電感L3和L4以及電容C。 作為示例而非限制，電容C可由壓控電容實現，其用於響應於壓控振盪器(VCO)的控制電壓來調整LC振盪電路202的諧振頻率。電感L1的一端N12耦接于電源軌GND(或稱為第一電源軌)，以及，電感L1的另一端N11耦接于PMOS電晶體MP1的汲極節點。電感L2的一端N22耦接于電源軌GND，以及，電感L2的另一端N21耦接于PMOS電晶體MP2的汲極節點。PMOS電晶體MP1的源極節點和PMOS電晶體MP2的源極節點均耦接于電源軌VDD(或稱為第二電源軌)。在該實施例中，電源軌VDD用於傳送或提供電源電壓(例如0.6V或0.8V)，以及，電源軌GND用於傳送或提供接地電壓(例如0V)。在第2圖所示的實施例中，第一電源軌提供的參考電壓(如電源電壓)低於第二電源軌提供的參考電壓(如接地電壓)。
LC振盪電路202耦接于PMOS電晶體MP1的閘極節點和PMOS電晶體MP2的閘極節點。在該實施例中，能量通過電感L1和L2被磁泵送至LC振盪電路202，使得在LC振盪電路202與PMOS電晶體MP1的汲極節點之間沒有直接連接，以及，在LC振盪電路202和PMOS電晶體MP2的汲極節點之間也沒有直接連接。 如第2圖所示，LC振盪電路202與PMOS電晶體MP1和MP2交叉耦合。具體地，電容C的一端N51耦接于PMOS電晶體MP2的閘極節點，以及，電容C的另一端N52耦接于PMOS電晶體MP1的閘極節點，其中，差分振盪信號被產生在電容C的兩端上。在該實施例中，LC振盪電路202直接連接到PMOS電晶體MP1和MP2的閘 極節點，而無需經由任何磁耦合(即，電感耦合)。因此，由於LC振盪電路202沒有與PMOS電晶體MP1、MP2的汲極節點和閘極節點完全分離的事實，所以泵送力沒有被顯著減弱。另外，電感L3與電感L1磁耦合，其中，電感L3的一端N32耦接于偏置電壓VG_BIAS_P(偏置電壓VG_BIAS_P可由偏置電壓產生器(未示出)產生)，以及，電感L3的另一端N31耦接于電容C的一端N51。電感L4與電感L2磁耦合，其中，電感L4的一端N42耦接于偏置電壓VG_BIAS_P，電感L4的另一端N41耦接于電容C的另一端N52。
例如，電感L1和L2可具有相同的電感值LD，電感L3和L4可具有相同的電感值LG，以及，電感L1和L3之間的磁耦合(即電感耦合)與電感L2和L4之間的磁耦合(即，電感耦合)可以具有相同的耦合係數k。因此，電感L1和L3之間的互感以及電感L2和L4之間的互感可以具有相同的互感值M (
Figure 108148116-A0305-02-0015-7
)。
由於LC振盪電路202耦接于PMOS電晶體MP1和MP2的閘極節點，且能量是磁力泵送到LC振盪電路202中，因此，LC振盪電路202的非線性電容C不直接連接到PMOS電晶體MP1和MP2的汲極節點。因此，在PMOS電晶體MP1和MP2的汲極節點處的非線性電容問題能夠被減輕。具體地，由PMOS電晶體MP1和MP2引入的熱雜訊被磁耦合(即，電感耦合)衰減，使得僅一部分熱雜訊(
Figure 108148116-A0305-02-0015-8
)進入LC振盪電路202。因此，LC振盪電路202處的非期望雜訊轉換被有效地減輕。
應當指出，該磁耦合(即，電感耦合)也降低了PMOS電晶體MP1和MP2的交叉耦合配置引入的負轉導(-gm)。為了獲得更好的驅動能力，PMOS電晶體MP1和MP2可以由大尺寸電晶體實現。但是，這僅出於說明的目的，並不意味著對本發明的限制。
由於LC振盪電路202耦接于PMOS電晶體MP1和MP2的閘極節點而 不直接連接到PMOS電晶體MP1和MP2的汲極節點，因此，LC振盪電路202的諧振頻率FOSC取決於電感L3/L4的電感值LG，而與電感L1/L2的電感值LD及磁耦合(即，電感耦合)的耦合係數k無關。例如，諧振頻率可表示為：
Figure 108148116-A0305-02-0016-9
，其中，CG表示電容C的電容值，LG表示電感L3/L4的電感值。由於諧振頻率FOSC取決於LC振盪電路202內的電感L3/L4的電感值LG，因此，電感L3/L4的品質因數Q與常規壓控振盪器(VCO)具有相同的要求。由於諧振頻率FOSC與電感L1/L2的電感值LD無關，因此，電感L1/L2的品質因數Q可以變得更加寬鬆，而不會影響振盪結果。
由於LC振盪電路202不直接連接到PMOS電晶體MP1和MP2的汲極節點而是耦接于PMOS電晶體MP1和MP2的閘極節點，因此，在閘極節點處的電壓擺幅和在汲極節點處的電壓擺幅能夠被單獨設計。例如，PMOS電晶體MP1/MP2的閘極節點處的電壓擺幅VPP_Gate與PMOS電晶體MP1/MP2的汲極節點處的電壓擺幅VPP_Drain的比率等於電感L3/L4的電感值LG與互感值M(
Figure 108148116-A0305-02-0016-10
)的比率。即，VPP_Gate：VPP_Drain=LG：M。參數LG和M的適當設計能夠確保在LC振盪電路202處存在較大的電壓擺幅(即，PMOS電晶體MP1/MP2的閘極節點處具有較大的電壓擺幅)，而在PMOS電晶體MP1/MP2的汲極節點處的電壓擺幅較小。以此方式，PMOS電晶體MP1/MP2的閘極擺幅不再受軌電壓限制。例如，VPP_Gate>2*VDD。簡單地說，能夠使PMOS電晶體MP1/MP2的閘極擺幅最大化。另外，能夠使PMOS電晶體MP1/MP2的汲極擺幅最小化，以在LC振盪電路202處實現低雜訊轉換。
如果PMOS電晶體MP1/MP2進入三極管區域，則LC振盪電路202會產生額外的損耗並降低相位雜訊性能。如上所述，適當的設計可以實現較大的閘極擺幅和較小的汲極擺幅(例如，VPP_Gate>VPP_Drain)。因此，適當地設計閘極節 點處的電壓擺幅VPP_Gate和汲極節點處的電壓擺幅VPP_Drain，可以防止PMOS電晶體MP1和MP2中的任何一個進入三極管區域。具體地，在本發明實施例中，由於VPP_Gate>VPP_Drain，因此有效地防止了PMOS電晶體MP1和MP2中的任何一個進入三極管區域。
由於LC振盪電路202耦接于PMOS電晶體MP1和MP2的閘極節點，而沒有直接連接到PMOS電晶體MP1和MP2的汲極節點，因此閘極節點處的偏置不取決於汲極節點的電壓。因此，可以自由地調節壓控振盪器(VCO)200的閘極節點處的偏置以進行節能操作。換句話說，通過單獨地設置偏置電壓VG_BIAS_P來實現低功率磁泵壓控振盪器(VCO)。
第3圖是根據本發明實施例示出的第三磁泵壓控振盪器(VCO)的電路圖。壓控振盪器(VCO)300包括一個LC振盪電路302、多個電感L1和L2、多個NMOS電晶體MN1和MN2，以及多個PMOS電晶體MP1和MP2。LC振盪電路302包括多個電感L3和L4以及電容C。作為示例而非限制，電容C可以由壓控電容來實現，其響應於壓控振盪器(VCO)的控制電壓而調整LC振盪電路302的諧振頻率。PMOS電晶體MP1的汲極端和NMOS電晶體MN1的汲極端均耦接于電感L1的一端N12。PMOS電晶體MP2的汲極端和NMOS電晶體MN2的汲極端均耦接于電感L2的一端N22。PMOS電晶體MP1的源極端和PMOS電晶體MP2的源極端均耦接于電源軌VDD(或稱為第一電源軌)。NMOS電晶體MN1的源極端和NMOS電晶體MN2的源極端均耦接于電源軌GND(或稱為第二電源軌)。電感L1的另一端N11耦接于電感L2的另一端N21，其中，施加到電感L1的端子N11和L2的端子N21的偏置電壓VG_BIAS可以由偏置電壓產生器(未示出)產生。在該實施例中，電源軌VDD用於傳送或提供電源電壓(例如0.6V或0.8V)，以及，電源軌GND用於傳送或提供接地電壓(例如0V)。在本發明實施例中，第一電源軌提供的參考電壓高於第二電源軌提供的參考電壓。
LC振盪電路302耦接于PMOS電晶體MP1的閘極節點、PMOS電晶體MP2的閘極節點、NMOS電晶體MN1的閘極節點以及NMOS電晶體MN2的閘極節點。在該實施例中，能量通過電感L1和L2被磁力泵送到LC振盪電路302中，使得LC振盪電路302與PMOS電晶體MP1和MP2中的每一個的汲極節點之間沒有直接連接，以及，LC振盪電路302與NMOS電晶體MN1和MN2中的每一個的汲極節點之間也沒有直接連接。如第3圖所示，LC振盪電路302與PMOS電晶體MP1和MP2交叉耦合，以及，LC振盪電路302與NMOS電晶體MN1和MN2交叉耦合。具體地，電容C的一端N51耦接于PMOS電晶體MP2的閘極節點和NMOS電晶體MN2的閘極節點，而電容C的另一端N52耦接于PMOS電晶體MP1的閘極節點和NMOS電晶體MN1的閘極節點，其中，差分振盪信號被產生在電容C的兩端上。 電感L3與電感L1磁耦合，其中，電感L3的一端N31耦接于偏置電壓VG_BIAS，電感L3的另一端N32耦接至電容C的一端N51。電感L4與電感L2磁耦合，電感L4的一端N41耦接于偏置電壓VG_BIAS，電感L4的另一端N42耦接于電容C的另一端N52。
例如，電感L1和L2可以具有相同的電感值LD，電感L3和L4可以具有相同的電感值LG，以及，電感L1和L3之間的磁耦合(即電感耦合)與電感L2和L4之間的磁耦合(即，電感耦合)可以具有相同的耦合係數k。因此，電感L1和L3之間的互感以及電感L2和L4之間的互感可以具有相同的互感值M(
Figure 108148116-A0305-02-0018-11
)。
第3圖所示的CMOS型壓控振盪器(VCO)300是基於第1圖所示的NMOS型壓控振盪器(VCO)100和第2圖所示的PMOS型壓控振盪器(VCO)200的，因而具有如以上描述的壓控振盪器(VCO)100和200的相同優點。由於本領域技術人員在閱讀了以上針對壓控振盪器(VCO)100和200的段落之後能夠容易地理解壓控振盪器(VCO)300的細節，因此，為簡潔起見，在此省略進一 步的描述。
在第3圖所示的實施例中，相同的偏置電壓VG_BIAS被施加到電感L1的節點(或端子)N11、電感L2的節點N21、電感L3的節點N31和電感L4的節點N41。但是，這僅出於說明的目的，並不意味著對本發明的限制。替代地，CMOS型磁泵壓控振盪器(VCO)可以採用不同的偏置電壓，如第4圖所示。
第4圖是根據本發明實施例示出的第四磁泵壓控振盪器(VCO)的電路圖。壓控振盪器(VCO)400包括一個LC振盪電路402、多個電感L1和L2、多個NMOS電晶體MN1和MN2，以及多個PMOS電晶體MP1和MP2。壓控振盪器(VCO)300與壓控振盪器(VCO)400之間的主要區別在於：一個偏置電壓VBIAS被施加到電感L1的節點N11和電感L2的節點N21，而另一個偏置電壓VG_BIAS被施加到電感L3的節點N31和電感L4的節點N41，其中，偏置電壓VBIAS和VG_BIAS可以是一個或多個偏置電壓發生器(未示出)產生的。應當說明的是，偏置電壓VBIAS和VG_BIAS不必相同。換句話說，可以分別確定壓控振盪器(VCO)400使用的偏置電壓VBIAS和VG_BIAS，使得偏置電壓VBIAS的設置獨立於偏置電壓VG_BIAS的設置。
在第3圖和第4圖所示的實施例中，一組電感L1和L2在四個MOS電晶體的汲極節點處，該四個MOS電晶體包括PMOS電晶體MP1和MP2以及NMOS電晶體MN1和MN2。但是，這僅出於說明的目的，並不意味著對本發明的限制。 可替代地，一組電感可以在PMOS電晶體的汲極節點處，而另一組電感可以在NMOS電晶體的汲極節點處，如第5圖所示。
第5圖是根據本發明實施例示出的第五磁泵壓控振盪器(VCO)的電路圖。壓控振盪器(VCO)500包括一個LC振盪電路502、多個電感L1、L2、L5和L6，多個NMOS電晶體MN1和MN2以及多個PMOS電晶體MP1和MP2。LC振盪電路502包括多個電感L3和L4以及電容C。作為示例而非限制，電容C可以由壓控電容來實現，其用於響應於壓控振盪器(VCO)的控制電壓而調整LC振盪 電路502的諧振頻率。PMOS電晶體MP1的汲極端耦接于電感L5的一端N62，以及，PMOS電晶體MP1的源極端耦接于電源軌VDD。PMOS電晶體MP2的汲極端耦接于電感L6的一端N72，以及，PMOS電晶體MP2的源極端耦接于電源軌VDD。 NMOS電晶體MN1的汲極端耦接于電感L1的一端N12，以及，NMOS電晶體MN1的源極端耦接于電源軌GND。NMOS電晶體MN2的汲極端耦接于電感L2的一端N22，以及，NMOS電晶體MN2的源極端耦接于電源軌GND。電感L5的另一端N61和電感L6的另一端N71均耦接于電源軌GND。電感L1的另一端N11和電感L2的另一端N21均耦接于電源軌VDD。在該實施例中，電源軌VDD用於傳送或提供電源電壓(例如0.6V或0.8V)，而電源軌GND用於傳送或提供接地電壓(例如0V)。
LC振盪電路502耦接于PMOS電晶體MP1的閘極節點、PMOS電晶體MP2的閘極節點、NMOS電晶體MN1的閘極節點以及NMOS電晶體MN2的閘極節點。在該實施例中，能量通過電感L1、L2、L5和L6被磁力泵送到LC振盪電路502，使得LC振盪電路502與PMOS電晶體MP1/MP2的汲極節點之間沒有直接連接，以及，在LC振盪電路502和NMOS電晶體MN1/MN2的汲極節點之間也沒有直接連接。如第5圖所示，LC振盪電路502與PMOS電晶體MP1、MP2交叉耦合，以及，LC振盪電路502與NMOS電晶體MN1、MN2交叉耦合。具體地，電容C的一端N51耦接于PMOS電晶體MP2的閘極節點和NMOS電晶體MN2的閘極節點，電容C的另一端N52耦接于PMOS電晶體MP1的閘極節點和NMOS電晶體MN1的閘極節點，其中，差分振盪信號被產生在電容C的兩端上。電感L3磁耦合至電感L1和L5這兩者，電感L3的一端N31耦接于偏置電壓VG_BIAS，偏置電壓VG_BIAS可以由偏置電壓產生器(未示出)產生，電感L3的另一端N32耦接于電容C的一端N51。 電感L4磁耦合至電感L2和L6這兩者，其中，電感L4的一端N41耦接于偏置電壓VG_BIAS，電感L4的另一端N42耦接于電容C的另一端N52。
例如，電感L1、L2、L5和L6可以具有相同的電感值LD，LC振盪電路502內的電感L3和L4可以具有相同的電感值LG，電感L1和L3之間的磁耦合(即，電感耦合)與電感L2和L4之間的磁耦合(即電感耦合)可以具有相同的耦合係數kN，以及，電感L3和L5之間的磁耦合(即電感耦合)與電感L4和L6之間的磁耦合(即電感耦合)可以具有相同的耦合係數kP。因此，電感L3和L5之間的互感與電感L4和L6之間的互感可以具有相同的互感值MP(
Figure 108148116-A0305-02-0021-12
)，以及，電感L1和L3之間的互感與電感L2和L4之間的互感可以具有相同的互感值MN(
Figure 108148116-A0305-02-0021-13
)。
第5圖所示的CMOS型壓控振盪器(VCO)500是基於第1圖所示的NMOS型壓控振盪器(VCO)100和第2圖所示的PMOS型壓控振盪器(VCO)200的，因而具有與如上描述的壓控振盪器(VCO)100和200相同的優點。由於本領域技術人員在閱讀了針對壓控振盪器(VCO)100和200的以上段落之後可以容易地理解壓控振盪器(VCO)500的細節，因此，為簡潔起見，在此省略進一步的描述。
雖然已經對本發明實施例及其優點進行了詳細說明，但應當理解的係，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更，例如，可以通過結合不同實施例的若干部分來得出新的實施例。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為準。所屬技術領域中具有通常知識者皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:壓控振盪器(VCO)
102:電感電容(LC)振盪電路
L1、L2、L3、L4:電感
MN1、MN2:NMOS電晶體
C:電容

Claims (8)

  1. 一種壓控振盪器，包括：第一電感，其具有第一端和第二端；第二電感，其具有第一端和第二端，該第二電感的第一端耦接于第一電感的第一端；第一P溝道金屬氧化物半導體(PMOS)電晶體，其具有閘極節點、汲極節點和源極節點，該第一PMOS電晶體的汲極節點耦接于該第一電感的第二端，且該第一MOS電晶體的源極節點耦接至第一電源軌；第二PMOS電晶體，其具有閘極節點、汲極節點和源極節點，該第二PMOS電晶體的汲極節點耦接于該第二電感的第二端，且該第二PMOS電晶體的源極節點耦接于該第一電源軌；第一N溝道金屬氧化物半導體(NMOS)電晶體，其具有閘極節點、汲極節點和源極節點，該第一NMOS電晶體的汲極節點耦接于該第一電感的第二端，且該第一MOS電晶體的源極節點耦接于第二電源軌；第二NMOS電晶體，其具有閘極節點、汲極節點和源極節點，該第二NMOS電晶體的汲極節點耦接于該第二電感的第二端，且該第二NMOS電晶體的源極節點耦接于該第二電源軌；以及電感電容(LC)振盪電路，耦接于該第一PMOS電晶體的閘極節點、該第二PMOS電晶體的閘極節點、該第一NMOS電晶體的閘極節點和該第二NMOS電晶體的閘極節點，其中，能量通過該第一電感和該第二電感被磁力泵送到該LC振盪電路中，使得在該LC振盪電路與該第一PMOS電晶體和該第一NMOS電晶體中的每一個的汲極節點之間沒有直接連接，以及，在該LC振盪電路與該第二PMOS電晶體和該第二NMOS電晶體中的每一個的汲極節點之間也沒有直接連接。
  2. 根據申請專利範圍第1項所述的壓控振盪器，其中，該LC振盪電路包括：電容，該電容的第一端耦接于該第二PMOS電晶體的閘極節點和該第二NMOS電晶體的閘極節點，且該電容的第二端耦接于該第一PMOS電晶體的閘極節點和該第一NMOS電晶體的閘極節點；第三電感，與該第一電感磁耦合，該第三電感的第一端耦接于第一偏置電壓，且該第三電感的第二端耦接于該電容的第一端；以及第四電感，與該第二電感磁耦合，該第四電感的第一端耦接于該第一偏置電壓，且該第四電感的第二端耦接于該電容的第二端。
  3. 根據申請專利範圍第2項所述的壓控振盪器，其中，該第一電感的第一端和該第二電感的第一端耦接于該第一偏置電壓。
  4. 根據申請專利範圍第2項所述的壓控振盪器，其中，該第一電感的第一端和該第二電感的第一端耦接于第二偏置電壓，以及，該第一偏置電壓的設置獨立於該第二偏置電壓的設置。
  5. 一種壓控振盪器，包括：第一電感，其具有第一端和第二端；第二電感，其具有第一端和第二端，該第二電感的第一端耦接于該第一電感的第一端；第三電感，其具有第一端和第二端；第四電感，其具有第一端和第二端，該第四電感的第一端耦接于該第三電 感的第一端；第一P溝道金屬氧化物半導體(PMOS)電晶體，其具有閘極節點、汲極節點和源極節點，該第一PMOS電晶體的汲極節點耦接于該第一電感的第二端，且該第一PMOS電晶體的源極節點耦接至第一電源軌；第二PMOS電晶體，其具有閘極節點、汲極節點和源極節點，該第二PMOS電晶體的汲極節點耦接于該第二電感的第二端，且該第二PMOS電晶體的源極節點耦接于該第一電源軌；第一N溝道金屬氧化物半導體(NMOS)電晶體，其具有閘極節點、汲極節點和源極節點，該第一NMOS電晶體的汲極節點耦接于該第三電感的第二端，且該第一NMOS電晶體的源極節點耦接于第二電源軌；第二NMOS電晶體，其具有閘極節點、汲極節點和源極節點，該第二NMOS電晶體的汲極節點耦接于該第四電感的第二端，且該第二NMOS電晶體的源極節點耦接于該第二電源軌；以及電感電容(LC)振盪電路，耦接于該第一PMOS電晶體的閘極節點、該第二PMOS電晶體的閘極節點、該第一NMOS電晶體的閘極節點和該第二NMOS電晶體的閘極節點，其中，能量通過該第一電感、該第二電感、該第三電感和該第四電感被磁力泵送到該LC振盪電路中，使得在該LC振盪電路與該第一PMOS電晶體和該第一NMOS電晶體中的每一個的汲極節點之間沒有直接連接，以及，在該LC振盪電路與該第二PMOS電晶體和該第二NMOS電晶體中的每一個的汲極節點之間也沒有直接連接。
  6. 根據申請專利範圍第5項所述的壓控振盪器，其中，該LC振盪電路包括：電容，該電容的第一端耦接于該第二PMOS電晶體的閘極節點和該第二NMOS電晶體的閘極節點，且該電容的第二端耦接于該第一PMOS電晶體的閘極節點和該第一NMOS電晶體的閘極節點；第五電感，其磁耦合至該第一電感和該第三電感這兩者，該第五電感的第一端耦接于偏置電壓，且該第五電感的第二端耦接于該電容的第一端；以及第六電感，其磁耦合至該第二電感和該第四電感這兩者，該第六電感的第一端耦接于該偏置電壓，且該第六電感的第二端耦接于該電容的第二端。
  7. 根據申請專利範圍第5項所述的壓控振盪器，其中，該第一電感的第一端和該第二電感的第一端耦接于該第二電源軌。
  8. 根據申請專利範圍第5項所述的壓控振盪器，其中，該第三電感的第一端和該第四電感的第一端耦接于該第一電源軌。
TW108148116A 2019-01-02 2019-12-27 壓控振盪器 TWI713300B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962787447P 2019-01-02 2019-01-02
US62/787,447 2019-01-02
US16/681,771 2019-11-12
US16/681,771 US10778145B2 (en) 2019-01-02 2019-11-12 Magnetically pumped voltage controlled oscillator

Publications (2)

Publication Number Publication Date
TW202042494A TW202042494A (zh) 2020-11-16
TWI713300B true TWI713300B (zh) 2020-12-11

Family

ID=68621181

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108148116A TWI713300B (zh) 2019-01-02 2019-12-27 壓控振盪器

Country Status (4)

Country Link
US (1) US10778145B2 (zh)
EP (1) EP3678292A1 (zh)
CN (1) CN111404485B (zh)
TW (1) TWI713300B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11482924B2 (en) * 2018-07-26 2022-10-25 Analog Devices International Unlimited Company Power isolator exhibiting low electromagnetic interference
CN111969953A (zh) * 2020-07-29 2020-11-20 华南理工大学 一种基于变压器谐振器的低功耗振荡器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710667B2 (en) * 2001-08-27 2004-03-23 Renesas Technology Corp. Voltage controlled oscillator
TW200822528A (en) * 2006-11-07 2008-05-16 Univ Nat Taiwan Science Tech Multi-phase voltage-control osillator
CN102959857A (zh) * 2009-12-17 2013-03-06 意法半导体有限公司 压控振荡器的电路配置
US20170126177A1 (en) * 2015-10-30 2017-05-04 Texas Instruments Incorporated Trifilar Voltage Controlled Oscillator
US20170179216A1 (en) * 2015-12-18 2017-06-22 Taiwan Semiconductor Manufacturing Co., Ltd Adjustable Multi-Turn Magnetic Coupling Device
US20180109225A1 (en) * 2016-10-19 2018-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Ultra-low power voltage controlled oscillator

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154349B2 (en) * 2004-08-11 2006-12-26 Qualcomm, Incorporated Coupled-inductor multi-band VCO
ITVA20070009A1 (it) * 2007-01-17 2008-07-18 St Microelectronics Srl Metodo di regolazione della frequenza di risonanza di un circuito risonante lc e relativo circuito risonante
CN101753100A (zh) * 2008-11-28 2010-06-23 北京大学 压控振荡器
US8031019B2 (en) 2009-02-02 2011-10-04 Qualcomm Incorporated Integrated voltage-controlled oscillator circuits
US8742880B2 (en) 2011-10-28 2014-06-03 Qualcomm Incorporated Single differential transformer core
US9014653B2 (en) * 2012-09-16 2015-04-21 Technische Universiteit Delft High-IF superheterodyne receiver incorporating high-Q complex band pass filter
CN104272583B (zh) * 2013-02-15 2017-07-14 华为技术有限公司 一种具有尾电流源和基于变压器的振荡回路的电感电容振荡器
US9374036B2 (en) * 2014-08-20 2016-06-21 Short Circuit Technologies Llc Split transformer based LC-tank digitally controlled oscillator
EP3202042B1 (en) * 2014-10-03 2023-12-06 Short Circuit Technologies LLC 60 ghz frequency generator incorporating third harmonic boost and extraction
EP3158641B1 (en) * 2015-01-27 2021-06-16 Huawei Technologies Co., Ltd. A resonator circuit
US10425038B2 (en) 2015-10-14 2019-09-24 Mediatek Inc. LC-tank oscillator having intrinsic low-pass filter
WO2018023367A1 (zh) * 2016-08-02 2018-02-08 华为技术有限公司 电压波形整形振荡器
CN106571777A (zh) * 2016-11-04 2017-04-19 华为技术有限公司 双模振荡器及多相位振荡器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710667B2 (en) * 2001-08-27 2004-03-23 Renesas Technology Corp. Voltage controlled oscillator
TW200822528A (en) * 2006-11-07 2008-05-16 Univ Nat Taiwan Science Tech Multi-phase voltage-control osillator
CN102959857A (zh) * 2009-12-17 2013-03-06 意法半导体有限公司 压控振荡器的电路配置
US20170126177A1 (en) * 2015-10-30 2017-05-04 Texas Instruments Incorporated Trifilar Voltage Controlled Oscillator
US20170179216A1 (en) * 2015-12-18 2017-06-22 Taiwan Semiconductor Manufacturing Co., Ltd Adjustable Multi-Turn Magnetic Coupling Device
US20180109225A1 (en) * 2016-10-19 2018-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Ultra-low power voltage controlled oscillator

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
2008年10月30日公開文件Mingquan Bao, Yinggang Li "A Compact 23 GHz Hartley VCO in 0.13 mu m CMOS Technology" https://www.researchgate.net/publication/251872600_A_Compact_23_GHz_Hartley_VCO_in_013_mu_m_CMOS_Technology
2012年7月20日公開文件Shen Wang et. al. "Low-Voltage Low-Power 1.6 GHz Quadrature Signal Generation Through Stacking a Transformer-Based VCO and a Divide-by-Two" IEEE Transactions on Circuits and Systems I: Regular Papers ( Volume: 59 , Issue: 12 , Dec. 2012 )
年7月20日公開文件Shen Wang et. al. "Low-Voltage Low-Power 1.6 GHz Quadrature Signal Generation Through Stacking a Transformer-Based VCO and a Divide-by-Two" IEEE Transactions on Circuits and Systems I: Regular Papers ( Volume: 59 , Issue: 12 , Dec. 2012 ) 2008年10月30日公開文件Mingquan Bao, Yinggang Li "A Compact 23 GHz Hartley VCO in 0.13 mu m CMOS Technology" https://www.researchgate.net/publication/251872600_A_Compact_23_GHz_Hartley_VCO_in_013_mu_m_CMOS_Technology *

Also Published As

Publication number Publication date
CN111404485B (zh) 2023-10-27
TW202042494A (zh) 2020-11-16
CN111404485A (zh) 2020-07-10
US20200212843A1 (en) 2020-07-02
EP3678292A1 (en) 2020-07-08
US10778145B2 (en) 2020-09-15

Similar Documents

Publication Publication Date Title
Chuang et al. A wide locking range and low voltage CMOS direct injection-locked frequency divider
US7375596B2 (en) Quadrature voltage controlled oscillator
US20030231072A1 (en) Voltage controlled oscillator circuit and method
US20100301955A1 (en) Frequency divider using an injection-locking-range enhancement technique
TW200843352A (en) Oscillating apparatus and method for reducing phase noise of oscillating signal generated from oscillating apparatus
JP4889761B2 (ja) 電圧制御発振器
TWI713300B (zh) 壓控振盪器
US8264290B2 (en) Dual positive-feedbacks voltage controlled oscillator
Zhu et al. A Startup Robust Feedback Class-C VCO with Constant Amplitude Control in 0.18$\mu $ m CMOS
US20080315964A1 (en) Voltage controlled oscillator using tunable active inductor
TWI431943B (zh) 注入鎖定除頻器
US20090128245A1 (en) Oscillator Circuit
WO2020105182A1 (ja) 電圧制御発振器およびそれを用いたｐｌｌ回路
JP2006500815A (ja) Ｌｃ発振器
US8975977B2 (en) Low noise and low power voltage controlled oscillators
US20040130369A1 (en) Latch system comprising an action module to increase negative resistance
CN110719070B (zh) 一种基于动态阈值技术的低功耗压控振荡器
Jang et al. LC-tank Colpitts injection-locked frequency divider with record locking range
Chavan et al. Design of 5.1 GHz ultra-low power and wide tuning range hybrid oscillator
Rottava et al. Ultra-low-power 2.4 GHz Colpitts oscillator based on double feedback technique
Manstretta et al. An intuitive analysis of phase noise fundamental limits in LC oscillators
Lai et al. Dual-feedback GaN HEMT oscillator
Liu et al. Design of Quadrature Output Two-stage Differential Ring VCO
WO2017126241A1 (ja) 可変容量回路、発振回路、および、可変容量回路の制御方法
Wu et al. A 2.4 GHz Low Phase Noise In-Phase Coupled Class-C Quadrature VCO in 0.18$\mu {\rm m} $ CMOS