TWI709218B - 晶片封裝結構及其製作方法 - Google Patents
晶片封裝結構及其製作方法 Download PDFInfo
- Publication number
- TWI709218B TWI709218B TW108148259A TW108148259A TWI709218B TW I709218 B TWI709218 B TW I709218B TW 108148259 A TW108148259 A TW 108148259A TW 108148259 A TW108148259 A TW 108148259A TW I709218 B TWI709218 B TW I709218B
- Authority
- TW
- Taiwan
- Prior art keywords
- chip
- package structure
- encapsulant
- pad
- chip package
- Prior art date
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
一種晶片封裝結構,包括至少一晶片、至少一導熱元件、一封裝膠體以及一重配置線路層。每一晶片具有彼此相對的一主動表面與一背面以及設置於主動表面上的多個電極。導熱元件設置於每一晶片的背面上。封裝膠體包覆晶片與導熱元件,且具有彼此相對的一上表面與一下表面。每一晶片的每一電極的一底表面切齊於封裝膠體的下表面。封裝膠體暴露出每一導熱元件的一頂表面。重配置線路層配置於封裝膠體的下表面上,且電性連接每一晶片的電極。
Description
本發明是有關於一種封裝結構及其製作方法,且特別是有關於一種晶片封裝結構及其製作方法。
利用扇出式多頻帶天線晶圓級封裝的設計,可以讓電子線路微縮化,並大幅降低電性的***損耗。在未來電子產品在傳輸頻率與操作速度越來越快下,伴隨而來的晶片散熱問題也越來越重要。然而,在前述的扇出式多頻帶天線晶圓級封裝的製作中,晶片的主動表面是朝上(face-up)以背面接合至作為天線接地圖案的第一重配置線路層,而後再於晶片的主動表面上製作與銲球電性連接的第二重配置線路層。因此,在上述的製作方法中無法加入散熱塊或散熱鰭片來對晶片進行散熱,因而無法解決扇出式多頻帶天線晶圓級封裝的散熱問題。
本發明提供一種晶片封裝結構,其可具有較佳的散熱效果。
本發明提供一種晶片封裝結構的製作方法,用以製作上述的晶片封裝結構。
本發明的晶片封裝結構,其包括至少一晶片、至少一導熱元件、一封裝膠體以及一重配置線路層。每一晶片具有彼此相對的一主動表面與一背面以及設置於主動表面上的多個電極。導熱元件設置於每一晶片的背面上。封裝膠體包覆晶片與導熱元件,且具有彼此相對的一上表面與一下表面。每一晶片的每一電極的一底表面切齊於封裝膠體的下表面。封裝膠體暴露出每一導熱元件的一頂表面。重配置線路層配置於封裝膠體的下表面上,且電性連接每一晶片的電極。
在本發明的一實施例中,上述的晶片封裝結構還包括至少一導電通孔、至少一第一接墊以及至少一第二接墊。導電通孔貫穿封裝膠體且連接上表面與下表面。第一接墊配置於封裝膠體的上表面上,且電性連接每一導電通孔的一第一端。第二接墊配置於封裝膠體的下表面上,且電性連接每一導電通孔的一第二端,其中重配置線路層電性連接第二接墊。
在本發明的一實施例中,上述的晶片封裝結構更包括一天線結構層,配置於封裝膠體的上表面上,且包括一介電層以及多個天線圖案。介電層具有暴露出導熱元件的至少一開口,且介電層覆蓋封裝膠體的上表面與第一接墊。天線圖案內埋於介電層且切齊於介電層相對遠離封裝膠體的一表面。天線圖案與第一接墊電性連接。
在本發明的一實施例中,上述的至少一晶片為至少一射頻晶片。
在本發明的一實施例中,上述的至少一晶片包括一第一晶片與一第二晶片,且天線圖案對應第一晶片設置。
在本發明的一實施例中,上述的第一晶片為一射頻晶片,而第二晶片為一基頻晶片。
在本發明的一實施例中,上述的至少一晶片為至少一基頻晶片。
在本發明的一實施例中,上述的晶片封裝結構更包括多個銲球,配置於重佈線路層的多個扇出接墊上,且與重佈線路層電性連接。
在本發明的一實施例中,上述的每一導熱元件於每一晶片的背面上的正投影面積小於背面的面積。
在本發明的一實施例中,上述的晶片封裝結構更包括至少一熱界面材料,配置於導熱元件與晶片之間。導熱元件透過熱界面材料而固定於晶片上。
本發明的晶片封裝結構的製作方法,其包括以下步驟。提供已形成有一黏著層的一載板。提供至少一晶片及至少一導熱元件。每一晶片具有彼此相對的一主動表面與一背面以及設置於主動表面上的多個電極。每一導熱元件設置於每一晶片的背面上。接合晶片於載板上,其中每一晶片的電極直接接觸黏著層。形成一封裝膠體於載板上,以覆蓋黏著層且包覆晶片與導熱元件。移除部分封裝膠體,以使封裝膠體暴露出每一導熱元件的一頂表面。移除載板與黏著層,而暴露出每一晶片的電極與封裝膠體的一下表面。每一晶片的每一電極的一底表面切齊於封裝膠體的下表面。形成一重配置線路層於封裝膠體的下表面上。重配置線路層電性連接每一晶片的電極。
在本發明的一實施例中,上述於移除載板與黏著層之後,且於形成重配置線路層之前,更包括以下步驟。形成至少一導電通孔以貫穿封裝膠體且連接封裝膠體相對於下表面的一上表面與下表面。形成至少一第一接墊於封裝膠體的上表面上,其中第一接墊電性連接每一導電通孔的一第一端。形成至少一第二接墊於封裝膠體的下表面上,其中第二接墊電性連接每一導電通孔的一第二端。
在本發明的一實施例中,上述於形成重配置線路層之前,更包括形成一天線結構層於封裝膠體的上表面上。天線結構層包括一介電層以及多個天線圖案。介電層具有暴露出導熱元件的至少一開口,且介電層覆蓋封裝膠體的上表面與第一接墊。天線圖案內埋於介電層且切齊於介電層相對遠離封裝膠體的一表面。天線圖案與第一接墊電性連接。
在本發明的一實施例中,上述的至少一晶片為至少一射頻(radio frequency, RF)晶片。
在本發明的一實施例中,上述的至少一晶片包括一第一晶片與一第二晶片。天線圖案對應第一晶片設置。
在本發明的一實施例中,上述的第一晶片為一射頻晶片,而第二晶片為一基頻晶片(baseband chip)。
在本發明的一實施例中,上述的至少一晶片為至少一基頻晶片。
在本發明的一實施例中,上述於形成重配置線路層之後,更包括:形成多個銲球於重佈線路層的多個扇出接墊上,其中銲球與重佈線路層電性連接。
在本發明的一實施例中,上述的每一導熱元件於每一晶片的背面上的正投影面積小於背面的面積。
在本發明的一實施例中,上述的晶片封裝結構的製作方法,還包括提供至少一熱界面材料於導熱元件與晶片之間,其中導熱元件透過熱界面材料而固定於晶片上。
基於上述,在本發明的晶片封裝結構的設計中,晶片的背面配置有導熱元件,且封裝膠體暴露出導熱元件的頂表面。藉此,晶片所產生的熱可透過導熱元件快速地傳遞至在外界,因而使得本發明的晶片封裝結構可具有較佳地散熱效果。此外,重配置線路層配置於封裝膠體的下表面上且電性連接晶片的電極,使得本發明的晶片封裝結構可具有較佳的電性表現。簡言之,本發明的晶片封裝結構可同時兼顧電性與散熱的表現,可使晶片的功能維持正常不過熱,進而有效地延長晶片封裝結構的使用壽命。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1J繪示為本發明的一實施例的一種晶片封裝結構的製作方法的剖面示意圖。圖2繪示為圖1J的晶片封裝結構的俯視示意圖。關於本實施例的晶片封裝結構的製作方法,首先,請參考圖1A,提供已形成有一黏著層12的一載板10。此處,黏著層12例如是雙面熱解黏膠帶(thermal release tape),但不以此為限。
接著,請參考圖1B,提供至少一晶片(示意地繪示一個晶片110)及至少一導熱元件(示意地繪示一個導熱元件120)。每一晶片110具有彼此相對的一主動表面111與一背面113以及設置於主動表面111上的多個電極112。每一導熱元件120設置於每一晶片110的背面113上。更進一步來說,可提供至少一熱界面材料(Thermal Interface Material, TIM)(示意地繪示一個熱界面材料125)於導熱元件120與晶片110之間,其中導熱元件120可透過熱界面材料125而固定於晶片110上。如圖1B所示,導熱元件120於晶片110的背面113上的正投影面積小於背面113的面積。此處,晶片110具體化為一射頻(radio frequency, RF)晶片,而導熱元件120例如是散熱器(Heat Spreader),但不以此為限。
接著,請參考圖1C,接合晶片110於載板10上,其中每一晶片110的電極112直接接觸黏著層12。此處,晶片110及其上的導熱元件120是以主動表面111朝下(face-down)的方式接合於載板10的黏著層12上。
接著,請參考圖1D,形成一封裝膠體130a於載板10上,以覆蓋黏著層12且包覆晶片110與導熱元件120。此時,封裝膠體130a完全包覆該晶片110與導熱元件120,意即導熱元件120的一頂表面122亦被封裝膠體130所覆蓋。
接著,請同時參考圖1D與圖1E,透過例如是研磨的方式,來移除部分封裝膠體130a,以使封裝膠體130暴露出導熱元件120的頂表面122。此處,導熱元件120的頂表面122實質上切齊於封裝膠體130的一上表面132。
接著,請同時參考圖1E與圖1F,移除載板10與黏著層12,而暴露出晶片110的電極112與封裝膠體130相對於上表面132的一下表面134。此處,晶片110的每一電極112的一底表面115實質上切齊於封裝膠體130的下表面134。
接著,請同時參考圖1G與圖1H,透過例如是雷射鑽孔的方式形成通孔於封裝膠體130內,且透過電鍍填孔的方式,而形成至少一導電通孔(示意地繪示二個導電通孔140)以貫穿封裝膠體130、形成至少一第一接墊(示意地繪示二個第一接墊150)於封裝膠體130的上表面132上以及形成至少一第二接墊(示意地繪示二個第二接墊155)於封裝膠體140的下表面134上。導電通孔140連接上表面132與下表面134,而第一接墊150電性連接每一導電通孔140的一第一端142,且第二接墊155電性連接每一導電通孔140的一第二端144。此處,導電通孔140的材質、第一接墊150的材質以及第二接墊155的材質相同,例如是銅,但不以此為限。
之後,請同時參考圖1I與圖2,形成一天線結構層160於封裝膠體130的上表面132上。天線結構層160包括一介電層162以及多個天線圖案164。介電層162具有暴露出導熱元件120的至少一開口(示意地繪示一個開口163),且介電層162覆蓋封裝膠體130的上表面132與第一接墊150。此處,介電層162例如是感光性介電層(Photo-Imageable Dielectric layer),而開口163例如是透過蝕刻的方式所形成,但不以此為限。天線圖案164內埋於介電層162且切齊於介電層162相對遠離封裝膠體130的一表面165,其中天線圖案164與第一接墊150電性連接。此處,天線圖案164包括例如是多個貼片天線(patch antenna)164a以及多個偶極天線(dipole antenna)164b,且天線圖案164的材質例如是銅,但不以此為限。
最後,請參考圖1J,形成一重配置線路層170於封裝膠體130的下表面134上,其中重配置線路層170電性連接晶片110的電極112。由於重配置線路層170的圖案化線路172在封裝膠體130上的正投影面積大於晶片110在封裝膠體130上的正投影面積,因此圖案化線路172可視為一種扇出線路。緊接著,形成多個銲球180於重佈線路層170的多個扇出接墊174上,其中銲球180與重佈線路層170電性連接。最後,可以藉由單體化製程(singulation process),以形成至少一個如圖1J所示的晶片封裝結構100a,而完成晶片封裝結構100a的製作。
在結構上,請再參考圖1J,本實施例的晶片封裝結構100a包括晶片110、導熱元件120、封裝膠體130以及重配置線路層170。晶片110例如是射頻晶片,且其具有彼此相對的主動表面111與背面113以及設置於主動表面111上的電極112。導熱元件120可透過熱界面材料125而設置且固定於晶片110的背面113上,其中導熱元件120於晶片110的背面113上的正投影面積小於背面113的面積。封裝膠體130包覆晶片110與導熱元件120,且具有彼此相對的上表面132與下表面134。導熱元件120的頂表面122切齊於封裝膠體130的上表面132。晶片110的電極112的底表面115切齊於封裝膠體130的下表面134。重配置線路層170配置於封裝膠體130的下表面134上,且電性連接晶片110的電極112。
再者,本實施例的晶片封裝結構100a還包括導電通孔140、第一接墊150以及第二接墊155。導電通孔140貫穿封裝膠體130且連接上表面132與下表面134。第一接墊150配置於封裝膠體130的上表面132上,且電性連接每一導電通孔140的第一端142。第二接墊155配置於封裝膠體130的下表面134上,且電性連接每一導電通孔140的第二端144,其中重配置線路層170的圖案化線路層172電性連接第二接墊155。
此外,本實施例的晶片封裝結構100a還包括天線結構層160,配置於封裝膠體130的上表面132上,且包括介電層162以及天線圖案164。介電層162具有暴露出導熱元件120的開口163,且介電層162覆蓋封裝膠體130的上表面132與第一接墊150。天線圖案164內埋於介電層162且切齊於介電層162相對遠離封裝膠體130的表面165,且天線圖案164與第一接墊150電性連接。另外,本實施例的晶片封裝結構100a還更包括銲球180,配置於重佈線路層170的扇出接墊174上且與重佈線路層170電性連接。
相較於習知以晶片的主動表面朝上(face-up)的製作方式,由於本實施例的晶片110及其上的導熱元件120是以主動表面111朝下(face-down)的方式接合於載板10的黏著層12上,且晶片110的背面113配置有導熱元件120,其中封裝膠體130及天線結構層160的介電層162的開口163皆暴露出導熱元件120的頂表面122。藉此,晶片110所產生的熱可透過導熱元件120快速地傳遞至在外界,因而使得本實施例的晶片封裝結構100a可具有較佳地散熱效果。此外,重配置線路層170是配置於封裝膠體130的下表面134上且電性連接晶片110的電極112,而導電通孔140、第一接墊150與第二接墊155電性連接天線結構層160與重配置線路層170,使得本實施例的晶片封裝結構100a可具有較佳的電性表現。簡言之,本實施例的晶片封裝結構100a可同時兼顧電性與散熱的表現,可使晶片110的功能維持正常不過熱,保持天線圖案164的輻射強度與增益,進而有效地延長晶片封裝結構100a的使用壽命。換言之,本實施例的晶片封裝結構100a可視為是一種散熱增強型扇出式天線封裝的晶片封裝結構。
在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。
圖3繪示為本發明的一實施例的一種晶片封裝結構的剖面示意圖。請同時參考圖1J以及圖3,本實施例的晶片封裝結構100b與圖1J的晶片封裝結構100a相似,兩者的差異在於:本實施例的導熱元件包括一第一導熱元件120a與一第二導熱元件120b。第一導熱元件120a透過熱界面材料125而固定於晶片110的背面113上,其中第一導熱元件120a例如是散熱器。第二導熱元件120b透過熱界面材料127而固定於第一導熱元件120a上,其中第二導熱元件120b例如是散熱鰭片。此處,第一導熱元件120a位於熱界面材料125與熱界面材料127之間,且熱界面材料127與封裝膠體130的上表面132共平面,但不以此為限。由於本實施例的晶片封裝結構100b包括第一導熱元件120a與一第二導熱元件120b,可搭配在高性能的晶片110上,藉此來提高整體晶片封裝結構100b的散熱效果。
圖4繪示為本發明的另一實施例的一種晶片封裝結構的剖面示意圖。請同時參考圖1J以及圖4,本實施例的晶片封裝結構100c與圖1J的晶片封裝結構100a相似,兩者的差異在於:本實施例的晶片封裝結構100c沒有設置天線結構層160,且本實施例的晶片110a具體化為基頻晶片(baseband-chip)。導熱元件120透過熱界面材料125而固定於晶片110a的背面113a上。
在製程上,於圖1F的步驟之後,即移除載板10與黏著層12,而暴露出晶片110的電極112與封裝膠體130相對於上表面132的下表面134之後,直接接續圖1J的步驟,即形成重配置線路層170於封裝膠體130的下表面134上、形成銲球180於重佈線路層170的扇出接墊174上以及進行單體化程序等步驟。
圖5繪示為本發明的又一實施例的一種晶片封裝結構的剖面示意圖。請同時參考圖1J以及圖5,本實施例的晶片封裝結構100d與圖1J的晶片封裝結構100a相似,兩者的差異在於:本實施例的至少一晶片包括晶片110(可視為是第一晶片)與晶片110a(可視為是第二晶片),且天線圖案164對應晶片110設置。舉例來說,天線圖案164環繞晶片110的周圍設置;或者是,天線圖案164於封裝膠體130的上表面132上的正投影完全重疊或局部重疊於晶片110於封裝膠體130的上表面132上的正投影。天線圖案164於封裝膠體130的上表面132上的正投影不重疊於晶片110a於封裝膠體130的上表面132上的正投影。此處,晶片110為一射頻晶片,而晶片110a為一基頻晶片。也就是說,於對應基頻晶片處沒有設置天線圖案164。
此外,本實施例的導熱元件包括第一導熱元件120a與第二導熱元件120b。第一導熱元件120a透過熱界面材料125而固定於晶片110、110a的背面113、113a上,其中第一導熱元件120a例如是散熱器。第二導熱元件120b透過熱界面材料127而固定於第一導熱元件120a上,其中第二導熱元件120b例如是散熱鰭片。此處,第一導熱元件120a位於熱界面材料125與熱界面材料127之間,且熱界面材料127與封裝膠體130的上表面132共平面,但不以此為限。由於本實施例的晶片封裝結構100d包括第一導熱元件120a與一第二導熱元件120b,可搭配在高性能的晶片110、110a上,藉此來提高整體晶片封裝結構100d的散熱效果。
綜上所述,在本發明的晶片封裝結構的設計中,晶片的背面配置有導熱元件,且封裝膠體暴露出導熱元件的頂表面。藉此,晶片所產生的熱可透過導熱元件快速地傳遞至在外界,因而使得本發明的晶片封裝結構可具有較佳地散熱效果。此外,重配置線路層配置於封裝膠體的下表面上且電性連接晶片的電極,使得本發明的晶片封裝結構可具有較佳的電性表現。簡言之,本發明的晶片封裝結構可同時兼顧電性與散熱的表現,可使晶片的功能維持正常不過熱,進而有效地延長晶片封裝結構的使用壽命。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:載板
12:黏著層
100a、100b、100c、100d:晶片封裝結構
110、110a:晶片
111:主動表面
112:電極
113、113a:背面
115:底表面
120、120a、120b:導熱元件
122:頂表面
125、127:熱界面材料
130、130a:封裝膠體
132:上表面
134:下表面
140:導電通孔
142:第一端
144:第二端
150:第一接墊
155:第二接墊
160:天線結構層
162:介電層
163:開口
164:天線圖案
164a:貼片天線
164b:偶極天線
165:表面
170:重配置線路層
172:圖案化線路層
174:扇出接墊
180:銲球
圖1A至圖1J繪示為本發明的一實施例的一種晶片封裝結構的製作方法的剖面示意圖。
圖2繪示為圖1J的晶片封裝結構的俯視示意圖。
圖3繪示為本發明的一實施例的一種晶片封裝結構的剖面示意圖。
圖4繪示為本發明的另一實施例的一種晶片封裝結構的剖面示意圖。
圖5繪示為本發明的又一實施例的一種晶片封裝結構的剖面示意圖。
100a:晶片封裝結構
110:晶片
111:主動表面
112:電極
113:背面
115:底表面
120:導熱元件
122:頂表面
125:熱界面材料
130:封裝膠體
132:上表面
134:下表面
140:導電通孔
142:第一端
144:第二端
150:第一接墊
155:第二接墊
160:天線結構層
162:介電層
163:開口
164:天線圖案
165:表面
170:重配置線路層
172:圖案化線路層
174:扇出接墊
180:銲球
Claims (18)
- 一種晶片封裝結構,包括:至少一晶片,各該晶片具有彼此相對的一主動表面與一背面以及設置於該主動表面上的多個電極;至少一導熱元件,設置於各該晶片的該背面上;一封裝膠體,包覆該至少一晶片與該至少一導熱元件,且具有彼此相對的一上表面與一下表面,其中各該晶片的各該電極的一底表面切齊於該下表面,且該封裝膠體暴露出各該導熱元件的一頂表面;一重配置線路層,配置於該封裝膠體的該下表面上,且電性連接各該晶片的該些電極;至少一導電通孔,貫穿該封裝膠體且連接該上表面與該下表面;至少一第一接墊,配置於該封裝膠體的該上表面上,且電性連接各該導電通孔的一第一端;至少一第二接墊,配置於該封裝膠體的該下表面上,且電性連接各該導電通孔的一第二端,其中該重配置線路層電性連接該至少一第二接墊;以及一天線結構層,配置於該封裝膠體的該上表面上,且包括一介電層以及多個天線圖案,其中該介電層具有暴露出該至少一導熱元件的至少一開口,且該介電層覆蓋該封裝膠體的該上表面與該至少一第一接墊,而該些天線圖案內埋於該介電層且切齊於該 介電層相對遠離該封裝膠體的一表面,該些天線圖案與該至少一第一接墊電性連接。
- 如申請專利範圍第1項所述的晶片封裝結構,其中該至少一晶片為至少一射頻晶片。
- 如申請專利範圍第1項所述的晶片封裝結構,其中該至少一晶片包括一第一晶片與一第二晶片,且該天線圖案對應該第一晶片設置。
- 如申請專利範圍第3項所述的晶片封裝結構,其中該第一晶片為一射頻晶片,而該第二晶片為一基頻晶片。
- 如申請專利範圍第1項所述的晶片封裝結構,其中該至少一晶片為至少一基頻晶片。
- 如申請專利範圍第1項所述的晶片封裝結構,更包括:多個銲球,配置於該重佈線路層的多個扇出接墊上,且與該重佈線路層電性連接。
- 如申請專利範圍第1項所述的晶片封裝結構,其中各該導熱元件於各該晶片的該背面上的正投影面積小於該背面的面積。
- 如申請專利範圍第1項所述的晶片封裝結構,更包括:至少一熱界面材料,配置於該至少一導熱元件與該至少一晶片之間,其中該至少一導熱元件透過該至少一熱界面材料而固定於該至少一晶片上。
- 一種晶片封裝結構的製作方法,包括: 提供已形成有一黏著層的一載板;提供至少一晶片及至少一導熱元件,各該晶片具有彼此相對的一主動表面與一背面以及設置於該主動表面上的多個電極,各該導熱元件設置於各該晶片的該背面上;接合該至少一晶片於該載板上,其中各該晶片的該些電極直接接觸該黏著層;形成一封裝膠體於該載板上,以覆蓋該黏著層且包覆該至少一晶片與該至少一導熱元件;移除部分該封裝膠體,以使該封裝膠體暴露出各該導熱元件的一頂表面;移除該載板與該黏著層,而暴露出各該晶片的該些電極與該封裝膠體的一下表面,其中各該晶片的各該電極的一底表面切齊於該封裝膠體的該下表面;以及形成一重配置線路層於該封裝膠體的該下表面上,其中該重配置線路層電性連接各該晶片的該些電極。
- 如申請專利範圍第9項所述的晶片封裝結構的製作方法,其中於移除該載板與該黏著層之後,且於形成該重配置線路層之前,更包括:形成至少一導電通孔以貫穿該封裝膠體且連接該封裝膠體相對於該下表面的一上表面與該下表面;形成至少一第一接墊於該封裝膠體的該上表面上,其中該至少一第一接墊電性連接各該導電通孔的一第一端;以及 形成至少一第二接墊於該封裝膠體的該下表面上,其中該至少一第二接墊電性連接各該導電通孔的一第二端。
- 如申請專利範圍第10項所述的晶片封裝結構的製作方法,其中於形成該重配置線路層之前,更包括:形成一天線結構層於該封裝膠體的該上表面上,其中該天線結構層包括一介電層以及多個天線圖案,該介電層具有暴露出該至少一導熱元件的至少一開口,且該介電層覆蓋該封裝膠體的該上表面與該至少一第一接墊,而該些天線圖案內埋於該介電層且切齊於該介電層相對遠離該封裝膠體的一表面,且該些天線圖案與該至少一第一接墊電性連接。
- 如申請專利範圍第11項所述的晶片封裝結構的製作方法,其中該至少一晶片為至少一射頻晶片。
- 如申請專利範圍第11項所述的晶片封裝結構的製作方法,其中該至少一晶片包括一第一晶片與一第二晶片,且該天線圖案對應該第一晶片設置。
- 如申請專利範圍第13項所述的晶片封裝結構的製作方法,其中該第一晶片為一射頻晶片,而該第二晶片為一基頻晶片。
- 如申請專利範圍第9項所述的晶片封裝結構的製作方法,其中該至少一晶片為至少一基頻晶片。
- 如申請專利範圍第9項所述的晶片封裝結構的製作方法,其中於形成該重配置線路層之後,更包括: 形成多個銲球於該重佈線路層的多個扇出接墊上,其中該些銲球與該重佈線路層電性連接。
- 如申請專利範圍第9項所述的晶片封裝結構的製作方法,其中各該導熱元件於各該晶片的該背面上的正投影面積小於該背面的面積。
- 如申請專利範圍第9項所述的晶片封裝結構的製作方法,還包括:提供至少一熱界面材料於該至少一導熱元件與該至少一晶片之間,其中該至少一導熱元件透過該至少一熱界面材料而固定於該至少一晶片上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108148259A TWI709218B (zh) | 2019-12-30 | 2019-12-30 | 晶片封裝結構及其製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108148259A TWI709218B (zh) | 2019-12-30 | 2019-12-30 | 晶片封裝結構及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI709218B true TWI709218B (zh) | 2020-11-01 |
TW202125761A TW202125761A (zh) | 2021-07-01 |
Family
ID=74202229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108148259A TWI709218B (zh) | 2019-12-30 | 2019-12-30 | 晶片封裝結構及其製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI709218B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201917800A (zh) * | 2017-10-17 | 2019-05-01 | 聯發科技股份有限公司 | 半導體封裝 |
US20190148264A1 (en) * | 2012-09-20 | 2019-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer Level Embedded Heat Spreader |
-
2019
- 2019-12-30 TW TW108148259A patent/TWI709218B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190148264A1 (en) * | 2012-09-20 | 2019-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer Level Embedded Heat Spreader |
TW201917800A (zh) * | 2017-10-17 | 2019-05-01 | 聯發科技股份有限公司 | 半導體封裝 |
Also Published As
Publication number | Publication date |
---|---|
TW202125761A (zh) | 2021-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10566320B2 (en) | Method for fabricating electronic package | |
KR101678539B1 (ko) | 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법 | |
TWI688068B (zh) | 整合扇出型封裝及其製造方法 | |
TWI773404B (zh) | 半導體封裝 | |
TWI649811B (zh) | 用於應用處理器和記憶體整合的薄的三維扇出嵌入式晶圓級封裝 | |
TWI665775B (zh) | 封裝結構及晶片結構 | |
TW201742203A (zh) | 整合扇出型封裝及其製造方法 | |
JP6669586B2 (ja) | 半導体装置、半導体装置の製造方法 | |
KR20180060895A (ko) | 반도체 패키지 및 이의 제조방법 | |
TW202006923A (zh) | 半導體封裝及其製造方法 | |
KR20150091933A (ko) | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 | |
KR20110037066A (ko) | 반도체 디바이스 및 그 제조 방법 | |
JP2016092300A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20200312734A1 (en) | Semiconductor package with an internal heat sink and method for manufacturing the same | |
TW201832297A (zh) | 封裝堆疊構造及其製造方法 | |
TWI720839B (zh) | 晶片封裝結構及其製造方法 | |
US11562972B2 (en) | Manufacturing method of the chip package structure having at least one chip and at least one thermally conductive element | |
KR101341435B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
TWI709218B (zh) | 晶片封裝結構及其製作方法 | |
TWI641058B (zh) | 使用導線架條製造晶圓級封裝及相關裝置 | |
CN113161298B (zh) | 芯片封装结构及其制作方法 | |
TW201601272A (zh) | 封裝結構 | |
TWI508197B (zh) | 半導體封裝件及其製法 | |
TWI606617B (zh) | Led封裝結構及其製作方法 | |
JP4728079B2 (ja) | 半導体装置用基板および半導体装置 |