TWI709142B - 記憶體裝置及其更新方法 - Google Patents
記憶體裝置及其更新方法 Download PDFInfo
- Publication number
- TWI709142B TWI709142B TW108127319A TW108127319A TWI709142B TW I709142 B TWI709142 B TW I709142B TW 108127319 A TW108127319 A TW 108127319A TW 108127319 A TW108127319 A TW 108127319A TW I709142 B TWI709142 B TW I709142B
- Authority
- TW
- Taiwan
- Prior art keywords
- redundant
- word line
- update
- reference command
- addresses
- Prior art date
Links
Images
Landscapes
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
一種記憶體裝置及其更新方法。記憶體裝置包括記憶胞陣列與控制器。記憶胞陣列具有多個正常區域以及相鄰於多個正常區域的冗餘區域。冗餘區域具有多個冗餘字元線。在正常區域與冗餘區域的邊界處配置多個邊界字元線。控制器依序更新多個冗餘字元線,並在依序更新多個冗餘字元線後依序更新多個邊界字元線。
Description
本發明是有關於一種記憶體裝置及其更新方法,且特別是有關於一種更新冗餘區域字元線的記憶體裝置及其更新方法。
當動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)中存在被重複啟用多次的特定字元線(又稱加害者字元線)時,與加害者字元線相鄰的字元線(又稱受害者字元線)上的記憶胞將可能因為串音干擾(cross talk)或耦合效應而遺失所儲存的資料,此種干擾現象稱為列干擾(Row Hammer)現象。
習知技術透過額外地更新(refresh)受害者字元線以避免列干擾現象。即,使受害者字元線具有較高的更新頻率。然而,在一些具高記憶胞密度的DRAM結構中,受害者字元線的位址計算較為複雜,因此需要較大面積的更新位址計算器(又稱為列干擾位址計算器)來計算受害者字元線的位址。
本發明提供一種記憶體裝置及其更新方法,可以不需要計算冗餘區域中因列干擾而需要更新的字元線位址,從而減少更新位址計算器的面積。
本發明的實施例提供一種記憶體裝置,記憶體裝置包括記憶胞陣列與控制器。記憶胞陣列具有多個正常區域以及相鄰於多個正常區域的冗餘區域。冗餘區域具有多個冗餘字元線,且在多個正常區域與冗餘區域的邊界處配置多個邊界字元線。控制器依序更新多個冗餘字元線,並在依序更新多個冗餘字元線後依序更新多個邊界字元線。
本發明的實施例提供一種更新方法,適用於記憶體裝置。記憶體裝置包括記憶胞陣列與控制器,記憶胞陣列具有多個正常區域以及相鄰於多個正常區域的冗餘區域。冗餘區域具有多個冗餘字元線,且在正常區域與冗餘區域的邊界處配置多個邊界字元線。更新方法包含但不限於依序更新多個冗餘字元線,並在依序更新多個冗餘字元線後,依序更新多個邊界字元線。
基於上述,在本發明一些實施例中,所述記憶體裝置及其更新方法可以減少更新位址計算器的面積。控制器依序更新記憶胞陣列中的冗餘字元線以及邊界字元線,由於不需要計算冗餘區域中受到列干擾而需要更新的字元線位址,因此可減少更新位址計算器的面積。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
請參照圖1,在一實施例中,記憶體裝置100包含控制器110與記憶胞陣列120。控制器110耦接記憶胞陣列120,控制器110包括更新位址計算器130、更新位址多工器170、列位址多工器180以及列位址解碼器190。控制器110被配置為根據正常命令訊號ACT、參考命令訊號AREF與位址ADD將字元線位址WL提供至記憶胞陣列120。
記憶胞陣列120例如包括多個動態隨機存取記憶胞,本發明並不限制記憶胞陣列120的種類與結構。請參照圖2,在一實施例中,記憶胞陣列120包括正常區域210以及相鄰於正常區域210的冗餘區域220,其中正常區域210的數量以及正常區域210與冗餘區域220的鄰接關係僅為示例,不以此為限。冗餘區域220內配置冗餘列及冗餘行,冗餘列及冗餘行具有冗餘記憶胞,用以取代正常區域210中不良或受損的記憶胞,以維持記憶體裝置100的正常功能。記憶胞陣列120接收字元線位址WL以對記憶胞陣列120中的記憶胞進行更新,避免列干擾現象導致的儲存資料遺失。在一實施例中,冗餘區域220具有多個冗餘字元線R1-R48,且在多個正常區域210與冗餘區域220的邊界處配置多個邊界字元線B1-B4。邊界子元線B1與邊界字元線B4配置在正常區域210中,且邊界字元線B2與邊界字元線B3配置於冗餘區域220中。邊界字元線B1與邊界字元線B4可以作為普通字元線進行使用,邊界字元線B2與邊界字元線B3可以作為冗餘字元線進行使用。冗餘字元線R1-R48以及邊界字元線B1-B4的數量取決於多個正常區域210與冗餘區域220的架構,本發明不以此為限。
更新位址計算器130被配置為根據正常命令訊號ACT、參考命令訊號AREF與位址ADD將正常區域更新位址NRADD、冗餘區域更新位址RRADD提供至更新位址多工器170。更新位址計算器130更被配置為計算參考命令訊號AREF的脈衝數以提供更新計數位址RCADD至更新位址多工器170,並分別提供選擇訊號S1、選擇訊號S2與更新狀態訊號RS至更新位址多工器170、列位址多工器180與列位址解碼器190。詳細來說,更新位址計算器130包括正常區域更新位址控制電路140與冗餘區域更新位址控制電路150。正常區域更新位址控制電路140被配置為依據正常命令訊號ACT與位址ADD提供正常區域更新位址NRADD至更新位址多工器170,以提供正常區域210中需要更新的位址至更新位址多工器170。冗餘區域更新位址控制電路150被配置為接收參考命令訊號AREF,並依據參考命令訊號AREF、多個冗餘字元線位址RA1-RA48與多個邊界字元線位址BA1-BA4,依序產生多個冗餘區域更新位址RRADD至更新位址多工器170,以提供冗餘區域220中需要更新的位址。多個冗餘字元線位址RA1-RA48以及多個邊界字元線位址BA1-BA4為對應多個冗餘字元線R1-R48以及多個邊界字元線B1-B4的位址。在一實施例中,控制器110依據多個冗餘區域更新位址RRADD來依序更新冗餘字元線R1-R48,並在依序更新冗餘字元線R1-R48之後依序更新邊界字元線B1-B4。
更新位址多工器170耦接更新位址計算器130,更新位址多工器170被配置為接收正常區域更新位址NRADD、冗餘區域更新位址RRADD、更新計數位址RCADD與選擇訊號S1,並依據選擇訊號S1選擇位址以輸出更新位址RADD至列位址多工器180。
列位址多工器180耦接更新位址多工器170,列位址多工器180被配置為接收更新位址RADD以及選擇訊號S2,並依據選擇訊號S2選擇位址以輸出列位址RA至列位址解碼器190。
列位址解碼器190耦接列位址多工器180,列位址解碼器190被配置為接收列位址RA以及更新狀態訊號RS,並依據列位址RA以及更新狀態訊號RS進行解碼以提供字元線位址WL至記憶胞陣列120,以對記憶胞陣列120中相對應的字元線進行更新。更新狀態訊號RS用以決定冗餘字元線R1-R48以及邊界字元線B1-B4的更新時序。
在一實施例中,控制器110的更新方式為依序更新冗餘字元線R1-R48,並在依序更新冗餘字元線R1-R48後依序更新邊界字元線B1-B4。舉例來說,控制器110先更新冗餘字元線R1,接著更新冗餘字元線R2,以此類推,最後更新冗餘字元線R48。當控制器110依序更新完冗餘字元線R1-R48後,控制器110接著依序更新邊界字元線B1-B4,舉例來說,首先更新邊界字元線B1,再更新邊界字元線B2,以此類推,最後更新邊界字元線B4。必須說明的是,控制器110更新冗餘字元線R1-R48以及邊界字元線B1-B4的順序僅為一示例,本發明不以此為限。在其他實施例中,控制器110的更新順序也可以由冗餘字元線R48更新至冗餘字元線R1或者邊界字元線B4更新至邊界字元線B1,控制器110也可以先更新邊界字元線B1-B4,再更新冗餘字元線R1-R48。或者,控制器110也可以將邊界字元線B1-B4的更新時序***冗餘字元線R1-R48的更新時序中,本發明並未限制更新的順序。
同時參照圖3以及圖4,冗餘區域更新位址控制電路150包括參考命令計數器310、冗餘字元線位址選擇器320、邏輯電路330與多工器340。參考命令計數器310配置為接收參考命令訊號AREF,並依據參考命令訊號AREF產生冗餘旗標RFLAG。在一實施例中,參考命令計數器310可以是同步計數器或非同步計數器,本發明並未限制。參考命令計數器310計算參考命令訊號AREF的脈衝數量而產生參考命令訊號脈衝數,每當參考命令訊號脈衝數相等於第一數量時,參考命令計數器310產生冗餘旗標RFLAG的脈衝。在一實施例中,冗餘區域的更新週期可以設定為發出16次的參考命令訊號AREF的時間。舉例來說,當參考命令計數器310接收作為參考命令訊號AREF的脈衝AREF1時,所累計的參考命令訊號AREF的脈衝數已達16,隨後參考命令計數器310產生冗餘旗標RFLAG的脈衝F1,並且將所計數的參考命令訊號AREF的脈衝數歸0。當參考命令計數器310接收作為參考命令訊號AREF的脈衝AREF2時,所累計的參考命令訊號AREF的脈衝數為1,當接收參考命令訊號AREF的脈衝AREF3時,所累計的參考命令訊號AREF的脈衝數為2,以此類推,當參考命令計數器310接收參考命令訊號AREF的脈衝AREF17時,所累計的參考命令訊號AREF的脈衝數為16,隨後參考命令計數器310產生冗餘旗標RFLAG的脈衝F2,並且將參考命令訊號AREF的脈衝數歸0。
冗餘字元線位址選擇器320耦接參考命令計數器310,冗餘字元線位址選擇器320被配置為依據冗餘旗標RFLAG產生冗餘字元線位址選擇訊號RSEL。在一實施例中,每當參考命令計數器310產生冗餘旗標RFLAG的脈衝後,冗餘字元線位址選擇器320可以依據冗餘旗標RFLAG移位冗餘字元線位址選擇訊號RSEL的時序。舉例來說,在參考命令計數器310產生冗餘旗標的脈衝F1後,冗餘字元線位址選擇器320會在冗餘旗標的脈衝F1的下降邊緣將冗餘字元線位址選擇訊號RSEL的時序移位,使冗餘字元線位址選擇訊號RSEL由對應冗餘字元線位址RA1移位成對應冗餘字元線位址RA2,以此類推。
多工器340耦接冗餘字元線位址選擇器320,配置為接收並依據冗餘字元線位址選擇訊號RSEL、冗餘字元線位址RA1-RA48以及邊界字元線位址BA1-BA4,依序產生多個冗餘區域更新位址RRADD。舉例來說,當多工器340由冗餘字元線位址選擇器320所接收的冗餘字元線位址選擇訊號RSEL對應冗餘字元線位址RA1時,多工器340選擇冗餘字元線位址RA1並輸出一個冗餘區域更新位址RRADD。當多工器340由冗餘字元線位址選擇器320所接收的冗餘字元線位址選擇訊號RSEL對應冗餘字元線位址RA2時,多工器340選擇冗餘字元線位址RA2並輸出為下一個冗餘區域更新位址RRADD。
邏輯電路330耦接參考命令計數器310,配置為接收參考命令訊號AREF以及冗餘旗標RFLAG,並依據參考命令訊號AREF以及冗餘旗標RFLAG進行邏輯運算以產生更新狀態訊號RS。更新狀態訊號RS用以決定更新冗餘字元線R1-R48以及邊界字元線B1-B4的時序。在一實施例中,更新狀態訊號RS的脈衝大致與參考命令訊號AREF的脈衝對應,但每當參考命令訊號AREF的累計脈衝數等於16時,邏輯電路330所產生的下一個更新狀態訊號RS包括一個對應參考命令訊號AREF的脈衝,以及之後的一個冗餘區域更新脈衝。舉例來說,當參考命令計數器310接收參考命令訊號AREF的脈衝AREF1時,更新狀態訊號RS的脈衝RS1對應參考命令訊號AREF的脈衝AREF1。接著由於所計數的參考命令訊號AREF的脈衝數已達16,參考命令計數器310產生冗餘旗標RFLAG的脈衝F1,邏輯電路330依據脈衝AREF1以及脈衝F1在脈衝AREF2之後再產生一個冗餘區域更新脈衝RREF1,冗餘區域更新脈衝RREF1對應冗餘字元線位址RA1,從而使得更新狀態訊號RS的脈衝RS2對應參考命令訊號AREF的脈衝AREF2以及冗餘區域更新脈衝RREF1。接著,當參考命令計數器310接收參考命令訊號AREF的脈衝AREF3時,更新狀態訊號RS的脈衝RS3對應脈衝AREF3,以此類推。當參考命令計數器310接收參考命令訊號AREF的脈衝AREF17,更新狀態訊號RS的脈衝RS17對應脈衝AREF17,由於此時所計數的參考命令訊號AREF的脈衝數已達16,參考命令計數器310產生冗餘旗標RFLAG的脈衝F2。邏輯電路330依據脈衝AREF17以及脈衝F2在下一個參考命令訊號AREF的脈衝AREF18之後再產生一個冗餘區域更新脈衝RREF2,冗餘區域更新脈衝RREF2對應冗餘字元線位址RA2,更新狀態訊號RS的脈衝RS2對應脈衝AREF18以及冗餘區域更新脈衝RREF2。
另一方面,更新位址計算器130計算正常區域的更新次數以提供更新計數位址RCADD至更新位址多工器170,以使更新位址多工器170可以依據更新計數位址RCADD得知當前更新次數。舉例來說,當更新位址計算器130接收參考命令訊號的脈衝AREF1時,更新計數位址RCADD為1,當更新位址計算器130接收參考命令訊號的脈衝AREF2時,更新計數位址RCADD為2,當更新位址計算器130接收參考命令訊號的脈衝AREF3時,更新計數位址RCADD為3,以此類推。當更新位址計算器130接收參考命令訊號的脈衝AREF18時,更新計數位址RCADD為18。
圖5是依據本發明一實施例所繪示的更新方法的流程圖。於步驟S510中,控制器110依序更新冗餘字元線R1-R48。接著,於步驟S520中,控制器在依序更新冗餘字元線R1-R48後,依序更新邊界字元線B1-B4。上述步驟S510及S520的細節可參照圖1至圖4的實施例,在此則不再贅述。
綜上所述,在本發明一些實施例中,所述記憶體裝置及其更新方法可以減少更新位址計算器的面積。控制器依序更新記憶胞陣列中的冗餘字元線以及邊界字元線,由於不需要計算冗餘區域中受到列干擾而需要更新的字元線位址,因此可減少更新位址計算器的面積。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:記憶體裝置
110:控制器
120:記憶胞陣列
130:更新位址計算器
140:正常區域更新位址控制電路
150:冗餘區域更新位址控制電路
170:更新位址多工器
180:列位址多工器
190:列位址解碼器
210:正常區域
220:冗餘區域
310:參考命令計數器
320:冗餘字元線位址選擇器
330:邏輯電路
340:多工器
ACT:正常命令訊號
ADD:位址
AREF:參考命令訊號
AREF1、AREF2、AREF3、AREF17、AREF18:參考命令訊號的脈衝
B1-B4:邊界字元線
BA1-BA4:邊界字元線位址
F1、F2:冗餘旗標的脈衝
NRADD:正常區域更新位址
R1-R48:冗餘字元線
RA1-RA48:冗餘字元線位址
RA:列位址
RADD:更新位址
RCADD:更新計數位址
RFLAG:冗餘旗標
RRADD:冗餘區域更新位址
RS:更新狀態訊號
RS1、RS2、RS3、RS17、RS18:更新狀態訊號的脈衝
RREF1、RREF2、RREF18:冗餘區域更新脈衝
RSEL:冗餘字元線位址選擇訊號
S1、S2:選擇訊號
WL:字元線訊號
S510~S520:步驟
圖1是依據本發明一實施例所繪示的記憶體裝置的示意圖。
圖2是依據本發明一實施例所繪示的記憶胞陣列中字元線的佈局示意圖。
圖3是依據本發明另一實施例所繪示的冗餘區域更新位址控制電路的示意圖。
圖4是依據本發明一實施例所繪示的控制器的操作時序圖。
圖5是依據本發明一實施例所繪示的更新方法的流程圖。
S510~S520:步驟
Claims (16)
- 一種記憶體裝置,包括: 記憶胞陣列,具有多個正常區域以及相鄰於該些正常區域的冗餘區域,該冗餘區域具有多個冗餘字元線,且在該些正常區域與該冗餘區域的邊界處配置多個邊界字元線;以及 控制器,耦接該記憶胞陣列,配置為依序更新該些冗餘字元線,並在依序更新該些冗餘字元線後依序更新該些邊界字元線。
- 如申請專利範圍第1項所述的記憶體裝置,其中該控制器包括: 冗餘區域更新位址控制電路,配置為接收參考命令訊號,並依據該參考命令訊號、多個冗餘字元線位址以及多個邊界字元線位址而依序產生多個冗餘區域更新位址。
- 如申請專利範圍第2項所述的記憶體裝置,其中該控制器依據該些冗餘區域更新位址而依序更新該些冗餘字元線,並在依序更新該些冗餘字元線之後依序更新該些邊界字元線。
- 如申請專利範圍第2項所述的記憶體裝置,其中該冗餘區域更新位址控制電路包括: 參考命令計數器,配置為接收該參考命令訊號,並依據該參考命令訊號產生冗餘旗標; 冗餘字元線位址選擇器,耦接該參考命令計數器,配置為依據該冗餘旗標產生冗餘字元線位址選擇訊號; 多工器,耦接該冗餘字元線位址選擇器,配置為接收該冗餘字元線位址選擇訊號、該些冗餘字元線位址以及該些邊界字元線位址,並依據該冗餘字元線位址選擇訊號、該些冗餘字元線位址以及該些邊界字元線位址依序產生該些冗餘區域更新位址;以及 邏輯電路,耦接該參考命令計數器,配置為接收該參考命令訊號以及該冗餘旗標,並依據該參考命令訊號以及該冗餘旗標產生更新狀態訊號。
- 如申請專利範圍第4項所述的記憶體裝置,其中該參考命令計數器計數該參考命令訊號的脈衝數量而產生參考命令訊號的累計脈衝數,每當該參考命令訊號的累計脈衝數相等於第一數量時,該參考命令計數器產生該冗餘旗標的脈衝。
- 如申請專利範圍第5項所述的記憶體裝置,其中每當該參考命令計數器產生該冗餘旗標的脈衝後,該冗餘字元線位址選擇器依據該冗餘旗標移位該冗餘字元線位址選擇訊號的時序。
- 如申請專利範圍第4項所述的記憶體裝置,其中該多工器依據該冗餘字元線位址選擇訊號依序選擇該些冗餘字元線位址以及該些邊界字元線位址,以依序產生該些冗餘區域更新位址。
- 如申請專利範圍第4項所述的記憶體裝置,其中該更新狀態訊號用以決定該些冗餘字元線以及該些邊界字元線的更新時序。
- 一種更新方法,適用於記憶體裝置,該記憶體裝置包括記憶胞陣列與控制器,該記憶胞陣列具有多個正常區域以及相鄰於該些正常區域的冗餘區域,該冗餘區域具有多個冗餘字元線,且在該些正常區域與該冗餘區域的邊界處配置多數個邊界字元線,該更新方法包括: 依序更新該些冗餘字元線;以及 在依序更新該些冗餘字元線後,依序更新該些邊界字元線。
- 如申請專利範圍第9項所述的更新方法,其中該更新方法更包括: 依據參考命令訊號、多個冗餘字元線位址以及多個邊界字元線位址而依序產生多個冗餘區域更新位址; 依據該些冗餘區域更新位址而依序更新該些冗餘字元線,並在依序更新該些冗餘字元線之後依序更新該些邊界字元線。
- 如申請專利範圍第10項所述的更新方法,其中該依據該參考命令訊號、多個冗餘字元線位址以及多個邊界字元線位址而依序產生多個冗餘區域更新位址的步驟包括: 接收該參考命令訊號並依據該參考命令訊號產生冗餘旗標; 依據該冗餘旗標產生冗餘字元線位址選擇訊號; 接收該冗餘字元線位址選擇訊號、該些冗餘字元線位址以及該些邊界字元線位址,並依據該冗餘字元線位址選擇訊號、該些冗餘字元線位址以及該些邊界字元線位址依序產生該些冗餘區域更新位址。
- 如申請專利範圍第10項所述的更新方法,其中該依據該些冗餘區域更新位址而依序更新該些冗餘字元線,並在依序更新該些冗餘字元線之後依序更新該些邊界字元線的步驟包括: 接收該參考命令訊號以及該冗餘旗標,並依據該參考命令訊號以及該冗餘旗標以產生更新狀態訊號。
- 如申請專利範圍第11項所述的更新方法,其中該接收該參考命令訊號並依據該參考命令訊號產生冗餘旗標的步驟包括: 計數該參考命令訊號的脈衝數量而產生參考命令訊號的累計脈衝數,每當該參考命令訊號的累計脈衝數相等於第一數量時,產生該冗餘旗標的脈衝。
- 如申請專利範圍第13項所述的更新方法,其中該依據該冗餘旗標產生冗餘字元線位址選擇訊號的步驟包括: 每當該參考命令計數器產生該冗餘旗標的脈衝後,依據該冗餘旗標移位該冗餘字元線位址選擇訊號的時序。
- 如申請專利範圍第11項所述的更新方法,其中該接收該冗餘字元線位址選擇訊號、該些冗餘字元線位址以及該些邊界字元線位址,並依據該冗餘字元線位址選擇訊號、該些冗餘字元線位址以及該些邊界字元線位址依序產生該些冗餘區域更新位址的步驟包括: 依據該冗餘字元線位址選擇訊號依序選擇該些冗餘字元線位址以及該些邊界字元線位址,以依序產生該些冗餘區域更新位址。
- 如申請專利範圍第12項所述的更新方法,其中該更新狀態訊號用以決定該些冗餘字元線以及該些邊界字元線的更新時序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108127319A TWI709142B (zh) | 2019-08-01 | 2019-08-01 | 記憶體裝置及其更新方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108127319A TWI709142B (zh) | 2019-08-01 | 2019-08-01 | 記憶體裝置及其更新方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI709142B true TWI709142B (zh) | 2020-11-01 |
TW202107462A TW202107462A (zh) | 2021-02-16 |
Family
ID=74202285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108127319A TWI709142B (zh) | 2019-08-01 | 2019-08-01 | 記憶體裝置及其更新方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI709142B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090161457A1 (en) * | 2007-12-25 | 2009-06-25 | Elpida Memory, Inc. | Semiconductor storage device having redundancy area |
US7719906B2 (en) * | 2007-07-20 | 2010-05-18 | Elpida Memory, Inc. | Semiconductor device |
US20100246299A1 (en) * | 2009-03-24 | 2010-09-30 | Kabushiki Kaisha Toshiba | Semiconductor storage device and redundancy method |
-
2019
- 2019-08-01 TW TW108127319A patent/TWI709142B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7719906B2 (en) * | 2007-07-20 | 2010-05-18 | Elpida Memory, Inc. | Semiconductor device |
US20090161457A1 (en) * | 2007-12-25 | 2009-06-25 | Elpida Memory, Inc. | Semiconductor storage device having redundancy area |
US20100246299A1 (en) * | 2009-03-24 | 2010-09-30 | Kabushiki Kaisha Toshiba | Semiconductor storage device and redundancy method |
Also Published As
Publication number | Publication date |
---|---|
TW202107462A (zh) | 2021-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220165328A1 (en) | Semiconductor device performing row hammer refresh operation | |
US11615831B2 (en) | Apparatuses and methods for memory mat refresh sequencing | |
US10566044B2 (en) | Method and apparatus for precharge and refresh control | |
US10685696B2 (en) | Apparatuses and methods for access based refresh timing | |
US9431086B2 (en) | Memory circuit and refresh method thereof | |
US20200194056A1 (en) | Apparatuses and methods for multi-bank and multi-pump refresh operations | |
US7379369B2 (en) | Semiconductor device | |
JP2005116106A (ja) | 半導体記憶装置とその製造方法 | |
US8634260B2 (en) | Semiconductor device and control method therefor | |
JP2009157957A (ja) | 半導体記憶装置、および冗長領域のリフレッシュ方法 | |
KR20150112091A (ko) | 반도체 메모리 장치 및 이를 포함하는 반도체 메모리 시스템 | |
KR20150019317A (ko) | 메모리 및 이를 포함 하는 메모리 시스템 | |
US20080137463A1 (en) | Semiconductor memory device | |
US6590815B2 (en) | Semiconductor memory device and method for its test | |
JP2016531378A (ja) | スタティックランダムアクセスメモリ(sram)リセット動作中にsramビットセルをバイアスする電圧または電流のための回路ならびに関連するシステムおよび方法 | |
KR20160119588A (ko) | 반도체 메모리 장치 | |
TWI709142B (zh) | 記憶體裝置及其更新方法 | |
KR102303928B1 (ko) | 메모리 장치와 그 리프레시 방법 | |
CN112447222B (zh) | 存储器装置及其更新方法 | |
JP6831879B2 (ja) | メモリ装置とそのリフレッシュ方法 | |
US7085882B2 (en) | SRAM-compatible memory and method of driving the same | |
TWI809719B (zh) | 動態隨機存取記憶體及其操作方法 | |
US9715944B1 (en) | Automatic built-in self test for memory arrays | |
US20080056038A1 (en) | Semiconductor memory device | |
WO2024093045A1 (zh) | 存储器 |