TWI707339B - 影像處理電路以及影像處理方法 - Google Patents

影像處理電路以及影像處理方法 Download PDF

Info

Publication number
TWI707339B
TWI707339B TW108130536A TW108130536A TWI707339B TW I707339 B TWI707339 B TW I707339B TW 108130536 A TW108130536 A TW 108130536A TW 108130536 A TW108130536 A TW 108130536A TW I707339 B TWI707339 B TW I707339B
Authority
TW
Taiwan
Prior art keywords
image signal
signal
processed
phase
frames
Prior art date
Application number
TW108130536A
Other languages
English (en)
Other versions
TW202109503A (zh
Inventor
陳煥文
吳柏賢
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW108130536A priority Critical patent/TWI707339B/zh
Priority to US16/853,762 priority patent/US10911642B1/en
Application granted granted Critical
Publication of TWI707339B publication Critical patent/TWI707339B/zh
Publication of TW202109503A publication Critical patent/TW202109503A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H04N5/067—Arrangements or circuits at the transmitter end
    • H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only
    • H04N7/088—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本發明揭露一種影像處理電路，其包含有一影像處理單元、一圖框速率調整電路以及一相位偵測與控制電路。在該影像處理電路的操作中，該影像處理單元用以對包含多個圖框之一輸入影像訊號進行處理以產生包含多個處理後圖框的一處理後影像訊號，該圖框速率調整電路用以根據一控制訊號以調整該多個處理後圖框中至少其一之垂直空白間隙的列數量以產生包含至少一調整後圖框的一輸出影像訊號，以及該相位偵測與控制電路用以判斷該輸入影像訊號/該處理後影像訊號以及該輸出影像訊號的相位關係以產生該控制訊號。

Description

影像處理電路以及影像處理方法
本發明係有關於影像處理，尤指一種應用於顯示裝置的影像處理方法。
在顯示裝置中會設置有一影像處理晶片以對一輸入影像訊號進行色彩、亮度、解析度…等調整後產生一輸出影像訊號至一顯示面板並顯示於其上，然而，在對輸入影像訊號進行上述操作時會造成訊號的延遲，因而使得輸入影像訊號與輸出影像訊號之間的相位差不固定，造成影像畫面延遲且可能會使得影像與聲音不同步。因此，為了減少畫面延遲且讓影像與聲音同步，傳統上會透過控制時脈訊號的頻率來調整輸出影像訊號的圖框速率，以使得輸入影像訊號與輸出影像訊號之間的相位差盡可能地維持在一固定值。然而，由於顯示面板對於所接收之輸出影像訊號的時脈訊號的頻率會限制在一個較窄的範圍內，因此會需要較長的時間來鎖定輸入影像訊號與輸出影像訊號之間的相位差，影響到顯示品質。
因此，本發明的目的之一在於提供一種影像處理方法，其透過調整 圖框的垂直空白間隙來調整輸出影像訊號的圖框速率，以快速地鎖定輸入影像訊號與輸出影像訊號之間的相位差，以解決先前技術中的問題。
在本發明的一個實施例中，揭露了一種影像處理電路，其包含有一影像處理單元、一圖框速率調整電路以及一相位偵測與控制電路。在該影像處理電路的操作中，該影像處理單元用以對包含多個圖框之一輸入影像訊號進行處理以產生包含多個處理後圖框的一處理後影像訊號，該圖框速率調整電路用以根據一控制訊號以調整該多個處理後圖框中至少其一之垂直空白間隙的列數量以產生包含至少一調整後圖框的一輸出影像訊號，以及該相位偵測與控制電路用以接收該輸入影像訊號或是該處理後影像訊號以及該輸出影像訊號，並判斷該輸入影像訊號/該處理後影像訊號以及該輸出影像訊號的相位關係以產生該控制訊號。
在本發明的另一個實施例中，揭露了一種影像處理方法，其包含有以下步驟：對包含多個圖框之一輸入影像訊號進行處理以產生包含多個處理後圖框的一處理後影像訊號；根據一控制訊號以調整該多個處理後圖框中至少其一之垂直空白間隙的列數量，以產生包含至少一調整後圖框的一輸出影像訊號；以及判斷該輸入影像訊號/該處理後影像訊號以及該輸出影像訊號的相位關係以產生該控制訊號。
100:影像處理電路
102:顯示面板
110:影像處理單元
120:圖框速率調整電路
130:相位偵測與控制電路
200:影像圖框
210:主動顯示資料
600~608:步驟
Vin:輸入影像訊號
Vin’:處理後影像訊號
Vout:輸出影像訊號
Vc:控制訊號
CLK:時脈訊號
Vsync、Vsync_A、Vsync_B:垂直同步訊號
Hsync:水平同步訊號
DV_Total:影像圖框的寬度
DH_Total:影像圖框的長度
DV_DEN:主動顯示資料的寬度
DH_DEN:主動顯示資料的長度
VBI:垂直空白間隙
PD:理想相位差
PC:增加/減少的圖框的寬度
第1圖為根據本發明一實施例之影像處理電路的示意圖。
第2圖所示之一影像圖框的示意圖。
第3圖為減少垂直空白間隙的列數量以提前輸出影像訊號中垂直同步訊號相位的示意圖。
第4圖為增加垂直空白間隙的列數量以延遲輸出影像訊號中垂直同步訊號相位的示意圖。
第5圖為垂直同步訊號的相位往不同方向調整時的示意圖。
第6圖繪示了根據本發明一實施例之影像處理方法的流程圖。
第1圖為根據本發明一實施例之影像處理電路100的示意圖。如第1圖所示，影像處理電路100包含了一影像處理單元110、一圖框速率調整電路120以及一相位偵測與控制電路130。在本實施例中，影像處理電路100係應用在一顯示裝置中，舉例來說，影像處理電路100可以設置在一顯示裝置，例如電視，之中，並用以對來自外部或是內部的一輸入影像訊號Vin進行處理，以產生一輸出影像訊號Vout至一顯示面板102進行播放；此外，影像處理電路100也可以設置在一機上盒(set-top box)中，並用以對來自外部的輸入影像訊號Vin進行處理，以產生輸出影像訊號Vout至一顯示器中的顯示面板102進行播放。
在影像處理電路100的操作中，影像處理單元110接收輸入影像訊號Vin，並對輸入影像訊號Vin進行色彩、亮度、解析度及/或影像內插...等調整後產生一處理後影像訊號Vin’，其中輸入影像訊號Vin係包含了多個圖框，且處理後影像訊號Vin’包含了多個處理後圖框。圖框速率調整電路120根據一控制訊號Vc以調整處理後影像訊號Vin’中至少一個處理後圖框之垂直空白間隙(vertical blanking interval)的列(row)數量，以調整處理後影像訊號Vin’所包含之至少一個處理後圖框的圖框速率，以產生輸出影像訊號Vout至顯示面板102進行播放。此 外，為了使得輸入影像訊號Vin與輸出影像訊號Vout之間的相位差維持在一個固定值，相位偵測與控制電路130判斷輸入影像訊號Vin與輸出影像訊號Vout之間的相位關係以產生控制訊號Vc，以使得圖框速率調整電路120動態地調整處理後影像訊號Vin’中至少一個處理後圖框之垂直空白間隙的列數量。
在本發明的另一個實施例中，相位偵測與控制電路130也可以判斷調整處理後影像訊號Vin’與輸出影像訊號Vout之間的相位關係以產生控制訊號Vc，以使得圖框速率調整電路120動態地調整處理後影像訊號Vin’中至少一個處理後圖框之垂直空白間隙的列數量。為了方便說明，以下實施例的內容中相位偵測與控制電路130係以判斷輸入影像訊號Vin與輸出影像訊號Vout之間的相位關係來進行說明，但本發明並不以此為限。
具體來說，參考第2圖所示之一影像圖框200的示意圖。如第2圖所示，影像圖框200係為水平同步資料Hsync以及垂直同步資料Vsync之間的區域，而在本實施例中影像圖框200的長度與寬度分別標示為DH_Total與DV_Total；影像圖框200包含了主動顯示資料210以及垂直空白間隙以及水平空白間隙，其中垂直空白間隙係為主動顯示資料210之上方以及下方的標示“VBI”的區域，且在本實施例中主動顯示資料210的長度與寬度分別標示為DH_DEN與DV_DEN。在一範例中，影像圖框200的大小可以是4400*2250個像素值(亦即，DH_Total=4400，DV_Total=2250)，而主動顯示資料210的大小可以是3840*2160個像素值(亦即，DH_DEN=3840，DV_DEN=2160)。此外，由於影像圖框200的架構係為本領域具有通常知識者所熟知，故細節不在本說明書中敘述。
在本實施例中，假設影像圖框200係用來表示調整處理後影像訊號 Vin’中的處理後圖框，則圖框速率調整電路120可以增加影像圖框200中垂直空白間隙的列數量，而增加垂直空白間隙的列數量代表著增加了DV_Total，DV_Total的增加會延後垂直同步資料Vsync下一次致能的時間點，導致輸出影像訊號Vout的相位延遲且降低了圖框速率；另一方面，圖框速率調整電路120也可以減少影像圖框200中垂直空白間隙的列數量，而減少垂直空白間隙的列數量代表著減少了DV_Total，DV_Total的減少會提前垂直同步資料Vsync下一次致能的時間點，導致輸出影像訊號Vout的相位提前且增加了圖框速率。如上所述，透過增加或減少垂直空白間隙的列數量，可以有效地調整輸出影像訊號Vout的相位，以使得輸入影像訊號Vin與輸出影像訊號Vout之間的相位差維持在一個固定值。
參考第3圖，在一實施例中，假設輸入影像訊號Vin中的垂直同步訊號以“Vsync_A”來表示，輸出影像訊號Vout中的垂直同步訊號以“Vsync_B”來表示，且理想上Vsync_A與Vsync_B的理想相位差為圖示的“PD”(亦即，理想上垂直同步訊號Vsync_A的致能時間係位於圖示的圓點)，則相位偵測與控制電路130可以透過比較Vsync_A與Vsync_B之間的相位差來決定增加或是減少垂直空白間隙的列數量(本實施例中為減少垂直空白間隙的列數量，如圖中PC所示)，並據以產生控制訊號Vc以控制圖框速率調整電路120減少垂直空白間隙的列數量，以增加圖框速率並提前輸出影像訊號Vout中垂直同步訊號Vsync_B相位，以使得Vsync_A與Vsync_B可以逼近理想相位差PD。
參考第4圖，在另一實施例中，假設輸入影像訊號Vin中的垂直同步訊號以“Vsync_A”來表示，輸出影像訊號Vout中的垂直同步訊號以“Vsync_B”來表示，且理想上Vsync_A與Vsync_B的理想相位差為圖示的“PD，則相位偵測與控制電路130可以透過比較Vsync_A與Vsync_B之間的相位差來決定增加或是 減少垂直空白間隙的列數量(本實施例中為增加垂直空白間隙的列數量，如圖中PC所示)，並據以產生控制訊號Vc以控制圖框速率調整電路120增加垂直空白間隙的列數量，以降低圖框速率並延遲輸出影像訊號Vout中垂直同步訊號Vsync_B相位，以使得Vsync_A與Vsync_B可以逼近理想相位差PD。
在本實施例中，由於在一般顯示面板102的規格中垂直空白間隙的列數量具有較寬的調整空間，例如，顯示面板102可以允許所接收到之影像圖框200的DV_Total位於2100~2700之間，因此，由於垂直空白間隙的調整範圍很大，因此可以快速地調整輸出影像訊號Vout的相位(亦即，第3、4圖中垂直同步訊號Vsync_B具有較大的相位移動量)，以快速地達到鎖定輸入影像訊號Vin與輸出影像訊號Vout之相位的目的。
在一實施例中，圖框速率調整電路120係使用一時脈訊號CLK以將輸出影像訊號傳Vout送至顯示面板102，且時脈訊號CLK的頻率不會根據相位偵測與控制電路130所產生之控制訊號Vc而改變。
在一實施例中，由於顯示面板102的規格中垂直空白間隙的列數量的增加以及減少的數量並不相同，例如，允許減少之垂直空白間隙的列數量為“150”，而允許增加之垂直空白間隙的列數量為“450”，因此，相位偵測與控制電路130可以根據輸出影像訊號Vout之垂直同步訊號Vsync_B的相位往不同方向調整時所需要的影像圖框數量，以決定增加或是減少影像圖框之垂直空白間隙的列數量。以第5圖為例來進行說明，相位偵測與控制電路130可以計算出輸入影像訊號Vin之垂直同步訊號Vsync_A相對於垂直同步訊號Vsync_B的相位往左移(亦即，增加垂直空白間隙的列數量以延遲垂直同步訊號Vsync_B的相位)至圖示 的圓點時所需要的影像圖框數量，且計算出垂直同步訊號Vsync_A相對於垂直同步訊號Vsync_B的相位往右移(亦即，減少垂直空白間隙的列數量以提前垂直同步訊號Vsync_B的相位)至圖示的圓點時所需要的影像圖框數量，並選擇具有較少影像圖框數量的方向來進行調整。詳細來說，若是垂直同步訊號Vsync_B的相位增加時所需要的影像圖框數量小於相位減少時所需要的影像圖框數量，則相位偵測與控制電路130決定增加垂直空白間隙的列數量，並據以產生控制訊號Vc；以及若是垂直同步訊號Vsync_B的相位增加時所需要的影像圖框數量大於相位減少時所需要的影像圖框數量，則相位偵測與控制電路130決定減少垂直空白間隙的列數量，並據以產生控制訊號Vc。舉例來說，假設垂直同步訊號Vsync_A相對於垂直同步訊號Vsync_B的相位往左移至圖示的圓點時需要增加垂直空白間隙的列數量為“1000”，而顯示面板102允許增加之垂直空白間隙的列數量為“450”，則所需調整之影像圖框數量為3個(亦即，前兩個影像圖框均增加450列，而第三個影像圖框均增加100列)；另外，假設垂直同步訊號Vsync_A相對於垂直同步訊號Vsync_B的相位往左移至圖示的圓點時需要減少垂直空白間隙的列數量為“500”，而顯示面板102允許增加之垂直空白間隙的列數量為“150”，則所需調整之影像圖框數量為4個(亦即，前兩個影像圖框均增加150列，而第三個影像圖框均增加50列)。
第6圖繪示了根據本發明一實施例之影像處理方法的流程圖。參考第1~5圖及以上所揭露的內容，流程如下所述。
步驟600：流程開始。
步驟602：計算輸入影像訊號Vin之垂直同步訊號Vsync_A與輸出影像訊號Vout之垂直同步訊號Vsync_B的相位差，並計算出輸出影像訊號Vout之垂直同步訊號Vsync_B的相位往不同方向調整(提前或延遲)時所需要的影像圖框數 量。
步驟604：判斷延遲垂直同步訊號Vsync_B相位時所需的影像圖框數量是否大於提前垂直同步訊號Vsync_B相位時所需的影像圖框數量？若是，流程進入步驟606；若否，流程進入步驟608。
步驟606：增加垂直空白間隙的列數量。
步驟608：減少垂直空白間隙的列數量。
簡要歸納本發明，在本發明之影像處理電路及相關的影像處理方法中，係透過調整影像圖框之垂直空白間隙的列數量以快速地達到鎖定輸入影像訊號與輸出影像訊號之相位的目的，因此，相較於先前技術中透過調整時脈訊號之頻率來調整相位的方法，本發明具有較快的相位追蹤/鎖定速度，因此可以有效率地減少畫面延遲且快速地讓影像與聲音同步，以增進顯示品質。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:影像處理電路
102:顯示面板
110:影像處理單元
120:圖框速率調整電路
130:相位偵測與控制電路
Vin:輸入影像訊號
Vin’:處理後影像訊號
Vout:輸出影像訊號
Vc:控制訊號
CLK:時脈訊號

Claims (6)

  1. 一種影像處理電路，包含有：一影像處理單元，用以對包含多個圖框之一輸入影像訊號進行處理以產生包含多個處理後圖框的一處理後影像訊號；一圖框速率調整電路，用以根據一控制訊號以調整該多個處理後圖框中至少其一之垂直空白間隙(vertical blanking interval)的列(row)數量，以產生包含至少一調整後圖框的一輸出影像訊號；以及一相位偵測與控制電路，用以接收該輸入影像訊號或是該處理後影像訊號以及該輸出影像訊號，並判斷該輸入影像訊號/該處理後影像訊號與該輸出影像訊號的相位關係以產生該控制訊號；其中該相位偵測電路偵測該輸入影像訊號/該處理後影像訊號以及該輸出影像訊號之垂直同步訊號的相位差，以產生該控制訊號來控制圖框速率調整電路以調整該多個處理後圖框中至少其一的垂直空白間隙的列數量，以使得該輸入影像訊號/該處理後影像訊號以及該輸出影像訊號之垂直同步訊號的相位差維持在一固定值。
  2. 如申請專利範圍第1項所述之影像處理電路，其中當該輸入影像訊號/該處理後影像訊號以及該輸出影像訊號之垂直同步訊號的相位差不同於該固定值時，該相位偵測與控制電路根據該輸出影像訊號之垂直同步訊號的相位往不同方向調整時所需要的圖框數量，以決定增加或是減少該多個處理後圖框中至少其一的垂直空白間隙的列數量，並據以產生該控制訊號。
  3. 如申請專利範圍第2項所述之影像處理電路，其中若是該輸出影像訊號之垂直同步訊號的相位增加時所需要的圖框數量小於相位減少時所需要 的圖框數量，則該相位偵測與控制電路決定增加該多個處理後圖框中至少其一的垂直空白間隙的列數量，並據以產生該控制訊號。
  4. 如申請專利範圍第2項所述之影像處理電路，其中若是該輸出影像訊號之垂直同步訊號的相位增加時所需要的圖框數量大於相位減少時所需要的圖框數量，則該相位偵測與控制電路決定減少該多個處理後圖框中至少其一的垂直空白間隙的列數量，並據以產生該控制訊號。
  5. 如申請專利範圍第2項所述之影像處理電路，其中該圖框速率調整電路使用一時脈訊號以將該輸出影像訊號傳送至一顯示面板，且該時脈訊號的頻率不會根據該相位偵測與控制電路所產生之該控制訊號而改變。
  6. 一種影像處理方法，包含有：對包含多個圖框之一輸入影像訊號進行處理以產生包含多個處理後圖框的一處理後影像訊號；根據一控制訊號以調整該多個處理後圖框中至少其一之垂直空白間隙(vertical blanking interval)的列(row)數量，以產生包含至少一調整後圖框的一輸出影像訊號；以及偵測該輸入影像訊號/該處理後影像訊號以及該輸出影像訊號之垂直同步訊號的相位差，以產生該控制訊號；其中根據該控制訊號以調整該至少一圖框之垂直空白間隙的列數量以產生包含該至少一調整後圖框的該輸出影像訊號的步驟包含有：調整該至少一圖框之垂直空白間隙的列數量，以使得該輸入影像訊號/該處理後影像訊號以及該輸出影像訊號之垂直同步訊號的相位差 維持在一固定值。
TW108130536A 2019-08-27 2019-08-27 影像處理電路以及影像處理方法 TWI707339B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108130536A TWI707339B (zh) 2019-08-27 2019-08-27 影像處理電路以及影像處理方法
US16/853,762 US10911642B1 (en) 2019-08-27 2020-04-21 Image processing circuit and image processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108130536A TWI707339B (zh) 2019-08-27 2019-08-27 影像處理電路以及影像處理方法

Publications (2)

Publication Number Publication Date
TWI707339B true TWI707339B (zh) 2020-10-11
TW202109503A TW202109503A (zh) 2021-03-01

Family

ID=74091748

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108130536A TWI707339B (zh) 2019-08-27 2019-08-27 影像處理電路以及影像處理方法

Country Status (2)

Country Link
US (1) US10911642B1 (zh)
TW (1) TWI707339B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080106657A1 (en) * 2005-03-18 2008-05-08 Masae Kitayama Liquid Crystal Display Device
TW201140555A (en) * 2009-12-30 2011-11-16 Intel Corp Techniques for aligning frame data
TW201243821A (en) * 2011-04-18 2012-11-01 Au Optronics Corp Method for synchronizing a display horizontal synchronization signal with an external horizontal synchronization signal

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5589944A (en) * 1993-06-10 1996-12-31 Young; Philip L. Method and apparatus for generating a video signal producing an unviewable display from a videotape recording thereof
JP4277688B2 (ja) * 2002-04-04 2009-06-10 ソニー株式会社 撮像画像記録システムおよび信号記録装置と信号記録方法
JP4007276B2 (ja) * 2003-07-18 2007-11-14 ソニー株式会社 撮像装置とその制御装置
JP3731589B2 (ja) * 2003-07-18 2006-01-05 ソニー株式会社 撮像装置と同期信号発生装置
US7388618B2 (en) * 2004-07-22 2008-06-17 Microsoft Corporation Video synchronization by adjusting video parameters
TWI493959B (zh) * 2009-05-07 2015-07-21 Mstar Semiconductor Inc 影像處理系統及影像處理方法
US8451994B2 (en) * 2010-04-07 2013-05-28 Apple Inc. Switching cameras during a video conference of a multi-camera mobile device
TWI520568B (zh) * 2010-05-25 2016-02-01 晨星半導體股份有限公司 三維顯示控制裝置及方法
KR20130103859A (ko) * 2012-03-12 2013-09-25 삼성전자주식회사 디스플레이 드라이버의 동작 방법 및 디스플레이 제어 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080106657A1 (en) * 2005-03-18 2008-05-08 Masae Kitayama Liquid Crystal Display Device
TW201140555A (en) * 2009-12-30 2011-11-16 Intel Corp Techniques for aligning frame data
TW201243821A (en) * 2011-04-18 2012-11-01 Au Optronics Corp Method for synchronizing a display horizontal synchronization signal with an external horizontal synchronization signal

Also Published As

Publication number Publication date
TW202109503A (zh) 2021-03-01
US10911642B1 (en) 2021-02-02

Similar Documents

Publication Publication Date Title
US5917461A (en) Video adapter and digital image display apparatus
KR100455254B1 (ko) 화상표시장치
US20120026156A1 (en) Display Timing Control Circuit and Method Thereof
US7528805B2 (en) Method to reduce image sticking in plasma display panels
US20050052397A1 (en) Liquid crystal display controller
US4611230A (en) Vertical video centering control system
US5805150A (en) Synchronous signal separation circuit
TWI707339B (zh) 影像處理電路以及影像處理方法
US7773153B2 (en) Frame-based phase-locked display controller and method thereof
US7443455B2 (en) Automatic gain control based on multiple input references in a video decoder
EP1122710A2 (en) Pixel clock generation for a display device
US8164689B2 (en) Synchronizing signal control circuit and synchronizing signal control method
JP3474120B2 (ja) スキャンコンバータ及びスキャンコンバート方法
US20110050745A1 (en) Display apparatus for improving transient of image and image processing method for the same
US8379149B2 (en) Display apparatus and control method thereof
JP2006165828A (ja) 階調補正装置
JP4506548B2 (ja) 映像処理装置及び映像表示装置
JP2005027195A (ja) 映像信号変換装置、表示装置及び映像信号変換方法
US10212316B2 (en) Video processing apparatus
US6775418B1 (en) Image processing device and processing method
JP6128901B2 (ja) 映像処理装置及びその制御方法、タイミングジェネレータ、同期信号生成方法
JP2010154132A (ja) ガンマ補正回路およびガンマ補正方法
WO2013069650A1 (ja) ノイズ低減装置、表示装置、ノイズ低減方法及びノイズ低減プログラム
JP2007017864A (ja) 画像表示装置の制御方法及び画像表示装置
JP2005236949A (ja) インターレーススキャン方式ビデオ信号補償方法及び装置