TWI707305B - 晶圓檢驗方法及系統 - Google Patents

晶圓檢驗方法及系統 Download PDF

Info

Publication number
TWI707305B
TWI707305B TW105119333A TW105119333A TWI707305B TW I707305 B TWI707305 B TW I707305B TW 105119333 A TW105119333 A TW 105119333A TW 105119333 A TW105119333 A TW 105119333A TW I707305 B TWI707305 B TW I707305B
Authority
TW
Taiwan
Prior art keywords
layer
image
coordinate system
current layer
wafer
Prior art date
Application number
TW105119333A
Other languages
English (en)
Other versions
TW201710999A (zh
Inventor
阿比特 耶提
Original Assignee
美商克萊譚克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商克萊譚克公司 filed Critical 美商克萊譚克公司
Publication of TW201710999A publication Critical patent/TW201710999A/zh
Application granted granted Critical
Publication of TWI707305B publication Critical patent/TWI707305B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/30—Determination of transform parameters for the alignment of images, i.e. image registration
    • G06T7/33—Determination of transform parameters for the alignment of images, i.e. image registration using feature-based methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/30—Determination of transform parameters for the alignment of images, i.e. image registration
    • G06T7/33—Determination of transform parameters for the alignment of images, i.e. image registration using feature-based methods
    • G06T7/337—Determination of transform parameters for the alignment of images, i.e. image registration using feature-based methods involving reference images or patches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

本發明揭示一種基於一晶圓之一預層中之一缺陷之一座標來成像該晶圓之一層之系統及方法。可使用當前層之一影像以使當前層之一設計檔案與該晶圓對準。一先前層之一設計檔案可與當前層之該設計檔案對準。

Description

晶圓檢驗方法及系統 [相關申請案之交叉參考]
本申請案主張2015年6月19日申請之專利申請案及所讓渡之印度申請案第3079/CHE/2015號之優先權與2015年8月12日申請之臨時專利申請案及所讓渡之美國申請案第62/204,328號之優先權，該等申請案之揭示內容特此以引用的方式併入。
本發明係關於半導體晶圓缺陷審查及分析。
晶圓檢驗系統幫助一半導體製造商藉由偵測製造程序期間出現之缺陷來提高及維持積體電路(IC)晶片良率。檢驗系統之一目的係監測一製造程序是否符合規格。若製造程序在所建立之規範之範疇之外，則檢驗系統指示問題及/或問題之根源；接著，該半導體製造商可解決該問題。
半導體製造工業之演進對良率管理且特定言之，對度量及檢驗系統提出越來越大的需求。臨界尺寸縮小同時晶圓大小增加。經濟驅動該工業減少達成高良率、高價值生產之時間。因此，自偵測一良率問題以解決該問題而使總時間最小化判定半導體製造商之投資報酬率。
一半導體晶圓可包含多個層。一層中之一缺陷可影響稍後形成之層中之製造。一缺陷亦可影響晶圓良率，無論該缺陷位於何層。具 有更早形成或先前形成之層中之缺陷之現場可稱為一「預層缺陷現場」。在後續層上監測一缺陷及其影響可能有益。因此，半導體製造商可審查預層缺陷現場以改良大量生產。
在半導體製造期間，可使用一缺陷檢驗工具(諸如使用寬頻電漿、雷射掃描或一電子束之該等工具)發現一晶圓之各層上之潛在缺陷。接著，在(例如)具有高解析度成像之一掃描電子顯微鏡(SEM)下審查缺陷位置以確認缺陷之存在及/或類型。
很難監測由一更早形成之層上之一缺陷引起之對一或多個後續層之一影響。各種晶圓層之影像不對準。因此，使用(例如)一SEM工具查看具有來自一先前形成之層之座標之一層中之缺陷之一現場可導致查看一晶圓之錯誤區域。抗扭斜層影像係不可行的，此係因為晶圓之不同層之座標系統可係不同的。使用者經常猜測(例如)一SEM影像是否係對應於預層缺陷現場之區域。半導體製造商浪費時間來確認一影像中之一特定現場對應於預層缺陷現場。此比較係複雜的，此係因為一近似圖案匹配僅可對於數層係可行的。若影像相隔超過數層，則影像中之圖案可足夠不同使得確認稍後形成之層之影像中之特徵對應於預層缺陷之位置可係不可行的。
因此，需要一種改良系統及方法來檢驗晶圓。
在一第一實施例中，提供一種系統。該系統包括：一缺陷審查工具；及一控制器，其經組態以與該缺陷審查工具通訊。該缺陷審查工具包含：一載台，其經組態以夾持一晶圓；及一影像產生系統，其經組態以產生該晶圓之一表面之一層之一影像。該控制器經組態以：使該晶圓之一當前層之一設計檔案與該當前層之一影像對準；使該晶圓之一先前層之一設計檔案與該當前層之該設計檔案對準；且基於該先前層中之一缺陷之一座標來識別該當前層之該影像之一區域。該先 前層在該當前層之前形成。該區域對應於該先前層中之該缺陷之該座標。該當前層之該影像可係一掃描電子顯微鏡影像。
該控制器可包含：一處理器；一儲存裝置，其與該處理器電子通訊；及一通訊埠，其與該處理器電子通訊。
該晶圓之至少一晶粒角可被標記。該控制器可經進一步組態以在對準該先前層之該設計檔案之後將該等晶粒角調整為該先前層之一晶粒座標系統。
該控制器可經進一步組態以抗扭斜該當前層之該影像。
該控制器可經進一步組態以產生該當前層之一座標系統及產生該先前層之一對應座標系統。
該控制器可經進一步組態以使該先前層之一影像與該先前層之該設計檔案或該當前層之該設計檔案之至少一者對準。
該影像產生系統可經組態以使用一電子束、一寬頻電漿或一雷射之至少一者。
在一第二實施例中，提供一種方法。該方法包括：使用一載台對準一缺陷審查工具中之一晶圓；標記該晶圓之至少一晶粒角；使用一控制器使該晶圓之一當前層之一設計檔案與該當前層之一影像對準；使用該控制器使該晶圓之一先前層之一設計檔案與該當前層之該設計檔案對準；及使用該控制器基於該先前層中之一缺陷之一座標來識別該當前層之該影像之一區域。該先前層在該當前層之前形成。該區域對應於該先前層中之該缺陷之該座標。該當前層之該影像可係一掃描電子顯微鏡影像。
該方法可進一步包括在對準該先前層之該設計檔案之後將該等晶粒角調整為該先前層之一晶粒座標系統。
該方法可進一步包括使用該控制器產生具有該當前層及該先前層之缺陷現場影像之塊。
該方法可進一步包括使用該控制器抗扭斜該當前層之該影像。
該方法可進一步包括使用該控制器產生該當前層之一座標系統及產生該先前層之一對應座標系統。
該方法可進一步包括使該先前層之一影像與該先前層之該設計檔案或該當前層之該設計檔案之至少一者對準。
該方法可進一步包括在識別該當前層之該影像之該區域之前使用該控制器來識別該先前層之一影像中之一缺陷之該位置。該先前層之該影像可與該先前層之該設計檔案對準。
100:缺陷審查工具
101:影像產生系統
102:電子束
103:晶圓
104:載台
105:控制器
106:處理器
107:儲存裝置
108:通訊埠
109:預層
110:當前層
200:晶圓
201:區域
202:預層缺陷現場
301:區域
400:方法
401:步驟
402:步驟
403:步驟
404:步驟
405:步驟
406:步驟
407:步驟
408:步驟
為了本發明之本質及目的之一更完全理解，應參考結合附圖之以下[實施方式]，其中：圖1係根據本發明之一缺陷審查工具之一方塊圖；圖2至圖5係例示性預層及當前層設計及SEM影像；圖6係一例示性預層影像；圖7係一例示性當前層影像；及圖8係繪示根據本發明之一實施例之一流程圖。
儘管將依某些實施例而言來描述所主張之標的，但其他實施例(包含不提供本文所闡述之所有益處及特徵之實施例)亦在本發明之範疇內。可在不背離本發明之範疇之情況下實行各種結構、邏輯、處理步驟及電子改變。相應地，本發明之範疇僅由參考隨附申請專利範圍來界定。
本文所揭示之系統及方法之實施例實現一晶圓之一層之改良檢驗或一晶圓之缺陷監測。可基於一先前層(「預層」)缺陷現場之一位置快速審查或檢驗一層之一區域。半導體製造商可在製造程序之多個階段或時間處監測預層缺陷現場。例如，可在一些或所有後續處理步 驟期間或之後監測預層缺陷現場。一預層中之缺陷之分類可使半導體製造商能夠聚焦於影響一晶圓之多個層之良率影響所關注缺陷(DOI)類型。本文所揭示之系統及方法之實施例亦提供改良及/或更快檢驗通量且可消除一手動審查技術。
如本文所使用，術語「晶圓」大體上指稱由一半導體或非半導體材料形成之基板。此一半導體或非半導體材料之實例包含(但不限於)單晶矽、氮化鎵、砷化鎵、磷化銦、藍寶石及玻璃。此等基板通常可見於半導體製造設施中及/或在半導體製造設施中處理。
一晶圓可包含形成於一基板上之一或多個層。例如，此等層可包含(但不限於)一光阻、一介電材料、一導電材料及一半導電材料。此等層之許多不同類型係本技術中已知，且如本文所使用之術語晶圓意欲涵蓋包含此等層之所有類型之一晶圓。
形成於一晶圓上之一或多個層可經圖案化或未經圖案化。例如，一晶圓可包含複數個晶粒，各晶粒具有可重複圖案化特徵或週期性結構。此等層之材料之形成及處理最終可導致完整裝置。許多不同類型之裝置可形成於一晶圓上，且如本文所使用之術語晶圓意欲涵蓋於其上製造本技術中已知之任何類型之裝置之一晶圓。
圖1係根據本發明之一缺陷審查工具100之一方塊圖。缺陷審查工具100包含一載台104，其經組態以夾持一晶圓103。載台104可經組態以在一個軸、兩個軸或三個軸中移動或旋轉。
如圖1中所見，晶圓103包含多個層。當前層110在預層109之後形成。但預層109中之一缺陷可影響當前層110。儘管當前層110在圖1中繪示為成像，但預層109可已在形成當前層110之前成像。比圖1中繪示之三個層多或少之層係可行的。
缺陷審查工具100亦包含一影像產生系統101，其經組態以產生晶圓103之一表面之一影像。該影像可針對晶圓103之一特定層。在此 實例中，影像產生系統101產生一電子束102以產生晶圓103之一影像。其他影像產生系統101係可行的，諸如使用寬頻電漿或雷射掃描之該等影像產生系統。
在一特定實例中，缺陷審查工具100係一掃描電子顯微鏡(SEM)之部分或係一掃描電子顯微鏡(SEM)。藉由使用一聚焦電子束102掃描晶圓103而產生晶圓103之影像。電子用以產生含有關於晶圓103之表面形貌及組合物之資訊之信號。可在一光柵掃描圖案中掃描電子束102，且電子束102之位置可與所偵測之信號組合以產生一影像。
缺陷審查工具100與一控制器105通訊。例如，控制器105可與缺陷審查工具100之影像產生系統101或其他組件通訊。控制器105可包含：一處理器106；一儲存裝置107，其與處理器106電子通訊；及一通訊埠108，其與處理器106電子通訊。吾人應瞭解實際上可由硬體、軟體及韌體之任何組合來實施控制器105。另外，可由一單元來執行如本文所描述之控制器105之功能或可將如本文所描述之控制器105之功能分成不同組件，各組件可依序由硬體、軟體及韌體之任何組合來實施。控制器105實施本文所描述之各種方法及功能之程式碼或指令可儲存於控制器可讀儲存媒體中，諸如控制器105內之一記憶體、控制器105外部之一記憶體或其等之組合。
圖2至圖5係例示性預層及當前層設計及SEM影像。圖2係一預層之一設計檔案且圖3係該預層之一對應SEM影像。圖4係一當前層之一設計檔案且圖5係該當前層之一對應SEM影像。在此實例中，圖2及圖4中繪示之設計檔案與圖3及圖5中繪示之SEM影像對應於晶圓之相同區域。如當比較圖3與圖5時所見，一晶圓之不同層之影像可變動，其可使得很難精確定位一晶圓之一稍後形成之層中之一預層缺陷現場之位置。
圖6係一例示性預層影像。特寫展示晶圓200之區域201。區域 201可對應於一晶粒或對應於晶圓之另一區域。一預層缺陷現場202(用虛線圈出)位於區域201中。預層缺陷現場202中之缺陷可係半導體製造期間發現之任何缺陷。例如，缺陷可係一顆粒或污染、圖案缺陷、刮擦、蝕刻輪廓缺陷、蝕刻選擇性問題、平面化期間之錯誤移除、臨界尺寸問題、重疊問題及缺陷之另一類型。
圖7係一例示性當前層影像。當前層之區域301對應於區域201。然而，圖7中之當前層不同於圖6中之預層。圖6中之先前層在圖7中之當前層之前形成。圖7中之當前層可直接安置於圖6之預層上。圖7中之當前層亦可由當前層與預層之間的一或多個額外層與圖6之預層分離。
如圖7中所見，當前層上之預層缺陷現場202不包含圖6中之預層之影像中所見之裝置或特徵。然而，半導體製造商對判定當前層或在圖6中之預層之後形成之晶圓200之其他層上之預層缺陷現場202之影響感興趣。
圖8係繪示根據本發明之一實施例之一流程圖。使用預層之一設計檔案(其包含原始DOI之現場)及當前層之一設計檔案。預層由一檢驗工具(例如光學檢驗、雷射掃描等等)檢驗以找到先前層之缺陷座標。可在預層設計座標系統中報告此等缺陷座標。先前層之一影像(諸如一SEM影像)用以確認缺陷現場之位置。諸如藉由缺陷審查工具(如缺陷審查工具100或一些其他缺陷審查工具)提供來自預層之缺陷之一座標。
在方法400中，在401中，一晶圓裝載於一缺陷審查工具上。在402中，(諸如)使用一缺陷審查工具中之一載台使該晶圓在該缺陷審查工具中對準。該缺陷審查工具可係(例如)一掃描電子顯微鏡。該晶圓可放置於旋轉或移動以實現對準之一載台上。影像產生系統亦可旋轉或移動以實現對準。影像產生系統中之旋轉或移動可獨立於載台中 之旋轉或移動或與載台中之旋轉或移動互補。
在403中，相對於該缺陷檢驗工具來標記該晶圓之至少一晶粒角。晶粒角可標記於缺陷審查工具上。藉由標記一晶粒角，可參考、訪視或否則在兩個或兩個以上缺陷檢驗工具及/或缺陷審查工具中使用相同晶粒角。因此，稍後可使用相同X-Y座標。晶粒角可由一使用者手動標記或藉由採用檢驗工具晶粒角自動標記。此標記可係實體或虛擬。在預層、當前層及一或多個設計檔案中標記相同晶粒角以提供與缺陷現場之精細對準。
在404中，當前層之一設計檔案與當前層之一影像對準。該影像可係(例如)一SEM影像。當前層之該設計檔案可與當前層之該影像在定位點處(例如晶粒角)對準。對準之位置可係具有足夠水平特徵及垂直特徵之任何定位點。這有助於或提供設計座標系統與晶圓座標系統之匹配。若設計座標系統中存在任何偏移，則可計算及/或應用一轉換以確保在預層設計座標系統中定位且報告之缺陷轉換成當前層設計座標系統。一旦在當前層設計座標系統中報告缺陷，一使用者可訪視預層缺陷現場，此係因為當前層設計已與當前層晶圓座標系統對準。儘管繪示於403與405之間，但對準404可發生於方法400期間之其他點處。
在405中，一預層之一設計檔案與當前層之該設計檔案對準。在一例項中，該等兩個設計檔案與相同定位點(例如相同晶粒角)重疊，其實現兩個層之座標系統之匹配。重疊可係完全的或在一可接受之容限內。
在405與407之間，在406中，晶粒角可調整為該預層之晶粒座標系統(若需要)。例如，可手動或自動匹配晶粒角。因此，稍後可使用相同X-Y座標。
在407中，基於該預層中之一缺陷之一座標來識別當前層之一影 像。因此，可查看對應於預層中之缺陷現場之座標的座標處之當前層之SEM影像。選擇預層上之一座標可導致查看當前層中之對應座標。所以若一層中之一缺陷現場係已知，則可在晶圓上之一或多個稍後形成之層中查看缺陷現場之位置。在另一實例中，若一層中之一缺陷現場係已知，則亦可在一或多個先前形成之層中查看缺陷現場之位置。此可發生以判定一缺陷是否由一預層缺陷引起。在此實例中，此等先前形成之層之影像及/或設計檔案可全部與一層對準。
使用者可同時看到標記於先前層設計晶片、當前層設計晶片及/或當前層SEM影像上之一缺陷位置以驗證現場之間不存在偏移。若存在任何偏移，則使用者可抗扭斜或使用一偏移校正來確保所有三個座標系統對準。
一旦對準，可自動運行方法400以收集所有預層缺陷現場之SEM影像。
諸如在408中，可視情況產生具有當前層及預層之缺陷現場影像之塊。理解一塊中之一缺陷現場之影響可用以測試半導體裝置或可用於良率目的。
一先前層之一影像可視情況與至少預層之一設計檔案對準。這可發生於方法400期間之任何點處。使預層之影像與一設計檔案對準可實現查看預層上之缺陷。例如，預層影像中之一座標處之缺陷可相較於一對應座標處之當前層中之缺陷。
可識別或否則在識別或查看當前層之影像之區域之前確認預層之一影像中之一缺陷之位置。在確認該缺陷之位置之前，預層之該影像可與預層之設計檔案對準。
在一實施例中，在查看當前層之一區域之一影像之前，可基於預層中之一缺陷之一座標而使當前層及預層之設計檔案及影像全部對準。
一控制器(諸如圖1中之控制器105)可經組態以執行方法400中之步驟。該控制器亦可指示影像產生系統基於一預層中之缺陷或潛在缺陷來成像當前層之一或若干特定區域。
一設計檔案與一層之一影像或與另一設計檔案之對準可基於座標系統及/或至少一晶粒角。用於該設計檔案與一層之該影像或與另一設計檔案之對準之一演算法亦可基於強度及/或基於特徵。用於該設計檔案與一層之該影像或與另一設計檔案之對準之一演算法亦可使用一轉換模型，諸如一線性轉換模型。
可針對當前層產生一座標系統且可針對預層產生一對應座標系統。該座標系統可係(例如)基於柵、極性或使用矩陣之一三維座標系統。在一實例中，使用一基於柵之X-Y座標系統。缺陷審查工具或缺陷檢驗工具之載台可用以界定該座標系統。相同座標系統可用於預層及當前層。若該等兩個座標系統之間存在一已知關係，則不同座標系統可用於當前層及預層。
可使本文揭示之技術自動化。例如，可使用自動SEM審查。資料管理技術可用以分析來自一晶圓上之一或多個層之影像。
本文揭示之技術之使用可幫助半導體製造商改良製造程序，此係因為可更早或更頻繁識別或監測預層缺陷。檢驗一晶圓所需之時間減少，其提高通量。基於一預層製造步驟之缺陷之分類可使半導體製造商能夠聚焦於影響一晶圓之多個層之良率影響DOI類型。
儘管已相對於一或多個特定實施例描述本發明，但吾人應瞭解可在不背離本發明之範疇之情況下實施本發明之其他實施例。因此，本發明據信僅受限於隨附申請專利範圍及其合理解釋。
400:方法
401:步驟
402:步驟
403:步驟
404:步驟
405:步驟
406:步驟
407:步驟
408:步驟

Claims (18)

  1. 一種晶圓檢驗系統，其包括：一缺陷審查工具，其中該缺陷審查工具包含：一載台，其經組態以夾持一晶圓；及一影像產生系統，其經組態以產生該晶圓之一表面之一層之一影像；及一控制器，其經組態以與該缺陷審查工具通訊，其中該控制器經組態以：產生一當前層之一座標系統及產生一先前層之一對應座標系統，其中該當前層之該座標系統及該先前層之該座標系統之各者係一基於柵(grid-based)系統、一極性系統或使用矩陣之一三維座標系統之一者；藉由該當前層之該座標系統使該晶圓之該當前層之一設計檔案與該當前層之一影像對準；藉由該先前層之該座標系統使該晶圓之該先前層之一設計檔案與該當前層之該設計檔案對準，其中該先前層在該當前層之前形成；且基於該先前層中之一缺陷之一座標來識別該當前層之該影像之一區域，其中該區域對應於該先前層中之該缺陷之該座標。
  2. 如請求項1之系統，其中該控制器包含：一處理器；一儲存裝置，其與該處理器電子通訊；及一通訊埠，其與該處理器電子通訊。
  3. 如請求項1之系統，其中該晶圓之至少一晶粒角被標記。
  4. 如請求項3之系統，其中該控制器經進一步組態以在對準該先前 層之該設計檔案之後，將該等晶粒角調整為該先前層之一晶粒座標系統。
  5. 如請求項1之系統，其中該控制器經進一步組態以抗扭斜該當前層之該影像。
  6. 如請求項1之系統，其中該當前層之該影像係一掃描電子顯微鏡影像。
  7. 如請求項1之系統，其中該控制器經進一步組態以使該先前層之一影像與該先前層之該設計檔案或該當前層之該設計檔案之至少一者對準。
  8. 如請求項1之系統，其中該影像產生系統經組態以使用一電子束、一寬頻電漿或一雷射之至少一者。
  9. 如請求項1之系統，其中該當前層之該座標系統及該先前層之該座標系統之一者係該基於柵系統，且其中該基於柵系統使用一X-Y座標系統。
  10. 一種晶圓檢驗方法，其包括：使用一載台對準一缺陷審查工具中之一晶圓；標記該晶圓之至少一晶粒角；使用一控制器產生一當前層之一座標系統及產生一先前層之一對應座標系統，其中該當前層之該座標系統及該先前層之該座標系統之各者係一基於柵系統、一極性系統或使用矩陣之一三維座標系統之一者；使用該控制器藉由該當前層之該座標系統使該晶圓之該當前層之一設計檔案與該當前層之一影像對準；使用該控制器藉由該先前層之該座標系統使該晶圓之該先前層之一設計檔案與該當前層之該設計檔案對準，其中該先前層在該當前層之前形成；及 使用該控制器基於該先前層中之一缺陷之一座標來識別該當前層之該影像之一區域，其中該區域對應於該先前層中之該缺陷之該座標。
  11. 如請求項10之方法，其進一步包括在對準該先前層之該設計檔案之後，將該等晶粒角調整為該先前層之一晶粒座標系統。
  12. 如請求項10之方法，其進一步包括使用該控制器產生具有該當前層及該先前層之缺陷現場影像之塊。
  13. 如請求項10之方法，其進一步包括使用該控制器抗扭斜該當前層之該影像。
  14. 如請求項10之方法，其中該當前層之該影像係一掃描電子顯微鏡影像。
  15. 如請求項10之方法，其進一步包括使該先前層之一影像與該先前層之該設計檔案或該當前層之該設計檔案之至少一者對準。
  16. 如請求項10之方法，其進一步包括在識別該當前層之該影像之該區域之前，使用該控制器來識別該先前層之一影像中之一缺陷之位置。
  17. 如請求項16之方法，其進一步包括使該先前層之該影像與該先前層之該設計檔案對準。
  18. 如請求項10之方法，其中該當前層之該座標系統及該先前層之該座標系統之一者係該基於柵系統，且其中該基於柵系統使用一X-Y座標系統。
TW105119333A 2015-06-19 2016-06-20 晶圓檢驗方法及系統 TWI707305B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
IN3079CH2015 2015-06-19
IN3079/CHE/2015 2015-06-19
US201562204328P 2015-08-12 2015-08-12
US62/204,328 2015-08-12
US15/183,919 2016-06-16
US15/183,919 US9940704B2 (en) 2015-06-19 2016-06-16 Pre-layer defect site review using design

Publications (2)

Publication Number Publication Date
TW201710999A TW201710999A (zh) 2017-03-16
TWI707305B true TWI707305B (zh) 2020-10-11

Family

ID=57546417

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105119333A TWI707305B (zh) 2015-06-19 2016-06-20 晶圓檢驗方法及系統

Country Status (5)

Country Link
US (1) US9940704B2 (zh)
KR (1) KR102557190B1 (zh)
CN (1) CN107683495B (zh)
TW (1) TWI707305B (zh)
WO (1) WO2016205777A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9940704B2 (en) * 2015-06-19 2018-04-10 KLA—Tencor Corporation Pre-layer defect site review using design
CN110907796B (zh) * 2018-09-14 2022-02-08 长鑫存储技术有限公司 集成电路量测结果图像化分析方法及***
CN109211924A (zh) * 2018-09-29 2019-01-15 上海华虹宏力半导体制造有限公司 芯片制造过程中的缺陷检测方法
US11749569B2 (en) * 2020-05-06 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for non-destructive inspection of cell etch redeposition

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US8016585B2 (en) * 2007-11-14 2011-09-13 Hitachi High-Technologies Corporation Nanoimprint resin stamper
US8750597B2 (en) * 2011-11-23 2014-06-10 International Business Machines Corporation Robust inspection alignment of semiconductor inspection tools using design information

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6035244A (en) 1997-10-22 2000-03-07 Advanced Micro Devices, Inc. Automatic defect reclassification of known propagator defects
US6468815B1 (en) 2000-01-03 2002-10-22 Advanced Micro Devices, Inc. Overlay radius offset shift engine
TWI370501B (en) * 2003-11-10 2012-08-11 Hermes Microvision Inc Method and system for monitoring ic process
US7593565B2 (en) * 2004-12-08 2009-09-22 Rudolph Technologies, Inc. All surface data for use in substrate inspection
CA2507174C (en) * 2005-05-13 2013-07-16 Semiconductor Insights Inc. Method of registering and aligning multiple images
US7747062B2 (en) 2005-11-09 2010-06-29 Kla-Tencor Technologies Corp. Methods, defect review tools, and systems for locating a defect in a defect review process
KR101613048B1 (ko) 2005-11-18 2016-04-15 케이엘에이-텐코 코포레이션 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템
JPWO2011004534A1 (ja) 2009-07-09 2012-12-13 株式会社日立ハイテクノロジーズ 半導体欠陥分類方法，半導体欠陥分類装置，半導体欠陥分類プログラム
US9251581B1 (en) * 2010-09-14 2016-02-02 Hermes Microvision, Inc. Methods for promoting semiconductor manufacturing yield and classifying defects during fabricating a semiconductor device, and computer readable mediums encoded with a computer program implementing the same
US9129715B2 (en) * 2012-09-05 2015-09-08 SVXR, Inc. High speed x-ray inspection microscope
CN104465434B (zh) * 2013-09-23 2017-07-11 中芯国际集成电路制造(上海)有限公司 缺陷分析法
US9940704B2 (en) * 2015-06-19 2018-04-10 KLA—Tencor Corporation Pre-layer defect site review using design

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US8016585B2 (en) * 2007-11-14 2011-09-13 Hitachi High-Technologies Corporation Nanoimprint resin stamper
US8750597B2 (en) * 2011-11-23 2014-06-10 International Business Machines Corporation Robust inspection alignment of semiconductor inspection tools using design information

Also Published As

Publication number Publication date
US9940704B2 (en) 2018-04-10
CN107683495B (zh) 2019-05-07
TW201710999A (zh) 2017-03-16
WO2016205777A1 (en) 2016-12-22
US20160371831A1 (en) 2016-12-22
KR20180010307A (ko) 2018-01-30
CN107683495A (zh) 2018-02-09
KR102557190B1 (ko) 2023-07-18

Similar Documents

Publication Publication Date Title
US8750597B2 (en) Robust inspection alignment of semiconductor inspection tools using design information
TWI725117B (zh) 用於半導體晶圓檢視及分析之系統及方法
TWI707305B (zh) 晶圓檢驗方法及系統
CN109923654B (zh) 通过跨层图像相减的晶片噪声减少
TWI734720B (zh) 檢查晶圓之系統及方法
TWI768443B (zh) 利用多掃描電子顯微鏡進行晶圓對準用之方法與系統
TWI731975B (zh) 用於缺陷偵測之系統及方法
TWI732657B (zh) 半導體晶圓檢測方法及其系統
TW202105053A (zh) 程序控制之晶粒內度量衡方法及系統
JP6771495B2 (ja) 設計を利用する先行層欠陥箇所の点検
TW201713937A (zh) 以範圍為基礎之即時掃描電子顯微鏡之非視覺分格器
KR102350548B1 (ko) 웨이퍼 검사 방법
WO2018016062A1 (ja) パターン評価装置
JP6864695B2 (ja) デザインファイルまたは検査画像を用いた自動デスキュー
KR100642380B1 (ko) 웨이퍼 결함 측정 방법
KR20070081509A (ko) 반도체 기판 정렬 장치에서 정렬 기준 이미지 획득 방법