TWI699915B - 一次性編程電阻式隨機存取記憶體位元及其形成方法與一次性編程電阻式隨機存取記憶體 - Google Patents

一次性編程電阻式隨機存取記憶體位元及其形成方法與一次性編程電阻式隨機存取記憶體 Download PDF

Info

Publication number
TWI699915B
TWI699915B TW107136545A TW107136545A TWI699915B TW I699915 B TWI699915 B TW I699915B TW 107136545 A TW107136545 A TW 107136545A TW 107136545 A TW107136545 A TW 107136545A TW I699915 B TWI699915 B TW I699915B
Authority
TW
Taiwan
Prior art keywords
random access
access memory
resistive random
conversion layer
resistance conversion
Prior art date
Application number
TW107136545A
Other languages
English (en)
Other versions
TW201931631A (zh
Inventor
達 陳
王炳琨
傅志正
吳健民
廖紹憬
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW201931631A publication Critical patent/TW201931631A/zh
Application granted granted Critical
Publication of TWI699915B publication Critical patent/TWI699915B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明實施例提供一種一次性編程電阻式隨機存取記憶體位元的形成方法，包括形成電阻轉換層於底電極層上；形成頂電極層於電阻轉換層上；對電阻轉換層施加形成電壓，使頂電極層之電位低於底電極層之電位；及對電阻轉換層進行烘烤製程，其中電阻轉換層中之空缺呈隨機分布。

Description

一次性編程電阻式隨機存取記憶體位元及其形成方法與一次性編程電阻式隨機存取記憶體
本發明實施例係有關於一種半導體技術，且特別有關於一種一次性編程電阻式隨機存取記憶體。
在加密領域中，密鑰僅可使用一次性編程電阻式隨機存取記憶體(one-time programmable resistive random access memory，OTP RRAM)編程一次，但亦提供不同晶片之間陣列位元的隨機組合。然而，使用傳統的一次性編程方式如反熔絲(antifuse)時，參數如讀取電流為常態分佈，而並非隨機分布。但對現有的一次性編程電阻式隨機存取記憶體已經足夠。
本發明實施例提供一種一次性編程電阻式隨機存取記憶體位元及形成方法，包括形成電阻轉換層於底電極層上。形成頂電極層於電阻轉換層上。此方法亦包括對電阻轉換層施加形成電壓，使頂電極層之電位低於底電極層之電位。亦 包括對電阻轉換層進行烘烤製程。電阻轉換層中之空缺呈隨機分布。
本發明實施例又提供一種一次性編程電阻式隨機存取記憶體，包括：電晶體及上述的一次性編程電阻式隨機存取記憶體位元。一次性編程電阻式隨機存取記憶體位元之底電極電性連接至電晶體之汲極，且一次性編程電阻式隨機存取記憶體位元之頂電極電性連接至位元線。
100‧‧‧一次性編程電阻式隨機存取記憶體位元
102‧‧‧底電極層
104‧‧‧頂電極層
106‧‧‧電阻轉換層
108‧‧‧空缺
200‧‧‧方法
202、204‧‧‧步驟
300‧‧‧一次性編程電阻式隨機存取記憶體
302‧‧‧閘極
304‧‧‧源極
306‧‧‧汲極
308‧‧‧源極線
310a、310b、310c、310d、310e、310f、310g、310h‧‧‧一 次性編程電阻式隨機存取記憶體位元
400‧‧‧方法
401‧‧‧步驟
W‧‧‧寬度
以下將配合所附圖式詳述本發明實施例。
第1圖係根據一些實施例繪示出一次性編程電阻式隨機存取記憶體位元之剖面圖。
第2圖係根據一些實施例繪示出形成一次性編程電阻式隨機存取記憶體位元之流程圖。
第3圖係根據一些實施例繪示出一次性編程電阻式隨機存取記憶體位元讀取電流的關係圖。
第4圖係根據一些實施例繪示出一次性編程電阻式隨機存取記憶體位元讀取電流的關係圖。
第5圖係根據一些實施例繪示出一次性編程電阻式隨機存取記憶體位元讀取電流的累積分布函數圖。
第6圖係根據一些實施例繪示出一次性編程電阻式隨機存取記憶體的佈局圖。
第7圖係根據一些實施例繪示出形成一次性編程電阻式隨機存取記憶體位元之流程圖。
第1圖係根據一些實施例繪示出一次性編程電阻式隨機存取記憶體位元100之剖面圖。如第1圖所示，一次性編程電阻式隨機存取記憶體位元100包括底電極層102、頂電極104、及位於底電極層102及頂電極104中間的電阻轉換層106。
在一些實施例中，底電極層102形成於基板之上(圖未示)，底電極層102包括金屬氮化物、TaN、TiN、TiAlN、TiW、WN、Ti、Au、Ta、Ag、Cu、AlCu、Pt、W、Ru、Al、Ni、其他合適的電極材料、或上述之組合。如第1圖所示，形成電阻轉換層106於底電極層102之上。在一些實施例中，電阻轉換層106可包括介電材料，通常為電性絕緣。在一些實施例中，電阻轉換層106可包括氧化物、氮化物、其他合適的介電材料、或上述之組合。舉例而言，電阻轉換層106可包括氧化鉿(hafnium oxide)、氧化鋯(zirconium oxide)、氧化鈦(titanium oxide)、氧化鉭(tantalum oxide)、氧化鎢(tungsten oxide)、氧化鋁(aluminum oxide)、氧化鋅(zinc oxide)、氧化鎳(nickel oxide)、氧化銅(copper oxide)、其他合適的介電材料、或上述之組合。在一些實施例中，以其他元素摻雜電阻轉換層106。在一些實施例中，藉由微影製程及蝕刻製程圖案化所沉積的介電材料，使電阻轉換層106具有想要的圖案。在一些實施例中，電阻轉換層106在溫度250℃至300℃之下形成。如果溫度太高，可能過度結晶。如果溫度太低，膜層可能包含更多缺陷或汙染。
如第1圖所示，電阻轉換層106中具有空缺108，例如氧或氮空缺。空缺108的分布決定電阻轉換層106的電阻大 小，進而影響讀取電流。若空缺108越隨機分布，則一次性編程電阻式隨機存取記憶體位元100的讀取電流越可能為隨機值。因此，不同的一次性編程電阻式隨機存取記憶體位元100的讀取電流亦越隨機分布。若空缺108越集中或具有集中分布，則一次性編程電阻式隨機存取記憶體位元100的讀取電流越可能為定值，而非隨機值。因此，不同的一次性編程電阻式隨機存取記憶體位元100的讀取電流並非隨機分布。
在一些實施例中，為使電阻轉換層106中存在的空缺108更隨機分布，電阻轉換層106可包括非晶質(amorphous)材料例如以Al、Si、N、Ta、Ti摻雜的HfO2或ZrO2、其他合適的非晶質材料、或上述之組合。與晶質(crystalline)結構相較之下，空缺108更隨機分布於非晶質材料中。此外，非晶質材料中的摻質可能阻礙結晶發生。在一些實施例中，電阻轉換層106中的摻質濃度為2%至10%。另一方面，若電阻轉換層106包括晶質材料，空缺108可能容易於晶界(grain boundary)重組(recombination)，導致更集中的分布。
在一些實施例中，電阻轉換層106可包括晶粒大小介於1nm至200nm的多晶材料。與晶質材料相較之下，由於晶粒大小夠小，空缺108依然為隨機分布。在一些實施例中，電阻轉換層106可包括結晶開始進行的多晶材料(多晶粒材料)。
在一些實施例中，電阻轉換層106的厚度介於1nm至3nm。電阻轉換層106的厚度若太厚，形成電壓可能升高而耗電。另一方面，電阻轉換層106的厚度若太薄，電阻轉換層106中的空缺108可能於膜層中過剩。
接著，如第1圖所示，頂電極層104形成於電阻轉換層106之上。頂電極層104及底電極層102的材料可相同或不同。在一些實施例中，頂電極層104可包括金屬氮化物、TaN、TiN、TiAlN、TiW、WN、Ti、Au、Ta、Ag、Cu、AlCu、Pt、W、Ru、Al、Ni、其他合適的電極材料、或上述之組合。在一些實施例中，頂電極層104的材料促進空缺108產生。在一些實施例中，藉由圖案化製程，可圖案化導電材料以形成想要的頂電極層104。
如上所述，分別圖案化底電極層102、頂電極層104、及電阻轉換層106。然而，可於三層全沉積之後同時圖案化底電極層102、頂電極層104、及電阻轉換層106。
本發明實施例可具有許多變化。例如，可形成另一材料例如緩衝層及/或阻障層(barrier layer)於電極層102/104與電阻轉換層106之間、頂電極層104之上、或底電極層102之下。在一些實施例中，阻障層可由絕緣體或介電質例如氮化矽、碳化矽、碳氮化矽、或其他無氧的阻障層材料形成。阻障層可避免氧擴散至電極層102/104中，進一步避免所不希望的電阻變異。在一些實施例中，緩衝層由除氧金屬例如Ti、Hf、Ta、其他合適的金屬，或上述之組合形成。
值得注意的是，在第1圖中底電極層102、頂電極層104、及電阻轉換層106具有相同形狀及面積。然而，本發明實施例並不以此為限。只要一次性編程電阻式隨機存取記憶體位元100能運作，一次性編程電阻式隨機存取記憶體位元100的底電極層102、頂電極層104、及電阻轉換層106可為任意形狀 及以任何方式堆疊。例如，底電極層102及頂電極層104可為互相垂直的電極條，電阻轉換層106位於其交叉處之間。
第2圖係根據一些實施例繪示出形成一次性編程電阻式隨機存取記憶體位元100的方法200之流程圖。如第2圖所示，方法200始於步驟202，對一次性編程電阻式隨機存取記憶體位元100提供形成電壓。在一些實施例中，施加形成電壓包括使頂電極層104之電位低於底電極層102之電位，亦即為反向電壓。施加反向電壓於一次性編程電阻式隨機存取記憶體位元100時，電阻轉換層106中的空缺108呈隨機分布。因此，電阻轉換層106之電阻及讀取電流均為隨機值。反之，若形成電壓包括使頂電極層104之電位高於底電極層102之電位(亦即為順向電壓)，則電阻轉換層106中的空缺108易聚集，形成導電細絲(filament)，因此，電阻轉換層106的電阻及讀取電流更可能為定值，而非隨機值。
在一些實施例中，步驟202的形成電壓介於2V至8V。在一些實施例中，步驟202的形成電壓介於3V至6V。此形成電壓所提供的電流介於500μA至600μA，脈寬介於1μs至100μs。形成電壓若太高，則耗電。形成電壓若太低，則不足以使電阻轉換層106中產生足夠的空缺108。
接著，方法200進行至步驟204，對一次性編程電阻式隨機存取記憶體位元100進行烘烤。烘烤可降低電阻轉換層106中的空缺108分布的梯度。在烘烤後，空缺108更為隨機分布。因此，電阻轉換層106之電阻及讀取電流均為隨機值。此外，由於降低了空缺108分布的梯度，烘烤使熱穩定性增加。 甚至在高溫熱循環後，空缺108的分布不會改變。此外，烘烤亦可增加產生滲透路徑(percolation path)的機率，因而增加讀取電流。理想上，在一陣列中，每一個一次性編程電阻式隨機存取記憶體位元具有明顯不同的讀取電流值，以致讀取電流在整個範圍內均勻分布。較大的讀取電流範圍可容許更多的位元，並進一步增加位元密度。
在一些實施例中，步驟204的烘烤製程溫度介於200℃至300℃，步驟204的烘烤製程時間介於1分鐘至300分鐘。在一些實施例中，步驟204的烘烤製程溫度介於220℃至280℃，步驟204的烘烤製程時間介於5分鐘至200分鐘。若烘烤溫度太低或時間太短，則不易使空缺108隨機分布。若烘烤溫度太高或時間太長，則增加製程時間及成本。
經由對一次性編程電阻式隨機存取記憶體位元施加負向形成電壓及進行烘烤，可使電阻轉換層中的空缺呈隨機分布。一次性編程電阻式隨機存取記憶體位元的電阻及讀取電流為隨機值。因此，不同一次性編程電阻式隨機存取記憶體位元的讀取電流亦隨機分布於寬廣的範圍。讀取電流在熱循環中是穩定的，所以即使在高溫下，資料仍維持不變。
第3圖係根據一些實施例繪示出一次性編程電阻式隨機存取記憶體位元在烘烤前與烘烤後讀取電流的關係圖。點狀符號數據代表電阻轉換層經受負向形成電壓及烘烤。三角形符號數據代表以相同材料形成電阻轉換層，但經受正向形成電壓及烘烤。
如第3圖所示，當形成電壓為負向時，烘烤之後讀 取電流增加。如上所述，烘烤時產生更多滲透路徑，以及較大的讀取電流範圍可容許更多位元，並進一步增加位元密度。反之，當形成電壓為正向時，烘烤之後讀取電流降低。一次性編程電阻式隨機存取記憶體位元中的空缺並未隨機分布，而是聚集而產生導電細絲。在烘烤後，空缺從細絲擴散出來，降低讀取電流。對於多位元記憶體而言，小的讀取電流範圍是不理想的。
第4圖係根據一些實施例繪示出一次性編程電阻式隨機存取記憶體位元在兩次烘烤製程後讀取電流的關係圖。點狀符號數據代表電阻轉換層經受負向形成電壓及兩次烘烤製程。三角形符號數據代表以相同材料形成電阻轉換層，但經受正向形成電壓及兩次烘烤製程。
值得注意的是，在第4圖中，第一次烘烤及第二次的烘烤目的並不同。第一次烘烤使電阻轉換層中空缺更隨機分布，而第二次烘烤係為了驗證高溫資料保存(high temperature data retention，HTDR)效能。在第2圖的步驟204中，僅需進行一次烘烤即可使空缺更隨機分布並增強讀取電流。
如第4圖所示，當形成電壓為負向時，讀取電流在第二次烘烤之前及之後保持定值。亦即在第一次烘烤之後，即使再經歷其他高溫循環，資料大致維持不變。反之，當形成電壓為正向時，如第4圖中的散點所示，在第二次烘烤之後一些讀取電流下降。一次性編程電阻式隨機存取記憶體位元中的空缺並未隨機分布，而是聚集而產生導電細絲。在第二次烘烤之後，空缺從細絲擴散出來，降低讀取電流。相較於經受正向形 成電壓的一次性編程電阻式隨機存取記憶體位元，經受負向形成電壓的一次性編程電阻式隨機存取記憶體位元的高溫資料保存(high temperature data retention，HTDR)效能較佳。
第5圖係根據一些實施例繪示出一次性編程電阻式隨機存取記憶體位元在第二次烘烤後讀取電流的累積分布函數圖。點狀符號數據代表電阻轉換層經受負向形成電壓及兩次烘烤製程。三角形符號數據代表以相同材料形成電阻轉換層，但經受正向形成電壓及兩次烘烤製程。
如第5圖所示，當形成電壓為負向時，一次性編程電阻式隨機存取記憶體位元在第二次烘烤之後的讀取電流累積分布函數較為線性，且讀取電流分布較廣。讀取電流累積分布函數越線性，讀取電流越均勻分布。如上所述，較大的讀取電流範圍可容許更多位元，並增加位元密度。反之，當形成電壓為正向時，一次性編程電阻式隨機存取記憶體位元在第二次烘烤之後的讀取電流累積分布函數具有低電流尾部(tail)分布，且讀取電流分布範圍較小。尾部分布係由於導電細絲退化所造成，而對於多位元記憶體而言，小的讀取電流範圍是不理想的。
由第3圖至第5圖的結果可知，電阻轉換層經受負向形成電壓及烘烤有助於擴大讀取電流範圍，使讀取電流累積分布函數變得線性，亦增強了高溫資料保存效能。
第6圖係根據一些實施例繪示出一次性編程電阻式隨機存取記憶體300的佈局圖。如第6圖所示，一次性編程電阻式隨機存取記憶體300包括閘極302、源極304、汲極306、及 一次性編程電阻式隨機存取記憶體位元310a、310b、310c、310d、310e、310f、310g、310h。在一些實施例中，一次性編程電阻式隨機存取記憶體位元310a-310h在上視圖中平行。
在一些實施例中，閘極302電性連接至字元線(word line，WL)(未繪示)，源極304電性連接至源極線(source line，SL)308，汲極306電性連接至一次性編程電阻式隨機存取記憶體位元310a-310h之底電極，以及一次性編程電阻式隨機存取記憶體位元310a-310h之頂電極電性連接至各位元線(bit line，BL)(未繪示)。
在一些實施例中，如第6圖所示，為於一次性編程電阻式隨機存取記憶體位元310a-310h施加負向電壓，係將連接至一次性編程電阻式隨機存取記憶體位元310a-310h的各條位元線接地，字元線電壓為4V至7V之間，且源極線電壓為3V至6V之間。當操作一位元時，其他位元線必須為開路狀態，以避免不預期的電流干擾。如此一來，一次性編程電阻式隨機存取記憶體位元310a-310h之頂電極之電位低於一次性編程電阻式隨機存取記憶體位元310a-310h之底電極之電位，於一次性編程電阻式隨機存取記憶體位元310a-310h施加了負向電壓。
值得注意的是，在第6圖中，一次性編程電阻式隨機存取記憶體300的汲極306電性連接至八個一次性編程電阻式隨機存取記憶體位元310a-310h。然而，本發明並不以此為限，一次性編程電阻式隨機存取記憶體300的汲極306可電性連接至任意數目的一次性編程電阻式隨機存取記憶體位元，視製程及設計需求而定。
如第6圖所示，一次性編程電阻式隨機存取記憶體300閘極的寬度W介於0.4μm至20μm。若寬度W太寬，則佔據太多面積，增加製程成本。若寬度W太窄，則一次性編程電阻式隨機存取記憶體位元數目不足，位元密度降低，而且所需的形成電壓較高，速度較慢。
第7圖係根據一些實施例繪示出形成一次性編程電阻式隨機存取記憶體位元100的方法400之流程圖。其中與前述實施例相同或相似的製程或元件將沿用相同的元件符號，其詳細內容將不再贅述。與前述實施例不同之處在於，方法400更包括步驟401，在施加形成電壓之前，對一次性編程電阻式隨機存取記憶體位元100循環加壓。在一些實施例中，進行循環加壓包括對電阻轉換層106施加循環電壓，使頂電極層104之電位交替地高於或低於底電極層102之電位。
由於循環加壓，電阻轉換層106需要更強的形成電壓，以使電阻轉換層106中的空缺108隨機分布。在一些實施例中，形成電壓介於3V至6V之間，其脈寬介於100ns至100μs。為於如第6圖所示之一次性編程電阻式隨機存取記憶體的一次性編程電阻式隨機存取記憶體位元施加形成電壓，一次性編程電阻式隨機存取記憶體位元的各位元線接地，字元線電壓為4V至8V之間，且源極線電壓為3V至6V之間。
在如第7圖所示的實施例中，即使在循環加壓之後，對一次性編程電阻式隨機存取記憶體位元施加強的負向形成電壓並進行烘烤製程，電阻轉換層中的空缺可隨機分布。一次性編程電阻式隨機存取記憶體位元的電阻及讀取電流可為 隨機值。因此，不同一次性編程電阻式隨機存取記憶體位元的讀取電流亦可於大範圍隨機分布。讀取電流在熱循環中可保持穩定，因此即使在高溫中資料大致維持不變。
綜上所述，由電阻式隨機存取記憶體實施一次性編程物理反複製技術。在一些實施例中，一次性編程電阻式隨機存取記憶體的每一記憶體位元可經受負向電壓及烘烤。在一些實施例中，一次性編程電阻式隨機存取記憶體位元的電阻轉換層可由非晶質結構(amorphous)材料或具有小晶粒尺寸的多晶結構形成。因此，電阻轉換層中的空缺可隨機分布。電阻轉換層的電阻及讀取電流亦可為隨機值。讀取電流範圍可變大，讀取電流累積分布函數可更為線性，亦可增強高溫資料保存效能。
200‧‧‧方法
202、204‧‧‧步驟

Claims (10)

  1. 一種一次性編程電阻式隨機存取記憶體(one-time programmable resistive random access memory，OTP RRAM)位元(bit)的形成方法，包括：形成一電阻轉換層於一底電極層上；形成一頂電極層於該電阻轉換層上；對該電阻轉換層施加一形成電壓，使該頂電極層之一電位低於該底電極層之一電位；以及對該電阻轉換層進行一烘烤製程；其中該電阻轉換層中之空缺(vacancies)呈隨機分布。
  2. 如申請專利範圍第1項所述之一次性編程電阻式隨機存取記憶體位元的形成方法，其中該電阻轉換層為非晶質(amorphous)結構，該電阻轉換層包括以Al、Si、N、Ta、或Ti摻雜的HfO2或ZrO2，其中形成該電阻轉換層之溫度介於250℃至300℃。
  3. 如申請專利範圍第1項所述之一次性編程電阻式隨機存取記憶體位元的形成方法，其中該形成電壓介於3V至6V，且該形成電壓提供一電流介於500μA至600μA及一脈寬介於1μs至100μs，其中該烘烤製程之溫度介於200℃至300℃，該烘烤製程之持續時間介於1分鐘至300分鐘。
  4. 如申請專利範圍第1項所述之一次性編程電阻式隨機存取記憶體位元的形成方法，其中該頂電極層包括金屬氮化物、TaN、TiN、TiAlN、TiW、WN、Ti、Au、Ta、Ag、Cu、AlCu、Pt、W、Ru、Al、或Ni。
  5. 如申請專利範圍第1項所述之一次性編程電阻式隨機存取記憶體位元的形成方法，更包括：在對該電阻轉換層施加該形成電壓前，進行一循環加壓(cycling stress)；其中進行該循環加壓包括對該電阻轉換層施加一循環電壓，使該頂電極層之該電位交替地高於或低於該底電極層之該電位，其中該形成電壓介於3V至6V之間，其脈寬介於100ns至100μs。
  6. 一種一次性編程電阻式隨機存取記憶體位元，包括：一底電極層；一電阻轉換層，形成於該底電極層上；一無氧阻障層，形成於該底電極層及該電阻轉換層之間；以及一頂電極層，形成於該電阻轉換層上；其中該電阻轉換層中之空缺呈隨機分布。
  7. 如申請專利範圍第6項所述之一次性編程電阻式隨機存取記憶體位元，其中該電阻轉換層為非晶質(amorphous)結構，其中該電阻轉換層包括以Al、Si、N、Ta、或Ti摻雜的HfO2或ZrO2，其中該電阻轉換層之厚度介於1nm至3nm。
  8. 如申請專利範圍第6項所述之一次性編程電阻式隨機存取記憶體位元，其中該電阻轉換層為一多晶結構，其晶粒大小介於1nm至200nm。
  9. 一種一次性編程電阻式隨機存取記憶體，包括：一電晶體；以及 複數個如申請專利範圍第6項所述之一次性編程電阻式隨機存取記憶體位元；其中該些一次性編程電阻式隨機存取記憶體位元之該底電極層電性連接至該電晶體之一汲極，且該些一次性編程電阻式隨機存取記憶體位元之該頂電極層電性連接至複數條位元線。
  10. 如申請專利範圍第9項所述之一次性編程電阻式隨機存取記憶體，其中該些一次性編程電阻式隨機存取記憶體位元於上視圖中平行排列，其中該電晶體之一閘極電性連接至一字元線，且該電晶體之一源極電性連接至一源極線。
TW107136545A 2018-01-10 2018-10-17 一次性編程電阻式隨機存取記憶體位元及其形成方法與一次性編程電阻式隨機存取記憶體 TWI699915B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/867,159 2018-01-10
US15/867,159 US10490739B2 (en) 2018-01-10 2018-01-10 One-time-programmable resistive random access memory and method for forming the same

Publications (2)

Publication Number Publication Date
TW201931631A TW201931631A (zh) 2019-08-01
TWI699915B true TWI699915B (zh) 2020-07-21

Family

ID=67141161

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107136545A TWI699915B (zh) 2018-01-10 2018-10-17 一次性編程電阻式隨機存取記憶體位元及其形成方法與一次性編程電阻式隨機存取記憶體

Country Status (3)

Country Link
US (1) US10490739B2 (zh)
CN (1) CN110021703B (zh)
TW (1) TWI699915B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI662826B (zh) * 2018-03-23 2019-06-11 華邦電子股份有限公司 金鑰產生裝置及方法
US11189788B2 (en) 2018-10-30 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM bottom electrode
US11527717B2 (en) * 2019-08-30 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory cell having a low forming voltage
US11404638B2 (en) 2020-07-28 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-doped data storage structure configured to improve resistive memory cell performance
CN113054101A (zh) * 2021-02-24 2021-06-29 中国科学院微电子研究所 Rram的3d垂直堆积集成结构及其集成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343813B2 (en) * 2009-04-10 2013-01-01 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
TWI441327B (zh) * 2011-10-28 2014-06-11 Univ Nat Cheng Kung 記憶體裝置及其操作方法
TWI469338B (zh) * 2008-08-12 2015-01-11 Taiwan Semiconductor Mfg Co Ltd 電阻式記憶體及其製造方法
US9070867B2 (en) * 2008-05-01 2015-06-30 Intermolecular, Inc. Non-volatile resistive-switching memories
TWI560715B (en) * 2014-07-28 2016-12-01 Univ Nat Chiao Tung A nonvoltile resistance memory and its operation thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043538A (ja) * 2000-07-27 2002-02-08 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US7292467B2 (en) * 2005-04-22 2007-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic random access memory device
CN101593809A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 电阻随机存取存储器及制作方法
US8049305B1 (en) * 2008-10-16 2011-11-01 Intermolecular, Inc. Stress-engineered resistance-change memory device
US8653623B2 (en) 2011-04-11 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. One-time programmable devices and methods of forming the same
WO2013039603A1 (en) * 2011-09-13 2013-03-21 Adesto Technologies Corporation Resistive switching devices having alloyed electrodes and methods of formation thereof
JP6044931B2 (ja) * 2012-12-11 2016-12-14 国立大学法人東京農工大学 半導体メモリ装置およびその製造方法
US9336876B1 (en) * 2013-03-15 2016-05-10 Crossbar, Inc. Soak time programming for two-terminal memory
US9620205B2 (en) * 2013-07-10 2017-04-11 Intermolecular, Inc. All around electrode for novel 3D RRAM applications
US9425394B2 (en) * 2013-09-03 2016-08-23 Intermolecular, Inc. Doped oxide dielectrics for resistive random access memory cells
KR101538071B1 (ko) * 2014-05-30 2015-07-21 서울대학교산학협력단 셀 스트링 및 상기 셀 스트링에서의 읽기 방법
KR20170078284A (ko) * 2015-12-29 2017-07-07 에스케이하이닉스 주식회사 반도체 장치의 제조 방법 및 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070867B2 (en) * 2008-05-01 2015-06-30 Intermolecular, Inc. Non-volatile resistive-switching memories
TWI469338B (zh) * 2008-08-12 2015-01-11 Taiwan Semiconductor Mfg Co Ltd 電阻式記憶體及其製造方法
US8343813B2 (en) * 2009-04-10 2013-01-01 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
TWI441327B (zh) * 2011-10-28 2014-06-11 Univ Nat Cheng Kung 記憶體裝置及其操作方法
TWI560715B (en) * 2014-07-28 2016-12-01 Univ Nat Chiao Tung A nonvoltile resistance memory and its operation thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE EDL, 33(5), 2012 *

Also Published As

Publication number Publication date
US10490739B2 (en) 2019-11-26
CN110021703A (zh) 2019-07-16
CN110021703B (zh) 2023-08-25
TW201931631A (zh) 2019-08-01
US20190214556A1 (en) 2019-07-11

Similar Documents

Publication Publication Date Title
TWI699915B (zh) 一次性編程電阻式隨機存取記憶體位元及其形成方法與一次性編程電阻式隨機存取記憶體
US8067815B2 (en) Aluminum copper oxide based memory devices and methods for manufacture
US8772106B2 (en) Graded metal oxide resistance based semiconductor memory device
US7903457B2 (en) Multiple phase change materials in an integrated circuit for system on a chip application
US8374019B2 (en) Phase change memory with fast write characteristics
US8168538B2 (en) Buried silicide structure and method for making
JP5687978B2 (ja) 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法
US8759806B2 (en) Semiconductor memory device
US9336879B2 (en) Multiple phase change materials in an integrated circuit for system on a chip application
TWI418070B (zh) 具有穩定微結構之相變記憶體及製造方法
TWI427773B (zh) 具有上下側壁接觸之相變化記憶胞
TWI385790B (zh) 相變化記憶體之多晶矽栓塞雙極性電晶體
JP2012174766A (ja) 不揮発性抵抗変化素子
US9012879B2 (en) Morphology control of ultra-thin MeOx layer
WO2012108185A1 (ja) 不揮発性記憶素子の駆動方法及び初期化方法、並びに不揮発性記憶装置
EP2930760B1 (en) Method for forming memory device
JP6073836B2 (ja) メモリ素子およびその形成方法
TWI520394B (zh) 電阻式記憶體裝置及其製作方法
US9018068B2 (en) Nonvolatile resistive memory element with a silicon-based switching layer