TWI699876B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI699876B
TWI699876B TW108106171A TW108106171A TWI699876B TW I699876 B TWI699876 B TW I699876B TW 108106171 A TW108106171 A TW 108106171A TW 108106171 A TW108106171 A TW 108106171A TW I699876 B TWI699876 B TW I699876B
Authority
TW
Taiwan
Prior art keywords
semiconductor
contact
semiconductor device
conductor
impurity diffusion
Prior art date
Application number
TW108106171A
Other languages
English (en)
Other versions
TW202011587A (zh
Inventor
松浦修武
岩崎太一
稲塚卓也
Original Assignee
日商東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝記憶體股份有限公司 filed Critical 日商東芝記憶體股份有限公司
Publication of TW202011587A publication Critical patent/TW202011587A/zh
Application granted granted Critical
Publication of TWI699876B publication Critical patent/TWI699876B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明之實施形態係關於一種半導體裝置及其製造方法。 實施形態之半導體裝置包含N型井區域、第1閘極電極、第1半導體及第1接點。N型井區域包含2個P型雜質擴散區域。第1閘極電極52介隔閘極絕緣膜50而設置於2個P型雜質擴散區域間之N型井區域之上方。第1半導體係於P型雜質擴散區域上以柱狀設置之單結晶之半導體。第1接點包含設置於第1半導體上且含有P型雜質之多結晶之第2半導體。

Description

半導體裝置及其製造方法
實施形態係關於一種半導體裝置及其製造方法。
已知有一種可非揮發地記憶資料之NAND(Not AND：與非)型快閃記憶體。
實施形態提供一種可抑制電晶體之特性變化之半導體裝置及其製造方法。
實施形態之半導體裝置包含N型井區域、第1閘極電極、第1半導體及第1接點。N型井區域包含2個P型雜質擴散區域。第1閘極電極介隔閘極絕緣膜而設置於2個P型雜質擴散區域間之N型井區域之上方。第1半導體係於P型雜質擴散區域上以柱狀設置之單結晶之半導體。第1接點包含設置於第1半導體上且含有P型雜質之多結晶之第2半導體。
以下，參照圖式針對實施形態進行說明。各實施形態例示用以將發明之技術思想具體化之裝置或方法。圖式係模式性或概念性者，各圖式之尺寸及比例等未必與實物相同。本發明之技術思想並非由構成要素之形狀、構造、配置等特定。
另，以下之說明中，對具有大致相同功能及構成之構成要素標註相同符號。構成參照符號之文字後之數字係藉由包含相同文字之參照符號予以參照，且為了區分具有相同構成之要素彼此而使用。無需相互區分包含相同文字之參照符號所示之要素之情形時，該等要素係分別藉由僅包含文字之參照符號予以參照。
[1]第1實施形態 圖1顯示第1實施形態之半導體裝置1之構成例。以下，針對第1實施形態之半導體裝置1進行說明。
[1-1]半導體裝置1之構成 [1-1-1]半導體裝置1之全體構成 半導體裝置1係例如可非揮發地記憶資料之NAND型快閃記憶體。半導體裝置1係藉由例如外部之記憶體控制器2控制。
如圖1所示，半導體裝置1具備例如記憶胞陣列10、指令暫存器11、位址暫存器12、序列發生器13、驅動器模組14、列解碼器模組15、及感測放大器模組16。
記憶胞陣列10包含複數個區塊BLK0～BLKn(n係1以上之整數)。區塊BLK係可非揮發地記憶資料之複數個記憶胞之集合，例如作為資料之抹除單位使用。
又，於記憶胞陣列10，設置複數條位元線及複數條字元線。各記憶胞例如與1條位元線及1條字元線建立關聯。針對記憶胞陣列10之詳細構成於下文敘述。
指令暫存器11保持半導體裝置1自記憶體控制器2接收之指令CMD。指令CMD包含例如使序列發生器13執行讀出動作、寫入動作、抹除動作等之命令。
位址暫存器12保持半導體裝置1自記憶體控制器2接收之位址資訊ADD。位址資訊ADD包含例如區塊位址BA、頁面位址PA及行位址CA。例如，區塊位址BA、頁面位址PA及行位址CA分別使用於區塊BLK、字元線及位元線之選擇。
序列發生器13控制半導體裝置1全體之動作。例如，序列發生器13基於保持於指令暫存器11之指令CMD，控制驅動器模組14、列解碼器模組15及感測放大器模組16等，執行讀出動作、寫入動作、抹除動作等。
驅動器模組14產生讀出動作、寫入動作、抹除動作等所使用之電壓。且，驅動器模組14基於例如保持於位址暫存器12之頁面位址PA，於對應於所選擇之字元線之信號線施加產生之電壓。
列解碼器模組15基於保持於位址暫存器12之區塊位址BA，選擇對應之記憶胞陣列10內之1個區塊BLK。且，列解碼器模組15例如將施加於對應於所選擇之字元線之信號線之電壓傳送至所選擇之區塊BLK內之選擇之字元線。
感測放大器模組16於寫入動作中，根據自記憶體控制器2接收之寫入資料DAT，對各位元線施加期望之電壓。又，感測放大器模組16於讀出動作中，基於位元線之電壓判定記憶於記憶胞之資料，並將判定結果作為讀出資料DAT傳送至記憶體控制器2。
半導體裝置1與記憶體控制器2間之通信係支持例如NAND介面規格。例如，半導體裝置1與記憶體控制器2間之通信中，使用指令鎖存賦能信號CLE、位址鎖存賦能信號ALE、寫賦能信號WEn、讀賦能信號REn、就緒忙碌信號RBn及輸入輸出信號I/O。
指令鎖存賦能信號CLE係表示半導體裝置1接收之輸入輸出信號I/O為指令CMD之信號。位址鎖存賦能信號ALE係表示半導體裝置1接收之信號I/O為位址資訊ADD之信號。寫賦能信號WEn係對半導體裝置1命令輸入輸出信號I/O之輸入之信號。讀賦能信號REn係對半導體裝置1命令輸入輸出信號I/O之輸出之信號。
就緒忙碌信號RBn係向記憶體控制器2通知半導體裝置1為受理來自記憶體控制器2之命令之就緒狀態，或為不受理命令之忙碌狀態之信號。輸入輸出信號I/O係例如8位元寬度之信號，可包含指令CMD、位址資訊ADD、資料DAT等。
以上說明之半導體裝置1及記憶體控制器2亦可藉由其等之組合而構成1個半導體裝置。作為此種半導體裝置，列舉例如如SD TM卡之記憶卡、或SSD(solid state drive：固態驅動機)等。
[1-1-2]記憶胞陣列10之電路構成 圖2係第1實施形態之半導體裝置1具備之記憶胞陣列10之電路構成之一例，擷取記憶胞陣列10所含之複數個區塊BLK中之1個區塊BLK而顯示。
如圖2所示，區塊BLK包含例如4個串單元SU0～SU3。各串單元SU包含複數個NAND串NS。
複數個NAND串NS分別與位元線BL0～BLm(m係1以上之整數)建立關聯。各NAND串NS包含例如記憶胞電晶體MT0～MT7、以及選擇電晶體ST1及ST2。
記憶胞電晶體MT包含控制閘極及電荷累積層，非揮發地保持資料。選擇電晶體ST1及ST2之各者使用於各種動作時之串單元SU之選擇。
各NAND串NS中，選擇電晶體ST1之汲極連接於建立關聯之位元線BL。選擇電晶體ST1之源極連接於串聯連接之記憶胞電晶體MT0～MT7之一端。串聯連接之記憶胞電晶體MT0～MT7之另一端連接於選擇電晶體ST2之汲極。
同一區塊BLK中，選擇電晶體ST2之源極共通連接於源極線SL。串單元SU0～SU3內之選擇電晶體ST1之閘極分別共通連接於選擇閘極線SGD0～SGD3。記憶胞電晶體MT0～MT7之控制閘極分別共通連接於字元線WL0～WL7。選擇電晶體ST2之閘極共通連接於選擇閘極線SGS。
以上說明之記憶胞陣列10之電路構成中，分配有相同行位址CA之複數個NAND串NS於複數個區塊BLK間共通連接於相同之位元線BL。源極線SL係於複數個區塊BLK間共通連接。
於1個串單元SU內連接於共通之字元線WL之複數個記憶胞電晶體MT之集合稱為例如胞單元CU。例如，包含各者記憶1位元資料之記憶胞電晶體MT之胞單元CU之記憶容量係定義為「1頁面資料」。胞單元CU根據記憶胞電晶體MT記憶之資料之位元數，可具有2頁面資料以上之記憶容量。
另，實施形態之半導體裝置1具備之記憶胞陣列10之電路構成不限定於以上說明之構成。例如，各NAND串NS包含之記憶胞電晶體MT、以及選擇電晶體ST1及ST2之個數可分別設計成任意個數。各區塊BLK包含之串單元SU之個數可設計成任意個數。
[1-1-3]記憶胞陣列10之構造 以下，針對第1實施形態之記憶胞陣列10之構造之一例進行說明。
另，以下參照之圖式中，X方向與字元線WL之延伸方向對應。Y方向與位元線BL之延伸方向對應。Z方向與相對於形成半導體裝置1之半導體基板20之表面之鉛垂方向對應。
又，以下參照之剖視圖中，為易於觀察圖，而適當省略絕緣層(層間絕緣膜)、配線、接點等構成要素。又，為易於觀察圖，而於俯視圖中適當附加陰影線。附加於俯視圖之陰影線未必與附加有陰影線之構成要素之素材或特性關聯。
圖3係實施形態之半導體裝置1具備之記憶胞陣列10之平面佈局之一例，擷取對應於串單元SU0及SU1各者之構造體而顯示。
如圖3所示，於形成記憶胞陣列10之區域，包含例如複數個狹縫SLT、複數個串單元SU、及複數條位元線BL。
複數個狹縫SLT分別於X方向延伸，排列於Y方向。於Y方向上相鄰之狹縫SLT間，配置例如1個串單元SU。
各串單元SU包含複數個記憶體柱MP。複數個記憶體柱MP例如沿X方向以鋸齒狀配置。記憶體柱MP之各者例如作為1個NAND串NS發揮功能。
複數條位元線BL分別於Y方向延伸，排列於X方向。例如，各位元線BL以於每個串單元SU與至少1個記憶體柱MP重疊之方式配置。具體而言，例如2條位元線BL與各記憶體柱MP重疊。
在與記憶體柱MP重疊之複數條位元線BL中之1條位元線BL與該記憶體柱MP間，設置接點CP。各記憶體柱MP經由接點CP與對應之位元線BL電性連接。
另，設置於相鄰之狹縫SLT間之串單元SU之個數可設計成任意個數。圖3所示之記憶體柱MP之個數及配置僅為一例，記憶體柱MP可設計成任意個數及配置。與各記憶體柱MP重疊之位元線BL之條數可設計成任意條數。
圖4係沿圖3之IV-IV線之剖視圖，顯示實施形態之半導體裝置1具備之記憶胞陣列10之剖面構造之一例。
如圖4所示，於形成記憶胞陣列10之區域，包含例如導電體21～25、記憶體柱MP、接點CP以及狹縫SLT。
具體而言，於半導體基板20上，設置絕緣層UA。於絕緣層UA，設置例如感測放大器模組16等電路。該電路包含例如NMOS電晶體TrN及PMOS電晶體TrP。針對與NMOS電晶體TrN及PMOS電晶體TrP關聯之構成之細節，於下文敘述。
於絕緣層UA上，設置導電體21。例如，導電體21形成為沿XY平面擴展之板狀，作為源極線SL使用。導電體21包含例如矽(Si)。
於導電體21之上方，介隔絕緣層設置導電體22。例如，導電體22形成為沿XY平面擴展之板狀，作為選擇閘極線SGS使用。導電體22包含例如矽(Si)。
於導電體22之上方，交替積層絕緣層與導電體23。例如，導電體23形成為沿XY平面擴展之板狀。積層之複數個導電體23自半導體基板20側依序分別作為字元線WL0～WL7使用。導電體23包含例如鎢(W)。
於最上層之導電體23之上方，介隔絕緣層設置導電體24。導電體24形成為例如沿XY平面擴展之板狀，作為選擇閘極線SGD使用。導電體24包含例如鎢(W)。
於導電體24之上方，介隔絕緣層設置導電體25。例如，導電體25形成為沿Y方向延伸之線狀，作為位元線BL使用。即，於未圖示之區域，複數個導電體25係沿X方向排列。導電體25包含例如銅(Cu)。
記憶體柱MP形成為沿Z方向延伸之柱狀，例如貫通導電體22～24。具體而言，記憶體柱MP之上端包含於例如設有導電體24之層與設有導電體25之層之間之層。記憶體柱MP之下端包含於例如設有導電體21之層。
又，記憶體柱MP包含例如核心構件30、半導體31及積層膜32。
核心構件30形成為沿Z方向延伸之柱狀。核心構件30之上端包含於例如較設有導電體24之層更上層。核心構件30之下端包含於例如設有導電體21之層。核心構件30包含例如氧化矽(SiO 2)等絕緣體。
核心構件30係藉由半導體31覆蓋。半導體31例如經由記憶體柱MP之側面與導電體21接觸。半導體31係例如多晶矽(Si)。積層膜32除導電體21與半導體31接觸之部分外，覆蓋半導體31之側面及底面。
圖5顯示平行於半導體基板20之表面且包含導電體23之剖面之記憶體柱MP之剖面構造之一例。
如圖5所示，於包含導電體23之層中，核心構件30設置於記憶體柱MP之中央部。半導體31包圍核心構件30之側面。積層膜32包圍半導體31之側面。積層膜32包含例如隧道氧化膜33、絕緣膜34及阻止絕緣膜35。
隧道氧化膜33包圍半導體31之側面。絕緣膜34包圍隧道氧化膜33之側面。阻止絕緣膜35包圍絕緣膜34之側面。導電體23包圍阻止絕緣膜35之側面。
隧道氧化膜33包含例如氧化矽(SiO 2)。絕緣膜34包含例如氮化矽(SiN)。阻止絕緣膜35包含例如氧化矽(SiO 2)。
返回至圖4，於半導體31上設置柱狀接點CP。於圖示區域，顯示與2條記憶體柱MP中之1條記憶體柱MP對應之接點CP。於該區域中未連接接點CP之記憶體柱MP係於未圖示區域連接接點CP。
1個導電體25、即1條位元線BL接觸於接點CP之上表面。記憶體柱MP與導電體25之間可經由2個以上之接點電性連接，亦可經由其他配線電性連接。
狹縫SLT形成為沿Z方向延伸之板狀，例如將導電體22～24分斷。具體而言，狹縫SLT之上端包含於例如含有記憶體柱MP之上端之層與設有導電體25之層之間之層。狹縫SLT之下端包含於例如設有導電體21之層。
於狹縫SLT之內部設置絕緣體。該絕緣體包含例如氧化矽(SiO 2)等絕緣物。另，狹縫SLT內亦可藉由複數種絕緣體構成。例如，亦可於將氧化矽埋入狹縫SLT前，形成氮化矽(SiN)作為狹縫SLT之側壁。
以上說明之記憶體柱MP之構成中，例如記憶體柱MP與導電體22交叉之部分作為選擇電晶體ST2發揮功能。記憶體柱MP與導電體23交叉之部分作為記憶胞電晶體MT發揮功能。記憶體柱MP與導電體24交叉之部分作為選擇電晶體ST1發揮功能。
即，半導體31作為記憶胞電晶體MT以及選擇電晶體ST1及ST2之各者之通道使用。絕緣膜34作為記憶胞電晶體MT之電荷累積層使用。
另，以上說明之記憶胞陣列10之構造中，導電體23之個數係基於字元線WL之條數設計。於選擇閘極線SGD，亦可分配有設置成複數層之複數個導電體24。於選擇閘極線SGS，亦可分配有設置成複數層之複數個導電體22。選擇閘極線SGS設置成複數層之情形時，亦可使用與導電體22不同之導電體。
[1-1-4]NMOS電晶體TrN及PMOS電晶體TrP之構造 以下，針對第1實施形態之NMOS電晶體TrN及PMOS電晶體TrP之各者之構造之一例進行說明。
(關於記憶胞陣列10下之構造之概略) 首先，繼續參照圖4，針對包含設置於記憶胞陣列10下之NMOS電晶體TrN及PMOS電晶體TrP之構造之概略進行說明。
半導體基板20包含例如P型井區域PW、N型井區域NW及元件分離區域STI。絕緣層UA包含例如導電體GC、D0、D1及D2、接點CS、C0、C1及C2、以及障壁層BaL。
P型井區域PW、N型井區域NW、及元件分離區域STI之各者與半導體基板20之上表面相接。N型井區域NW與P型井區域PW間係藉由元件分離區域STI而絕緣。
P型井區域PW包含n +雜質擴散區域NP1及NP2。n +雜質擴散區域NP1與n +雜質擴散區域NP2分開配置。n +雜質擴散區域NP1及NP2之各者與半導體基板20之上表面相接。於n +雜質擴散區域NP1及NP2之各者，摻雜有例如磷(P)。
N型井區域NW包含p +雜質擴散區域PP1及PP2。p +雜質擴散區域PP1係與p +雜質擴散區域PP2分開配置。p +雜質擴散區域PP1及PP2之各者與半導體基板20之上表面相接。於p +雜質擴散區域PP1及PP2之各者，摻雜有例如硼(B)。
導電體GCn設置於n +雜質擴散區域NP1及NP2間之P型井區域PW之上方。導電體GCp設置於p +雜質擴散區域PP1及PP2間之N型井區域NW之上方。各導電體D0係設置於較導電體GCn及GCp更上層之配線。各導電體D1係設置於較導電體D0更上層之配線。各導電體D2係設置於較導電體D1更上層之配線。
各接點CS係設置於半導體基板20與導電體D0間之柱狀導電體。各接點C0係設置於導電體GCn或GCp與導電體D0間之柱狀導電體。各接點C1係設置於導電體D0與導電體D1間之柱狀導電體。各接點C2係設置於導電體D1與導電體D2間之柱狀導電體。
n +雜質擴散區域NP1及NP2與p +雜質擴散區域PP1及PP2之各者係經由接點CS電性連接於不同之導電體D0。導電體GCn及GCp之各者經由接點C0電性連接於不同之導電體D0。導電體D0與導電體D1間適當經由接點C1電性連接。導電體D1與導電體D2間適當經由接點C2電性連接。
障壁層BaL係設置於較導電體D2更上層之絕緣層。換言之，障壁層BaL設置於對應於記憶胞陣列10之構造體與設置於記憶胞陣列10下之電路之間。障壁層BaL於半導體裝置1之製造步驟中形成對應於記憶胞陣列10之構造體時，抑制自該構造體產生之雜質(例如氫)進入記憶胞陣列10下之電路。障壁層BaL包含例如氮化矽(SiN)。
以上說明之構成中，P型井區域PW、n +雜質擴散區域NP1及NP2、以及導電體GCn之組作為NMOS電晶體TrN發揮功能。N型井區域NW、p +雜質擴散區域PP1及PP2、以及導電體GCp之組作為PMOS電晶體TrP發揮功能。
即，導電體GCn作為NMOS電晶體TrN之閘極電極使用。n +雜質擴散區域NP1及NP2之一者作為NMOS電晶體TrN之汲極使用，另一者作為NMOS電晶體TrN之源極使用。
同樣地，導電體GCp作為PMOS電晶體TrP之閘極電極使用。p +雜質擴散區域PP1及PP2之一者作為PMOS電晶體TrP之汲極使用，另一者作為PMOS電晶體TrP之源極使用。
(關於NMOS電晶體TrN之構造) 接著，針對NMOS電晶體TrN之更詳細之構造之一例進行說明。
圖6顯示第1實施形態之半導體裝置1中設置於記憶胞陣列10下之NMOS電晶體TrN之剖面構造之一例。
如圖6所示，於NMOS電晶體TrN之區域，包含使用圖4說明之P型井區域PW、n +雜質擴散區域NP1及NP2、以及接點CS及C0、氧化膜40、半導體層41、導電層42、絕緣層43、氧化膜60、61、62及66、氮化膜63及65、以及絕緣體64及67。
具體而言，於n +雜質擴散區域NP1及NP2間之P型井區域PW上，設置氧化膜40。氧化膜40包含例如氧化矽(SiO 2)，作為NMOS電晶體TrN之閘極絕緣膜使用。
於氧化膜40上，依序積層半導體層41、導電層42及絕緣層43。半導體層41係N型半導體，係摻雜有例如磷(P)之多晶矽。
導電層42包含例如矽化鎢(WSi)或於矽化鎢上積層有氮化鈦之構造(WSi/TiN)。絕緣層43包含例如氮化矽(SiN)。例如，半導體層41與導電層42之組作為NMOS電晶體TrN之閘極電極(導電體GCn)使用。絕緣層43作為例如蝕刻擋止層使用。
於氧化膜40之上表面、與半導體層41、導電層42及絕緣層43之側面，依序設置氧化膜60及61。氧化膜60及61之各者包含例如氧化矽(SiO 2)，作為NMOS電晶體TrN之閘極電極之側壁使用。
於由氧化膜40、半導體層41、導電層42、絕緣層43以及氧化膜60及61形成之構造體之上表面及側面、與P型井區域PW之上表面，依序設置分別連續設置之氧化膜62及氮化膜63。即，氧化膜62及氮化膜63覆蓋與NMOS電晶體TrN之閘極電極對應之構造體、及半導體基板20之表面。
於氮化膜63上設置絕緣體64。絕緣體64之上表面與例如設置於半導體層41上方之氮化膜63之上表面一致。絕緣體64作為形成有與NMOS電晶體TrN之閘極電極對應之構造體之層之層間絕緣膜使用。絕緣體64包含例如NSG(Non-doped silicate glass：非摻雜矽酸鹽玻璃)。
於絕緣體64之上表面、與設置於半導體層41之上方之氮化膜63之上表面，依序設置氮化膜65、氧化膜66及絕緣體67。氮化膜65包含例如氮化矽(SiN)，作為例如蝕刻擋止層使用。
絕緣體67包含例如dTEOS。所謂dTEOS，係藉由電漿CVD(Chemical vapor deposition：化學氣相沉積)自TEOS(Tetraethyl ortho-silicate：正矽酸四乙酯)形成之矽氧化物。絕緣體67作為層間絕緣膜使用。
於NMOS電晶體TrN之區域，接點CS設置於n +雜質擴散區域NP上，貫通(通過)絕緣體67、氧化膜66、氮化膜65、絕緣體64、氮化膜63及氧化膜62。接點C0設置於導電層42上，貫通(通過)絕緣體67、氧化膜66、氮化膜65、氮化膜63、氧化膜62及絕緣層43。
與NMOS電晶體TrN對應之接點CS及C0之各者包含導電體70及71。導電體70沿Z方向延伸設置。導電體71以覆蓋導電體70之側面及底面之方式設置。導電體71包含例如氮化鈦(TiN)，於半導體裝置1之製造步驟中作為障壁金屬使用。導電體70包含例如鎢(W)。
接點CS內之導電體71之底面與n +雜質擴散區域NP接觸。接點C0內之導電體71之底面與導電層42接觸。例如，接點CS內之導電體70及71之各者之上表面、接點C0內之導電體70及71之各者之上表面、及絕緣體67之上表面一致。於隣接於絕緣體67之配線層，設置例如導電體D0。
(關於PMOS電晶體TrP之構造) 接著，針對PMOS電晶體TrP之更詳細之構造之一例進行說明。
圖7顯示第1實施形態之半導體裝置1中設置於記憶胞陣列10下之PMOS電晶體TrP之剖面構造之一例。
如圖7所示，於PMOS電晶體TrP之區域，包含使用圖4說明之N型井區域NW、p +雜質擴散區域PP1及PP2、以及接點CS及C0、氧化膜50、氮化膜51、半導體層52、導電層53、絕緣層54、氧化膜60、61、62及66、氮化膜63及65、絕緣體64及67、以及磊晶層EP。
具體而言，於p +雜質擴散區域PP1及PP2間之N型井區域NW上，設置氧化膜50。氧化膜50包含例如氧化矽(SiO 2)，作為PMOS電晶體TrP之閘極絕緣膜使用。
於氧化膜50上，依序積層氮化膜51、半導體層52、導電層53及絕緣層54。氮化膜51係例如氮化矽(SiN)，抑制摻雜於半導體層52之雜質於半導體基板20擴散。半導體層52係P型半導體，係摻雜有例如硼(B)之多晶矽。
導電層53包含例如矽化鎢(WSi)或於矽化鎢上積層有氮化鈦之構造(WSi/TiN)。絕緣層54包含例如氮化矽(SiN)。例如，半導體層52與導電層53之組作為PMOS電晶體TrP之閘極電極(導電體GCp)使用。絕緣層54作為例如蝕刻擋止層使用。
於氧化膜50之上表面、與氮化膜51、半導體層52、導電層53及絕緣層54之側面，依序設置氧化膜60及61。氧化膜60及61作為PMOS電晶體TrP之閘極電極之側壁使用。
於由氧化膜50、氮化膜51、半導體層52、導電層53、絕緣層54以及氧化膜60及61形成之構造體之上表面及側面、與N型井區域NW之上表面，依序設置分別連續設置之氧化膜62及氮化膜63。即，氧化膜62及氮化膜63覆蓋與PMOS電晶體TrP之閘極電極對應之構造體、及半導體基板20之表面。
於氮化膜63上設置絕緣體64。絕緣體64之上表面與例如設置於半導體層52上方之氮化膜63之上表面一致。於絕緣體64之上表面、與設置於半導體層52之上方之氮化膜63之上表面，依序設置氮化膜65、氧化膜66及絕緣體67。
磊晶層EP於p +雜質擴散區域PP1及PP2之各者之上以柱狀設置。換言之，磊晶層EP設置於於Z方向延伸且貫通絕緣體67、氧化膜66、氮化膜65、絕緣體64、氮化膜63及氧化膜62之接觸孔之底部。
磊晶層EP係藉由磊晶生長形成之單結晶半導體，係例如非摻雜之矽(Si)。
另，磊晶層EP亦可包含雜質(例如硼、碳)。該情形時，磊晶層EP之p型雜質濃度以成為p +雜質擴散區域PP之p型雜質濃度以下之方式設計。摻雜於磊晶層EP之雜質可於磊晶層EP形成時摻雜，亦可藉由雜質自該磊晶層EP接觸之構成要素擴散而摻雜。
於PMOS電晶體TrP之區域，接點CS係設置於磊晶層EP上。接點CS與磊晶層EP之組貫通(通過)絕緣體67、氧化膜66、氮化膜65、絕緣體64、氮化膜63及氧化膜62。接點C0設置於導電層53上，貫通(通過)絕緣體67、氧化膜66、氮化膜65、氮化膜63、氧化膜62及絕緣層54。
與PMOS電晶體TrP對應之接點CS包含導電體70及71以及半導體72。對應於PMOS電晶體TrP之接點C0之構成與對應於NMOS電晶體TrN之接點C0之構成相同。
於接點CS內，導電體70沿Z方向延伸設置。導電體71以覆蓋導電體70之側面及底面之方式設置。半導體72以覆蓋導電體71之側面及底面之方式設置。
半導體72係例如摻雜有硼(B)之矽(Si)或摻雜有硼(B)及碳(C)之多晶矽(Si)。半導體72之硼濃度例如為10 19(atoms/cm 3)以上。摻雜有碳之情形之半導體72之碳濃度例如為10 19(atoms/cm 3)以上，設計成與硼相同之濃度。
另，半導體72中，較佳之硼濃度為10 21(atoms/cm 3)等級，較佳之碳濃度為10 21(atoms/cm 3)等級。接點CS與磊晶層EP接觸部分之硼濃度愈高，接點CS與磊晶層EP間之接觸電阻愈小。
接點CS內之半導體72之底面與磊晶層EP接觸。接點C0內之導電體71之底面與導電層53接觸。例如，接點CS內之導電體70及71以及半導體72之各者之上表面、接點C0內之導電體70及71之各者之上表面、及絕緣體67之上表面一致。
[1-2]半導體裝置1之製造方法 圖8係顯示第1實施形態之半導體裝置1之製造步驟之一例之流程圖。圖9～圖13之各者顯示第1實施形態之半導體裝置1之製造步驟的包含與NMOS電晶體TrN及PMOS電晶體TrP對應之構造體之剖面構造之一例。
以下，適當參照圖8，針對第1實施形態之NMOS電晶體TrN及PMOS電晶體TrP之形成至接點CS及C0之形成之一連串製造步驟之一例進行說明。
首先，如圖9所示，形成NMOS電晶體TrN及PMOS電晶體TrP(步驟S1)。
圖9所示之NMOS電晶體TrN之構造與自使用圖6說明之NMOS電晶體TrN之構造省略接點CS及C0之構造相同。圖9所示之PMOS電晶體TrP之構造與自使用圖7說明之PMOS電晶體TrP之構造省略接點C0及CS以及磊晶層EP之構造相同。
接著，如圖10所示，形成與PMOS電晶體TrP之接點CS對應之接觸孔CHp1(步驟S2)。作為本步驟之蝕刻方法，使用例如RIE(Reactive Ion Etching：反應性離子蝕刻)等各向異性蝕刻。
本步驟中，接觸孔CHp1貫通絕緣體67、氧化膜66、氮化膜65、絕緣體64、氮化膜63及氧化膜62之各者。且，於接觸孔CHp1之底部，p +雜質擴散區域PP之表面露出。
接著，如圖11所示，於接觸孔CHp1之底部形成磊晶層EP(步驟S3)。具體而言，例如基於N型井區域NW內之矽(Si)執行磊晶生長，於p +雜質擴散區域PP之上表面形成單結晶矽。另，可於本步驟中形成之磊晶層EP摻雜雜質，亦可不摻雜雜質。
接著，如圖12所示，於絕緣體67之上表面與接觸孔CHp1之側面及底面之各者形成半導體72(步驟S4)。例如，本步驟中形成之半導體72之膜厚係以不完全填埋接觸孔CHp1之方式進行調整。
接著，如圖13所示，形成分別對應於NMOS電晶體TrN之接點CS及C0之接觸孔CHn1及CHn2、與對應於PMOS電晶體TrP之接點C0之接觸孔CHp2(步驟S5)。作為本步驟之蝕刻方法，使用例如RIE等各向異性蝕刻。
本步驟中，接觸孔CHn1貫通半導體72、絕緣體67、氧化膜66、氮化膜65、絕緣體64、氮化膜63及氧化膜62之各者。且，於接觸孔CHn1之底部，n +雜質擴散區域NP之表面露出。
接觸孔CHn2貫通半導體72、絕緣體67、氧化膜66、氮化膜65、氮化膜63、氧化膜62及絕緣層43之各者。且，於接觸孔CHn2之底部，導電層42之表面露出。
接觸孔CHp2貫通半導體72、絕緣體67、氧化膜66、氮化膜65、氮化膜63、氧化膜62及絕緣層54之各者。且，於接觸孔CHp2之底部，導電層53之表面露出。
接著，形成對應於NMOS電晶體TrN之接點CS及C0、與對應於PMOS電晶體TrP之接點CS及C0之各者。
具體而言，首先，藉由例如CVD(Chemical Vapor Deposition)，依序形成導電體71及70(步驟S6)。根據本步驟，藉由導電體70埋入接觸孔CHn1、CHn2、CHp1及CHp2之各者。
接著，藉由CMP(Chemical Mechanical Polishing：化學機械研磨)，將形成於接觸孔CHn1、CHn2、CHp1及CHp2外之導電體70及71去除(步驟S7)。其後，執行回蝕處理，將形成於絕緣體67之上表面之半導體72去除(步驟S8)。
其結果，如圖14所示，於接觸孔CHn1內，形成底面與n +雜質擴散區域NP接觸之接點CS。於接觸孔CHn2內，形成底面與導電層42接觸之接點C0。於接觸孔CHp1內，形成底面與磊晶層EP接觸之接點CS。於接觸孔CHp2內，形成底面與導電層53接觸之接點C0。
如以上般，於第1實施形態之半導體裝置1之製造方法中，形成使用圖6說明之NMOS電晶體TrN之構造、與使用圖7說明之PMOS電晶體TrP之構造之各者。
[1-3]第1實施形態之效果 以下，針對第1實施形態之半導體裝置1之效果之細節進行說明。
於三維積層有記憶胞之半導體裝置中，為抑制晶片面積，可將感測放大器模組等電路配置於記憶胞陣列下。此種構造之半導體裝置之製造步驟中，於形成感測放大器模組等電路後，形成記憶胞陣列。
但，具有此種構造之半導體裝置中，會因記憶胞陣列形成時之熱處理，可能使得設置於記憶胞陣列下之電晶體之特性劣化。例如，於連接於對應於電晶體之源極或汲極的雜質擴散區域之接點內，可能因該熱處理，使得該雜質擴散區域內之雜質擴散。
若雜質於接點內擴散，則有雜質擴散區域內之雜質濃度降低，該接點與雜質擴散區域間之接觸電阻增加之可能性。該現象尤其有容易於連接於摻雜有硼之p +雜質擴散區域之接點中產生之傾向。
作為其對策，較為有效的是將對應於PMOS電晶體之p +雜質擴散區域之硼之摻雜量設為高濃度。藉此，即使硼於接點內擴散之情形時，亦可於雜質擴散區域中維持高濃度之硼。
另一方面，若將p +雜質擴散區域之硼之摻雜量設為高濃度，則N型井區域內之p +雜質擴散區域可能因熱處理而擴展。該情形時，由於閘極電極與p +雜質擴散區域之間隔變短，故電晶體之短通道特性有可能劣化。
對此，第1實施形態之半導體裝置1具有如下之構造：將p +雜質擴散區域PP之雜質濃度設計成適於短通道特性之濃度，且對應於PMOS電晶體TrP之p +雜質擴散區域PP與接點CS之間經由磊晶層EP電性連接。又，接點CS於例如與磊晶層EP接觸之部分，具有高濃度地摻雜有硼之半導體72。
對此種構造執行記憶胞陣列形成時之熱處理之情形時，由於高濃度地摻雜有硼之半導體72與p +雜質擴散區域PP分開形成，故可抑制p +雜質擴散區域PP擴展。
又，即使摻雜於半導體72之硼於磊晶層EP或導電體70及71擴散，半導體72之硼濃度亦可維持較高之狀態。此外，摻雜於半導體72之碳抑制摻雜於半導體72之硼擴散。
再者，p +雜質擴散區域PP內之硼亦可於磊晶層EP內擴散，但雜質向單結晶半導體之擴散量少於p +雜質擴散區域PP與以金屬構成之接點CS直接接觸之情形之雜質向接點CS之擴散量。
其結果，第1實施形態之半導體裝置1可抑制接點CS與磊晶層EP間之接觸電阻增加，且可抑制PMOS電晶體TrP之短通道特性降低或p +雜質擴散區域PP之雜質濃度變化。因此，第1實施形態之半導體裝置可抑制電晶體之特性變化。
另，於磊晶層EP摻雜有p +雜質擴散區域PP之雜質濃度以下之硼之情形時，磊晶層EP與p +雜質擴散區域PP間之雜質濃度之梯度變小，且半導體72與磊晶層EP間之雜質濃度之梯度亦變小。
該情形時，記憶胞陣列形成時之熱處理中，可抑制雜質自p +雜質擴散區域PP向磊晶層EP擴散，故可進而抑制p +雜質擴散區域PP之雜質濃度變化。同樣地，由於亦可抑制雜質自半導體72向磊晶層EP擴散，故可抑制半導體72之雜質濃度變化。
藉此，第1實施形態之半導體裝置1可抑制PMOS電晶體TrP之特性不均，且可抑制接點CS及p +雜質擴散區域PP間之接觸電阻增加。
於以上說明之第1實施形態之半導體裝置1中，接點CS內之半導體72係摻雜有雜質之多晶矽。即，第1實施形態中形成半導體72之步驟可較離子注入處理、或形成高濃度地摻雜有雜質之磊晶層EP之情形以更低成本實現。因此，第1實施形態之半導體裝置1可抑制製造成本。
[2]第2實施形態 第2實施形態之半導體裝置1中，相對於第1實施形態，執行對半導體72之回蝕處理之時點不同。以下，針對第2實施形態之半導體裝置1，說明與第1實施形態之不同點。
[2-1]電晶體TrP之構造 圖15顯示第2實施形態之半導體裝置1中設置於記憶胞陣列10下之PMOS電晶體TrP之剖面構造之一例。
如圖15所示，於包含第2實施形態之PMOS電晶體TrP之區域中，例如相對於第1實施形態中使用圖7說明之構造，接點CS之構造不同。
具體而言，於磊晶層EP上，設置柱狀半導體72。於Z方向延伸之導電體70之側面及底面係由導電體71覆蓋。導電體71之底面與半導體72之上表面相接。第2實施形態之半導體裝置1中，半導體72不具有與絕緣體67上之配線層相接之部分。
於接點CS內，導電體71之側面與半導體72之側面係連續設置。換言之，導電體71與半導體72之各者與對應於接點CS之接觸孔之側面接觸。且，導電體71及半導體72之邊界部分與接觸孔之側面接觸。
以上說明之第2實施形態之半導體裝置1之其他構成與第1實施形態之半導體裝置1相同，故省略說明。
[2-2]半導體裝置1之製造方法 圖16係顯示第2實施形態之半導體裝置1之製造步驟之一例之流程圖。圖17～圖20之各者顯示第2實施形態之半導體裝置1之製造步驟的包含與NMOS電晶體TrN及PMOS電晶體TrP對應之構造體之剖面構造之一例。
以下，適當參照圖16，針對第2實施形態之NMOS電晶體TrN及PMOS電晶體TrP之形成至接點CS及C0之形成之一連串製造步驟之一例進行說明。
首先，依序執行步驟S1～S3之處理。藉此，分別形成電晶體TrN及TrP、接觸孔CHp1及磊晶層EP，形成例如與第1實施形態所說明之圖11相同之構造。
接著，執行步驟S4之處理，如圖17所示，形成半導體72。第2實施形態之步驟S4之處理中，例如於接觸孔CHp1內埋入半導體72。
接著，執行步驟S8之處理，如圖18所示，將半導體72回蝕。具體而言，於步驟S4之處理中，將形成於接觸孔外之半導體72去除，將接觸孔CHp1內之半導體72加工成期望之高度。
接著，執行步驟S5之處理，如圖19所示，形成分別對應於NMOS電晶體TrN之接點CS及C0之接觸孔CHn1及CHn2、與對應於PMOS電晶體TrP之接點C0之接觸孔CHp2。
接著，執行步驟S6之處理，依序形成導電體71及70。根據本步驟，藉由導電體70埋入接觸孔CHn1、CHn2、CHp1及CHp2之各者。
接著，執行步驟S7之處理，藉由CMP(Chemical Mechanical Polishing)，將形成於接觸孔CHn1、CHn2、CHp1及CHp2外之導電體70及71去除。第2實施形態之步驟S5～S8各者之處理細節與第1實施形態相同。
其結果，如圖20所示，於接觸孔CHn1內，形成底面與n +雜質擴散區域NP接觸之接點CS。於接觸孔CHn2內，形成底面與導電層42接觸之接點C0。於接觸孔CHp1內，形成底面與磊晶層EP接觸之接點CS。於接觸孔CHp2內，形成底面與導電層53接觸之接點C0。
如以上般，於第2實施形態之半導體裝置1之製造方法中，形成第1實施形態中使用圖6說明之NMOS電晶體TrN之構造、與第2實施形態中使用圖15說明之PMOS電晶體TrP之構造之各者。
[2-3]第2實施形態之效果 第2實施形態之半導體裝置1中，高濃度地摻雜有硼之半導體72之回蝕處理係於導電體70及71形成前執行。
該情形時，成為於對應於PMOS電晶體TrP之接點CS、與對應之導電體D0之接觸部分不包含半導體72之構造。即，導電體70及71與導電體D0之接觸面積係第2實施形態大於第1實施形態。
其結果，第2實施形態之半導體裝置1中，可使對應於PMOS電晶體TrP之接點CS、與對應於該接點CS之導電體D0之接觸電阻小於第1實施形態。
[2-4]第2實施形態之變化例 第2實施形態中，針對藉由導電體70及71以及半導體72形成對應於PMOS電晶體TrP之接點CS之情形進行了例示，但對應於PMOS電晶體TrP之接點CS之構造亦可為其他構造。
圖21顯示第2實施形態之變化例之包含與NMOS電晶體TrN及PMOS電晶體TrP對應之構造體之剖面構造之一例。
圖21所示區域之構造相對於第2實施形態中說明之圖20所示區域之構造，對應於PMOS電晶體TrP之接點CS之構造不同。
具體而言，第2實施形態之變化例中，對應於PMOS電晶體TrP之接點CS包含半導體72且不包含導電體70及71。即，第2實施形態之變化例中，於對應於PMOS電晶體TrP之接觸孔CHp1內，於較磊晶層EP更上層，埋入柱狀半導體72作為接點CS。
且，柱狀半導體72之上表面與對應於NMOS電晶體TrN之接點CS及C0各者之上表面及對應於PMOS電晶體TrP之接點C0之上表面一致。半導體裝置1具有此種構造之情形時，形成對應於PMOS電晶體TrP之接點CS之半導體72直接連接於設置於絕緣體67上之配線層之導電體D0。
以上說明之第2實施形態之變化例之對應於PMOS電晶體TrP之接點CS之構造係於例如第2實施形態中使用圖16說明之製造方法中，可於步驟S8之回蝕量較少之情形時形成。
例如，以步驟S8之回蝕處理，將絕緣體67上之半導體72去除，且接觸孔CHp1內之半導體72之凹陷量微少之情形時，可形成對應於第2實施形態之變化例之PMOS電晶體TrP之接點CS之構造。
此種情形時，由於半導體72具有高濃度之硼，故亦可抑制形成對應於PMOS電晶體TrP之接點CS之半導體72與接觸於該半導體72之導電體D0間之接觸電阻。因此，對應於第2實施形態之變化例之PMOS電晶體TrP之接點CS之構造可獲得與第1實施形態相同之效果。
[3]其他變化例等 實施形態之半導體裝置包含N型井區域、第1閘極電極、第1半導體及第1接點。N型井區域包含2個P型雜質擴散區域。第1閘極電極介隔閘極絕緣膜設置於2個P型雜質擴散區域間之N型井區域之上方。第1半導體係於P型雜質擴散區域上以柱狀設置之單結晶之半導體。第1接點包含設置於第1半導體上且含有P型雜質之多結晶之第2半導體。藉此，實施形態之半導體裝置中，可抑制電晶體之特性變化。
上述實施形態及變化例所說明之製造步驟僅為一例，可於各製造步驟間***其他處理，亦可適當更換製造步驟。若半導體裝置1之製造步驟可形成上述實施形態及變化例所說明之構造，則可應用任意製造步驟。
上述實施形態中，針對使用氮化膜作為形成對應於雜質擴散區域之接觸孔時之蝕刻擋止層進行了例示，但不限定於此。若為可作為蝕刻擋止層使用之材料，則亦可取代氮化膜63而使用其他材料。
上述實施形態所說明之製造步驟中，針對形成半導體72(多晶矽)時形成摻雜有雜質之半導體72之情形進行了例示，但不限定於此。例如，亦可於形成非摻雜之半導體72後，對該半導體72摻雜雜質。
上述實施形態中，分成接點CS及C0之各者與磊晶層EP進行了說明，但磊晶層EP亦可視作接點CS之一部分。例如，第1實施形態中，對應於PMOS電晶體TrP之接點CS亦可視作至少包含半導體72與磊晶層EP。又，不限定於此種接點CS設置於p +雜質擴散區域PP1及PP2各者之上之情形，接點CS亦可設置於p +雜質擴散區域PP1及PP2之至少一者上。
上述實施形態中，記憶胞陣列10之構造亦可為其他構造。例如，記憶體柱MP亦可為複數個柱於Z方向連結之構造。例如，記憶體柱MP亦可為連結有貫通導電體24(選擇閘極線SGD)之柱、與貫通複數個導電體23(字元線WL)之柱之構造。又，記憶體柱MP亦可為分別貫通複數個導電體23之複數個柱於Z方向連結之構造。
上述實施形態中，針對半導體裝置1具有於記憶胞陣列10下設有感測放大器模組16等電路之構造之情形進行了例示，但不限定於此。例如，半導體裝置1亦可為於半導體基板20上形成有記憶胞陣列10之構造。該情形時，記憶體柱MP例如經由記憶體柱MP之底面而將半導體31與源極線SL電性連接。
又，上述實施形態中，針對半導體裝置1為NAND型快閃記憶體之情形進行了例示，但各實施形態所說明之NMOS電晶體TrN及PMOS電晶體TrP之各者之構造亦可對其他半導體裝置應用。即，具有NMOS電晶體TrN及PMOS電晶體TrP之構造之半導體裝置之用途不限定於半導體記憶體。
本說明書中，所謂“連接”表示電性連接，例如不排除其間介置其他元件。
本說明書中，所謂“導電型”表示N型或P型。例如，第1導電型對應於P型，第2導電型對應於N型。
本說明書中，“N型雜質擴散區域”與n +雜質擴散區域NP對應。“P型雜質擴散區域”與p +雜質擴散區域PP對應。
本說明書中，“多晶矽”可換稱為多結晶之半導體。
本說明書中，所謂“柱狀”表示形成於接觸孔內之構造體。因此，本說明書中，不論例如磊晶層EP之高度，皆將該磊晶層EP視為柱狀。
本說明書中，所謂“上表面一致”表示例如半導體基板20之表面與某構成要素之上表面之Z方向之間隔於對象之構成要素間大致相同。又，所謂“上表面一致”，亦可表示例如第1構成要素之上表面及第2構成要素之上表面與相同配線層或絕緣層接觸。
本說明書中，所謂“側面連續設置”表示於形成於相同接觸孔內之第1及第2構成要素之邊界部分，第1構成要素之外徑與第1構成要素之外徑間之變化連續。“外徑”表示例如與半導體基板20平行之剖面之外徑。
雖已說明本發明之若干實施形態，但該等實施形態係作為例子提示者，並未意欲限定發明之範圍。該等新穎之實施形態係可以其他多種形態實施，於不脫離發明主旨之範圍內，可進行多種省略、置換、變更。該等實施形態或其變化係包含於發明之範圍或主旨，且包含於申請專利範圍所記載之發明及其均等之範圍內。 [相關申請案]
本申請案享有以日本專利申請案2018-167710號(申請日：2018年9月7日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
1                       半導體裝置 2                       記憶體控制器 10                     記憶胞陣列 11                     指令暫存器 12                     位址暫存器 13                     序列發生器 14                     驅動器模組 15                     列解碼器模組 16                     感測放大器模組 20                     半導體基板 21～25               導電體 30                     核心構件 31                     半導體 32                     積層膜 33                     隧道氧化膜 34                     絕緣膜 35                     阻止絕緣膜 40                     氧化膜 41                     半導體層 42                     導電層 43                     絕緣層 50                     氧化膜(閘極絕緣膜) 51                     氮化膜 52                     半導體層 53                     導電層 54                     絕緣層 60                     氧化膜 61                     氧化膜 62                     氧化膜 63                     氮化膜 64                     絕緣體 65                     氮化膜 66                     氧化膜 67                     絕緣體 70                     導電體 71                     導電體 72                     半導體 ADD                  位址資訊 ALE                  位址鎖存賦能信號 BA                    區塊位址 BaL                   障壁層 BL                     位元線 BL0～BLm         位元線 BLK                  區塊 BLK0～BLKn     區塊 C0                     接點 C1                     接點 C2                     接點 CA                    行位址 CHn1                 接觸孔 CHn2                 接觸孔 CHp1                 接觸孔 CHp2                 接觸孔 CLE                   指令鎖存賦能信號 CMD                  指令 CP                     接點 CS                     接點 CU                    胞單元 D0                     導電體 D1                     導電體 D2                     導電體 DAT                  資料 EP                     磊晶層 GC                    導電體 GCn                   導電體 GCp                   導電體 I/O                    輸入輸出信號 MP                    記憶體柱 MT0～MT7         記憶胞電晶體 NP                     n +雜質擴散區域 NP1                   n +雜質擴散區域 NP2                   n +雜質擴散區域 NS                     NAND串 NW                   N型井區域 PA                     頁面位址 PP                     p +雜質擴散區域 PP1                   p +雜質擴散區域 PP2                   p +雜質擴散區域 PW                    P型井區域 RBn                   就緒忙碌信號 REn                   讀賦能信號 S1～S8              步驟 SGD0～SGD3     選擇閘極線 SGS                   選擇閘極線 SL                     源極線 SLT                   狹縫 ST1                   選擇電晶體 ST2                   選擇電晶體 STI                    元件分離區域 SU0～SU3          串單元 TrN                   NMOS電晶體 TrP                    PMOS電晶體 UA                    絕緣層 WEn                  寫賦能信號 WL0～WL7        字元線 X                      方向 Y                      方向 Z                       方向
圖1係顯示第1實施形態之半導體裝置之構成例之方塊圖。 圖2係顯示第1實施形態之半導體裝置具備之記憶胞陣列之電路構成之一例之電路圖。 圖3係顯示第1實施形態之半導體裝置具備之記憶胞陣列之平面佈局之一例之俯視圖。 圖4係顯示第1實施形態之半導體裝置具備之記憶胞陣列之剖面構造之一例之剖視圖。 圖5係顯示第1實施形態之半導體裝置之記憶體柱之剖面構造之一例之剖視圖。 圖6係顯示第1實施形態之半導體裝置中設置於記憶胞陣列下之NMOS(Negative channel Metal Oxide Semiconductor：負通道金屬氧化物半導體)電晶體之剖面構造之一例之剖視圖。 圖7係顯示第1實施形態之半導體裝置中設置於記憶胞陣列下之PMOS(Positive channel Metal Oxide Semiconductor：正通道金屬氧化物半導體)電晶體之剖面構造之一例之剖視圖。 圖8係顯示第1實施形態之半導體裝置之製造步驟之一例之流程圖。 圖9係顯示第1實施形態之半導體裝置之製造步驟之一例之NMOS電晶體及PMOS電晶體之剖視圖。 圖10係顯示第1實施形態之半導體裝置之製造步驟之一例之NMOS電晶體及PMOS電晶體之剖視圖。 圖11係顯示第1實施形態之半導體裝置之製造步驟之一例之NMOS電晶體及PMOS電晶體之剖視圖。 圖12係顯示第1實施形態之半導體裝置之製造步驟之一例之NMOS電晶體及PMOS電晶體之剖視圖。 圖13係顯示第1實施形態之半導體裝置之製造步驟之一例之NMOS電晶體及PMOS電晶體之剖視圖。 圖14係顯示第1實施形態之半導體裝置之製造步驟之一例之NMOS電晶體及PMOS電晶體之剖視圖。 圖15係顯示第2實施形態之半導體裝置中設置於記憶胞陣列下之PMOS電晶體之剖面構造之一例之剖視圖。 圖16係顯示第2實施形態之半導體裝置之製造步驟之一例之流程圖。 圖17係顯示第2實施形態之半導體裝置之製造步驟之一例之NMOS電晶體及PMOS電晶體之剖視圖。 圖18係顯示第2實施形態之半導體裝置之製造步驟之一例之NMOS電晶體及PMOS電晶體之剖視圖。 圖19係顯示第2實施形態之半導體裝置之製造步驟之一例之NMOS電晶體及PMOS電晶體之剖視圖。 圖20係顯示第2實施形態之半導體裝置之製造步驟之一例之NMOS電晶體及PMOS電晶體之剖視圖。 圖21係顯示第2實施形態之變化例之半導體裝置中設置於記憶胞陣列下之NMOS電晶體及PMOS電晶體之剖面構造之一例之剖視圖。
50          氧化膜(閘極絕緣膜) 51          氮化膜 52          半導體層 53          導電層 54          絕緣層 60          氧化膜 61          氧化膜 62          氧化膜 63          氮化膜 64          絕緣體 65          氮化膜 66          氧化膜 67          絕緣體 70          導電體 71          導電體 72          半導體 C0         接點 CS         接點 EP         磊晶層 NW        N型井區域 PP1        p +雜質擴散區域 PP2        p +雜質擴散區域 TrP        PMOS電晶體 X           方向 Y           方向 Z           方向

Claims (20)

  1. 一種半導體裝置，其具備： N型井區域，其包含2個P型雜質擴散區域； 第1閘極電極，其設置於2個上述P型雜質擴散區域間之N型井區域之上方，介隔閘極絕緣膜與上述N型井區域對向； 單結晶之第1半導體，其於上述P型雜質擴散區域上以柱狀設置；及 第1接點，其包含設置於上述第1半導體上且含有P型雜質之多結晶之第2半導體。
  2. 如請求項1之半導體裝置，其中上述第1接點進而包含第1導電體；且 上述第1導電體之側面與上述第1導電體之底面之各者被上述第2半導體覆蓋； 上述第1導電體之上表面與上述第2半導體之上表面一致。
  3. 如請求項2之半導體裝置，其中上述第1導電體為金屬。
  4. 如請求項2之半導體裝置，其進而包含上述第1閘極電極上之第2接點；且 上述第2接點之上表面、上述第1導電體之上表面及上述第2半導體之上表面一致。
  5. 如請求項4之半導體裝置，其中上述第2接點包含第2導電體；且 上述第1導電體與上述第2導電體包含相同之導電材料。
  6. 如請求項1之半導體裝置，其中上述第1接點進而包含第1導電體；且 上述第1導電體設置於上述第2半導體上； 上述第1導電體之側面與上述第2半導體之側面為連續設置。
  7. 如請求項6之半導體裝置，其中上述第1導電體為金屬。
  8. 如請求項6之半導體裝置，其進而包含上述第1閘極電極上之第2接點；且 上述第2接點之上表面與上述第1導電體之上表面一致。
  9. 如請求項8之半導體裝置，其中上述第2接點包含第2導電體；且 上述第1導電體與上述第2導電體包含相同之導電材料。
  10. 如請求項1之半導體裝置，其進而包含上述第1閘極電極上之第2接點；且 上述第2接點之上表面與上述第2半導體之上表面一致。
  11. 如請求項10之半導體裝置，其中上述第2半導體係以柱狀設置。
  12. 如請求項10之半導體裝置，其中上述第2接點包含金屬。
  13. 如請求項1之半導體裝置，其中上述第2半導體含有硼作為上述P型雜質； 上述第2半導體之硼濃度為10 19(atoms/cm 3)以上。
  14. 如請求項1之半導體裝置，其中上述第2半導體進而包含碳；且 上述第2半導體之碳濃度為10 19(atoms/cm 3)以上。
  15. 如請求項1之半導體裝置，其進而具備：P型井區域，其包含2個N型雜質擴散區域； 第2閘極電極，其設置於2個上述N型雜質擴散區域間之P型井區域之上方，介隔閘極絕緣膜與上述P型井區域對向；及 第3接點，其設置於上述N型雜質擴散區域上，於與上述N型雜質擴散區域間不具有柱狀之單結晶之半導體。
  16. 如請求項1之半導體裝置，其進而具備：積層體，其設置於較上述第2半導體之上表面更上層，包含交替積層之絕緣層及導電層；及 複數個柱，其等各自貫通上述積層體；且 上述複數個柱與上述導電層之交叉部分之各者作為記憶胞發揮功能。
  17. 一種半導體裝置之製造方法，其具備以下步驟：於基板形成N型井區域； 於上述N型井區域之上方形成閘極電極； 以於俯視時隔著上述閘極電極之方式形成2個P型雜質擴散區域； 以上述P型雜質擴散區域之表面露出之方式形成接觸孔； 於上述接觸孔之底部露出之P型雜質擴散區域上，形成單結晶之第1半導體；及 形成上述第1半導體後，於上述接觸孔之側面與上述第1半導體上形成摻雜有P型雜質之多結晶之第2半導體。
  18. 如請求項17之半導體裝置之製造方法，其中於形成上述第2半導體時，於上述第2半導體進而摻雜碳。
  19. 如請求項17之半導體裝置之製造方法，其進而具備以下步驟：形成上述第2半導體後，於上述接觸孔內形成導電體；及 形成上述導電體後，將形成於上述接觸孔外之第2半導體去除。
  20. 如請求項17之半導體裝置之製造方法，其進而具備以下步驟：形成上述第2半導體後，將形成於上述接觸孔外之第2半導體與形成於上述接觸孔之側面之第2半導體之一部分去除；及 將上述第2半導體之一部分去除後，於上述接觸孔內形成導電體。
TW108106171A 2018-09-07 2019-02-23 半導體裝置及其製造方法 TWI699876B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018167710A JP2020043163A (ja) 2018-09-07 2018-09-07 半導体装置
JP2018-167710 2018-09-07

Publications (2)

Publication Number Publication Date
TW202011587A TW202011587A (zh) 2020-03-16
TWI699876B true TWI699876B (zh) 2020-07-21

Family

ID=69720340

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108106171A TWI699876B (zh) 2018-09-07 2019-02-23 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US11139312B2 (zh)
JP (1) JP2020043163A (zh)
CN (1) CN110890420A (zh)
TW (1) TWI699876B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021150508A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法
JP2022051108A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 半導体装置及び半導体記憶装置
US11749730B2 (en) * 2021-06-14 2023-09-05 Nanya Technology Corporation Semiconductor device with contact structure and method for preparing the same
JP2022190984A (ja) * 2021-06-15 2022-12-27 キオクシア株式会社 半導体装置およびその製造方法
US20230029763A1 (en) * 2021-07-30 2023-02-02 Cree, Inc. Interconnect metal openings through dielectric films

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106170832A (zh) * 2014-09-25 2016-11-30 克劳帕斯科技有限公司 交叉耦合晶闸管sram半导体结构及制造方法
CN107039453A (zh) * 2015-09-18 2017-08-11 三星电子株式会社 非易失性逆变器
TWI613648B (zh) * 2010-02-07 2018-02-01 季諾半導體股份有限公司 半導體記憶元件-含導通之浮體電晶體，半導體記憶元件-具有非永久性和永久性功能及操作方法
TW201813061A (zh) * 2016-06-03 2018-04-01 瑞薩電子股份有限公司 半導體裝置及其製造方法
CN107919362A (zh) * 2016-10-05 2018-04-17 三星电子株式会社 半导体存储器件
US10014054B2 (en) * 2012-06-27 2018-07-03 Toshiba Memory Corporation Semiconductor storage device
JP2018107176A (ja) * 2016-12-22 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN108269808A (zh) * 2018-01-11 2018-07-10 上海华虹宏力半导体制造有限公司 Sonos器件及其制造方法
US10056153B2 (en) * 2016-11-25 2018-08-21 Toshiba Memory Corporation Semiconductor device and operating method of same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0234930A (ja) 1988-07-25 1990-02-05 Matsushita Electron Corp 半導体装置の製造方法
KR100603588B1 (ko) 2004-06-09 2006-07-24 주식회사 하이닉스반도체 낮은 콘택 저항을 갖는 반도체 소자 및 그 제조 방법
JP2008004894A (ja) 2006-06-26 2008-01-10 Elpida Memory Inc 半導体装置及びその製造方法
US8652912B2 (en) 2006-12-08 2014-02-18 Micron Technology, Inc. Methods of fabricating a transistor gate including cobalt silicide
JP2008166379A (ja) * 2006-12-27 2008-07-17 Oki Electric Ind Co Ltd 半導体記憶装置及びその製造方法
JP2009105195A (ja) 2007-10-23 2009-05-14 Elpida Memory Inc 半導体装置の構造および製造方法
JP2011253857A (ja) 2010-05-31 2011-12-15 Elpida Memory Inc 半導体装置およびその製造方法
US8546944B2 (en) * 2010-12-22 2013-10-01 Intel Corporation Multilayer dielectric memory device
JP2013065604A (ja) 2011-09-15 2013-04-11 Toshiba Corp 半導体装置およびその製造方法
DE102014115321B4 (de) * 2014-10-21 2018-03-29 Infineon Technologies Austria Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
KR102462134B1 (ko) * 2015-05-19 2022-11-02 삼성전자주식회사 배선 구조물, 배선 구조물 형성 방법, 반도체 장치 및 반도체 장치의 제조 방법
US9941295B2 (en) * 2015-06-08 2018-04-10 Sandisk Technologies Llc Method of making a three-dimensional memory device having a heterostructure quantum well channel
US11049939B2 (en) * 2015-08-03 2021-06-29 Semiwise Limited Reduced local threshold voltage variation MOSFET using multiple layers of epi for improved device operation
US9793139B2 (en) * 2015-10-29 2017-10-17 Sandisk Technologies Llc Robust nucleation layers for enhanced fluorine protection and stress reduction in 3D NAND word lines
US9679807B1 (en) * 2015-11-20 2017-06-13 Globalfoundries Inc. Method, apparatus, and system for MOL interconnects without titanium liner
KR102536261B1 (ko) 2015-12-18 2023-05-25 삼성전자주식회사 3차원 반도체 장치
US10269620B2 (en) * 2016-02-16 2019-04-23 Sandisk Technologies Llc Multi-tier memory device with through-stack peripheral contact via structures and method of making thereof
US9741812B1 (en) * 2016-02-24 2017-08-22 International Business Machines Corporation Dual metal interconnect structure
US10079288B2 (en) * 2016-06-07 2018-09-18 International Business Machines Corporation Contact formation on germanium-containing substrates using hydrogenated silicon
US10868181B2 (en) * 2017-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with blocking layer and method for forming the same
US20190139823A1 (en) * 2017-11-06 2019-05-09 Globalfoundries Inc. Methods of forming conductive lines and vias and the resulting structures
US10355017B1 (en) * 2018-03-23 2019-07-16 Sandisk Technologies Llc CMOS devices containing asymmetric contact via structures and method of making the same
US10985076B2 (en) * 2018-08-24 2021-04-20 International Business Machines Corporation Single metallization scheme for gate, source, and drain contact integration

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI613648B (zh) * 2010-02-07 2018-02-01 季諾半導體股份有限公司 半導體記憶元件-含導通之浮體電晶體，半導體記憶元件-具有非永久性和永久性功能及操作方法
US10014054B2 (en) * 2012-06-27 2018-07-03 Toshiba Memory Corporation Semiconductor storage device
CN106170832A (zh) * 2014-09-25 2016-11-30 克劳帕斯科技有限公司 交叉耦合晶闸管sram半导体结构及制造方法
CN107039453A (zh) * 2015-09-18 2017-08-11 三星电子株式会社 非易失性逆变器
TW201813061A (zh) * 2016-06-03 2018-04-01 瑞薩電子股份有限公司 半導體裝置及其製造方法
CN107919362A (zh) * 2016-10-05 2018-04-17 三星电子株式会社 半导体存储器件
US10056153B2 (en) * 2016-11-25 2018-08-21 Toshiba Memory Corporation Semiconductor device and operating method of same
JP2018107176A (ja) * 2016-12-22 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN108269808A (zh) * 2018-01-11 2018-07-10 上海华虹宏力半导体制造有限公司 Sonos器件及其制造方法

Also Published As

Publication number Publication date
US11139312B2 (en) 2021-10-05
US20200083249A1 (en) 2020-03-12
JP2020043163A (ja) 2020-03-19
TW202011587A (zh) 2020-03-16
CN110890420A (zh) 2020-03-17

Similar Documents

Publication Publication Date Title
US10192883B2 (en) Vertical memory device
TWI699876B (zh) 半導體裝置及其製造方法
TWI770363B (zh) 半導體裝置
TWI704683B (zh) 半導體記憶裝置及半導體記憶裝置之製造方法
TWI712162B (zh) 半導體記憶裝置
JP2020031149A (ja) 半導体メモリ及び半導体メモリの製造方法
US20220077170A1 (en) Semiconductor memory
TWI715102B (zh) 半導體裝置
TWI816309B (zh) 半導體記憶裝置
TWI750580B (zh) 半導體裝置
CN115136309A (zh) 半导体存储装置
TWI774256B (zh) 半導體裝置、記憶體裝置及電晶體之製造方法
JP2020126888A (ja) 半導体記憶装置
CN115581071A (zh) 半导体存储装置及其制造方法