TWI699142B - 多層線路板結構及其製作方法 - Google Patents
多層線路板結構及其製作方法 Download PDFInfo
- Publication number
- TWI699142B TWI699142B TW108114002A TW108114002A TWI699142B TW I699142 B TWI699142 B TW I699142B TW 108114002 A TW108114002 A TW 108114002A TW 108114002 A TW108114002 A TW 108114002A TW I699142 B TWI699142 B TW I699142B
- Authority
- TW
- Taiwan
- Prior art keywords
- pseudo
- circuit layer
- layer
- circuit board
- multilayer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0262—Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/08—Treatments involving gases
- H05K2203/085—Using vacuum or low pressure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一種多層線路板結構，包括第一多層線路板以及第二多層線路板。第一多層線路板包括第一圖案化線路層以及第一擬線路層。第一擬線路層環繞第一圖案化線路層。第二多層線路板配置於第一多層線路板上，且包括第二圖案化線路層與環繞第二圖案化線路層的第二擬線路層。第一圖案化線路層接合至第二圖案化線路層，且第一擬線路層接合至第二擬線路層。第一多層線路板與第二多層線路板之間定義出中空空間。
Description
本發明是有關於一種線路板結構及其製作方法，且特別是有關於一種多層線路板結構及其製作方法。
目前線路板所使用的銅-銅對接技術，是將兩個線路板在結合前，於兩個線路板的對接面全面塗佈高分子介電層。接著，在對高分子介電層進行固化(Post Cure)，而使高分子介電層完全填充於銅-銅對接面的空隙內。如此一來，金屬對金屬接合（即銅對銅接合）以及介電層對介電層接合，而達成混合接合（hybrid bonding）的目的。
然而，上述方法是將高分子介電層全面塗佈於對接面，再利用研磨或切削等方式移除多餘高分子介電層以露出對接銅面。此時，高分子介電層並未完全固化，因此進行研磨或切削等方式移除多餘高分子介電層的步驟，恐造成高分子介電層沾附，不僅降低機台壽命，還會影響良率。
本發明提供一種多層線路板結構，其可達到混合接合的目的，且具有較佳的良率與產品設計自由度。
本發明還提供一種多層線路板結構的製作方法，用以製作上述的多層線路板結構。
本發明提供一種多層線路板結構，其包括一第一多層線路板以及一第二多層線路板。第一多層線路板包括一第一圖案化線路層以及一第一擬（dummy）線路層。第一擬線路層環繞第一圖案化線路層。第二多層線路板配置於該第一多層線路板上，且包括一第二圖案化線路層與環繞第二圖案化線路層的一第二擬線路層。第一圖案化線路層接合至第二圖案化線路層，且第一擬線路層接合至第二擬線路層。第一多層線路板與第二多層線路板之間定義出一中空空間。
在本發明的一實施例中，上述的第一擬線路層及第二擬線路層分別為一連續式環狀擬線路層。
在本發明的一實施例中，上述的中空空間為一真空空間。
在本發明的一實施例中，上述的多層線路板結構更包括一介電材料。第一多層線路板與第二多層線路板其中的一個具有二通孔，而通孔連通至中空空間。介電材料填滿通孔與中空空間。
在本發明的一實施例中，上述的第一擬線路層及第二擬線路層分別為一非連續式環狀擬線路層，且中空空間為一空氣空間。
在本發明的一實施例中，上述的多層線路板結構更包括一第一表面處理層以及一第二表面處理層。第一圖案化線路層包括多個第一接墊。第一擬線路層包括多個第一擬接墊。第一表面處理層配置於第一接墊的周圍以及第一擬接墊的周圍。第一表面處理層暴露出每一第一接墊的一第一接觸面以及每一第一擬接墊的一第一擬接觸面。第二圖案化線路層包括多個第二接墊。第二擬線路層包括多個第二擬接墊。第二表面處理層配置於第二接墊的周圍以及第二擬接墊的周圍。第二表面處理層暴露出每一第二接墊的一第二接觸面以及每一第二擬接墊的一第二擬接觸面。每一第一接墊的第一接觸面接合至對應的每一第二接墊的第二接觸面。每一第一擬接墊的第一擬接觸面接合至對應的每一第二擬接墊的第二擬接觸面。第一表面處理層接合至第二表面處理層。
在本發明的一實施例中，上述的第一擬線路層及第二擬線路層其中的一個為一連續式環狀擬線路層。第一擬線路層及第二擬線路層其中的另一個為一非連續式環狀擬線路層，且中空空間為一空氣空間。
本發明還提供一種多層線路板結構的製作方法，其包括以下步驟。提供一第一多層線路板與一第二多層線路板。第一多層線路板包括一第一圖案化線路層與環繞第一圖案化線路層的一第一擬線路層。第二多層線路板包括一第二圖案化線路層與環繞第二圖案化線路層的一第二擬線路層。進行一熱壓合程序，使第一圖案化線路層接合至第二圖案化線路層，且第一擬線路層接合至第二擬線路層。第一多層線路板與第二多層線路板之間定義出一中空空間。
在本發明的一實施例中，上述的第一擬線路層及第二擬線路層分別為一連續式環狀擬線路層。
在本發明的一實施例中，上述的熱壓合程序是在真空環境下進行，且中空空間為真空空間。
在本發明的一實施例中，上述的多層線路板結構的製作方法更包括於進行熱壓合程序之後，提供一介電材料。第一多層線路板與第二多層線路板其中的一個具有二通孔，而通孔連通至中空空間。介電材料填滿通孔與中空空間。
在本發明的一實施例中，上述的第一擬線路層及第二擬線路層分別為一非連續式環狀擬線路層，且中空空間為一空氣空間。
在本發明的一實施例中，上述的多層線路板結構的製作方法更包括於進行該熱壓合程序之前，形成一第一表面處理層。第一圖案化線路層包括多個第一接墊，而第一擬線路層包括多個第一擬接墊。第一表面處理層配置於第一接墊的周圍以及第一擬接墊的周圍。第一表面處理層暴露出每一第一接墊的一第一接觸面以及每一第一擬接墊的一第一擬接觸面。形成一第二表面處理層。第二圖案化線路層包括多個第二接墊，而第二擬線路層包括多個第二擬接墊。第二表面處理層配置於第二接墊的周圍以及第二擬接墊的周圍。第二表面處理層暴露出每一第二接墊的一第二接觸面以及每一第二擬接墊的一第二擬接觸面。進行熱壓合程序時，每一第一接墊的第一接觸面接合至對應的每一第二接墊的第二接觸面。每一第一擬接墊的第一擬接觸面接合至對應的每一第二擬接墊的第二擬接觸面。第一表面處理層接合至第二表面處理層。
在本發明的一實施例中，上述的第一擬線路層及第二擬線路層其中的一個為一連續式環狀擬線路層。第一擬線路層及第二擬線路層其中的另一個為一非連續式環狀擬線路層。中空空間為一空氣空間。
基於上述，在本發明的多層線路板結構的設計中，接合後的第一多層線路板與第二多層線路板之間定義出中空空間，除了可達到混合接合的目的之外，亦可依據產品需求選擇中空空間的介電常數，可具有較佳的良率與產品設計自由度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下將參考圖式來全面地描述本發明的例示性實施例，但本發明還可按照多種不同形式來實施，且不應解釋為限於本文所述的實施例。在圖式中，為了清楚起見，各區域、部位及層的大小與厚度可不按實際比例繪製。為了方便理解，下述說明中相同的元件將以相同之符號標示來說明。
圖1A至圖1B是依照本發明的一實施例的一種多層線路板結構的製作方法的剖面示意圖。圖1C是圖1A的第一多層線路板的俯視示意圖。圖1D是圖1A的第二多層線路板的仰視示意圖。
本實施例的多層線路板結構的製作方法包括下列步驟，首先，請參照圖1A，提供一第一多層線路板100a與一第二多層線路板200a。詳細來說，本實施例的第一多層線路板100a包括一第一圖案化線路層110以及一第一擬線路層120a，其中第一擬線路層120a環繞第一圖案化線路層110。此處，第一圖案化線路層110是由多個彼此分離的第一接墊111所組成。如圖1C所示，第一接墊111的形狀以俯視觀之為圓形，但並不以此為限。第一擬線路層120a以俯視觀之為一連續式環狀擬線路層。第一圖案化線路層110與第一擬線路層120a的材質相同，例如銅，但不以此為限。
再者，本實施例的第二多層線路板200a包括一第二圖案化線路層210以及一第二擬線路層220a，其中第二擬線路層220a環繞第二圖案化線路層210。此處，第二圖案化線路層210是由多個彼此分離的第二接墊211所組成。如圖1D所示，第二接墊211的形狀以仰視觀之為圓形，但並不以此為限。第二擬線路層220a以仰視觀之為一連續式環狀擬線路層。第二圖案化線路層210與第二擬線路層220a的材質相同，例如銅，但不以此為限。
之後，請參照圖1B，進行一熱壓合程序，使第一圖案化線路層110接合至第二圖案化線路層210，且第一擬線路層120a接合至該第二擬線路層220a，而於第一多層線路板100a與第二多層線路板200a之間定義出一中空空間S1。此處，熱壓合程序是在真空環境下進行，因此中空空間S1具體化為真空空間，且真空中間的介電常數等於1。如此一來，第一圖案化線路層110接合至第二圖案化線路層210，而第一擬線路層120a接合至該第二擬線路層220a，已完成金屬對金屬的接合。另一方面，第一多層線路板100a與第二多層線路板200a之間的真空空間則已完成介電質對介電質的接合。因此，至此已完成多層線路板結構10a的製作，且已達到混合接合的目的。
在結構上，請再參考圖1B，本實施例的多層線路板結構10a包括第一多層線路板100a以及配置於第一多層線路板100a上的第二多層線路板200a。第一多層線路板100a包括第一圖案化線路層110以及第一擬線路層120a，其中第一擬線路層120a環繞第一圖案化線路層110。第二多層線路板200a包括第二圖案化線路層210以及第二擬線路層220a，其中第二擬線路層220a環繞第二圖案化線路層210。第一圖案化線路層110接合至第二圖案化線路層210，且第一擬線路層120a接合至第二擬線路層220a。特別是，第一多層線路板100a與該第二多層線路板200a之間定義出中空空間S1。
簡言之，在本實施例的多層線路板結構10a中，接合後的第一多層線路板100a與第二多層線路板200a之間定義出真空的中空空間S1。藉此，除了已達到混合接合的目的之外，亦可透過真空的中空空間S1來取代習知介電常數約為3的高分子介電層。如此一來，可避免產生高分子介電層沾附的現象，而使本實施例的多層線路板結構10a可具有較佳的良率與結構可靠度。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，下述實施例不再重複贅述。
圖2A是本發明的一實施例的一種多層線路板結構的剖面示意圖。圖2B是圖2A的第二多層線路板的仰視示意圖。請先同時參考圖1B與圖2A與2B，本實施例的多層線路板結構10b與圖1B的多層線路板結構10a相似，兩者的差異在於：本實施例的第二多層線路板200b具有二通孔201a、201b，且通孔201a、201b連通至中空空間S2。此處，通孔201a、201b其中的一個為注入口，而通孔201a、201b其中的另一個為出氣口。
再者，本實施例的多層線路板結構10b更包括一介電材料20，其中介電材料20填滿通孔201a、201b與中空空間S2。此處，介電材料20可以在真空環境中，從通孔201a注入於中空空間S2內，以填滿中空空間S2及通孔201a、201b。特別是，本實施例的介電材料20的選擇可依據所需要的介電常數而選定，於此並不加以限制。此外，在此是以第二多層線路板200b具有通孔201a、201b作為舉例說明，於其他未繪示的實施例中，亦可為第一多層線路板具有通孔，此仍屬於本發明所欲保護的範圍。
在製程上，於圖1B的步驟後，即進行熱壓合程序之後，請參照圖2A，第一多層線路板100a與第二多層線路板200b之間定義出中空空間S2。此時，第二多層線路板200b的通孔201a、201b連通至中空空間S2。接著，提供介電材料20，使介電材料20在真空環境下填滿通孔201a、201b與中空空間S2。此處，介電材料20的材質例如是環氧樹脂或其他適合的材料，於此並不加以限制。至此，已完成多層線路板結構10b的製作。
簡言之，本實施例的多層線路板結構10b的第一多層線路板100a與該第二多層線路板200b在熱壓合程序後，選擇所需的介電常數的介電材料20，於真空環境下填滿通孔201a、201b與中空空間S2。藉此，除了已達到混合接合的目的之外，亦可依據產品需求選擇所需的介電常數的介電材料20，可使多層線路板結構10b具有較佳的良率與產品設計自由度。
圖3A至圖3B是依照本發明的另一實施例的一種多層線路板結構的製作方法的剖面示意圖。圖3C是圖3A的第一多層線路板的俯視示意圖。圖3D是圖3A的第二多層線路板的仰視示意圖。為了方便說明起見，圖3C與圖3D中省略繪示部分構件，如第一表面處理層130與第二表面處理層230。
請先同時參考圖1B、圖1C、圖1D、圖3B、圖3C與圖3D，本實施例的多層線路板結構10c與圖1B的多層線路板結構10a相似，兩者的差異在於：本實施例的第一多層線路板100b的第一擬線路層120b以及第二多層線路板200c的第二擬線路層220b分別為一非連續式環狀擬線路層。更進一步來說，第一擬線路層120b以俯視觀之為一非連續式環狀擬線路層，而第二擬線路層220b以仰視觀之為一非連續式環狀擬線路層。第一擬線路層120b包括多個第一擬接墊121，而第二擬線路層220b包括多個第二擬接墊221。此處，中空空間S3為一空氣空間，其介電常數約為1。
為了避免第一圖案化線路層110與第二圖案化線路層210在空氣環境中產生氧化，請同時參考圖3A與圖3B，本實施例的多層線路板結構10c更包括一第一表面處理層130以及一第二表面處理層230。第一表面處理層130配置於第一接墊111的周圍以及第一擬接墊121的周圍。此時，第一表面處理層130暴露出每一第一接墊111的一第一接觸面111a以及每一第一擬接墊121的一第一擬接觸面121a。第二表面處理層230配置於第二接墊211的周圍以及第二擬接墊221的周圍。此時，第二表面處理層230暴露出每一第二接墊211的一第二接觸面211a以及每一第二擬接墊221的一第二擬接觸面221a。每一第一接墊111的第一接觸面111a接合至對應的每一第二接墊211的第二接觸面211a。每一第一擬接墊121的第一擬接觸面121a接合至對應的每一第二擬接墊221的第二擬接觸面221a。第一表面處理層130接合至第二表面處理層230。此處，第一表面處理層130與第二表面處理層230的材質例如化鎳金、化鎳鈀金、鈦或其他金屬或合金，於此並不加以限制。
在製程上，請參照圖3A，在進行圖1B的熱壓合程序之前，形成第一表面處理層130以及第二表面處理層230。第一表面處理層130配置於第一接墊111的周圍與第一擬接墊121的周圍。第一表面處理層暴露出第一接墊111的第一接觸面111a與第一擬接墊121的第一擬接觸面121a。第二表面處理層230配置於第二接墊211的周圍與第二擬接墊221的周圍。第二表面處理層230暴露出第二接墊211的第二接觸面211a與第二擬接墊221的第二擬接觸面221a。
接著，請參照圖3B，在空氣環境下進行熱壓合程序，使第一接墊111的第一接觸面111a接合至對應的第二接墊211的第二接觸面211a。此時，第一擬接墊121的第一擬接觸面121a亦接合至對應的第二擬接墊221的第二擬接觸面221a。另外，第一表面處理層130也接合至第二表面處理層230。如此一來，第一圖案化線路層110接合至第二圖案化線路層210，而第一擬線路層120b接合至第二擬線路層220b，已完成金屬對金屬的接合。另一方面，第一多層線路板100b與第二多層線路板200c之間的中空空間S3（即空氣空間）則已完成介電質對介電質的接合。因此，至此已完成多層線路板結構10c的製作，且已達到混合接合的目的。
圖4A是本發明的另一實施例的一種多層線路板結構的剖面示意圖。圖4B是圖4A的第二多層線路板的仰視示意圖。為了方便說明起見，圖4B中省略繪示部分構件，如第二表面處理層230。請同時參考圖3B、圖3D、圖4A及圖4B，本實施例的多層線路板結構10d與圖3B的多層線路板結構10c相似，兩者的差異在於：本實施例的第二多層線路板200a的第二擬線路層220a以仰視觀之為一連續式環狀擬線路層，而第一多層線路板100b與第二多層線路板200a之間的中空空間S4為空氣空間。當然，於其他未繪示的實施例中，亦可以是第一多層線路板的第一擬線路層以俯視觀之為一連續式環狀擬線路層，而第二多層線路板的第二擬線路層以仰視觀之為一非連續式環狀擬線路層，且中空空間為空氣空間，此仍屬於本發明所欲保護的範圍。
值得一提的是，上述皆以兩個多層線路板作為舉例說明，於其他未繪示的實施例中，亦可以是兩個以上的多層線路板以混合接合的方式進行接合，此仍屬於本發明所欲保護的範圍。
綜上所述，在本發明的多層線路板結構的設計中，接合後的第一多層線路板與第二多層線路板之間定義出中空空間，除了可達到混合接合的目的之外，亦可依據產品需求選擇中空空間的介電常數，可具有較佳的良率與產品設計自由度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10a、10b、10c、10d:多層線路板結構
20:介電材料
100a、100b:第一多層線路板
110:第一圖案化線路層
111:第一接墊
111a:第一接觸面
120a、120b:第一擬線路層
121:第一擬接墊
121a:第一擬接觸面
130:第一表面處理層
200a、200b、200c:第二多層線路板
201a、201b:通孔
210:第二圖案化線路層
211:第二接墊
211a:第二接觸面
220a、220b:第二擬線路層
221:第二擬接墊
221a:第二擬接觸面
230:第二表面處理層
S1、S2、S3、S4:中空空間
圖1A至圖1B是依照本發明的一實施例的一種多層線路板結構的製作方法的剖面示意圖。
圖1C是圖1A的第一多層線路板的俯視示意圖。
圖1D是圖1A的第二多層線路板的仰視示意圖。
圖2A是本發明的一實施例的一種多層線路板結構的剖面示意圖。
圖2B是圖2A的第二多層線路板的仰視示意圖。
圖3A至圖3B是依照本發明的另一實施例的一種多層線路板結構的製作方法的剖面示意圖。
圖3C是圖3A的第一多層線路板的俯視示意圖。
圖3D是圖3A的第二多層線路板的仰視示意圖。
圖4A是本發明的另一實施例的一種多層線路板結構的剖面示意圖。
圖4B是圖4A的第二多層線路板的仰視示意圖。
10a:多層線路板結構
100a:第一多層線路板
110:第一圖案化線路層
111:第一接墊
120a:第一擬線路層
200a:第二多層線路板
210:第二圖案化線路層
211:第二接墊
220a:第二擬線路層
S1:中空空間
Claims (8)
- 一種多層線路板結構，包括：一第一多層線路板，包括一第一圖案化線路層與環繞該第一圖案化線路層的一第一擬線路層；以及一第二多層線路板，配置於該第一多層線路板上，且包括一第二圖案化線路層與環繞該第二圖案化線路層的一第二擬線路層，其中該第一圖案化線路層接合至該第二圖案化線路層，且該第一擬線路層接合至該第二擬線路層，其中該第一擬線路層及該第二擬線路層分別為一連續式環狀擬線路層，而於該第一多層線路板與該第二多層線路板之間定義出一中空空間，其中該中空空間為一真空空間。
- 如申請專利範圍第1項所述的多層線路板結構，更包括：一介電材料，該第一多層線路板與該第二多層線路板其中的一個具有二通孔，而該些通孔連通至該中空空間，且該介電材料填滿該些通孔與該中空空間。
- 一種多層線路板結構，包括：一第一多層線路板，包括一第一圖案化線路層與環繞該第一圖案化線路層的一第一擬線路層；一第一表面處理層，該第一圖案化線路層包括多個第一接墊，而該第一擬線路層包括多個第一擬接墊，該第一表面處理層配置於該些第一接墊的周圍以及該些第一擬接墊的周圍，且該第一表面處理層暴露出各該第一接墊的一第一接觸面以及各該第一 擬接墊的一第一擬接觸面；一第二多層線路板，配置於該第一多層線路板上，且包括一第二圖案化線路層與環繞該第二圖案化線路層的一第二擬線路層，其中該第一圖案化線路層接合至該第二圖案化線路層，且該第一擬線路層接合至該第二擬線路層，而於該第一多層線路板與該第二多層線路板之間定義出一中空空間；以及一第二表面處理層，該第二圖案化線路層包括多個第二接墊，而該第二擬線路層包括多個第二擬接墊，該第二表面處理層配置於該些第二接墊的周圍以及該些第二擬接墊的周圍，且該第二表面處理層暴露出各該第二接墊的一第二接觸面以及各該第二擬接墊的一第二擬接觸面，各該第一接墊的該第一接觸面接合至對應的各該第二接墊的該第二接觸面，各該第一擬接墊的該第一擬接觸面接合至對應的各該第二擬接墊的該第二擬接觸面，且該第一表面處理層接合至該第二表面處理層，其中該第一擬線路層及該第二擬線路層分別為一非連續式環狀擬線路層，且該中空空間為一空氣空間。
- 如申請專利範圍第1項所述的多層線路板結構，其中該第一擬線路層及該第二擬線路層其中的一個為一連續式環狀擬線路層，而該第一擬線路層及該第二擬線路層其中的另一個為一非連續式環狀擬線路層，且該中空空間為一空氣空間。
- 一種多層線路板結構的製作方法，包括：提供一第一多層線路板與一第二多層線路板，該第一多層線 路板包括一第一圖案化線路層與環繞該第一圖案化線路層的一第一擬線路層，而該第二多層線路板包括一第二圖案化線路層與環繞該第二圖案化線路層的一第二擬線路層；以及進行一熱壓合程序，使該第一圖案化線路層接合至該第二圖案化線路層，且該第一擬線路層接合至該第二擬線路層，其中該第一擬線路層及該第二擬線路層分別為一連續式環狀擬線路層，而於該第一多層線路板與該第二多層線路板之間定義出一中空空間，其中該熱壓合程序是在真空環境下進行，且該中空空間為真空空間。
- 如申請專利範圍第5項所述的多層線路板結構的製作方法，其中於進行該熱壓合程序之後，更包括：提供一介電材料，該第一多層線路板與該第二多層線路板其中的一個具有二通孔，而該些通孔連通至該中空空間，且該介電材料填滿該些通孔與該中空空間。
- 一種多層線路板結構的製作方法，包括：提供一第一多層線路板與一第二多層線路板，該第一多層線路板包括一第一圖案化線路層與環繞該第一圖案化線路層的一第一擬線路層，而該第二多層線路板包括一第二圖案化線路層與環繞該第二圖案化線路層的一第二擬線路層；形成一第一表面處理層，該第一圖案化線路層包括多個第一接墊，而該第一擬線路層包括多個第一擬接墊，該第一表面處理層配置於該些第一接墊的周圍以及該些第一擬接墊的周圍，且該 第一表面處理層暴露出各該第一接墊的一第一接觸面以及各該第一擬接墊的一第一擬接觸面；形成一第二表面處理層，該第二圖案化線路層包括多個第二接墊，而該第二擬線路層包括多個第二擬接墊，該第二表面處理層配置於該些第二接墊的周圍以及該些第二擬接墊的周圍，且該第二表面處理層暴露出各該第二接墊的一第二接觸面以及各該第二擬接墊的一第二擬接觸面；以及進行一熱壓合程序，各該第一接墊的該第一接觸面接合至對應的各該第二接墊的該第二接觸面，各該第一擬接墊的該第一擬接觸面接合至對應的各該第二擬接墊的該第二擬接觸面，且該第一表面處理層接合至該第二表面處理層，使該第一圖案化線路層接合至該第二圖案化線路層，且該第一擬線路層接合至該第二擬線路層，而於該第一多層線路板與該第二多層線路板之間定義出一中空空間，其中該第一擬線路層及該第二擬線路層分別為一非連續式環狀擬線路層，且該中空空間為一空氣空間。
- 如申請專利範圍第5項所述的多層線路板結構的製作方法，其中該第一擬線路層及該第二擬線路層其中的一個為一連續式環狀擬線路層，而該第一擬線路層及該第二擬線路層其中的另一個為一非連續式環狀擬線路層，且該中空空間為一空氣空間。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108114002A TWI699142B (zh) | 2019-04-22 | 2019-04-22 | 多層線路板結構及其製作方法 |
| US16/421,467 US10736215B1 (en) | 2019-04-22 | 2019-05-23 | Multilayer circuit board structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108114002A TWI699142B (zh) | 2019-04-22 | 2019-04-22 | 多層線路板結構及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI699142B true TWI699142B (zh) | 2020-07-11 |
| TW202041108A TW202041108A (zh) | 2020-11-01 |
Family
ID=71838985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108114002A TWI699142B (zh) | 2019-04-22 | 2019-04-22 | 多層線路板結構及其製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10736215B1 (zh) |
| TW (1) | TWI699142B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW508012U (en) * | 2001-10-02 | 2002-10-21 | Compeq Mfg Co Ltd | Structure of press overflow gate of circuit board |
| TW201247433A (en) * | 2011-05-27 | 2012-12-01 | Cosei Technology Co Ltd | Vacuum coating apparatus |
| CN105826228A (zh) * | 2015-01-07 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 三维封装结构的形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106102324B (zh) | 2016-06-30 | 2018-12-25 | 景旺电子科技(龙川)有限公司 | 一种预防埋铜块偏位的方法 |
| TWI614864B (zh) | 2016-09-21 | 2018-02-11 | 欣興電子股份有限公司 | 組裝方法 |
| TWI635782B (zh) | 2017-03-21 | 2018-09-11 | 欣興電子股份有限公司 | 線路板堆疊結構及其製作方法 |
| KR102315325B1 (ko) * | 2017-07-05 | 2021-10-19 | 삼성전자주식회사 | 반도체 패키지 |
-
2019
- 2019-04-22 TW TW108114002A patent/TWI699142B/zh active
- 2019-05-23 US US16/421,467 patent/US10736215B1/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW508012U (en) * | 2001-10-02 | 2002-10-21 | Compeq Mfg Co Ltd | Structure of press overflow gate of circuit board |
| TW201247433A (en) * | 2011-05-27 | 2012-12-01 | Cosei Technology Co Ltd | Vacuum coating apparatus |
| CN105826228A (zh) * | 2015-01-07 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 三维封装结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10736215B1 (en) | 2020-08-04 |
| TW202041108A (zh) | 2020-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI401001B (zh) | 電子元件嵌入式電路板的製造方法 | |
| TWI415542B (zh) | A printed wiring board, and a printed wiring board | |
| JP4418833B2 (ja) | 回路基板の製造方法 | |
| JP2011009686A5 (zh) | ||
| TW201436164A (zh) | 用於半導體封裝之基體及其形成方法 | |
| JP2019192886A (ja) | 配線基板及び配線基板の製造方法 | |
| JP2018026437A (ja) | 配線基板及びその製造方法 | |
| JP4337358B2 (ja) | 積層用中間配線部材、配線板及びそれらの製造方法 | |
| KR100549843B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US9929118B2 (en) | Packaging through pre-formed metal pins | |
| TWI699142B (zh) | 多層線路板結構及其製作方法 | |
| JP2008078419A (ja) | 接合用基板と基板の接合方法と半導体装置 | |
| JP2007317955A (ja) | 部品内蔵回路モジュール基板 | |
| US20090151995A1 (en) | Package for semiconductor device and method of manufacturing the same | |
| TW202209940A (zh) | 電路板結構及其製作方法 | |
| US20050124197A1 (en) | Circuit board and method for manufacturing the same, semiconductor package, component built-in module and board for electronic equipment | |
| JPH0437148A (ja) | Ｌｓｉモジュールの製造方法 | |
| TWI519222B (zh) | 印刷電路板及其製造方法 | |
| JP5590097B2 (ja) | 部品内蔵配線板 | |
| TWI762310B (zh) | 電路板結構及其製作方法 | |
| TWI721469B (zh) | 堆疊結構及其製造方法 | |
| CN103325697A (zh) | 半导体封装结构及其制作方法 | |
| JP5275123B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2007096087A (ja) | 半導体装置の製造方法 | |
| JP2011060887A (ja) | 電子装置、電子装置の製造方法 |