TWI698852B - 顯示裝置及其驅動方法 - Google Patents

顯示裝置及其驅動方法 Download PDF

Info

Publication number
TWI698852B
TWI698852B TW107129450A TW107129450A TWI698852B TW I698852 B TWI698852 B TW I698852B TW 107129450 A TW107129450 A TW 107129450A TW 107129450 A TW107129450 A TW 107129450A TW I698852 B TWI698852 B TW I698852B
Authority
TW
Taiwan
Prior art keywords
signal
start signal
stop signal
gate
phase
Prior art date
Application number
TW107129450A
Other languages
English (en)
Other versions
TW202009909A (zh
Inventor
黃昱榮
林能毅
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW107129450A priority Critical patent/TWI698852B/zh
Priority to CN201811328059.8A priority patent/CN109345994B/zh
Priority to US16/281,111 priority patent/US11011090B2/en
Publication of TW202009909A publication Critical patent/TW202009909A/zh
Application granted granted Critical
Publication of TWI698852B publication Critical patent/TWI698852B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一種顯示裝置及其驅動方法。在顯示裝置中，控制電路提供第一與第二起始信號，第一起始信號的相位不同於第二起始信號。在顯示面板中，畫素陣列具有多個奇數與偶數閘極線。第一與第二閘極電路分別接收第一與第二起始信號，以分別依據第一與第二起始信號的相位來分別提供依序致能的第一與第二閘極信號至奇數與偶數閘極線。第一與第二起始信號的其中之一在從畫素陣列的第一側往第二側進行掃描的第一掃描期間或從畫素陣列的第二側往第一側進行掃描的第二掃描期間中從預設相位位移至少一個時脈週期。

Description

顯示裝置及其驅動方法
本發明是有關於一種顯示裝置及其驅動方法，且特別是有關於一種具有基板上閘極電路（Gate on Array，GOA）的顯示裝置及其驅動方法。
隨著電子技術的進步，顯示裝置已成為人們生活中不可或缺的工具。為提供良好的人機介面，高品質的顯示面板已成為顯示裝置中必要的設備。
在習知技術中，閘極電路中的各條閘極線之間容易受到寄生效應的影響而形成寄生電容，使得各條閘極線之間將會產生穿通（Feed Through）電壓。進一步來說，由於具有多相位的閘極電路所產生的閘極信號的時間寬度可能會大於一條閘極線的時間寬度，並且當閘極電路對畫素陣列進行正向掃描或/及反向掃描時，閘極電路可能會受到不同的穿通電壓的影響，導致閘極電路操作於正向掃描或/及反向掃描時，畫素陣列中的最佳共用電壓不相同，進而降低顯示畫面的品質。因此，如何有效地降低各條閘極線之間的穿通電壓的影響，以提升顯示畫面的品質，將是本領域相關技術人員重要的課題。
本發明提供一種顯示裝置及其驅動方法，可以有效地降低各條閘極線之間的穿通電壓的影響，以進一步提升顯示面板所呈現的顯示畫面的品質。
本發明的顯示裝置包括控制電路以及顯示面板。控制電路提供第一起始信號、第二起始信號、第一停止信號以及第二停止信號，其中第一起始信號的相位不同於第二起始信號，並且第一停止信號的相位不同於第二停止信號。顯示面板包括畫素陣列、第一閘極電路以及第二閘極電路。畫素陣列具有多個奇數閘極線及多個偶數閘極線。第一閘極電路耦接奇數閘極線且具有分別接收第一起始信號及第一停止信號的第一控制端及第二控制端，以依據第一起始信號及第一停止信號的相位提供依序致能的多個第一閘極信號至奇數閘極線。第二閘極電路耦接偶數閘極線且具有分別接收第二起始信號及第二停止信號的第三控制端及第四控制端，以依據第二起始信號及第二停止信號的相位提供依序致能的多個第二閘極信號至偶數閘極線。其中，第一起始信號與第一停止信號以及第二起始信號與第二停止信號的其中之一在從畫素陣列的第一側往第二側進行掃描的第一掃描期間或從畫素陣列的第二側往第一側進行掃描的第二掃描期間中從預設相位位移至少一個時脈週期，其中第一側相對於第二側。在第一掃描期間，第一控制端接收第一起始信號，第二控制端接收第一停止信號，第三控制端連接收第二起始信號，第四控制端接收第二停止信號。在第二掃描期間，第一控制端接收第一停止信號，第二控制端接收第一起始信號，第三控制端連接收第二停止信號，第四控制端接收第二起始信號。
在本發明的驅動方法，顯示面板包括具有多個奇數閘極線及多個偶數閘極線的畫素陣列、依據第一起始信號及第一停止信號的相位提供依序致能的多個第一閘極信號至奇數閘極線的第一閘極電路、以及依據第二起始信號及第二停止信號的相位提供依序致能的多個第二閘極信號至偶數閘極線的第二閘極電路。驅動方法包括透過控制電路提供第一起始信號、第二起始信號、第一停止信號以及第二停止信號，其中第一起始信號的相位不同於第二起始信號，並且第一停止信號的相位不同於第二停止信號；透過控制電路使第一起始信號與第一停止信號以及第二起始信號與第二停止信號的其中之一在從畫素陣列的第一側往第二側進行掃描的第一掃描期間或從畫素陣列的第二側往第一側進行掃描的第二掃描期間中從預設相位位移至少一個時脈週期，其中第一側相對於第二側。
基於上述，本發明的顯示裝置可以利用控制電路並且依據第一起始信號及第一停止信號或第二起始信號及第二停止信號對畫素陣列的掃描方向，來將第一起始信號及第一停止信號或第二起始信號及第二停止信號從一預設相位位移至少一個時脈週期，進而使對應的第一閘極信號或第二閘極信號從一預設相位位移至少一個時脈週期。如此一來，當各個閘極信號工作於高電壓準位狀態時，本發明的各條閘極線上的閘極信號將不會與相鄰的閘極信號相互重疊，藉以避免發生二次穿通（Feed Through）電壓。並且，畫素陣列中的畫素的穿通（Feed Through）電壓可以一致，藉以提升顯示面板的顯示品質。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A是依照本發明一實施例的顯示裝置的示意圖。請參照圖1A，在本實施例中，顯示裝置100包括控制電路110以及顯示面板120。其中，顯示面板120更包括畫素陣列130、第一閘極電路（如閘極電路140）以及第二閘極電路（如閘極電路150）。並且，控制電路110可以是時序控制器或配置於時序控制器中。
具體來說，在本實施例中，控制電路110可以提供第一起始信號（如起始信號ST1）及第一停止信號（如停止信號VE1）至第一閘極電路（如閘極電路140）的第一控制端（如控制端A1_1）及第二控制端（如控制端A2_1）。並且，控制電路110亦可提供第二起始信號（如起始信號ST2）及第二停止信號（如停止信號VE2）至第二閘極電路（如閘極電路150）的第三控制端（如控制端A1_2）及第四控制端（如控制端A2_2）。其中，第一起始信號（如起始信號ST1）的相位可以不同於第二起始信號（如起始信號ST2）。並且，第一起始信號ST1（如起始信號ST1）及第二起始信號ST2（如起始信號ST2）中的其中之一可以是往前相移或往後相移。相對的，第一停止信號（如停止信號VE1）的相位可以不同於第二停止信號（如停止信號VE2）。並且，第一停止信號（如停止信號VE1）及第二停止信號（如停止信號VE2）中的其中之一亦可是往前相移或往後相移，本發明實施例中沒有特別的限制。
在本實施例中，畫素陣列130具有多個畫素（如畫素P11～PN1、P12～PN2、P13～PN3、P14～PN4）、多個奇數閘極線（如閘極線G1、G3）以及多個偶數閘極線（如閘極線G2、G4）。值得一提的是，畫素P11～PN1、P12～PN2、P13～PN3、P14～PN4是以矩陣排列，並且可配置於資料線（未繪製）與閘極線G1～G4的交錯處。其中，畫素P11～PN1、P13～PN3是透過相對應的奇數閘極線（如閘極線G1、G3）來控制，以此控制畫素陣列130的電路操作，並且，畫素P12～PN2、P14～PN4是透過相對應的偶數閘極線（如閘極線G2、G4）來控制，以此控制畫素陣列130的電路操作。
在本發明實施例中，本領域通常知識者可以依據顯示面板120的設計需求，來決定畫素陣列130中的畫素及閘極線的數量，本發明並不限於上述所舉例的數量。其中，上述的N為正整數。為便於說明，圖1A之實施例僅以閘極線G1～G4及多個畫素P11～PN1、P12～PN2、P13～PN3、P14～PN4來繪示，但本發明不以此為限。
進一步來說，在本實施例中，第一閘極電路（如閘極電路140）耦接於奇數閘極線（如閘極線G1、G3）與控制電路110之間以接收第一起始信號（如起始信號ST1）及第一停止信號（如停止信號VE1）。其中，第一閘極電路（如閘極電路140）可以依據第一起始信號ST1（如起始信號ST1）的相位來提供依序致能的多個第一閘極信號（如閘極信號GS1、GS3）至奇數閘極線（如閘極線G1、G3）。並且，第一閘極電路（如閘極電路140）亦可依據第一停止信號（如停止信號VE1）的相位來提供依序禁能的多個第一閘極信號（如閘極信號GS1、GS3）至奇數閘極線（如閘極線G1、G3）。另一方面，第二閘極電路（如閘極電路150）耦接於偶數閘極線（如閘極線G2、G4）與控制電路110之間以接收第二起始信號（如起始信號ST2）及第二停止信號（如停止信號VE2）。其中，第二閘極電路（如閘極電路150）可以依據第二起始信號ST2（如起始信號ST2）的相位來提供依序致能的多個第二閘極信號（如閘極信號GS2、GS4）至偶數閘極線（如閘極線G2、G4）。並且，第二閘極電路（如閘極電路150）亦可依據第二停止信號（如停止信號VE2）的相位來提供依序禁能的多個第二閘極信號（如閘極信號GS2、GS4）至偶數閘極線（如閘極線G2、G4）。
值得一提的是，在本實施例中，在第一掃描期間（例如是顯示面板120的正向掃描期間）中，假設顯示面板120是在從畫素陣列130的第一側（例如是畫素陣列130的上方）往第二側（例如是畫素陣列130的下方）進行掃描。在第二掃描期間（例如是顯示面板120的反向掃描期間）中，假設顯示面板120是在從畫素陣列130的第二側（例如是畫素陣列130的下方）往第一側（例如是畫素陣列130的上方）進行掃描。
舉例來說，當顯示裝置100操作於第一掃描期間（例如是顯示面板120的正向掃描期間）時，第一閘極電路（如閘極電路140）及第二閘極電路（如閘極電路150）的控制端A1_1及控制端A1_2分別可以接收第一起始信號（如起始信號ST1）及第二起始信號（如起始信號ST2）。在此同時，第一閘極電路（如閘極電路140）及第二閘極電路（如閘極電路150）的控制端A2_1及控制端A2_2分別可以接收第一停止信號（如停止信號VE1）及第二停止信號（如停止信號VE2）。在此情況下，控制電路110可以使第一起始信號（如起始信號ST1）及第一停止信號（如停止信號VE1）或第二起始信號（如起始信號ST2）及第二停止信號（如停止信號VE2）從一預設相位位移至少一個時脈週期。
相對的，當顯示裝置100操作於第二掃描期間（例如是顯示面板120的反向掃描期間）時，第一閘極電路（如閘極電路140）及第二閘極電路（如閘極電路150）的控制端A1_1及控制端A1_2分別可以接收第一停止信號（如停止信號VE1）及第二停止信號（如停止信號VE2）。在此同時，第一閘極電路（如閘極電路140）及第二閘極電路（如閘極電路150）的控制端A2_1及控制端A2_2分別可以接收第一起始信號（如起始信號ST1）及第二起始信號（如起始信號ST2）。在此情況下，控制電路110同樣可以使第一起始信號（如起始信號ST1）及第一停止信號（如停止信號VE1）或第二起始信號（如起始信號ST2）及第二停止信號（如停止信號VE2）從一預設相位位移至少一個時脈週期。
換言之，在第一掃描期間或第二掃描期間中，第一閘極電路（如閘極電路140）提供為預設相位的第一閘極信號（如閘極信號GS1、GS3），並且第二閘極電路（如閘極電路150）提供從預設相位位移至少一個時脈週期的第二閘極信號（如閘極信號GS2、GS4）；或者，第一閘極電路（如閘極電路140）提供從預設相位位移至少一個時脈週期的第一閘極信號（如閘極信號GS1、GS3），並且第二閘極電路（如閘極電路150）提供為預設相位的第二閘極信號（如閘極信號GS2、GS4）。
依據上述，本實施例的控制電路110可以在第一掃描期間或第二掃描期間中，透過第一起始信號（如起始信號ST1）及第一停止信號（如停止信號VE1）來控制第一閘極電路（如閘極電路140），並且透過第二起始信號（如起始信號ST2）及第二停止信號（如停止信號VE2）來控制第二閘極電路（如閘極電路150），藉以對畫素陣列130進行掃描。並且，控制電路110可以位移第一起始信號（如起始信號ST1）及第一停止信號（如停止信號VE1）或第二起始信號（如起始信號ST2）及第二停止信號（如停止信號VE2），以使第一起始信號（如起始信號ST1）及第一停止信號（如停止信號VE1）或第二起始信號（如起始信號ST2）及第二停止信號（如停止信號VE2）從一預設相位位移至少一個時脈週期，進而使第一閘極信號（如閘極信號GS1、GS3）或第二閘極信號（如閘極信號GS2、GS4）從一預設相位位移至少一個時脈週期。如此一來，於第一掃描期間或第二掃描期間中，本實施例的多個閘極線G1～G4彼此之間的穿通（Feed Through）電壓可以一致化。並且，當各個閘極信號GS1～GS4工作於高電壓準位狀態時，各條閘極線G1～G4上的閘極信號GS1～GS4將不會與相鄰的閘極信號GS1～GS4相互重疊，藉以避免發生二次穿通（Feed Through）電壓，以提升顯示面板120的顯示品質。
圖1B是依照本發明一實施例的控制電路的示意圖。請同時參照圖1A及圖1B，在本實施例中，控制電路110可以包括多工器160、控制邏輯170以及位移邏輯180。具體來說，多工器160的輸入端可以接收掃描起始信號SC1，多工器160的控制端可以接收掃描方向控制信號SD1，並且，多工器160可以依據掃描方向控制信號SD1透過第一輸出端提供第一觸發信號TR1，以及透過第二輸出端提供第二觸發信號TR2。並且，控制邏輯170可以接收掃描起始信號SC1，並且至多工器160的第一輸出端及第二輸出端以分別接收第一觸發信號TR1或第二觸發信號TR2。接著，控制邏輯170用以提供對第一起始信號（如起始信號ST1）及第一停止信號（如停止信號VE1）或第二起始信號（如起始信號ST2）及第二停止信號（如停止信號VE2）進行位移的位移控制信號DC1，其中位移控制信號DC1可以包含掃描起始信號SC1，但本發明實施例不以此為限。
位移邏輯180耦接至控制邏輯170以接收位移控制信號DC1，以依據位移控制信號DC1來決定是否位移第一起始信號（如起始信號ST1）及第一停止信號（如停止信號VE1）或第二起始信號（如起始信號ST2）及第二停止信號（如停止信號VE2）。舉例來說，若位移邏輯180判斷第一起始信號（如起始信號ST1）及第一停止信號（如停止信號VE1）需要被位移時，則位移邏輯180可以提供經位移後的第一起始信號（如起始信號ST1x）及第一停止信號（如停止信號VE1x）至閘極電路140，並且位移邏輯180可以提供未經位移的第二起始信號（如起始信號ST2）及第二停止信號（如停止信號VE2）至閘極電路150。
相對的，若位移邏輯180判斷第二起始信號（如起始信號ST2）及第二停止信號（如停止信號VE2）需要被位移時，則位移邏輯180可以提供未經位移的第一起始信號（如起始信號ST1）及第一停止信號（如停止信號VE1）至閘極電路140，並且位移邏輯180可以提供經位移後的第二起始信號（如起始信號ST2x）及第二停止信號（如停止信號VE2x）至閘極電路150。
圖2是依照本發明一實施例的畫素的示意圖。請同時參照圖1A及圖2，在本實施例中，各個畫素（如PX1~PX4）中分別包括對應的畫素電極（如畫素電極PE1～PE4）以及對應的畫素開關（如畫素開關M1～M4）。舉例來說，畫素PX1可以包括畫素開關M1及畫素電極PE1，畫素PX2可以包括畫素開關M2及畫素電極PE2，其餘可參照圖2所示，但本發明實施例不以此為限。
進一步來說，畫素開關M1、M2分別耦接於對應的畫素電極PE1、PE2與共同對應的偶數閘極線（如閘極線Gn）之間。並且，畫素開關M3、M4分別耦接於對應的畫素電極PE3、PE4與共同對應的奇數閘極線（如閘極線Gn-1）之間。其中，畫素開關M1及M3耦接至同一資料線S1，並且，畫素開關M2及M4耦接至同一資料線S2。在本實施例中，偶數閘極線（如閘極線Gn）例如位於對應的畫素電極PE1、PE2的第二側（例如是畫素電極PE1、PE2的下方），而所述偶數閘極線（如閘極線Gn）的前一條閘極線例如位於畫素電極PE1、PE2的第一側（例如是畫素電極PE1、PE2的上方）。並且，奇數閘極線（如閘極線Gn-1）例如位於對應的畫素電極PE3、PE4的第二側（例如是畫素電極PE3、PE4的下方），而所述奇數閘極線（如閘極線Gn-1）的前一條閘極線例如位於畫素電極PE3、PE4的第一側（例如是畫素電極PE3、PE4的上方），但本發明實施例不限於此。需注意到的是，各個所述偶數閘極線（如閘極線Gn）及各個奇數閘極線（如閘極線Gn-1）將會與自身的前一條閘極線之間產生寄生電容。
圖3A是依照本發明一實施例的於第一掃描期間中各閘極信號的波形圖。請同時參照圖1A、圖2以及圖3A，在本實施例中，假設畫素陣列130是以2相驅動，亦即閘極信號（在此以GS1～GS4為例）至少對應2條閘極線的時間（之即2個寫入時間區間L1~L4）。並且，假設閘極電路140及閘極電路150操作於第一掃描期間，亦即畫素陣列130是從畫素陣列130的第一側（畫素陣列130的上方）往第二側（畫素陣列130的下方）進行掃描。並且，第一閘極電路（如閘極電路140）及第二閘極電路（如閘極電路150）的控制端A1_1及控制端A1_2分別可以接收第一起始信號（如起始信號ST1）及第二起始信號（如起始信號ST2）。在此同時，第一閘極電路（如閘極電路140）及第二閘極電路（如閘極電路150）的控制端A2_1及控制端A2_2分別可以接收第一停止信號（如停止信號VE1）及第二停止信號（如停止信號VE2）。
並且，當偶數閘極線（如閘極線Gn）或奇數閘極線（如閘極線Gn-1）位於對應的畫素電極（如PE1~PE4）的第二側（例如是下方）時，表示畫素陣列130由上往下掃描時，各個畫素電極（如PE1~PE4）只會產生一次穿通電壓。並且，由於畫素電極（如PE1~PE4）的前一條閘極線位於畫素電極（如PE1~PE4）的第一側（例如是上方），畫素電極（如PE1~PE4）的下一條閘極線不在畫素電極（如PE1~PE4）的上下二側，使得所述下一條閘極線將不會與畫素電極（如PE1~PE4）之間不會產生寄生電容。因此不需要對閘極信號GS1～GS4的時序作調整，此時閘極電路140及閘極電路150提供依序致能（例如是高電壓準位）的閘極信號GS1～GS4至奇數閘極線（如閘極線G1、G3）或偶數閘極線（如閘極線G2、G4）。
此時，畫素陣列130由上方往下方逐列開啟畫素（如P11～PN1、P12～PN2、P13～PN3、P14～PN4），以逐列對開啟的畫素（如P11～PN1、P12～PN2、P13～PN3、P14～PN4）進行資料電壓寫入（如寫入時間區間L1~L4所示）。其中，以圖1A所示畫素陣列130，寫入時間區間L1對應第一列畫素（如P11～PN1）的寫入時間，寫入時間區間L2對應第二列畫素（如P12～PN2）的寫入時間，其餘則以此類推。
圖3B是依照本發明一實施例的第二掃描期間的波形圖。請同時參照圖1A、圖2以及圖3B，在本實施例中，假設畫素陣列130是以2相驅動，亦即閘極信號（在此以GS1～GS4為例）至少對應2條閘極線的時間（之即2個寫入時間區間L1~L4）。並且，假設閘極電路140及閘極電路150操作於第二掃描期間，亦即畫素陣列130是從畫素陣列130的第二側（畫素陣列130的下方）往第一側（畫素陣列130的上方）進行掃描。並且，第一閘極電路（如閘極電路140）及第二閘極電路（如閘極電路150）的控制端A1_1及控制端A1_2分別可以接收第一停止信號（如停止信號VE1）及第二停止信號（如停止信號VE2）。在此同時，第一閘極電路（如閘極電路140）及第二閘極電路（如閘極電路150）的控制端A2_1及控制端A2_2分別可以接收第一起始信號（如起始信號ST1）及第二起始信號（如起始信號ST2）。
並且，當偶數閘極線（如閘極線Gn）或奇數閘極線（如閘極線Gn-1）位於對應的畫素電極（如PE1~PE4）的第二側（例如是下方）時，表示畫素陣列130由下往上掃描時，各個畫素電極（如PE1~PE4）會產生二次穿通電壓。並且，由於畫素電極（如PE1~PE4）的前一條閘極線位於畫素電極（如PE1~PE4）的第一側（例如是上方），使得畫素電極（如PE1~PE4）將會與所述偶數閘極線（如閘極線Gn）及所述前一條閘極線之間，或者，與所述奇數閘極線（如閘極線Gn-1）及所述前一條閘極線之間產生寄生電容，因此需要對閘極信號GS1～GS4的時序作調整。在本實施例中，控制電路110提供經右位移（延遲）1個時脈週期（亦即4個寫入時間區間L1~L4）的第二起始信號（如起始信號ST2）及第二停止信號（如停止信號VE2），以使閘極電路140及閘極電路150提供的閘極信號GS1～GS4的致能（例如是高電壓準位）順序為GS3、GS1、GS4、GS2。
此時，由於閘極電路150將對應的第二閘極信號（如閘極信號GS2、GS4）從一預設相位（例如是以虛線表示的時間週期）向右位移一個時脈週期（例如是以實線表示的時間週期），以使得偶數閘極線（如閘極線G2、G4）上的第二閘極信號（如閘極信號GS2、GS4）的寫入時間區間不會重疊於相鄰的奇數閘極線（如閘極線G1、G3）上的第一閘極信號（如閘極信號GS1、GS3）的寫入時間區間，因此可以避免第二次的穿通電壓。
圖4A是依照本發明另一實施例的於第一掃描期間中各閘極信號的波形圖。請同時參照圖1A以及圖4A，在本實施例中，關於顯示面板120操作於第一掃描期間時，閘極電路140及閘極電路150對於第一閘極信號（如閘極信號GS1、GS3）及第二閘極信號（如閘極信號GS2、GS4）之間的驅動關係，皆相同或相似圖3A中的說明內容，在此則不多贅述。
圖4B是依照本發明另一實施例的於第二掃描期間中各閘極信號的波形圖。請同時參照圖1A、圖2以及圖4B。在本實施例中，假設畫素陣列130是以2相驅動，亦即閘極信號（在此以GS1～GS4為例）至少對應2條閘極線的時間（之即2個寫入時間區間L1~L4）。並且，假設閘極電路140及閘極電路150操作於第二掃描期間，亦即畫素陣列130是從畫素陣列130的第二側（畫素陣列130的下方）往第一側（畫素陣列130的上方）進行掃描。並且，第一閘極電路（如閘極電路140）及第二閘極電路（如閘極電路150）的控制端A1_1及控制端A1_2分別可以接收第一停止信號（如停止信號VE1）及第二停止信號（如停止信號VE2）。在此同時，第一閘極電路（如閘極電路140）及第二閘極電路（如閘極電路150）的控制端A2_1及控制端A2_2分別可以接收第一起始信號（如起始信號ST1）及第二起始信號（如起始信號ST2）。
並且，當偶數閘極線（如閘極線Gn）或奇數閘極線（如閘極線Gn-1）位於對應的畫素電極（如PE1~PE4）的第二側（例如是下方）時，表示畫素陣列130由下往上掃描時，各個畫素電極（如PE1~PE4）會產生二次穿通電壓。並且，由於畫素電極（如PE1~PE4）的前一條閘極線位於畫素電極（如PE1~PE4）的第一側（例如是上方），使得畫素電極（如PE1~PE4）將會與所述偶數閘極線（如閘極線Gn）及所述前一條閘極線之間，或者，所述奇數閘極線（如閘極線Gn-1）及所述前一條閘極線之間產生寄生電容，因此需要對閘極信號GS1～GS4的時序作調整。在本實施例中，控制電路110提供經左位移（提前）1個時脈週期（亦即4個寫入時間區間L1~L4）的第二起始信號（如起始信號ST2）及第二停止信號（如停止信號VE2），以使閘極電路140及閘極電路150提供的閘極信號GS1～GS4的致能（例如是高電壓準位）順序為GS4、GS2、GS3、GS1。
此時，由於閘極電路150將對應的第二閘極信號（如閘極信號GS2、GS4）從一預設相位（例如是以虛線表示的時間週期）向左位移一個時脈週期（例如是以實線表示的時間週期），以使得偶數閘極線（如閘極線G2、G4）上的第二閘極信號（如閘極信號GS2、GS4）的寫入時間區間不會重疊於相鄰的奇數閘極線（如閘極線G1、G3）上的第一閘極信號（如閘極信號GS1、GS3）的寫入時間區間，因此可以避免第二次的穿通電壓。
圖5A是依照本發明又一實施例的於第一掃描期間中各閘極信號的波形圖。請同時參照圖1A以及圖5A，在本實施例中，關於顯示面板120操作於第一掃描期間時，閘極電路140及閘極電路150對於第一閘極信號（如閘極信號GS1、GS3）及第二閘極信號（如閘極信號GS2、GS4）之間的驅動關係，皆相同或相似圖3A中的說明內容，在此則不多贅述。
圖5B是依照本發明又一實施例的於第二掃描期間中各閘極信號的波形圖。請同時參照圖1A、圖2以及圖5B。在本實施例中，假設畫素陣列130是以2相驅動，亦即閘極信號（在此以GS1～GS4為例）至少對應2條閘極線的時間（之即2個寫入時間區間L1~L4）。並且，假設閘極電路140及閘極電路150操作於第二掃描期間，亦即畫素陣列130是從畫素陣列130的第二側（畫素陣列130的下方）往第一側（畫素陣列130的上方）進行掃描。並且，第一閘極電路（如閘極電路140）及第二閘極電路（如閘極電路150）的控制端A1_1及控制端A1_2分別可以接收第一停止信號（如停止信號VE1）及第二停止信號（如停止信號VE2）。在此同時，第一閘極電路（如閘極電路140）及第二閘極電路（如閘極電路150）的控制端A2_1及控制端A2_2分別可以接收第一起始信號（如起始信號ST1）及第二起始信號（如起始信號ST2）。
並且，當偶數閘極線（如閘極線Gn）或奇數閘極線（如閘極線Gn-1）位於對應的畫素電極（如PE1~PE4）的第二側（例如是下方）時，表示畫素陣列130由下往上掃描時，各個畫素電極（如PE1~PE4）會產生二次穿通電壓。並且，由於畫素電極（如PE1~PE4）的前一條閘極線位於畫素電極（如PE1~PE4）的第一側（例如是上方），使得畫素電極（如PE1~PE4）將會與所述偶數閘極線（如閘極線Gn）及所述前一條閘極線之間，或者，所述奇數閘極線（如閘極線Gn-1）及所述前一條閘極線之間產生寄生電容，因此需要對閘極信號GS1～GS4的時序作調整。在本實施例中，控制電路110提供經右位移（延遲）1個時脈週期（亦即4個寫入時間區間L1~L4）的第一起始信號（如起始信號ST1）及第一停止信號（如停止信號VE1），以使閘極電路140及閘極電路150提供的閘極信號GS1～GS4的致能（例如是高電壓準位）順序為GS4、GS2、GS3、GS1。
此時，由於閘極電路140將對應的第一閘極信號（如閘極信號GS1、GS3）從一預設相位（例如是以虛線表示的時間週期）向右位移一個時脈週期（例如是以實線表示的時間週期），以使得奇數閘極線（如閘極線G1、G3）上的第一閘極信號（如閘極信號GS1、GS3）的寫入時間區間不會重疊於相鄰的偶數閘極線（如閘極線G2、G4）上的第二閘極信號（如閘極信號GS2、GS4）的寫入時間區間，因此可以避免第二次的穿通電壓。
圖6A是依照本發明再一實施例的於第一掃描期間中各閘極信號的波形圖。請同時參照圖1A以及圖6A，在本實施例中，關於顯示面板120操作於第一掃描期間時，閘極電路140及閘極電路150對於第一閘極信號（如閘極信號GS1、GS3）及第二閘極信號（如閘極信號GS2、GS4）之間的驅動關係，皆相同或相似圖3A中的說明內容，在此則不多贅述。
圖6B是依照本發明再一實施例的於第二掃描期間中各閘極信號的波形圖。請同時參照圖1A、圖2以及圖6B。在本實施例中，假設畫素陣列130是以2相驅動，亦即閘極信號（在此以GS1～GS4為例）至少對應2條閘極線的時間（之即2個寫入時間區間L1~L4）。並且，假設閘極電路140及閘極電路150操作於第二掃描期間，亦即畫素陣列130是從畫素陣列130的第二側（畫素陣列130的下方）往第一側（畫素陣列130的上方）進行掃描。並且，第一閘極電路（如閘極電路140）及第二閘極電路（如閘極電路150）的控制端A1_1及控制端A1_2分別可以接收第一停止信號（如停止信號VE1）及第二停止信號（如停止信號VE2）。在此同時，第一閘極電路（如閘極電路140）及第二閘極電路（如閘極電路150）的控制端A2_1及控制端A2_2分別可以接收第一起始信號（如起始信號ST1）及第二起始信號（如起始信號ST2）。
並且，當偶數閘極線（如閘極線Gn）或奇數閘極線（如閘極線Gn-1）位於對應的畫素電極（如PE1~PE4）的第二側（例如是下方）時，表示畫素陣列130由下往上掃描時，各個畫素電極（如PE1~PE4）會產生二次穿通電壓。並且，由於畫素電極（如PE1~PE4）的前一條閘極線位於畫素電極（如PE1~PE4）的第一側（例如是上方），使得畫素電極（如PE1~PE4）將會與所述偶數閘極線（如閘極線Gn）及所述前一條閘極線之間，或者，所述奇數閘極線（如閘極線Gn-1）及所述前一條閘極線之間產生寄生電容，因此需要對閘極信號GS1～GS4的時序作調整。在本實施例中，控制電路110提供經左位移（提前）1個時脈週期（亦即4個寫入時間區間L1~L4）的第一起始信號（如起始信號ST1）及第一停止信號（如停止信號VE1），以使閘極電路140及閘極電路150提供的閘極信號GS1～GS4的致能（例如是高電壓準位）順序為GS3、GS1、GS4、GS2。
此時，由於閘極電路140將對應的第一閘極信號（如閘極信號GS1、GS3）從一預設相位（例如是以虛線表示的時間週期）向左位移一個時脈週期（例如是以實線表示的時間週期），以使得奇數閘極線（如閘極線G1、G3）上的第一閘極信號（如閘極信號GS1、GS3）的寫入時間區間不會重疊於相鄰的偶數閘極線（如閘極線G2、G4）上的第二閘極信號（如閘極信號GS2、GS4）的寫入時間區間，因此可以避免第二次的穿通電壓。
在上述的多個實施例中，在第二掃描期間中，第一起始信號（如起始信號ST1）及第二起始信號（如起始信號ST2）加上時間的函數如下：ST2(t-vst_R)=ST1(t-Vst_L)，t為時間。並且，第一起始信號（如起始信號ST1）及第二起始信號（如起始信號ST2）之間的相位關係為vst_R=Vst_L+(m-0.5)*C_CLK，其中，上述的vst_R為第二起始信號（如起始信號ST2）的起始時間點，Vst_L為第一起始信號（如起始信號ST1）的起始時間點，C_CLK為時脈週期，m為不等於0的任意整數。第一停止信號（如停止信號VE1）及第二停止信號（如停止信號VE2）加上時間的函數如下：VE1(t-Vend_L)= VE2(t-Vend_R) ，並且第一停止信號（如停止信號VE1）及第二停止信號（如停止信號VE2）之間的相位關係為vend_R=vend_L+(m-0.5)*C_CLK，m為不等於0的任意整數。
在第一掃描期間中，第一起始信號（如起始信號ST1）的相位與第二起始信號（如起始信號ST2）的相位之間的相位差等於一水平掃描期間（在此等於1/2時脈週期），亦即vst_R=Vst_L+0.5*C_CLK。並且，第一掃描期間中的第一停止信號（如停止信號VE1）的相位與第二停止信號（如停止信號VE2）的相位之間的相位差等於一水平掃描期間（在此等於1/2時脈週期），亦即vend_R=vend_L+0.5*C_CLK。
圖7A是依照本發明更一實施例的畫素的示意圖。請同時參照圖1A、圖2以及圖7A，在本實施例中，各個畫素（如PX1~PX4）中所對應的畫素電極（如畫素電極PE1～PE4）以及對應的畫素開關（如畫素開關M1～M4）大致分別相同於圖2中各個畫素（如PX1~PX4）中所對應的畫素電極（如畫素電極PE1～PE4）以及對應的畫素開關（如畫素開關M1～M4），其中相同或相似元件使用相同或相似標號。不同於前一實施例的是，在本實施例中，奇數閘極線（如閘極線Gn-1）例如位於對應的畫素電極PE1、PE2的第一側（例如是畫素電極PE1、PE2的上方），並且偶數閘極線（如閘極線Gn）例如位於對應的畫素電極PE3、PE4的第一側（例如是畫素電極PE3、PE4的上方），但本發明實施例不限於此。此外，由於畫素電極（如畫素電極PE1～PE4）的下一條閘極線位於畫素電極（如畫素電極PE1～PE4）的第二側（例如是下方），因此畫素電極（如畫素電極PE1～PE4）將會與所述偶數閘極線（如閘極線Gn）及所述下一條閘極線之間，或者，與所述奇數閘極線（如閘極線Gn-1）及所述下一條閘極線之間產生寄生電容。
圖7B是依照本發明更一實施例的於第一掃描期間中各閘極信號的波形圖。請同時參照圖1A、圖7A以及圖7B，在本實施例中，假設畫素陣列130是以2相驅動，亦即閘極信號（在此以GS1～GS4為例）至少對應2條閘極線的時間（之即2個寫入時間區間L1~L4）。並且，假設閘極電路140及閘極電路150操作於第一掃描期間，亦即畫素陣列130是從畫素陣列130的第一側（畫素陣列130的上方）往第二側（畫素陣列130的下方）進行掃描。
並且，當偶數閘極線（如閘極線Gn）或奇數閘極線（如閘極線Gn-1）位於對應的畫素電極（如PE1~PE4）的第一側（例如是上方）時，表示畫素陣列130由上往下掃描時，各個畫素電極（如PE1~PE4）會產生二次穿通電壓。並且，由於畫素電極（如PE1~PE4）的下一條閘極線位於畫素電極（如PE1~PE4）的第二側（例如是下方），使得畫素電極（如PE1~PE4）將會與所述偶數閘極線（如閘極線Gn）及所述下一條閘極線之間，或者，所述奇數閘極線（如閘極線Gn-1）及所述下一條閘極線之間產生寄生電容，因此需要對閘極信號GS1～GS4的時序作調整。在本實施例中，控制電路110提供經右位移（延遲）1個時脈週期（亦即4個寫入時間區間L1~L4）的第一起始信號（如起始信號ST1）及第一停止信號（如停止信號VE1），以使閘極電路140及閘極電路150提供的閘極信號GS1～GS4的致能（例如是高電壓準位）順序為GS2、GS4、GS1、GS3。
此時，由於閘極電路140將對應的第一閘極信號（如閘極信號GS1、GS3）從一預設相位（例如是以虛線表示的時間週期）向右位移一個時脈週期（例如是以實線表示的時間週期），以使得奇數閘極線（如閘極線G1、G3）上的第一閘極信號（如閘極信號GS1、GS3）的寫入時間區間不會重疊於相鄰的偶數閘極線（如閘極線G2、G4）上的第二閘極信號（如閘極信號GS2、GS4）的寫入時間區間，因此可以避免第二次的穿通電壓。
圖7C是依照本發明更一實施例的於第二掃描期間中各閘極信號的波形圖。請同時參照圖1A、圖7A以及圖7C，在本實施例中，假設畫素陣列130是以2相驅動，亦即閘極信號（在此以GS1～GS4為例）至少對應2條閘極線的時間（之即2個寫入時間區間L1~L4）。並且，假設閘極電路140及閘極電路150操作於第二掃描期間，亦即畫素陣列130是從畫素陣列130的第二側（畫素陣列130的下方）往第一側（畫素陣列130的上方）進行掃描。
並且，當偶數閘極線（如閘極線Gn）或奇數閘極線（如閘極線Gn-1）位於對應的畫素電極（如PE1~PE4）的第一側（例如是上方）時，表示畫素陣列130由下往上掃描時，各個畫素電極（如PE1~PE4）只會產生一次穿通電壓。並且，由於畫素電極（如PE1~PE4）的前一條閘極線不在畫素電極（如PE1~PE4）的上下二側，使得所述前一條閘極線將不會與畫素電極（如PE1~PE4）之間產生寄生電容。因此不需要對閘極信號GS1～GS4的時序作調整，此時閘極電路140及閘極電路150提供依序致能（例如是高電壓準位）的閘極信號GS1～GS4至奇數閘極線（如閘極線G1、G3）或偶數閘極線（如閘極線G2、G4）。
此時，畫素陣列130由下方往上方逐列開啟畫素（如P14～PN4、P13～PN3、P12～PN2、P11～PN1），以逐列對開啟的畫素（如P14～PN4、P13～PN3、P12～PN2、P11～PN1）進行資料電壓寫入（如寫入時間區間L4~L1所示）。其中，以圖1A所示畫素陣列130，寫入時間區間L1對應第一列畫素（如P11～PN1）的寫入時間，寫入時間區間L2對應第二列畫素（如P12～PN2）的寫入時間，其餘則以此類推。
在上述實施例中，在第一掃描期間中，第一起始信號（如起始信號ST1）及第二起始信號（如起始信號ST2）加上時間的函數如下：ST2(t-vst_R)=ST1(t-Vst_L)，t為時間。並且，第一起始信號（如起始信號ST1）及第二起始信號（如起始信號ST2）之間的相位關係為vst_R=Vst_L+(m+0.5)*C_CLK，其中，上述的vst_R為第二起始信號（如起始信號ST2）的起始時間點，Vst_L為第一起始信號（如起始信號ST1）的起始時間點，C_CLK為時脈週期，m為不等於0的任意整數。第一停止信號（如停止信號VE1）及第二停止信號（如停止信號VE2）加上時間的函數如下：VE1(t-Vend_L)= VE2(t-Vend_R) ，並且第一停止信號（如停止信號VE1）及第二停止信號（如停止信號VE2）之間的相位關係為vend_R=vend_L+(m+0.5)*C_CLK，m為不等於0的任意整數。
在第二掃描時間中，第一起始信號（如起始信號ST1）的相位與第二起始信號（如起始信號ST2）的相位之間的相位差等於一水平掃描期間（在此等於/2時脈週期），亦即vst_R=Vst_L-0.5*C_CLK。並且，第一掃描期間中的第一停止信號（如停止信號VE1）的相位與第二停止信號（如停止信號VE2）的相位之間的相位差等於一水平掃描期間（在此等於1/2時脈週期），亦即vend_R=vend_L-0.5*C_CLK。
在上述的多個實施例中，本發明的畫素陣列130可以是以2、4或8相來進行驅動，本發明並不限於上述所舉例的相位數量。
圖8是依照本發明一實施例的顯示面板的驅動方法的流程圖。請參照圖8，在本實施例中，畫素陣列具有多個奇數閘極線及多個偶數閘極線。第一閘極電路可以依據第一起始信號及第一停止信號的相位提供依序致能的多個第一閘極信號至奇數閘極線。第二閘極電路可以依據第二起始信號及第二停止信號的相位提供依序致能的多個第二閘極信號至偶數閘極線。在步驟S810中，顯示裝置可以透過控制電路提供第一起始信號、第二起始信號、第一停止信號以及第二停止信號，其中第一起始信號的相位不同於第二起始信號，並且第一停止信號的相位不同於第二停止信號。在步驟S820中，顯示裝置可以透過控制電路使第一起始信號與第一停止信號以及第二起始信號與第二停止信號的其中之一在從畫素陣列的第一側往第二側進行掃描的第一掃描期間或從畫素陣列的第二側往第一側進行掃描的第二掃描期間中從一預設相位位移至少一個時脈週期，其中第一側相對於第二側。
關於各步驟的實施細節在前述的實施例及實施方式已詳盡的說明，在此則不多贅述。
圖9是依照本發明一實施例的位移預設相位的方法的流程圖。請同時參照圖1A及圖9，在步驟S910中，控制電路110可以判斷顯示裝置100操作於第一掃描期間或第二掃描期間，以判斷第一起始信號或第二起始信號是否需要位移相位。若控制電路110判斷第一起始信號或第二起始信號不需要位移相位，則控制電路110執行步驟S920，反之，則顯示裝置100執行步驟S930。
在步驟S920中，控制電路110可以設定第一起始信號與第一停止信號以及第二起始信號與第二停止信號的相位維持於預設相位，亦即第一起始信號及第一停止信號或第二起始信號及第二停止信號未經過位移相位。在步驟930中，控制電路110可以決定將第一起始信號及第一停止信號或第二起始信號及第二停止信號從預設相位位移一個時脈週期，以使第一閘極信號及第二閘極信號的其中之一是從預設相位位移一個時脈週期。
接著，在步驟S940中，控制電路110可以決定第一起始信號（如起始信號ST1）及第二起始信號（如起始信號ST2）之間的相位關係為vst_R=Vst_L+(m±0.5)*C_CLK或vst_R=Vst_L-(m±0.5)*C_CLK，其中vst_R為第二起始信號（如起始信號ST2）的起始時間點，Vst_L為第一起始信號（如起始信號ST1）的起始時間點，C_CLK為時脈週期，m為不等於0的整數。並且，第一停止信號（如停止信號VE1）及第二停止信號（如停止信號VE2）之間的相位關係為vend_R=vend_L + (m±0.5)*C_CLK，m為不等於0的整數。接著，在步驟S950中，顯示裝置100結束位移預設相位的操作步驟，並執行步驟S910。
綜上所述，本發明的顯示裝置可以利用控制電路操作於第一掃描期間或第二掃描期間時，透過第一起始信號及第一停止信號或第二起始信號及第二停止信號來對畫素陣列進行掃描。並且，控制電路可以依據第一起始信號及第一停止信號或第二起始信號及第二停止信號對畫素陣列的掃描方向，來將第一起始信號及第二停止信號或第二起始信號及第二停止信號從一預設相位位移至少一個時脈週期，進而使對應的第一閘極信號或第二閘極線從一預設相位位移至少一個時脈週期。如此一來，本發明的畫素陣列中的畫素的穿通（Feed Through）電壓可以一致，並藉以提升顯示面板的顯示品質。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧顯示裝置110‧‧‧控制電路120‧‧‧顯示面板130‧‧‧畫素陣列140、150‧‧‧閘極電路160‧‧‧多工器170‧‧‧控制邏輯180‧‧‧位移邏輯A1_1～A2_2‧‧‧控制端G1～G4‧‧‧閘極線GS1～GS4‧‧‧閘極信號P11～PN1、P12～PN2、P13～PN3、P14～PN4‧‧‧畫素SC1‧‧‧掃描起始信號SD1‧‧‧掃描方向控制信號TR1、TR2‧‧‧觸發信號ST1、ST2、ST1x、ST2x‧‧‧起始信號VE1、VE2、VE1x、VE2x‧‧‧停止信號DC1‧‧‧位移控制信號PX1～PX4‧‧‧畫素PE1～PE4‧‧‧畫素電極M1～M4‧‧‧畫素開關S1、S2‧‧‧資料線L1～L4‧‧‧寫入時間區間S810～S820‧‧‧顯示面板的驅動的步驟S910～S950‧‧‧位移預設相位的步驟
圖1A是依照本發明一實施例的顯示裝置的示意圖。 圖1B是依照本發明一實施例的控制電路的示意圖。 圖2是依照本發明一實施例的畫素的示意圖。 圖3A是依照本發明一實施例的於第一掃描期間中各閘極信號的波形圖。 圖3B是依照本發明一實施例的於第二掃描期間中各閘極信號的波形圖。 圖4A是依照本發明另一實施例的於第一掃描期間中各閘極信號的波形圖。 圖4B是依照本發明另一實施例的於第二掃描期間中各閘極信號的波形圖。 圖5A是依照本發明又一實施例的於第一掃描期間中各閘極信號的波形圖。 圖5B是依照本發明又一實施例的於第二掃描期間中各閘極信號的波形圖。 圖6A是依照本發明再一實施例的於第一掃描期間中各閘極信號的波形圖。 圖6B是依照本發明再一實施例的於第二掃描期間中各閘極信號的波形圖。 圖7A是依照本發明更一實施例的畫素的示意圖。 圖7B是依照本發明更一實施例的於第一掃描期間中各閘極信號的波形圖。 圖7C是依照本發明更一實施例的於第二掃描期間中各閘極信號的波形圖。 圖8是依照本發明一實施例的顯示面板的驅動方法的流程圖。 圖9是依照本發明一實施例的位移預設相位的方法的流程圖。
100‧‧‧顯示裝置
110‧‧‧控制電路
120‧‧‧顯示面板
130‧‧‧畫素陣列
140、150‧‧‧閘極電路
A1_1~A2_2‧‧‧控制端
ST1、ST2‧‧‧起始信號
G1~G4‧‧‧閘極線
GS1~GS4‧‧‧閘極信號
P11~PN1、P12~PN2、P13~PN3、P14~PN4‧‧‧畫素
VE1、VE2‧‧‧停止信號

Claims (16)

  1. 一種顯示裝置，包括：一控制電路，提供一第一起始信號、一第二起始信號、一第一停止信號以及一第二停止信號，其中該第一起始信號的相位不同於該第二起始信號，並且該第一停止信號的相位不同於該第二停止信號；以及一顯示面板，包括：一畫素陣列，具有多個奇數閘極線及多個偶數閘極線；一第一閘極電路，耦接該些奇數閘極線且具有分別接收該第一起始信號及該第一停止信號的一第一控制端及一第二控制端，以依據該第一起始信號及該第一停止信號的相位提供依序致能的多個第一閘極信號至該些奇數閘極線；以及一第二閘極電路，耦接該些偶數閘極線且具有分別接收該第二起始信號及該第二停止信號的一第三控制端及一第四控制端，以依據該第二起始信號及該第二停止信號的相位提供依序致能的多個第二閘極信號至該些偶數閘極線；其中，該第一起始信號與該第一停止信號以及該第二起始信號與該第二停止信號的其中之一在從該畫素陣列的一第一側往一第二側進行掃描的一第一掃描期間或從該畫素陣列的該第二側往該第一側進行掃描的一第二掃描期間中從一預設相位位移至少一個時脈週期，其中該第一側相對於該第二側；在該第一掃描期間，該第一控制端接收該第一起始信號，該 第二控制端接收該第一停止信號，該第三控制端連接收該第二起始信號，該第四控制端接收該第二停止信號；在該第二掃描期間，該第一控制端接收該第一停止信號，該第二控制端接收該第一起始信號，該第三控制端連接收該第二停止信號，該第四控制端接收該第二起始信號，在該第一掃描期間中，該第一起始信號的該預設相位領先該第二起始信號的該預設相位一個寫入期間，該第一停止信號的該預設相位領先該第二停止信號的該預設相位一個寫入期間，在該第二掃描期間中，該第二起始信號的該預設相位領先該第一起始信號的該預設相位一個寫入期間，該第二停止信號的該預設相位領先該第一停止信號的該預設相位一個寫入期間。
  2. 如申請專利範圍第1項所述的顯示裝置，其中該第一起始信號及該第二起始信號的其中之一是往前相移，並且該第一停止信號及該第二停止信號的其中之一是往前相移。
  3. 如申請專利範圍第1項所述的顯示裝置，其中該第一起始信號及該第二起始信號的其中之一是往後相移，並且該第一停止信號及該第二停止信號的其中之一是往後相移。
  4. 如申請專利範圍第1項所述的顯示裝置，其中該畫素陣列更包括多個畫素，分別耦接該些奇數閘極線及該些偶數閘極線。
  5. 如申請專利範圍第4項所述的顯示裝置，其中各該些畫素包括：一畫素電極； 一畫素開關，耦接於該畫素電極與對應的奇數閘極線或對應的偶數閘極線之間。
  6. 如申請專利範圍第5項所述的顯示裝置，其中當對應的奇數閘極線或偶數閘極線位於該畫素電極的該第二側時，該第一起始信號與該第一停止信號以及該第二起始信號與該第二停止信號的其中之一在該第二掃描期間中從該預設相位位移至少一個時脈週期。
  7. 如申請專利範圍第6項所述的顯示裝置，其中在該第二掃描期間中該第一起始信號及該第二起始信號之間的相位關係為vst_R=Vst_L+(m-0.5)*C_CLK，其中vst_R為該第二起始信號的起始時間點，Vst_L為該第一起始信號的起始時間點，C_CLK為時脈週期，m為不等於0的任意整數。
  8. 如申請專利範圍第5項所述的顯示裝置，其中當對應的奇數閘極線或偶數閘極線位於該畫素電極的該第一側時，該第一起始信號與該第一停止信號以及該第二起始信號與該第二停止信號的其中之一在該第一掃描期間中從該預設相位位移至少一個時脈週期。
  9. 如申請專利範圍第8項所述的顯示裝置，其中在該第一掃描期間中該第一起始信號及該第二起始信號之間的相位關係為vst_R=Vst_L+(m+0.5)*C_CLK，其中vst_R為該第二起始信號的起始時間點，Vst_L為該第一起始信號的起始時間點，C_CLK為時脈週期，m為不等於0的任意整數。
  10. 如申請專利範圍第1項所述的顯示裝置，該控制電路包括：一多工器，具有接收一掃描起始信號的一輸入端、提供一第一觸發信號的一第一輸出端、提供一第二觸發信號的一第二輸出端、以及接收一掃描方向控制信號的一控制端；一控制邏輯，接收該掃描起始信號，並且耦接該第一輸出端及該第二輸出端，以提供對該第一起始信號與該第一停止信號或該第二起始信號與該第二停止信號進行位移的一位移控制信號；以及一位移邏輯，耦接該控制邏輯，以接收該位移控制信號，以提供位移後的該第一起始信號與該第一停止信號或該第二起始信號與該第二停止信號以及該第二起始信號與該第二停止信號或該第一起始信號與該第一停止信號。
  11. 如申請專利範圍第1項所述的顯示裝置，其中該第一起始信號的相位與該第二起始信號的相位之間的相位差等於一水平掃描期間。
  12. 一種顯示面板的驅動方法，該顯示面板包括具有多個奇數閘極線及多個偶數閘極線的一畫素陣列、依據一第一起始信號及一第一停止信號的相位提供依序致能的多個第一閘極信號至該些奇數閘極線的一第一閘極電路、以及依據一第二起始信號及一第二停止信號的相位提供依序致能的多個第二閘極信號至該些偶數閘極線的一第二閘極電路，該驅動方法包括： 透過一控制電路提供該第一起始信號、該第二起始信號、該第一停止信號以及該第二停止信號，其中該第一起始信號的相位不同於該第二起始信號，並且該第一停止信號的相位不同於該第二停止信號；以及透過該控制電路使該第一起始信號與該第一停止信號以及該第二起始信號與該第二停止信號的其中之一在從該畫素陣列的一第一側往一第二側進行掃描的一第一掃描期間或從該畫素陣列的該第二側往該第一側進行掃描的一第二掃描期間中從一預設相位位移至少一個時脈週期，其中該第一側相對於該第二側，其中，該畫素陣列更包括多個畫素電極，分別對應該些奇數閘極線的其中之一或該些偶數閘極線的其中之一，其中該驅動方法更包括：當對應的奇數閘極線或偶數閘極線位於該畫素電極的該第二側時，該第一起始信號與該第一停止信號以及該第二起始信號與該第二停止信號的其中之一在該第二掃描期間中從該預設相位位移至少一個時脈週期，其中，在該第二掃描期間中該第一起始信號及該第二起始信號之間的相位關係為vst_R=Vst_L+(m-0.5)*C_CLK，其中vst_R為該第二起始信號的起始時間點，Vst_L為該第一起始信號的起始時間點，C_CLK為時脈週期，m為不等於0的任意整數。
  13. 如申請專利範圍第12項所述的驅動方法，其中該第一起始信號及該第二起始信號的其中之一是往前相移，並且該第一停止信號及該第二停止信號的其中之一是往前相移。
  14. 如申請專利範圍第12項所述的驅動方法，其中該第一起始信號及該第二起始信號的其中之一是往後相移，並且該第一停止信號及該第二停止信號的其中之一是往後相移。
  15. 一種顯示面板的驅動方法，該顯示面板包括具有多個奇數閘極線及多個偶數閘極線的一畫素陣列、依據一第一起始信號及一第一停止信號的相位提供依序致能的多個第一閘極信號至該些奇數閘極線的一第一閘極電路、以及依據一第二起始信號及一第二停止信號的相位提供依序致能的多個第二閘極信號至該些偶數閘極線的一第二閘極電路，該驅動方法包括：透過一控制電路提供該第一起始信號、該第二起始信號、該第一停止信號以及該第二停止信號，其中該第一起始信號的相位不同於該第二起始信號，並且該第一停止信號的相位不同於該第二停止信號；以及透過該控制電路使該第一起始信號與該第一停止信號以及該第二起始信號與該第二停止信號的其中之一在從該畫素陣列的一第一側往一第二側進行掃描的一第一掃描期間或從該畫素陣列的該第二側往該第一側進行掃描的一第二掃描期間中從一預設相位位移至少一個時脈週期，其中該第一側相對於該第二側，其中，該畫素陣列更包括多個畫素電極，分別對應該些奇數 閘極線的其中之一或該些偶數閘極線的其中之一，其中該驅動方法更包括：當對應的奇數閘極線或偶數閘極線位於該畫素電極的該第一側時，該第一起始信號與該第一停止信號以及該第二起始信號與該第二停止信號的其中之一在該第一掃描期間中從該預設相位位移至少一個時脈週期，其中，在該第一掃描期間中該第一起始信號及該第二起始信號之間的相位關係為vst_R=Vst_L+(m+0.5)*C_CLK，其中vst_R為該第二起始信號的起始時間點，Vst_L為該第一起始信號的起始時間點，C_CLK為時脈週期，m為不等於0的任意整數。
  16. 如申請專利範圍第15項所述的驅動方法，其中該第一起始信號的相位與該第二起始信號的相位之間的相位差等於一水平掃描期間。
TW107129450A 2018-08-23 2018-08-23 顯示裝置及其驅動方法 TWI698852B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107129450A TWI698852B (zh) 2018-08-23 2018-08-23 顯示裝置及其驅動方法
CN201811328059.8A CN109345994B (zh) 2018-08-23 2018-11-08 显示装置及其驱动方法
US16/281,111 US11011090B2 (en) 2018-08-23 2019-02-21 Display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107129450A TWI698852B (zh) 2018-08-23 2018-08-23 顯示裝置及其驅動方法

Publications (2)

Publication Number Publication Date
TW202009909A TW202009909A (zh) 2020-03-01
TWI698852B true TWI698852B (zh) 2020-07-11

Family

ID=65312711

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107129450A TWI698852B (zh) 2018-08-23 2018-08-23 顯示裝置及其驅動方法

Country Status (3)

Country Link
US (1) US11011090B2 (zh)
CN (1) CN109345994B (zh)
TW (1) TWI698852B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813295B (zh) * 2022-05-19 2023-08-21 元太科技工業股份有限公司 電路驅動基板、顯示面板以及顯示驅動方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200832325A (en) * 2007-01-29 2008-08-01 Innolux Display Corp Liquid crystal display and driving method of the same
US20080278467A1 (en) * 2007-05-09 2008-11-13 In-Jae Hwang Liquid crystal display having progressive and interlaced modes, and driving method of the liquid crystal display
US20130222220A1 (en) * 2009-02-09 2013-08-29 Mitsubishi Electric Corporation Electro-optical device, shift register circuit, and semiconductor device
CN106652952A (zh) * 2016-12-30 2017-05-10 武汉华星光电技术有限公司 驱动方法、显示面板及对其进行点反转驱动的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822060B2 (ja) * 2000-03-30 2006-09-13 シャープ株式会社 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置
JP4066662B2 (ja) * 2001-03-09 2008-03-26 セイコーエプソン株式会社 電気光学素子の駆動方法、駆動装置及び電子機器
GB2397710A (en) 2003-01-25 2004-07-28 Sharp Kk A shift register for an LCD driver, comprising reset-dominant RS flip-flops
JP4862461B2 (ja) * 2006-04-06 2012-01-25 セイコーエプソン株式会社 電気光学装置の検査方法及び検査装置
CN101110179A (zh) * 2006-07-18 2008-01-23 胜华科技股份有限公司 平面显示器结构
JP5436335B2 (ja) * 2010-05-25 2014-03-05 三菱電機株式会社 走査線駆動回路
KR102024116B1 (ko) 2012-03-22 2019-11-15 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 이용한 표시 장치
CN104050935B (zh) * 2013-03-11 2016-12-28 瀚宇彩晶股份有限公司 移位寄存器、双向移位暂存装置及应用其的液晶显示面板
TWI512717B (zh) 2014-05-13 2015-12-11 Au Optronics Corp 多相閘極驅動器及其顯示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200832325A (en) * 2007-01-29 2008-08-01 Innolux Display Corp Liquid crystal display and driving method of the same
US20080278467A1 (en) * 2007-05-09 2008-11-13 In-Jae Hwang Liquid crystal display having progressive and interlaced modes, and driving method of the liquid crystal display
US20130222220A1 (en) * 2009-02-09 2013-08-29 Mitsubishi Electric Corporation Electro-optical device, shift register circuit, and semiconductor device
CN106652952A (zh) * 2016-12-30 2017-05-10 武汉华星光电技术有限公司 驱动方法、显示面板及对其进行点反转驱动的方法

Also Published As

Publication number Publication date
CN109345994B (zh) 2021-08-27
US20200066197A1 (en) 2020-02-27
CN109345994A (zh) 2019-02-15
US11011090B2 (en) 2021-05-18
TW202009909A (zh) 2020-03-01

Similar Documents

Publication Publication Date Title
US9910551B2 (en) Touch display panel and driving method therefor
US9875708B2 (en) Driving circuit, array substrate and display apparatus
US10074330B2 (en) Scan driver and display panel using the same
US9607712B1 (en) Shift register group
US10699645B2 (en) Simplified gate driver configuration and display device including the same
JP5308472B2 (ja) シフトレジスタ
CN105630234B (zh) 一种触控显示装置及触控检测方法
EP3414755B1 (en) Gate driving circuit, display panel and display apparatus having the same, and driving method thereof
US9111506B2 (en) Display device having a gate driver responsive to multiple scan start signals
TW201525963A (zh) 顯示裝置及其閘極移位暫存器的初始化方法
US9686533B2 (en) 3D panel, method for driving 3D panel and electronic device
CN105702189A (zh) 扫描驱动电路及应用其的显示面板
JP2007178784A (ja) 駆動装置
WO2021082098A1 (zh) 阵列基板及驱动方法、显示面板及触控显示装置
WO2019007085A1 (zh) 扫描驱动电路及驱动方法、阵列基板和显示装置
KR20080002570A (ko) 액정 표시장치의 구동장치와 그의 구동방법
TWI698852B (zh) 顯示裝置及其驅動方法
JP2014178433A5 (zh)
JP4313281B2 (ja) 多重画面走査方法及び装置
KR20090004518A (ko) 표시장치와 그 구동방법, 및 그것을 구비한 전자기기
KR20130044573A (ko) 표시 장치
TW200521933A (en) Display device and drive method thereof
TW201501128A (zh) 移位暫存器模組、顯示裝置和其控制方法
KR100434900B1 (ko) 개선된 화상신호 구동회로를 갖는 디스플레이장치
JP2009175212A (ja) 電気光学装置の制御方法、電気光学装置、および電子機器