TWI697865B - 具圖形處理運算資源配置功能之電子裝置與其控制方法 - Google Patents
具圖形處理運算資源配置功能之電子裝置與其控制方法 Download PDFInfo
- Publication number
- TWI697865B TWI697865B TW108102796A TW108102796A TWI697865B TW I697865 B TWI697865 B TW I697865B TW 108102796 A TW108102796 A TW 108102796A TW 108102796 A TW108102796 A TW 108102796A TW I697865 B TWI697865 B TW I697865B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- graphics processing
- processor
- processing circuit
- processing unit
- Prior art date
Links
Images
Landscapes
- Image Processing (AREA)
Abstract
本發明實施例提供一種具圖形處理運算資源配置功能之電子裝置與其控制方法。所述電子裝置包含處理器、切換電路以及影像處理電路。處理器包含第一處理單元與第二處理單元。切換電路連接第一處理單元與第二處理單元。影像處理電路包含個別連接切換電路的第一圖形處理電路與第二圖形處理電路。處理器與影像處理電路用以運行測試程式以產生測試資料,且處理器用以依據測試資料控制切換電路,致使第一處理單元電性連接第一圖形處理電路且第二處理單元電性連接第二圖形處理電路,或致使第一處理單元電性連接第一圖形處理電路與第二圖形處理電路。
Description
本發明是有關於一種電子裝置與電子裝置的控制方法,且特別是具有圖形處理運算資源配置功能之電子裝置與其控制方法。
電子裝置具有處理器與影像處理電路。一般而言,當處理器與影像處理電路之複數個圖形處理電路共同運作時,處理器分配給各個圖形處理電路的資源會決定整體影像處理的效能。因此,需要一種電子裝置與電子裝置的控制方法,改善處理器與複數圖形處理電路的運算資源配置方式,提升整體電子裝置的影像處理效能。
本發明實施例提供一種具有圖形處理運算資源配置功能之電子裝置,包含處理器、切換電路以及影像處理電路。處理器包含第一處理單元與第二處理單元。切換電路連接第一處理單元與第二處理單元。影像處理電路包含個別連接切換電路的第一圖形處理電路與第二圖形處理電路。處理器與影像處理電路用以運行測試程式以產生測試資料,且處理器用以依據測試資料控制切換電路,致使第一處理單元電性連接第一圖形處理電路且第二處理單元電性連接第二圖形處理電路,或致使第一處理單
元電性連接第一圖形處理電路與第二圖形處理電路。
本發明實施例提供一種具有圖形處理運算資源配置功能之電子裝置的控制方法,包含:透過處理器以及影像處理電路運行測試程式以產生測試資料;以及依據測試資料,將處理器之第一處理單元電性連接影像處理電路之第一圖形處理電路且將處理器之第二處理單元電性連接影像處理電路之第二圖形處理電路,或將第一處理單元電性連接第一圖形處理電路與第二圖形處理電路。
綜上所述,本發明實施例所提供之具有圖形處理運算資源配置功能之電子裝置與電子裝置的控制方法可改善處理器與影像處理電路之複數圖形處理電路的運算資源配置方式,進而提升整體電子裝置的實際影像處理效能。再者,電子裝置之使用者可更彈性地搭配任意之擴充卡且不論擴充卡為何,電子裝置都能達到最佳之實際影像處理效能。
100:電子裝置
110:處理器
111:第一處理單元
111A:連接埠
111B:連接埠
112:第二處理單元
112A:連接埠
112B:連接埠
120:切換電路
130:影像處理電路
131:第一圖形處理電路
132:第二圖形處理電路
133:第三圖形處理電路
140:擴充卡
301:步驟
302:步驟
[圖1A-1C]是依據本發明之一些實施例之具有圖形處理運算資源配置功能之電子裝置的示意圖。
[圖2A-2C]是圖1A-1C之電子裝置之一實施態樣的示意圖。
[圖3A-3C]是圖1A-1C之電子裝置之另一實施態樣的示意圖。
[圖4]是依據本發明之一些實施例之具有圖形處理運算資源配置功能之電子裝置的控制方法的流程圖。
圖1A是依據本發明實施例之具有圖形處理運算資源配置功
能之電子裝置100的示意圖。電子裝置100包含處理器110、切換電路120以及影像處理電路130。切換電路120連接在處理器110與影像處理電路130之間。其中,圖1A係以處理器110包含兩處理單元為例,處理器110包含第一處理單元111與第二處理單元112。並且,圖1A係以影像處理電路130包含兩圖形處理電路(例如Graphics Processing Unit,GPU)為例,影像處理電路130包含第一圖形處理電路131與第二圖形處理電路132。如圖1A所示,處理單元111、112連接切換電路120,且切換電路120連接圖形處理電路131、132。電子裝置100需要使用圖形處理電路131、132。在此情況下,由於處理器110包含處理單元111、112,因此處理器110需要判定如何配置處理單元111、112與圖形處理電路131、132。
在運作上,請合併參照圖4,在步驟301中,處理器110控制切換電路120操作於第一模式,以使處理單元111、112與圖形處理電路131、132進入如圖1B所示之第一連接模式,即第一處理單元111及第二處理單元112經由切換電路120分別連接第一圖形處理電路131及第二圖形處理電路132。在此情況下,處理器110與影像處理電路130在步驟301中共同運行測試程式,並且基於所述測試程式的運行產生第一測試資料。繼之,在步驟301中,處理器110控制切換電路120操作於第二模式,以使處理單元111、112與圖形處理電路131、132進入如圖1C所示之第二連接模式,即第一處理單元111經由切換電路120連接第一圖形處理電路131及第二圖形處理電路132,而第二處理單元112並未連接於任一圖形處理電路131、132。同樣地,基於第二連接模式,處理器110與影像處理電路130在步驟301中共同運行所述測試程式,並且基於所述測試程式的運行產生
第二測試資料。
進一步地,在步驟302中,處理器110先比較第一測試資料與第二測試資料。若處理器110判定第一測試資料相應於處理器110與影像處理電路130的實際影像處理效能優於第二測試資料相應於處理器110與影像處理電路130的實際影像處理效能,則處理器110在步驟302中控制切換電路120使處理單元111、112與圖形處理電路131、132進入對應第一測試資料的第一連接模式(如圖1B所示);反之,若處理器110判定第二測試資料相應的實際影像處理效能優於第一測試資料相應的實際影像處理效能,則處理器110在步驟302中控制切換電路120使處理單元111、112與圖形處理電路131、132進入對應第二測試資料的第二連接模式(如圖1C所示)。
基於上述實施例之內容,電子裝置100可自動地判斷處理器110之處理單元111、112與影像處理電路130之圖形處理電路131、132之間的最佳配置模式。具體而言,電子裝置100可依據需求運行各種測試程式,並且可透過處理器110依據各種測試程式所產生的測試資料控制切換電路120,自動地使處理器110之處理單元111、112與影像處理電路130之圖形處理電路131、132具有最佳的配置,藉以產生較佳的實際影像處理效能。
在一些實施例中,處理器110與影像處理電路130共同運行測試程式時,處理器110可控制切換電路120以使處理單元111、112與圖形處理電路131、132先進入如圖1C所示之第二連接模式,並且在第二連接模式的狀況下產生測試資料。繼之,處理器110再控制切換電路120以
使處理單元111、112與圖形處理電路131、132先進入如圖1B所示之第一連接模式,並且在第一連接模式的狀況下產生測試資料。
在一些實施例中,前述之測試程式包含第一連接模式與第二連接模式的切換順序,例如,第一連接模式係優先於第二連接模式。處理器110基於測試程式所包含的切換順序先控制切換電路120操作於第一模式,使處理單元111、112與圖形處理電路131、132進入如圖1B所示例的第一連接模式,處理器110與影像處理電路130再基於第一連接模式協同運行測試程式,並產生第一測試資料;在產生第一測試資料之後,處理器110再控制切換電路120切換至第二模式,使處理單元111、112與圖形處理電路131、132進入如圖1C所示例的第二連接模式,處理器110與影像處理電路130再基於第二連接模式協同運行測試程式,並產生第二測試資料。處理器110比較第一測試資料及第二測試資料,並基於比較結果判定如何配置處理單元111、112與圖形處理電路131-132。
在一些實施例中,電子裝置100更可包含一記憶體單元,記憶體單元儲存有不同連接模式的切換順序之列表,處理器110與影像處理電路130在協同運行測試程式時,處理器110讀取記憶體單元,以取得儲存在記憶體單元中不同連接模式的切換順序,處理器110基於儲存在記憶體單元中不同連接模式的切換順序控制切換電路120,以該記憶體單元儲存有第一及第二連接模式兩種連接模式的切換順序為例,使處理單元111、112與圖形處理電路131、132依據儲存在記憶體單元中不同連接模式的切換順序分別進入第一連接模式及第二連接模式。例如,記憶體單元係儲存第二連接模式優先於第一連接模式,則處理器110先控制切換電路
120操作於第二模式,使處理單元111、112與圖形處理電路131、132進入如圖1C所示例的第二連接模式,藉以產生第二測試資料。同理,在產生第二測試資料之後,處理器110再控制切換電路120切換至第一模式,使處理單元111、112與圖形處理電路131、132進入如圖1B所示例的第一連接模式,藉以產生第一測試資料。處理器110再基於第一測試資料及第二測試資料判定如何配置處理單元111、112與圖形處理電路131-132。
在另一些實施例中,各圖形處理電路131-132具有不同的預設影像處理效能,而前述之記憶體單元中預先儲存有多個預設之不同圖形處理電路的代碼及/或型號以及對應之預設影像處理效能。處理器110與影像處理電路130在協同運行測試程式時,處理器110可根據圖形處理電路131-132之代碼及/或型號讀取記憶體單元,並比對圖形處理電路131-132之代碼及/或型號以及預設之代碼及/或型號,以取得各圖形處理電路131-132的預設影像處理效能,處理器110再依據圖形處理電路131-132的預設影像處理效能判定應先控制切換電路120進入第一模式或第二模式,於此不再贅述。
在一些實施例中,切換電路120包含多個開關元件,藉此受控於處理器110以切換連接各處理單元111、112與影像處理電路130之各圖形處理電路131-132來呈現分別對應各種連接模式之各種連結關係,例如前述之第一連接模式及第二連接模式。在一些實施例中,切換電路120包含重定時器(re-timer)。在此狀況下,處理器110可控制重定時器以補償不同路徑所造成的資料延遲,進而取得更精確的實際影像處理效能。
圖2A-2C及圖3A-3C是依據本發明之另一實施例之電子裝
置100的示意圖。請合併參照圖2A-2C及圖3A-3C,圖2A-2C及圖3A-3C與圖1A-1C之差異在於,電子裝置100更包含擴充卡140,擴充卡140可為主機匯流排介面(Host Bus Adapter;HBA)卡或獨立磁碟冗餘陣列(Redundant Array of Independent Disks;RAID)卡。並且,影像處理電路130包含三個圖形處理電路131-133。其中,擴充卡140連接切換電路120,且切換電路120連接圖形處理電路131-133。基此,處理器110需要判定如何配置處理單元111、112與圖形處理電路131-133之間之連接,以根據不同之擴充卡140而連動調整處理單元111、112與圖形處理電路131-133之間之連接。並且,根據不同之擴充卡140,處理器110能配置處理單元111、112為滿載或未滿載之不同連接組合。
詳細而言,如圖2A-2C及圖3A-3C所示,處理器110的第一處理單元111具有兩連接埠111A、111B,處理器110的第二處理單元112具有兩連接埠112A、112B,擴充卡140與影像處理電路130係共用處理器110的連接埠111A、111B、112A、112B,也就是處理器110的連接埠111A、111B、112A、112B可連接於圖形處理電路131-133及擴充卡140中之任一者。其中,處理器110配置滿載之連接係表示處理器110的全部連接埠111A、111B、112A、112B均分別連接於圖形處理電路131-133及擴充卡140中之任一者;再者,處理器110配置為非滿載之連接係表示處理器110之四個連接埠111A、111B、112A、112B中之至少一者未連接於圖形處理電路131-133及擴充卡140中之任一者。處理器110能控制切換電路120之組態來配置各處理單元111、112與圖形處理電路131-133之間形成滿載之連接或未滿載之連接。並且,處理器110能基於滿載或未滿載之
連接改變切換電路120之組態而形成處理單元111、112與圖形處理電路131-133之間分別對應各種連接模式之滿載或未滿載之多種連接組合。
舉例來說,以處理器110之其中一第一處理單元111係經由切換電路120固定連接於擴充卡140為例,如圖2A所示,第一處理單元111之其中一連接埠111A係經由切換電路120固定連接於擴充卡140,且第一處理單元111之另一連接埠111B係經由切換電路120連接於第一圖形處理電路131,第二處理單元112之兩連接埠112A、112B則經由切換電路120分別連接於圖形處理電路132、133,也就是處理器110之全部連接埠111A、111B、112A、112B均分別連接於圖形處理電路131-133及擴充卡140中之任一者,前述之連接形成滿載之第一連接模式;接著,以前述之第一處理單元111之其中一連接埠111A經由切換電路120固定連接於擴充卡140為例,處理器110基於滿載之連接改變切換電路120之組態,如圖2B所示,致使第一處理單元111之連接埠111B變更為經由切換電路120連接於第二圖形處理電路132,第二處理單元112之連接埠112A、112B則變更為經由切換電路120連接於圖形處理電路131、133;於是,處理器110之全部連接埠111A、111B、112A、112B均分別連接於圖形處理電路131-133及擴充卡140中之任一者,前述之連接形成滿載之第二連接模式;同理,以前述之第一處理單元111之其中一連接埠111A經由切換電路120固定連接於擴充卡140為例,處理器110再基於滿載之連接改變切換電路120之組態,如圖2C所示,致使第一處理單元111之連接埠111B變更為經由切換電路120連接於第三圖形處理電路133,第二處理單元112之連接埠112A、112B則變更為經由切換電路120連接於圖形處理電路131、132;於是,處
理器110的全部連接埠111A、111B、112A、112B均分別連接於圖形處理電路131-133及擴充卡140中之任一者,前述之連接形成滿載之第三連接模式。
進一步,在未滿載之情形中,以前述之第一處理單元111之連接埠111A係經由切換電路120固定連接於擴充卡140為例,如圖3A所示,第一處理單元111之連接埠111B並未經由切換電路120連接於影像處理電路130中之任一圖形處理電路131-133,而第二處理單元112之連接埠112A、112B經由切換電路120連接於圖形處理電路131、132;於是,處理器110之四個連接埠111A、111B、112A、112B之其中至少一者並未連接於圖形處理電路131、132及擴充卡140中之任一者,前述之連接形成未滿載之第一連接模式。接著,以前述之第一處理單元111之連接埠111A係經由切換電路120固定連接於擴充卡140為例,處理器110基於未滿載之連接改變切換電路120之組態,如圖3B所示,致使第一處理單元111之連接埠111B由未連接於影像處理電路130變更為經由切換電路120連接於第一圖形處理電路131,第二處理單元112之連接埠112A則變更為經由切換電路120連接於第二圖形處理電路132,第二處理單元112之連接埠112B則變更為未經由切換電路120連接於影像處理電路130;於是,處理器110之四個連接埠111A、111B、112A、112B之其中至少一者並未連接於圖形處理電路131、132及擴充卡140中之任一者,前述之連接形成未滿載之第二連接模式;同理,以前述之第一處理單元111之連接埠111A經由切換電路120固定連接於擴充卡140為例,處理器110再基於未滿載之連接改變切換電路120之組態,如圖3C所示,致使第一處理單元111之連接埠111B變更
為經由切換電路120連接於第二圖形處理電路132,第二處理單元112之連接埠112A則變更為經由切換電路120連接於第一圖形處理電路131,第二處理單元112之連接埠112B則亦未經由切換電路120連接於影像處理電路130;於是,處理器110之四個連接埠111A、111B、112A、112B之其中至少一者並未連接於圖形處理電路131、132及擴充卡140中之任一者,前述之連接形成未滿載之第三連接模式。
基此,處理器110依據滿載之第一連接模式、滿載之第二連接模式、滿載之第三連接模式、未滿載之第一連接模式、未滿載之第二連接模式及未滿載之第三連接模式與影像處理電路130協同運行測試程式而分別產生六筆測試資料。處理器110分別比較六筆測試資料並判定相應於最佳之實際影像處理效能之測試資料,以控制切換電路120切換至對應之組態。舉例來說,以滿載之第一連接模式、滿載之第二連接模式、滿載之第三連接模式、未滿載之第一連接模式、未滿載之第二連接模式及未滿載之第三連接模式分別對應於第一測試資料、第二測試資料、第三測試資料、第四測試資料、第五測試資料及第六測試資料為例,若處理器110判斷出第一測試資料相應的實際影像處理效能優於其他測試資料相應的實際影像處理效能,處理器110則控制切換電路120使處理單元111、112與圖形處理電路131-133進入對應第一測試資料的滿載之第一連接模式,如圖2A所示。其餘情況則依此類推,不再贅述。
於是,由於擴充卡140係依電子裝置100的不同客戶的要求而有不同的客製化規格,也就是擴充卡140的運作效能會隨著客戶要求不同的客製化規格而不同,且也會因為客戶臨時改變要求而搭配具有不同運
作效能的擴充卡140,電子裝置100之設計者並無法預知客戶是否會改變擴充卡140之運作效能而預先以較佳的連接模式配置連接處理器110與影像處理電路130,也無法確保以相同的連接模式來使電子裝置100搭配不同的擴充卡140後,仍能以原本的連接模式使所搭配的影像處理電路130具有較佳的實際影像處理效能,而根據本發明之電子裝置100之一些實施例,處理器110能依據實際的狀況(例如:電子裝置100實際搭配使用的擴充卡140與影像處理電路130)自動地配置處理器110與影像處理電路130之連接模式,電子裝置100之使用者可更彈性地搭配任意之擴充卡140且都能達到電子裝置100之最佳之實際影像處理效能,而無需修改或重新設計電子裝置100。
在一些實施例中,處理器110與影像處理電路130共同運行測試程式時,處理器110可依據上述操作以任意次序產生第一、第二、第三、第四、第五、第六測試資料。
在一些實施例中,處理器110尚未判定執行特定影像處理工作需要使用的圖形處理電路131-133。在此狀況下,處理器110可控制切換電路120,使得處理單元111、112與圖形處理電路131-133之間的所有可能的連結方式皆可被建構以執行測試程式並產生測試資料。處理器110可依據所述測試資料選擇需要使用的圖形處理電路131-133的數量以及連結方式。舉例而言,處理器110在比較對應處理單元111、112與圖形處理電路131-133之間的各種連結方式所產生的測試資料後,判斷僅需要使用圖形處理電路131、132。在此狀況下,處理器110關閉第三圖形處理電路133,並且依據各測試資料的比較結果連結處理單元111、112與圖形處理
電路131、132。例如,在圖3A至圖3C中,處理器110已關閉第三圖形處理電路133,處理器110僅連接於圖形處理電路131、132。
綜上所述,本發明實施例所提供之電子裝置與電子裝置的控制方法可改善處理器與影像處理電路之複數圖形處理電路的運算資源配置方式,進而提升整體電子裝置的實際影像處理效能。再者,電子裝置之使用者可更彈性地搭配任意之擴充卡且不論擴充卡為何,電子裝置都能達到最佳之實際影像處理效能。
100:電子裝置
110:處理器
111:第一處理單元
112:第二處理單元
120:切換電路
130:影像處理電路
131:第一圖形處理電路
132:第二圖形處理電路
Claims (11)
- 一種具圖形處理運算資源配置功能之電子裝置,包含: 一處理器,包含一第一處理單元與一第二處理單元; 一切換電路,連接該第一處理單元與該第二處理單元;以及 一影像處理電路,包含個別連接該切換電路的一第一圖形處理電路與一第二圖形處理電路; 其中,該處理器與該影像處理電路用以運行一測試程式以產生一測試資料,且該處理器用以依據該測試資料控制該切換電路,致使該第一處理單元電性連接該第一圖形處理電路且該第二處理單元電性連接該第二圖形處理電路,或致使該第一處理單元電性連接該第一圖形處理電路與該第二圖形處理電路。
- 如請求項1所述之電子裝置,其中該切換電路係操作於一第一模式或一第二模式,當該切換電路操作於該第一模式時,該第一處理單元經由該切換電路電性連接該第一圖形處理電路且該第二處理單元經由該切換電路電性連接該第二圖形處理電路而形成一第一連接模式,當該切換電路操作於該第二模式時,該第一處理單元經由該切換電路電性連接該第一圖形處理電路與該第二圖形處理電路而形成一第二連接模式; 其中,該處理器與該影像處理電路係根據該第一連接模式及該第二連接模式運行該測試程式以產生包含一第一測試資料及一第二測試資料之該測試資料,該處理器比較該第一測試資料及該第二測試資料而產生一比較結果以判斷該電子裝置之一影像處理效能,且該處理器根據該比較結果選擇性地控制該切換電路操作於該第一模式或該第二模式。
- 如請求項2所述之電子裝置,更包含一擴充卡連接於該切換電路,其中,該切換電路固定連接該擴充卡與該處理器之任一該第一處理單元或該第二處理單元。
- 如請求項1所述之電子裝置,其中,該影像處理電路更包含連接該切換電路的一第三圖形處理電路; 其中,該處理器更用以依據該測試資料控制該切換電路,致使該第二處理單元電性連接該第三圖形處理電路。
- 如請求項1所述之電子裝置,其中,該影像處理電路更包含連接該切換電路的一第三圖形處理電路; 其中,該處理器更用以依據該測試資料關閉該第三圖形處理電路。
- 如請求項1所述之電子裝置,其中,該切換電路包含複數開關元件與一重定時器。
- 一種具圖形處理運算資源配置功能之電子裝置的控制方法,包含: 透過一處理器以及一影像處理電路運行一測試程式以產生一測試資料;以及 依據該測試資料,將該處理器之一第一處理單元電性連接該影像處理電路之一第一圖形處理電路且將該處理器之一第二處理單元電性連接該影像處理電路之一第二圖形處理電路,或將該第一處理單元電性連接該第一圖形處理電路與該第二圖形處理電路。
- 如請求項7所述之電子裝置的控制方法,其中透過該處理器以及該影像處理電路運行該測試程式以產生該測試資料之步驟包含: 透過該處理器控制一切換電路操作於一第一模式,操作於該第一模式之該切換電路連接該第一處理單元與該第一圖形處理電路,且連接該第二處理單元與該第二圖形處理電路; 在該切換電路操作於該第一模式時,透過該處理器與該影像處理電路運行該測試程式以產生一第一測試資料; 透過該處理器控制該切換電路操作於一第二模式,操作於該第二模式之該切換電路連接該第一處理單元與該第一圖形處理電路及該第二圖形處理電路;及 在該切換電路操作於該第二模式時,透過該處理器與該影像處理電路運行該測試程式以產生一第二測試資料; 其中,依據該測試資料,將該第一處理單元電性連接該第一圖形處理電路且將該第二處理單元電性連接該第二圖形處理電路,或將該第一處理單元電性連接該第一圖形處理電路與該第二圖形處理電路之步驟包含: 透過該處理器比較該第一測試資料及該第二測試資料而產生一比較結果以判斷該電子裝置之一影像處理效能;及 透過該處理器根據該比較結果選擇性地控制該切換電路操作於該第一模式或該第二模式,使該第一處理單元電性連接該第一圖形處理電路且該第二處理單元電性連接該第二圖形處理電路,或使該第一處理單元電性連接該第一圖形處理電路與該第二圖形處理電路。
- 如請求項8所述之電子裝置的控制方法,更包含:透過該切換電路固定連接該擴充卡及該處理器中之任一該第一處理單元或該第二處理單元。
- 如請求項7所述之電子裝置的控制方法,更包含: 依據該測試資料將該第二處理單元電性連接該影像處理電路之一第三圖形處理電路。
- 如請求項7所述之電子裝置的控制方法,更包含: 透過該處理器依據該測試資料關閉該影像處理電路之一第三圖形處理電路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108102796A TWI697865B (zh) | 2019-01-24 | 2019-01-24 | 具圖形處理運算資源配置功能之電子裝置與其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108102796A TWI697865B (zh) | 2019-01-24 | 2019-01-24 | 具圖形處理運算資源配置功能之電子裝置與其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI697865B true TWI697865B (zh) | 2020-07-01 |
TW202029120A TW202029120A (zh) | 2020-08-01 |
Family
ID=72601969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108102796A TWI697865B (zh) | 2019-01-24 | 2019-01-24 | 具圖形處理運算資源配置功能之電子裝置與其控制方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI697865B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW413798B (en) * | 1997-06-10 | 2000-12-01 | Paradise Electronics Inc | A method and apparatus for automatically determining signal parameters of an analog display signal received by a display unit of a computer system |
US20040207624A1 (en) * | 2003-04-17 | 2004-10-21 | Takahiro Saito | Graphics processor, graphics card and graphics processing system |
CN201097372Y (zh) * | 2007-08-14 | 2008-08-06 | 旌宇企业股份有限公司 | 可扩充基本输入输出***的显示装置 |
US7802146B2 (en) * | 2007-06-07 | 2010-09-21 | Intel Corporation | Loading test data into execution units in a graphics card to test execution |
US7904701B2 (en) * | 2007-06-07 | 2011-03-08 | Intel Corporation | Activating a design test mode in a graphics card having multiple execution units to bypass a host cache and transfer test instructions directly to an instruction cache |
-
2019
- 2019-01-24 TW TW108102796A patent/TWI697865B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW413798B (en) * | 1997-06-10 | 2000-12-01 | Paradise Electronics Inc | A method and apparatus for automatically determining signal parameters of an analog display signal received by a display unit of a computer system |
US20040207624A1 (en) * | 2003-04-17 | 2004-10-21 | Takahiro Saito | Graphics processor, graphics card and graphics processing system |
US7802146B2 (en) * | 2007-06-07 | 2010-09-21 | Intel Corporation | Loading test data into execution units in a graphics card to test execution |
US7904701B2 (en) * | 2007-06-07 | 2011-03-08 | Intel Corporation | Activating a design test mode in a graphics card having multiple execution units to bypass a host cache and transfer test instructions directly to an instruction cache |
CN201097372Y (zh) * | 2007-08-14 | 2008-08-06 | 旌宇企业股份有限公司 | 可扩充基本输入输出***的显示装置 |
Also Published As
Publication number | Publication date |
---|---|
TW202029120A (zh) | 2020-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20020013881A1 (en) | Dynamically-tunable memory controller | |
US7840732B2 (en) | Stacked card address assignment | |
JP2001068993A (ja) | 情報処理システム | |
WO2018029781A1 (ja) | 管理計算機、性能監視方法及び計算機システム | |
US20070005949A1 (en) | Method for Booting a Computer System | |
US20090276613A1 (en) | Method of sharing basic input output system, and blade server and computer using the same | |
US6857065B2 (en) | System and method for system initializating a data processing system by selecting parameters from one of a user-defined input, a serial non-volatile memory and a parallel non-volatile memory | |
TWI697865B (zh) | 具圖形處理運算資源配置功能之電子裝置與其控制方法 | |
TWI525449B (zh) | 伺服器控制方法及機架控制器 | |
WO2023071651A1 (zh) | 电路调整方法、装置、电子设备、存储介质及电路 | |
JP7073654B2 (ja) | 情報処理システム、情報処理装置およびプログラム | |
CN111612684B (zh) | 电子装置与其控制方法 | |
WO2016042635A1 (ja) | 計算機及び計算機システム | |
US10296699B1 (en) | Implementing circuit designs adapted for partial reconfiguration | |
CN117480498A (zh) | 在运行时间为裸金属服务器动态提供PCIe器件 | |
JP3649178B2 (ja) | 情報処理装置 | |
US9570134B1 (en) | Reducing transactional latency in address decoding | |
US9349408B2 (en) | Hard disk duplication device capable of expanding duplication capacity by chain connection | |
US10782975B1 (en) | Information processing apparatus, dynamic reconfiguration device, and non-transitory computer readable medium | |
JP6024752B2 (ja) | 情報処理装置およびその制御方法 | |
JP3613274B2 (ja) | 情報処理装置 | |
JP4205525B2 (ja) | 並列シミュレーション装置および並列シミュレーション方法 | |
CN116560703A (zh) | Rom功能定制方法、装置、处理器、交换芯片及存储介质 | |
JP2006178663A (ja) | 情報処理装置、情報処理方法、検証装置、検証方法 | |
CN116126406A (zh) | 驱动芯片、驱动方法及计算机可读存储介质 |