TWI692940B - 輸出電路 - Google Patents

輸出電路 Download PDF

Info

Publication number
TWI692940B
TWI692940B TW108123984A TW108123984A TWI692940B TW I692940 B TWI692940 B TW I692940B TW 108123984 A TW108123984 A TW 108123984A TW 108123984 A TW108123984 A TW 108123984A TW I692940 B TWI692940 B TW I692940B
Authority
TW
Taiwan
Prior art keywords
output
voltage
current
circuit
input
Prior art date
Application number
TW108123984A
Other languages
English (en)
Other versions
TW202103448A (zh
Inventor
宋亞軒
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW108123984A priority Critical patent/TWI692940B/zh
Application granted granted Critical
Publication of TWI692940B publication Critical patent/TWI692940B/zh
Priority to US16/922,339 priority patent/US10996698B2/en
Publication of TW202103448A publication Critical patent/TW202103448A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

一種輸出電路，包含：輸入級電路及輸出級電路。輸入級電路包含：差動輸入對電路及二輸出電流鏡電路。差動輸入對電路根據第一電壓源運作，以接收第一及第二輸入電壓，並產生第一及第二輸出電流。二輸出電流鏡電路根據第二電壓源運作，以分別根據第一輸出電流產生饋入輸入級輸出節點的第一電流鏡輸出電流及根據第二輸出電流產生流出輸入級輸出節點第二電流鏡輸出電流，其中第二電壓源之電壓小於第一電壓源之電壓。輸出級電路根據第二電壓源運作，以自輸入級輸出節點接收輸入電壓，並產生輸出電壓。

Description

輸出電路
本發明係有關於一種電路結構，且特別是有關於一種輸出電路。
在部分實體層的電路設計中，常常並非採用先進製程，而使得電路中的電晶體有著較高的閾值電壓。在此情形下，如果輸出電路是根據較低的電壓運作，則往往會使電路的增益因為電晶體的高閾值電壓無法提升，而造成輸出電壓的不準確。
因此，如何設計一個新的輸出電路，以解決上述的缺失，乃為此一業界亟待解決的問題。
發明內容旨在提供本揭示內容的簡化摘要，以使閱讀者對本揭示內容具備基本的理解。此發明內容並非本揭示內容的完整概述，且其用意並非在指出本發明實施例的重要/關鍵元件或界定本發明的範圍。
本發明內容之一目的是在提供一種輸出電路，藉以改善先前技術的問題。
為達上述目的，本發明內容之一技術態樣係關於一種輸出電路，包含：輸入級電路以及輸出級電路。輸入級電路包含：差動輸入對電路以及二輸出電流鏡電路。差動輸入對電路配置以根據第一電壓源運作，以接收第一輸入電壓以及第二輸入電壓，並產生第一輸出電流以及第二輸出電流。二輸出電流鏡電路配置以根據第二電壓源運作，以分別根據第一輸出電流產生第一電流鏡輸出電流以及根據第二輸出電流產生第二電流鏡輸出電流，第一輸出電流鏡電流饋入輸入級輸出節點，第二輸出電流鏡電流流出輸入級輸出節點，其中第二電壓源之電壓小於第一電壓源之電壓。輸出級電路配置以根據第二電壓源運作，以自輸入級輸出節點接收輸入電壓，並產生輸出電壓。
本發明的輸出電路將使輸入級的差動輸入對電路根據較高的電壓源運作，達到提升增益的效果。不僅使輸出電壓的實際高準位和實際低準位可以逼近理想高準位和理想低準位，更可在不需額外設置增益級電路的情形下，達到提升增益的效果。
1‧‧‧輸出電路
100‧‧‧輸入級電路
110‧‧‧差動輸入對電路
120‧‧‧輸出電流鏡電路
122‧‧‧第一電流鏡
124‧‧‧第二電流鏡
130‧‧‧輸出電流鏡電路
150‧‧‧輸出級電路
IM‧‧‧鏡射電流
IOM1‧‧‧第一輸出電流鏡電流
IOM2‧‧‧第二輸出電流鏡電流
Io1‧‧‧第一輸出電流
Io2‧‧‧第二輸出電流
N1‧‧‧第一差動輸出端
N2‧‧‧第二差動輸出端
NM‧‧‧鏡射端
OI‧‧‧輸入級輸出節點
T1‧‧‧第一輸入電晶體
T2‧‧‧第二輸入電晶體
TC‧‧‧控制電晶體
Vb‧‧‧控制電壓
VDDH‧‧‧第一電壓源
VDDL‧‧‧第二電壓源
VH‧‧‧理想高準位
VH1‧‧‧實際高準位
VL‧‧‧理想低準位
VL1‧‧‧實際低準位
Vin‧‧‧輸入電壓
Vi+‧‧‧第一輸入電壓
Vi-‧‧‧第二輸入電壓
Vout‧‧‧輸出電壓
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為本發明一實施例中，一種輸出電路的電路圖；以及第2圖為本發明一實施例中，輸出電壓的示意圖。
請參照第1圖。第1圖為本發明一實施例中，一種輸出電路1的電路圖。於一實施例中，輸出電路1設置於通用序列埠(universal serial bus；USB)type-C實體層電路中。輸出電路1包含：輸入級電路100以及輸出級電路150。
輸入級電路100包含：差動輸入對電路110以及二輸出電流鏡電路120及130。
差動輸入對電路110包含第一輸入電晶體T1以及第二輸入電晶體T2，並根據第一電壓源VDDH運作。於一實施例中，第一電壓源VDDH為例如，但不限於3.3伏特，且差動輸入對電路110是透過控制電晶體TC電性耦接於第一電壓源VDDH。其中控制電晶體TC受控於控制電壓Vb，以在導通時使差動輸入對電路110接收第一電壓源VDDH的電壓。
第一輸入電晶體T1包含控制端、第一端以及第二端，控制端用以接收第一輸入電壓Vi+，第一端電性耦接於控制電晶體TC，第二端電性耦接於第一差動輸出端N1。第一輸入電晶體T1透過控制電晶體TC電性耦接於第一電壓源VDDH，並於第二端產生第一輸出電流Io1至第一差動輸出端N1。
第二輸入電晶體T2包含控制端、第一端以及第二端，控制端用以接收第二輸入電壓Vi-，第一端電性耦接於控制電晶體TC，第二端電性耦接於第二差動輸出端N2。第二輸入電晶體T2透過控制電晶體TC電性耦接於第一電壓源 VDDH，並於第二端產生第二輸出電流Io2至第二差動輸出端N2。
輸出電流鏡電路120配置以根據第二電壓源VDDL運作。其中，第二電壓源VDDL的電壓小於第一電壓源VDDH的電壓。於一實施例中，第二電壓源VDDL為例如，但不限於1.2伏特。
於本實施例中，輸出電流鏡電路120包含第一電流鏡122及第二電流鏡124。電流鏡122電性耦接於第一差動輸出端N1，以自第一差動輸出端N1接收並根據第一輸出電流Io1於鏡射端NM產生鏡射電流IM。第二電流鏡124電性耦接於鏡射端NM，以自鏡射端NM接受並根據鏡射電流IM產生第一輸出電流鏡電流IOM1。
輸出電流鏡電路130配置以根據第二電壓源VDDL運作。於本實施例中，輸出電流鏡電路130包含第三電流鏡(未另外標示)，電性耦接於第二差動輸出端N2，以自第二差動輸出端N2接受並根據第二輸出電流Io2產生第二輸出電流鏡電流IOM2。
如第1圖所示，第一輸出電流鏡電流IOM1饋入輸入級輸出節點OI，第二輸出電流鏡電流IOM2流出輸入級輸出節點OI。因此，輸入級輸出節點OI的電壓，將根據第一輸出電流鏡電流IOM1以及第二輸出電流鏡電流IOM2的大小決定。當第一輸出電流鏡電流IOM1大於第二輸出電流鏡電流IOM2時，輸入級輸出節點OI將輸出高準位的電壓。而當第一輸出電流鏡電流IOM1小於第二輸出電流鏡電流IOM2，輸入 級輸出節點OI將輸出低準位的電壓。
輸出級電路150配置以根據第二電壓源VDDL運作，以自輸入級輸出節點OI接收輸入電壓Vin，並產生輸出電壓Vout。於本實施例中，輸出級電路150為反相器，以使輸出電壓Vout為輸入電壓Vin的反相。於其他應用中，輸出級電路150亦可能為緩衝器，以使輸出電壓Vout和輸入電壓Vin為反相。
於一實施例中，各個電流鏡所接收以及產生的電流間的比例，將與電流鏡包含的電晶體之間的尺寸比例相關。於本實施例中，是以電流鏡包含相同尺寸的電晶體為例進行說明。因此，各個電流鏡所接收以及產生的電流將具有大致相同的大小。然而，在其他實施例中，亦可隨實際的應用或需求對電流鏡包含的電晶體的尺寸比例調整，以產生不同大小的電流。
以下將就輸出電路1的運作進行更詳細的說明。
由於差動輸入對電路110所接收的為差動輸入，因此當第一輸入電壓Vi+為高電壓準位時，第二輸入電壓Vi-將為低電壓準位。此時，第一輸入電晶體T1將為關閉，第二輸入電晶體T2則為導通。因此，第二輸出電流Io2將大於第一輸出電流Io1。進一步地，由第二輸出電流Io2所鏡射產生的第二輸出電流鏡電流IOM2，也將大於由第一輸出電流Io1鏡射為鏡射電流IM後再鏡射產生的第一輸出電流鏡電流IOM1。
因此，輸入級輸出節點OI所產生用以饋入輸出級電路150的輸入電壓Vin將被拉至低準位。在經過以反相器實 現的輸出級電路150後，將產生高準位的輸出電壓Vout。
另一方面，當第一輸入電壓Vi+為低電壓準位時，第二輸入電壓Vi-將為高電壓準位。此時，第一輸入電晶體T1將為導通，第二輸入電晶體T2則為關閉。因此，第一輸出電流Io1將大於第二輸出電流Io2。進一步地，由第一輸出電流Io1鏡射為鏡射電流IM後再鏡射產生的第一輸出電流鏡電流IOM1，也將大於由第二輸出電流Io2所鏡射產生的第二輸出電流鏡電流IOM2。
因此，輸入級輸出節點OI所產生用以饋入輸出級電路150的輸入電壓Vin將被抬升至高準位。在經過以反相器實現的輸出級電路150後，將產生低準位的輸出電壓Vout。
請參照第2圖。第2圖為本發明一實施例中，輸出電壓Vout的示意圖。
於一實施例中，輸出電壓Vout的理想高準位為VH，理想低準位為VL。然而因為電路中不理想的情形，輸出電壓Vout將僅能達到實際高準位VH1和實際低準位VL1。
在部分技術中，輸出電路中包含的所有電路區塊均是根據具有較低電壓的相同電壓源運作。在這樣的情形下，當輸出電路的結構中具有多個串聯的電晶體時，這樣的電壓源將可能與此些電晶體的閾值電壓總和相近，而造成增益級電路的電壓餘裕(voltage headroom)不足而使輸入電壓的增益大幅降低。這樣的情形下，輸出電壓Vout的實際高準位VH1和實際低準位VL1將與理想高準位VH和理想低準位VL相差過大，可能造成輸出電壓Vout的邏輯錯誤。
因此，本發明的輸出電路1將使輸入級的差動輸入對電路根據較高的電壓源運作，達到提升增益的效果。不僅實際高準位VH1和實際低準位VL1可以逼近理想高準位VH和理想低準位VL，更可在不需額外設置增益級電路的情形下，達到提升增益的效果。於一實施例中，實際高準位VH1可在小於理想高準位VH的10%的範圍中，實際低準位VL1可為在大於理想低準位VL的10%的範圍中。
上述的第一電壓源VDDH以及第二電壓源VDDL之電壓數值僅為一範例。於其他實施例中，第一電壓源VDDH以及第二電壓源VDDL亦可以其他數值實現。較佳地，第一電壓源VDDH之電壓可設置為大於第二電壓源VDDL之電壓、控制電晶體TC之控制閾值電壓與第一輸入電晶體T1或第二輸入電晶體T2的輸入閾值電壓之總和，以達到提升足夠的增益的功效。
雖然上文實施方式中揭露了本發明的具體實施例，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不悖離本發明之原理與精神的情形下，當可對其進行各種更動與修飾，因此本發明之保護範圍當以附隨申請專利範圍所界定者為準。
1‧‧‧輸出電路
100‧‧‧輸入級電路
110‧‧‧差動輸入對電路
120‧‧‧輸出電流鏡電路
122‧‧‧第一電流鏡
124‧‧‧第二電流鏡
130‧‧‧輸出電流鏡電路
150‧‧‧輸出級電路
IM‧‧‧鏡射電流
IOM1‧‧‧第一輸出電流鏡電流
IOM2‧‧‧第二輸出電流鏡電流
Io1‧‧‧第一輸出電流
Io2‧‧‧第二輸出電流
N1‧‧‧第一差動輸出端
N2‧‧‧第二差動輸出端
NM‧‧‧鏡射端
OI‧‧‧輸入級輸出節點
T1‧‧‧第一輸入電晶體
T2‧‧‧第二輸入電晶體
TC‧‧‧控制電晶體
Vb‧‧‧控制電壓
VDDH‧‧‧第一電壓源
VDDL‧‧‧第二電壓源
Vin‧‧‧輸入電壓
Vi+‧‧‧第一輸入電壓
Vi-‧‧‧第二輸入電壓
Vout‧‧‧輸出電壓

Claims (8)

  1. 一種輸出電路，包含：一輸入級電路，包含：一差動輸入對電路，配置以根據一第一電壓源運作，以接收一第一輸入電壓以及一第二輸入電壓，並產生一第一輸出電流以及一第二輸出電流；以及二輸出電流鏡電路，配置以根據一第二電壓源運作，以分別根據該第一輸出電流產生一第一電流鏡輸出電流以及根據該第二輸出電流產生一第二電流鏡輸出電流，該第一輸出電流鏡電流饋入一輸入級輸出節點，該第二輸出電流鏡電流流出該輸入級輸出節點，其中該第二電壓源之電壓小於該第一電壓源之電壓；以及一輸出級電路，配置以根據該第二電壓源運作，以自該輸入級輸出節點接收一輸入電壓，並產生一輸出電壓。
  2. 如請求項1所述之輸出電路，其中該二輸出電流鏡電路包含：一第一電流鏡電路，包含一第一電流鏡以及一第二電流鏡，該第一電流鏡電性耦接於該差動雙入對電路的一第一差動輸出端，以自該第一差動輸出端接受並根據該第一輸出電流於一鏡射端產生一鏡射電流，該第二電流鏡電性耦接於該鏡射端，以自該鏡射端接受並根據該鏡射電流產生該第一輸出電流鏡電流；以及一第二電流鏡電路，包含一第三電流鏡，電性耦接於該 差動雙入對電路的一第二差動輸出端，以自該第二差動輸出端接受並根據該第二輸出電流產生該第二輸出電流鏡電流。
  3. 如請求項1所述之輸出電路，其中該差動輸入對電路透過一控制電晶體接受該第一電壓源之電壓。
  4. 如請求項3所述之輸出電路，其中該差動輸入對電路包含一第一輸入電晶體以及一第二輸入電晶體，該第一電壓源之電壓大於該第二電壓源之電壓、該控制電晶體之一控制閾值電壓與該第一或該第二輸入電晶體的一輸入閾值電壓之總和。
  5. 如請求項1所述之輸出電路，其中該輸出級電路為一緩衝器。
  6. 如請求項1所述之輸出電路，其中該輸出級電路為一反相器。
  7. 如請求項1所述之輸出電路，其中該第一電壓源之電壓為3.3伏特，該第二電壓源之電壓為1.2伏特。
  8. 如請求項1所述之輸出電路，其中該輸出電路設置於一通用序列埠(universal serial bus；USB)type-C實體層電路中。
TW108123984A 2019-07-08 2019-07-08 輸出電路 TWI692940B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108123984A TWI692940B (zh) 2019-07-08 2019-07-08 輸出電路
US16/922,339 US10996698B2 (en) 2019-07-08 2020-07-07 Output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108123984A TWI692940B (zh) 2019-07-08 2019-07-08 輸出電路

Publications (2)

Publication Number Publication Date
TWI692940B true TWI692940B (zh) 2020-05-01
TW202103448A TW202103448A (zh) 2021-01-16

Family

ID=71896071

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108123984A TWI692940B (zh) 2019-07-08 2019-07-08 輸出電路

Country Status (2)

Country Link
US (1) US10996698B2 (zh)
TW (1) TWI692940B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6714077B2 (en) * 1999-08-10 2004-03-30 Oki Electric Industry Co., Ltd. Operational amplifier having large output current with low supply voltage
TWI272766B (en) * 2004-03-11 2007-02-01 Taiwan Semiconductor Mfg Differential amplifier, complementary metal-oxide-semiconductor fully differential amplifier, and low voltage complementary metal-oxide-semiconductor fully differential amplifier
TWI371919B (en) * 2007-11-05 2012-09-01 Nat Semiconductor Corp Apparatus and method for low power rail-to-rail operational amplifier
TWI492541B (zh) * 2012-07-05 2015-07-11 Novatek Microelectronics Corp 輸出緩衝器
TWI508431B (zh) * 2013-04-30 2015-11-11 Mstar Semiconductor Inc 運算放大器及其操作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287068A (en) * 1992-08-27 1994-02-15 Harris Corporation Comparator amplifier
US6252435B1 (en) * 2000-10-05 2001-06-26 Pericom Semiconductor Corp. Complementary differential amplifier with resistive loads for wide common-mode input range
US6429735B1 (en) * 2001-08-29 2002-08-06 National Semiconductor Corporation High speed output buffer
US6844781B1 (en) * 2003-07-07 2005-01-18 Ami Semiconductor, Inc. Dual differential-input amplifier having wide input range
US7190193B1 (en) * 2005-04-21 2007-03-13 Xilinx, Inc. Method and apparatus for a differential driver with voltage translation
US7514966B2 (en) * 2005-06-02 2009-04-07 Via Technologies, Inc. Fast, low offset ground sensing comparator
US7576572B2 (en) * 2007-09-05 2009-08-18 Jennic Limited Rail-to-rail comparator with hysteresis
US8476935B2 (en) * 2009-07-02 2013-07-02 Robert Bosch Gmbh Comparator with self-limiting positive feedback
US9634629B2 (en) * 2014-07-31 2017-04-25 Kabushiki Kaisha Toshiba Semiconductor amplifier circuit
CN110568896B (zh) * 2018-06-05 2021-01-05 中芯国际集成电路制造(北京)有限公司 比较器、集成电路和方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6714077B2 (en) * 1999-08-10 2004-03-30 Oki Electric Industry Co., Ltd. Operational amplifier having large output current with low supply voltage
TWI272766B (en) * 2004-03-11 2007-02-01 Taiwan Semiconductor Mfg Differential amplifier, complementary metal-oxide-semiconductor fully differential amplifier, and low voltage complementary metal-oxide-semiconductor fully differential amplifier
TWI371919B (en) * 2007-11-05 2012-09-01 Nat Semiconductor Corp Apparatus and method for low power rail-to-rail operational amplifier
TWI492541B (zh) * 2012-07-05 2015-07-11 Novatek Microelectronics Corp 輸出緩衝器
TWI508431B (zh) * 2013-04-30 2015-11-11 Mstar Semiconductor Inc 運算放大器及其操作方法

Also Published As

Publication number Publication date
US10996698B2 (en) 2021-05-04
US20210011504A1 (en) 2021-01-14
TW202103448A (zh) 2021-01-16

Similar Documents

Publication Publication Date Title
TWI486739B (zh) 訊號產生電路
US10855265B2 (en) Comparison circuit
JP4475309B2 (ja) コンパレータ
US8482329B2 (en) High voltage input receiver with hysteresis using low voltage transistors
US7710182B2 (en) Reliable level shifter of ultra-high voltage device used in low power application
US10778227B2 (en) Level shifting circuit and method
US20070257724A1 (en) Level conversion circuit and input-output device using same
US20230108055A1 (en) Negative voltage level conversion control circuit and method
US9800246B2 (en) Level shifter applicable to low voltage domain to high voltage domain conversion
JP2008167094A (ja) レベル変換回路
WO2018055666A1 (ja) インターフェース回路
WO2022116415A1 (zh) 电平转换电路
TWI692940B (zh) 輸出電路
US8198877B2 (en) Low voltage drop out regulator
US9225333B2 (en) Single supply level shifter with improved rise time and reduced leakage
US8482317B2 (en) Comparator and method with adjustable speed and power consumption
CN112230707B (zh) 输出电路
US9705490B2 (en) Driver circuit for single wire protocol slave unit
US20130002332A1 (en) Bus switch circuit
JP2007053729A (ja) 比較器
TWI635745B (zh) 接收器及控制接收器的方法
US20140111266A1 (en) Method and device for high-speed general purpose level-shifting
US8816723B1 (en) Buffer circuit
KR20150119618A (ko) 슈미트 트리거 회로를 이용한 논리 게이트
JP5450226B2 (ja) デューティ比自動調整コンパレータ回路