TWI686055B - 三重平衡交錯混合器 - Google Patents

三重平衡交錯混合器 Download PDF

Info

Publication number
TWI686055B
TWI686055B TW105103353A TW105103353A TWI686055B TW I686055 B TWI686055 B TW I686055B TW 105103353 A TW105103353 A TW 105103353A TW 105103353 A TW105103353 A TW 105103353A TW I686055 B TWI686055 B TW I686055B
Authority
TW
Taiwan
Prior art keywords
signal
fets
mixer
interleaved
triple
Prior art date
Application number
TW105103353A
Other languages
English (en)
Other versions
TW201637352A (zh
Inventor
納分 達夫特里
提姆 勒羅卡
Original Assignee
美商諾斯洛普格拉曼系統公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商諾斯洛普格拉曼系統公司 filed Critical 美商諾斯洛普格拉曼系統公司
Publication of TW201637352A publication Critical patent/TW201637352A/zh
Application granted granted Critical
Publication of TWI686055B publication Critical patent/TWI686055B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/009—Reduction of local oscillator or RF leakage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1466—Passive mixer arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明揭示一種三重平衡混合器。該混合器可以一互補金屬氧化物半導體(CMOS)mmW(毫米波)積體電路為特徵且將一反相雙平衡混合器新增至一雙平衡吉伯爾單元(Gilbert cell)混合器以提供一三重平衡混合器。用於此類型之混合器之另一術語為雙重雙平衡。使場效電晶體(FET)器件對交錯成一單一器件。該反相混合器提供振幅等於來自第一混合器之LO饋通之一反相LO饋通信號。該反相LO饋通係用於抵消RF埠處之第一混合器之LO饋通或洩漏。

Description

三重平衡交錯混合器 政府權力聲明
依照政府合同第FA8650-10-C-7027號，美國政府對本發明享有某些權利。
本發明大體上係關於mmW(毫米波)積體電路，且更具體言之係關於CMOS中執行之吉伯爾單元混合器。
混合器係用於組合兩個或兩個以上信號之器件。舉例而言，混合器通常用於射頻(RF)發射器及接收器中以使用一本地振盪器(LO)將信號從一高頻率(RF)降頻轉換至一較低頻率(IF)，或反之亦然。混合器之一類型稱為一吉伯爾單元且使用電晶體實施。
混合器可具有多種拓撲。一單平衡混合器升頻轉換或降頻轉換一輸入射頻信號，但LO信號仍洩漏至輸出。一雙平衡混合器具備一雙平衡信號之兩個極性，且因此可抵消信號中希望抵消之一者(尤其LO)。然而，事實上，即使經良好設計的混合器仍有一些LO洩漏(亦稱為饋通)。
最小化一混合器之輸出處之洩漏之一解決方案係新增一濾波器。然而，此類型之系統需要一較高頻率輸入信號與一較低頻率輸入信號之一折衷。較高頻率輸入信號導致一較高頻率輸出信號(在一固定LO之情況下)及因此具有較少元件之一較小濾波器。此對於晶片上 實現係實用的，但在數位類比轉換器上實現卻係困難的。另一方面，一較低頻率輸入信號可以一更困難且不切實際之晶片上濾波器設計為特徵。
在圖1中展示雙平衡混合器之一特定類型(一雙平衡吉伯爾單元)。展示經組態以用作為一升頻轉換器之混合器100，其中混合一較低頻率(IF)與一LO信號以產生一較高頻率(RF)輸出。在一較佳實施例中包含六個電晶體(其等係場效電晶體(FET))，但亦可使用其他切換組件，諸如雙極接面電晶體(BJT)。IF信號連接至電晶體102之閘極終端，且IF信號之一反相連接至電晶體104之閘極終端。電晶體102及104之源極終端皆連接至元件106(在圖1中展示為一電流源)。或者，若混合器100係用作為一降頻轉換器，則元件106可為一接地節點。
LO信號連接電晶體108及110之閘極終端，且LO信號之一反相連接至電晶體112及114之閘極終端。電晶體108及112之源極終端皆連接至電晶體102之汲極終端。電晶體110及114之源極終端皆連接至電晶體104之汲極終端。在輸出116處在電晶體108、110、112以及114之汲極終端處提供輸出RF信號。
一吉伯爾單元混合器通常提供高LO信號洩漏抑制，然而，先前技術設計無法完全消除LO信號洩漏。一種解決方案係使用在LO信號通過一外部移相器及一可變衰減器之後在外部分離該LO信號且組合該LO信號與混合器之輸出信號之一抵消技術。此解決方案難以在單一晶片上實施，因其需要使用不同製造技術製成之多種組件。此外，LO信號(混合器形成一路徑且移相器/衰減器形成另一路徑)之不同路由路徑通常引起兩個LO信號之間之失配相位關係，此導致不完美的LO信號洩漏抵消。
因此，需要一種具有減少的LO饋通之混合器。
在一例示性實施例中，藉由將一反相雙平衡混合器新增至一雙平衡吉伯爾單元混合器以提供一三重平衡混合器而設計一互補金屬氧化物半導體(CMOS)mmW積體電路。用於此類型混合器之另一術語為雙重雙平衡。此係藉由將場效電晶體(FET)器件對交錯成一單一器件而完成。反相混合器提供振幅等於來自第一混合器之LO饋通之一反相LO饋通信號。反相LO饋通係用於抵消RF埠處之第一混合器之LO饋通或洩漏。
使用交錯之一晶片佈局設計允許12個器件合併成6個器件，藉此新增反相雙平衡吉伯爾單元混合器而不佔用晶片上之顯著更多空間。具有相反LO信號之相同混合器確保來自兩個混合器之饋通LO在組合時將為異相且具有相同振幅。
在一實施方案中，本發明包含形成一三重平衡混合器之一裝置，該三重平衡混合器具有：第一複數個場效電晶體(FET)，其等互連為接收一本地振盪器(LO)信號之一雙平衡混合器；及第二複數個FET，其等在基板上與該第一複數個FET交錯且互連為接收LO信號之反相之一雙平衡混合器；其中移除該三重平衡混合器之輸出中之一LO洩漏信號。
在一進一步實施例中，本發明包含一半導體器件，其具有：第一複數個場效電晶體(FET)，其等在一閘極終端處接收一本地振盪器(LO)信號；第二複數個FET，其等在一閘極終端處接收該LO信號之一反相且與第一FET集合交錯使得連接該第一及第二複數個FET之每一對之一汲極終端；第三複數個FET，其等在一閘極終端處接收一中間頻率信號且在其等汲極終端處連接至第一FET集合之一源極終端；及第四複數個FET，其等在一閘極終端處接收IF信號之一反相且在其等汲極終端處連接至第二FET集合之一源極終端，該第四複數個FET與該第三複數個FET交錯使得該第三及第四複數個FET之每一對之源極 終端彼此連接。
在一進一步實施例中，使用一矽基板上之CMOS(互補金屬氧化物半導體)製造本發明。
在又一實施例中，複數個電晶體之每一電晶體包含複數個指狀物，該等指狀物之每一者經單獨控制。
在一實施例中，本發明之器件接收一低頻率IF(中間頻率)信號且將該IF信號升頻轉換至一較高頻率RF(射頻)信號。
在一進一步實施例中，本發明之器件接收一高頻率RF(射頻)信號且將該RF信號降頻轉換至一較低頻率IF(中間頻率)信號。
在另一實施例中，混合器包含：一第一對交錯FET，其等具有耦合至一共同源之第一及第二源極終端、連接至一IF(中間頻率)信號之相反極性之第一及第二閘極終端以及第一及第二汲極終端；一第二對交錯FET，其等包括連接至該第一汲極終端之一第三源極終端、連接至一LO(本地振盪器)信號之一第三閘極終端、連接至該第二汲極終端之一第四源極終端、連接至LO信號之一反相之一第四閘極終端以及耦合在一起之汲極終端；及一第三對交錯FET，其等包括連接至該第一汲極終端之一第五源極終端、連接至該LO信號之反相之一第五閘極終端、連接至該第二汲極終端之一第六源極終端、連接至該LO信號之一第六閘極終端以及彼此耦合且耦合至第二對交錯FET之汲極終端之汲極終端。
在又另一實施例中，本發明操作為一收發器之部分。
100‧‧‧混合器
102‧‧‧電晶體
104‧‧‧電晶體
106‧‧‧元件/電流源
108‧‧‧電晶體
110‧‧‧電晶體
112‧‧‧電晶體
114‧‧‧電晶體
116‧‧‧輸出
200‧‧‧三重平衡混合器
202‧‧‧電晶體
204‧‧‧電晶體
208‧‧‧電晶體
210‧‧‧電晶體
212‧‧‧電晶體
214‧‧‧電晶體
216‧‧‧頂部集合
218‧‧‧底部集合
220‧‧‧方塊
222‧‧‧方塊
224‧‧‧終端
402‧‧‧閘極
404‧‧‧汲極
406‧‧‧源極
408‧‧‧終端/閘極終端
410‧‧‧終端/閘極終端
412‧‧‧指狀物
414‧‧‧指狀物
416‧‧‧指狀物
418‧‧‧閘極終端
420‧‧‧閘極終端
422‧‧‧第一源極終端
424‧‧‧第二源極終端
426‧‧‧汲極終端
502‧‧‧汲極
504‧‧‧指狀物
506‧‧‧指狀物
508‧‧‧指狀物
510‧‧‧指狀物
512‧‧‧閘極1
514‧‧‧指狀物
516‧‧‧指狀物
518‧‧‧指狀物
520‧‧‧指狀物
522‧‧‧閘極2
524‧‧‧指狀物
526‧‧‧指狀物
528‧‧‧指狀物
530‧‧‧指狀物
532‧‧‧源極1
534‧‧‧指狀物
536‧‧‧指狀物
538‧‧‧指狀物
540‧‧‧源極2
542‧‧‧指狀物
544‧‧‧指狀物
自描述、申請專利範圍及附圖將明白本發明之例示性實施方案之特徵，其中：圖1展示一先前技術雙平衡吉伯爾單元混合器。
圖2展示根據本發明之一三重平衡吉伯爾單元混合器。
圖3A至圖3B展示圖2之一些電晶體之更詳細電路圖。
圖4A至圖4C展示交錯電晶體之晶片佈局之表示。
圖5展示來自圖2之交錯電晶體之一晶片佈局之表示。
圖2中展示根據本發明之一三重平衡混合器200。FET 102、104、108、110、112以及114用作相似於在圖1中展示為藉由共同元件符號指示之一第一雙平衡混合器。FET 202、204、208、210、212以及214形成一反相雙平衡混合器。整體上由216指示成對切換FET之一頂部集合。在此集合中，接收LO信號之FET 108與FET 208(其接收LO信號之一反相)成對。以一類似方式，FET 112及212、FET 114及214以及FET 110及210各自形成具有不同源極終端但共用一共同汲極終端之對。每一對FET形成一交錯器件，如下文將結合圖4A至圖4C及圖5所解釋。
在圖3A中展示圖2之頂部集合216之每一FET對之一電路圖。舉例而言，以圖2之方塊220內部之該對FET 108及FET 208為例，圖3A展示一交錯器件，該器件具有兩個閘極控制件G1及G2、兩個源極S1及S2以及一單一汲極。再次參考圖2，FET 108及FET 208兩者之汲極終端連結在一起且連接至RFout終端224。兩個閘極終端分別連接至LO信號(圖3A之G1)及LO信號之反相(圖3A之G2)。如下文將描述，FET 108之源極終端連接至FET 102之汲極，而FET 208之源極連接至FET 202之汲極。
返回至圖2，FET之底部集合218亦包含經匹配之對。在此情況中，FET 102與FET 202成對，而FET 104與FET 204成對。FET 202及FET104接收一IF信號，IF信號係藉由FET 102及FET 204接收之信號之反相。每一對FET形成一交錯器件，如下文將結合4A至圖4C所解釋。
在圖3B中展示集合218中之FET對之一電路圖。以圖2之方塊222 內部之該對FET 102及FET 202為例，圖3B展示一交錯器件，其具有兩個閘極控制件G1及G2、兩個汲極D1及D2以及一單一源極。再次參考圖2，FET 102及FET 202兩者之源極終端經連結在一起且連結至電流源106。兩個閘極終端連接至IF信號(圖3B之G1)及IF信號之反相(圖3B之G2)。FET 102之汲極終端經連結至FET 108及FET 112之源極終端，而FET 202之汲極終端連接至FET 208及FET 212之源極終端。
多種技術可用於製造吉伯爾單元混合器。一MMIC(單片微波積體電路)最初使用III至V族化合物半導體(諸如GaAs(砷化鎵))製造，但亦可使用矽技術。MMIC之一缺點在於以下事實：其等通常僅以一至兩個金屬層為特徵，從而使複雜互連電路之設計變得困難或不切實際。
相反地，CMOS(互補金屬氧化物半導體)係製造積體電路(具體言之電晶體，其等包含至多20個金屬層，從而允許更複雜電路設計)之一方法。製造於CMOS中之電晶體通常以指狀物實體佈置於一晶片上以促進器件之間之必要連接。
結合圖4A至圖4C更詳細論述圖2之電路之晶片佈局。圖4A描繪一單指狀物FET器件之一表示，其中一閘極402定位於一汲極404與一源極406之間。通常，為最佳化電路設計中之多種因素，尤其當器件大小減小時，一電晶體將如圖4B中所展示般分離成若干指狀物。將一電晶體分離成指狀物亦允許控制一晶片上之器件之大小。在一視圖中，圖4B之器件可視為一單一電晶體，其中將終端408及410連結在一起以形成一閘極終端，將指狀物414及416連結在一起以形成一源極終端且指狀物412形成汲極。或者，利用使用CMOS之mmW矽電路設計之優點，一FET器件之每一指狀物可被單獨控制且因此，圖4B之器件亦表示交錯成具有一共同汲極及單獨閘極以及單獨源極之一單一器件之兩個單指狀物器件，類似於圖3A中所展示之器件。在圖4B中， 閘極終端408及410圍繞單一汲極終端412。源極終端414及416分別定位在閘極終端408及410之相對側上。
本發明之一特徵在於，利用使用CMOS之mmW矽電路設計，一FET器件之每一指狀物可被單獨控制且因此，兩個FET器件可交錯成一器件。此交錯提供將12個器件合併成6個器件，藉此允許一額外雙平衡吉伯爾單元混合器新增至一第一雙平衡吉伯爾單元混合器，從而最小化路由RF/IF/LO信號之困難同時提供維持適當相位關係之益處。換言之，使用具有相同路徑長度之相同電路產生LO洩漏信號及其反相，此確保所要LO洩漏信號抵消。
根據一進一步實施例，亦使多指狀物器件交錯。在圖4C中展示一對交錯兩個指狀物器件之一表示。在418及420處展示第一及第二閘極終端。在422中展示一第一源極終端且在424處展示一第二源極終端。最後，在426處展示一汲極終端。
圖5描繪來自圖2之集合220之交錯電晶體之一表示。特定而言，圖5展示一可能晶片佈局。一組合汲極502對應於圖2之RFout終端224。汲極502具有4個指狀物504、506、508及510，其等各形成圖2之集合216中之電晶體對之一者之組合輸出。藉由512指示之閘極1連接至例如LO信號以及指狀物514、516、518及520。藉由522指示之閘極2連接至例如LO信號之反相以及指狀物524、526、528及530。類似地，藉由532指示之源極1連接至指狀物534、536、538。藉由540指示之源極2連接至指狀物542及544。在一實施例中，源極1連接至圖2之電晶體102之汲極且源極2連接至電晶體202之汲極，但替代連接亦係可能的。
圖2之電晶體108之源極終端及閘極終端係由(舉例而言)圖5之指狀物534、514、516、526、518、520以及538形成。圖3之電晶體208之源極終端及閘極終端係由(舉例而言)指狀物524、542、526、528、 544及530形成。
在一實施例中，器件利用矽RF CMOS之優點且藉由使器件之指狀物交錯而定製如何分接一FET器件之終端。此藉由新增兩個雙平衡吉伯爾單元混合器使得可消除LO洩漏而允許實施一三重平衡混合器。在一升頻轉換器中，此允許使用來自一數位類比轉換器(DAC)之一較低IF信號，舉例而言，其撤銷DAC之負擔。其亦降低用於大型濾波器設計之困難抑制準則，此在CMOS上係困難的。交錯之緊密性質允許信號之實際路由以完成一晶片上三重平衡混合器，從而提供具有一小佔據面積之一高效能電路。該電路提供來自其他電路組件之改良效能以及較低要求，藉此亦降低來自DAC及濾波器之電力要求。此電路對於直接轉換系統(其中LO饋通可係至關重要的)將係理想的。
根據本發明之一三重平衡吉伯爾單元混合器將用於利用需要針對由系統產生之全部其他寄生信號之高帶外抑制之一收發器或接收器(尤其需要高LO隔離(例如一直接轉換架構或零拍)之任何收發器)之任何類型之通信系統。通常，LO係帶外寄生信號之主要原因，因為其通常開始於一非常強信號。
雖然已在本文中詳細描繪及描述本發明之例示性實施方案，但相關技術者將顯而易見，在不脫離本發明之精神之情況下可作出各種修改、新增、替換及類似者且此等修改、新增、替換及類似者因此將被視作處在如以下申請專利範圍定義之本發明之範疇內。
舉例而言，亦可將本發明之器件製造為雙極接面電晶體(BJT)。另外，如一般技術者所了解，器件之個別指狀物之特定位置可改變。
102‧‧‧電晶體
104‧‧‧電晶體
106‧‧‧元件/電流源
108‧‧‧電晶體
110‧‧‧電晶體
112‧‧‧電晶體
114‧‧‧電晶體
200‧‧‧三重平衡混合器
202‧‧‧電晶體
204‧‧‧電晶體
208‧‧‧電晶體
210‧‧‧電晶體
212‧‧‧電晶體
214‧‧‧電晶體
216‧‧‧頂部集合
218‧‧‧底部集合
220‧‧‧方塊
222‧‧‧方塊
224‧‧‧終端

Claims (18)

  1. 一種三重平衡混合器，其包括：第一複數個場效電晶體(FET)，其等互連為接收一本地振盪器(LO)信號之一第一雙平衡混合器；及第二複數個FET，其等在一基板上與該第一複數個FET交錯且互連為接收該LO信號之反相之一第二雙平衡混合器；其中移除該三重平衡混合器之輸出中之一LO洩漏信號。
  2. 如請求項1之三重平衡混合器，其中該混合器係使用一矽基板上之CMOS(互補金屬氧化物半導體)製造。
  3. 如請求項1之三重平衡混合器，其中該複數個電晶體之每一電晶體進一步包括複數個指狀物，該等指狀物之各者經單獨控制。
  4. 如請求項1之三重平衡混合器，其中該混合器進一步接收一低頻率IF(中間頻率)信號且將該IF信號升頻轉換至一較高頻率RF(射頻)信號。
  5. 如請求項1之三重平衡混合器，其中該混合器進一步接收一高頻率RF(射頻)信號且將該RF信號降頻轉換至一較低頻率IF(中間頻率)信號。
  6. 如請求項1之三重平衡混合器，其中一第一對交錯FET包括：第一及第二源極終端，其等耦合至一共同源；第一及第二閘極終端，其等連接至一IF(中間頻率)信號之相反極性；及第一及第二汲極終端。
  7. 如請求項6之三重平衡混合器，其中一第二對交錯FET包括：一第三源極終端，其連接至該第一汲極終端；一第三閘極終端，其連接至該LO信號；一第四源極終端，其連接至該第二汲極終端；一第四閘極終端，其連接至該LO信號之一反相；及汲極終 端，其等耦合在一起。
  8. 如請求項7之三重平衡混合器，其中一第三對交錯FET包括：一第五源極終端，其連接至該第一汲極終端；一第五閘極終端，其連接至該LO信號之該反相；一第六源極終端，其連接至該第二汲極終端；一第六閘極終端，其連接至該LO信號；及汲極終端，其等彼此耦合且耦合至該第二對交錯FET之該等汲極終端。
  9. 如請求項1之三重平衡混合器，其中該混合器操作為一收發器之部分。
  10. 一種半導體器件，其包括：第一複數個場效電晶體(FET)，其等在一閘極終端處接收一本地振盪器(LO)信號；第二複數個FET，其等在一閘極終端處接收該LO信號之一反相且與該第一複數個FET交錯使得連接該第一及第二複數個FET之每一對之一汲極終端；第三複數個FET，其等在一閘極終端處接收一中間頻率(IF)信號且在其等汲極終端處連接至該第一複數個FET之一源極終端；第四複數個FET，其等在一閘極終端處接收該IF信號之一反相且在其等汲極終端處連接至該第二複數個FET之一源極終端，該第四複數個FET與該第三複數個FET交錯使得該第三及第四複數個之每一對之該等源極終端彼此連接。
  11. 如請求項10之半導體器件，其中該器件係使用一矽基板上之CMOS(互補金屬氧化物半導體)製造。
  12. 如請求項10之半導體器件，其中該第一、第二、第三、第四複數個電晶體之每一電晶體進一步包括複數個指狀物，該等指狀物之各者經單獨控制。
  13. 如請求項10之半導體器件，其中該器件包括一三重平衡混合 器。
  14. 如請求項13之半導體器件，其中該器件進一步接收一低頻率IF(中間頻率)信號且將該IF信號升頻轉換至一較高頻率RF(射頻)信號。
  15. 如請求項13之半導體器件，其中該器件進一步接收一高頻率RF(射頻)信號且將該RF信號降頻轉換至一較低頻率IF(中間頻率)信號。
  16. 如請求項10之半導體器件，其中該第一及第二複數個FET在一基板上藉由對交錯。
  17. 如請求項10之半導體器件，其中該第三及第四複數個FET在一基板上藉由對交錯。
  18. 如請求項10之半導體器件，其中該器件操作為一收發器之部分。
TW105103353A 2015-03-31 2016-02-02 三重平衡交錯混合器 TWI686055B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/674,379 US9385657B1 (en) 2015-03-31 2015-03-31 Triple balanced, interleaved mixer
US14/674,379 2015-03-31

Publications (2)

Publication Number Publication Date
TW201637352A TW201637352A (zh) 2016-10-16
TWI686055B true TWI686055B (zh) 2020-02-21

Family

ID=55697443

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105103353A TWI686055B (zh) 2015-03-31 2016-02-02 三重平衡交錯混合器

Country Status (6)

Country Link
US (1) US9385657B1 (zh)
EP (1) EP3278449B1 (zh)
DK (1) DK3278449T3 (zh)
ES (1) ES2879232T3 (zh)
TW (1) TWI686055B (zh)
WO (1) WO2016160134A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10637398B1 (en) * 2019-04-30 2020-04-28 Bae Systems Information And Electronic Systems Integration Inc. Power efficient triple-balanced radio frequency mixers
US10630239B1 (en) * 2019-06-12 2020-04-21 Qualcomm Incorporated Low area layout for multiphase mixer local oscillator

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997023035A1 (en) * 1995-12-20 1997-06-26 Watkins-Johnson Company Triple-balanced passive transmission fet mixer
US6847808B2 (en) * 2002-02-28 2005-01-25 G-Plus, Inc. Ultra-high linearity RF passive mixer
US20070264958A1 (en) * 2006-05-11 2007-11-15 Chia-Liang Lin Dual-lo mixer and radio
US20090174459A1 (en) * 2008-01-07 2009-07-09 Qualcomm Incorporated Quadrature radio frequency mixer with low noise and low conversion loss
JP4323311B2 (ja) * 2001-09-14 2009-09-02 トレックス・エンタープライゼス・コーポレーション 自由空間ミリ波中継線によるセルラー電話システム
US20110248766A1 (en) * 2010-04-08 2011-10-13 Viasat, Inc. Compact high linearity mmic based fet resistive mixer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630715B2 (en) 2001-10-01 2003-10-07 International Business Machines Corporation Asymmetrical MOSFET layout for high currents and high speed operation
US7102411B2 (en) 2003-03-06 2006-09-05 Broadcom Corporation High linearity passive mixer and associated LO buffer
US20060071304A1 (en) 2004-09-29 2006-04-06 International Business Machines Corporation Structure and layout of a fet prime cell
US7994632B2 (en) 2006-01-10 2011-08-09 International Rectifier Corporation Interdigitated conductive lead frame or laminate lead frame for GaN die
US8417209B2 (en) * 2009-10-30 2013-04-09 Stmicroelectronics Design And Application Gmbh Image frequency rejection mixer
JP5397289B2 (ja) 2010-03-29 2014-01-22 住友電気工業株式会社 電界効果トランジスタ
US8212611B2 (en) 2010-10-06 2012-07-03 Texas Instruments Incorporated Switching core layout
US9160388B2 (en) 2012-12-18 2015-10-13 Broadcom Corporation Receiver architecture with complementary passive mixer and complementary common-gate tia with low-noise gain control

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997023035A1 (en) * 1995-12-20 1997-06-26 Watkins-Johnson Company Triple-balanced passive transmission fet mixer
JP4323311B2 (ja) * 2001-09-14 2009-09-02 トレックス・エンタープライゼス・コーポレーション 自由空間ミリ波中継線によるセルラー電話システム
US6847808B2 (en) * 2002-02-28 2005-01-25 G-Plus, Inc. Ultra-high linearity RF passive mixer
US20070264958A1 (en) * 2006-05-11 2007-11-15 Chia-Liang Lin Dual-lo mixer and radio
US8045951B2 (en) * 2006-05-11 2011-10-25 Realtek Semiconductor Corp. Dual-LO mixer and radio
US20090174459A1 (en) * 2008-01-07 2009-07-09 Qualcomm Incorporated Quadrature radio frequency mixer with low noise and low conversion loss
US20110248766A1 (en) * 2010-04-08 2011-10-13 Viasat, Inc. Compact high linearity mmic based fet resistive mixer
US20130176067A1 (en) * 2010-04-08 2013-07-11 Viasat, Inc. Compact high linearity mmic based fet resistive mixer

Also Published As

Publication number Publication date
TW201637352A (zh) 2016-10-16
ES2879232T3 (es) 2021-11-22
EP3278449B1 (en) 2021-04-14
DK3278449T3 (da) 2021-05-31
EP3278449A1 (en) 2018-02-07
US9385657B1 (en) 2016-07-05
WO2016160134A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
US11742820B2 (en) Integrated and combined phase shifter and isolation switch
US20140062575A1 (en) RF Switch Branch Having Improved Linearity
KR102459302B1 (ko) 반송파 결합 및 비반송파 결합을 위한 저잡음 증폭기 및 그것의 방법
US10141888B2 (en) Double balanced mixer
EP2263308B1 (en) A combined mixer and balun design
JP2005136948A (ja) アンテナスイッチ回路
CN111030601B (zh) 具有本地振荡器泄漏补偿的多核心混频器
TWI743376B (zh) 具有改善線性之混頻器
TWI686055B (zh) 三重平衡交錯混合器
US8055233B2 (en) High linearity passive mixer and method thereof
TWI548206B (zh) 基於ｆｅｔ電阻式混頻器的小型高線性單晶微波積體電路
JP5689841B2 (ja) 方向性結合型ミキサー回路
KR101214589B1 (ko) 구동회로용 고집적 다운컨버터
EP3646461A2 (en) Mixer with series connected active devices
US9768728B2 (en) Regenerative frequency divider
US20210058093A1 (en) Rf quadrature mixing digital-to-analog conversion
TWI514660B (zh) 巴倫混頻器電路
US6603964B1 (en) Mixer with reduced carrier feedthrough
JPH1117455A (ja) 周波数変換器
JP2009231583A (ja) 化合物半導体スイッチ回路装置
JP2009231582A (ja) 化合物半導体スイッチ回路装置