TWI684986B - 半導體裝置和其操作方法 - Google Patents

半導體裝置和其操作方法 Download PDF

Info

Publication number
TWI684986B
TWI684986B TW105122687A TW105122687A TWI684986B TW I684986 B TWI684986 B TW I684986B TW 105122687 A TW105122687 A TW 105122687A TW 105122687 A TW105122687 A TW 105122687A TW I684986 B TWI684986 B TW I684986B
Authority
TW
Taiwan
Prior art keywords
memory
memory blocks
erase
data
memory device
Prior art date
Application number
TW105122687A
Other languages
English (en)
Other versions
TW201735042A (zh
Inventor
朴炳俊
朴成曹
李剛在
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201735042A publication Critical patent/TW201735042A/zh
Application granted granted Critical
Publication of TWI684986B publication Critical patent/TWI684986B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公開涉及一種半導體記憶體裝置及其操作方法。半導體記憶體裝置包括：包括多個記憶體塊的記憶體單元陣列；週邊電路，適用於對記憶體單元陣列執行擦除操作和程式化操作；以及控制邏輯，適用於在擦除操作期間控制週邊電路來對所有所述多個記憶體塊擦除，然後以虛設資料對該多個記憶體塊執行程式化。

Description

半導體裝置和其操作方法
本發明的各種實施例總體而言涉及一種電子設備，更具體地，涉及一種半導體記憶體裝置及其操作方法。
相關申請的交叉引用
本申請要求2016年3月25日提交的申請號為10-2016-0035866的韓國專利申請的優先權，其通過引用整體合併於此。
半導體記憶體裝置可以被分類為揮發性記憶體裝置和非揮發性記憶體裝置。
非揮發性記憶體裝置以比揮發性記憶體裝置相對更低的讀寫速度來操作，但是不論該裝置的電源是導通還是關斷，非揮發性記憶體裝置都保留其儲存的資料。因此，採用非揮發性記憶體裝置來儲存即使不對該裝置通電時也需要被保持的資料。非揮發性記憶體裝置的示例包括唯讀記憶體(ROM)、遮罩ROM(MROM)、可程式化ROM(PROM)、可擦除可程式化ROM(EPROM)、可電擦除可電程式化ROM(EPROM)、快閃記憶體、相變隨機存取記憶體(PRAM)、磁性RAM(MRAM)、電阻式RAM(RRAM)以及鐵電RAM(FRAM)。快閃記憶體使用廣泛，並可以被分類為NOR型記憶體或NAND型記憶體。
快閃記憶體享有RAM裝置和ROM裝置兩者的優點。例如，與RAM類似，快閃記憶體可以被自由程式化和擦除。同樣地，與ROM類似，即使在未通電時，快閃記憶體也可以保留其儲存的資料。快閃記憶體已廣泛用作諸如行動電話、數位照相機、個人數位助理(PDA)和MP3播放機等的可攜式電子裝置的存儲媒體。
快閃記憶體裝置可以被分類為二維(2D)半導體裝置和三維(3D)半導體裝置。在二維半導體裝置中，記憶體單元的串形成在半導體裝置基板的水平方向上，而在三維半導體裝置中，記憶體單元的串形成在半導體裝置基板的垂直方向上。
各種實施例涉及一種具有改善的程式化資料保持特性的半導體記憶體裝置及其操作方法。
根據一個實施例，半導體記憶體裝置可以包括：記憶體單元陣列，包括多個記憶體塊；週邊電路，適用於對記憶體單元陣列執行擦除操作和程式化操作；以及控制邏輯，適用於在擦除操作期間控制週邊電路來擦除所有所述多個記憶體塊，然後用虛設資料對所述多個記憶體塊進行程式化。
根據一個實施例，所要求保護的半導體記憶體裝置可以包括：記憶體單元陣列，包括多個記憶體塊；週邊電路，適用於對記憶體單元陣列執行擦除操作和程式化操作；以及控制邏輯，適用於回應於擦除命令來控制週邊電路對所有所述多個記憶體塊執行擦除操作和虛設程式化操作。
根據一個實施例，提供一種半導體記憶體裝置的操作方法，該方法可以包括：提供包括多個記憶體塊的半導體記憶體裝置；以及用虛設資料對所有所述多個記憶體塊進行程式化。
100‧‧‧半導體記憶體裝置
110‧‧‧記憶體單元陣列
120‧‧‧位址解碼器
130‧‧‧讀寫電路
140‧‧‧控制邏輯
150‧‧‧電壓產生器
1000‧‧‧記憶體系統
1100‧‧‧控制器
1110‧‧‧隨機存取記憶體(RAM)
1120‧‧‧處理單元
1130‧‧‧主機介面
1140‧‧‧記憶體介面
1150‧‧‧錯誤校正塊
2000‧‧‧記憶體系統
2100‧‧‧半導體記憶體裝置
2200‧‧‧控制器
3000‧‧‧計算系統
3100‧‧‧中央處理單元
3200‧‧‧隨機存取記憶體(RAM)
3300‧‧‧使用者介面
3400‧‧‧電源
3500‧‧‧系統匯流排
現在將結合下列附圖描述本發明的各個實施例，在這些附圖中：圖1是圖示根據本發明的一個實施例的半導體記憶體裝置的方塊圖；圖2是圖示根據本發明的一個實施例的圖1中的記憶體單元陣列的方塊圖；圖3是圖示根據本發明的一個實施例的記憶體塊中包括的記憶體串的三維視圖；圖4是圖3的記憶體串的電路圖；圖5是圖示根據本發明的一個實施例的半導體記憶體裝置的操作的流程圖；圖6是圖示根據本發明的一個實施例的包括半導體記憶體裝置的記憶體系統的方塊圖；圖7是圖示根據本發明的一個實施例的記憶體系統的方塊圖；圖8是圖示根據本發明的一個實施例的包括記憶體系統的計算系統的方塊圖。
本發明的各個實施例涉及一種具有改善的資料保持性以及可靠性的半導體記憶體裝置及其操作方法。應當注意，本發明所述實施例的具體結構性和/或功能性描述是為了說明本發明的目的而給出的，而不意在限制本發明的範圍。因此，應當理解本發明不局限於在此所述的具體實施例。本發明所屬領域的技術人員在閱讀本公開後，可以設想在本發明範圍內的許多其他實施例和/或它們的變化例。
還應當理解，當描述一個元件“耦接”或“連接”到另一元件時，該元件可以直接耦接或直接連接到其他元件，或通過第三元件耦接或連接到其他元件。相反地，應當理解，當一個元件被稱為被“直接連接到”或“直接耦接到”另一元件時，在它們之間無另一元件介入。描述元件之間關係的其他表述，即“之間”和“直接在……之間”，或者“相鄰”和“直接相鄰”需要以相同的方式來解讀。
還將理解，儘管在此可以使用術語“第一”、“第二”、“第三”等來描述各個元件，但這些元件不受這些術語所限。這些術語用於將一個元件與另一元件區分。因此，在不脫離本發明的精神和範圍的情況下，下面描述的第一元件也可以被稱為第二或第三元件。
附圖不一定成比例，並且在某些實例中，比例可能已經被誇大從而清楚地圖示實施例的特徵。例如，在附圖中，為了便於圖示，與實際的物理厚度相比，元件的厚度和間隔可能被誇大。
在此使用的術語是出於描述特定實施例的目的，而非意在限制本發明。如在此所使用的，除非在上下文中另外明確指示，否則單數形式也意在包括複數形式。還將理解，當在本說明書中使用術語“包含”、 “包含有”、“包括”和“包括有”時，指定所闡明的元件的存在，而不排除一個或更多其他元件的存在或添加。如在此所使用的，術語“和/或”包括相關的列舉項的一個或更多的任意或全部組合。
在下面的說明中，為了提供對本發明的透徹理解，陳述了許多具體細節。在缺乏這些具體細節的一些或全部的情況下，也可以實施本發明。在其他情況下，為了避免對本發明造成不必要的模糊，未詳細描述公知的處理結構和/或處理。
還要注意，在某些情況下，對相關領域的技術人員將顯而易見的是，除非另有特別聲明，否則結合一個實施例所描述的特徵或元件可以單獨使用或者與另一實施例的其他特徵或元件組合來使用。
下面，將參照附圖詳細描述本發明的各個實施例。
現在參照圖1，根據本發明的一個實施例，提供了半導體記憶體裝置100。
根據圖1的實施例，半導體記憶體裝置100可以包括記憶體單元陣列110、位址解碼器120、讀寫電路130、控制邏輯140和電壓產生器150。
位址解碼器120、讀寫電路130和電壓產生器150可以被定義為週邊電路，所述週邊電路被配置為對記憶體單元陣列110執行擦除操作和程式化操作。
記憶體單元陣列110可以包括多個記憶體塊BLK1至BLKz。記憶體塊BLK1至BLKz可以通過字線WL耦接到位址解碼器120。記憶體塊BLK1至BLKz可以通過位線BL1至BLm耦接到讀寫電路130。 記憶體塊BLK1至BLKz中的每個可以包括多個記憶體單元。根據一個實施例，多個記憶體單元可以是非揮發性記憶體單元。例如，多個記憶體單元可以是基於電荷捕獲裝置的非揮發性記憶體單元。共同地連接到同一字線的多個記憶體單元可以被定義為單個頁。記憶體單元陣列110可以包括多個頁。此外，記憶體單元陣列110的記憶體塊BLK1至BLKz中的每個可以包括多個串。所述多個串中的每個可以包括在位線與源極線之間串聯耦接的汲極選擇電晶體、多個記憶體單元和源極選擇電晶體。
位址解碼器120可以通過字線WL耦接到記憶體單元陣列110。位址解碼器120可以被配置為回應於從控制邏輯140輸出的控制信號AD_signal而操作。位址解碼器120可以通過半導體記憶體裝置100中的輸入/輸出緩衝器(未圖示)來接收位址ADDR。
位址解碼器120可以在控制邏輯140的控制下，在程式化操作期間，將由電壓產生器150產生的程式化電壓Vpgm和通過電壓Vpass施加到記憶體單元陣列110的字線WL。
可以對記憶體塊BLK1至BLKz之中的至少一個選中記憶體塊執行半導體記憶體裝置100的程式化操作。此外，可以以頁為單位對選中記憶體塊執行程式化操作。
例如，回應於程式化操作的請求而接收到的位址ADDR可以包括塊位址、列位址和行位址。位址解碼器120可以響應於塊位址和列位址而選擇一個記憶體塊和一個字線。行位址(Yi)可以由位址解碼器120解碼，並提供給讀寫電路130。
此外，可以以記憶體塊為單位執行半導體記憶體裝置100 的擦除操作。當接收到針對記憶體塊的擦除命令時，可以擦除該記憶體塊。當接收到針對全部記憶體塊的擦除命令時，可以同時或按順序擦除所有記憶體塊BLK1至BLKz。
回應於擦除操作的請求而接收到的位址ADDR可以包括塊位址。響應於該塊位址，位址解碼器120可以選擇至少一個要被擦除的記憶體塊。回應於該塊位址，位址解碼器120可以選擇全部要被擦除的記憶體塊。
位址解碼器120可以包括塊解碼器、列解碼器、行解碼器以及地址緩衝器。
讀寫電路130可以包括多個頁緩衝器PB1至PBm。頁緩衝器PB1至PBm可以通過位線BL1至BLm耦接至記憶體單元陣列110。頁緩衝器PB1至PBm中的每個可以臨時儲存在程式化操作期間接收到的資料DATA，以及基於臨時儲存的資料來控制位元線BL1至BLm中的每個的電位。此外，當在擦除操作之後執行虛設程式化操作以對虛設資料程式化時，讀寫電路130可以臨時儲存虛設資料，以及基於臨時儲存的虛設資料來控制位元線BL1至BLm中的每個的電位。
讀寫電路130可以響應於從控制邏輯140接收到的控制信號PB_signal而操作。
控制邏輯140可以耦接到位址解碼器120、讀寫電路130以及電壓產生器150。控制邏輯140可以通過半導體記憶體裝置100的輸入/輸出緩衝器(未圖示)，例如從主機設備(未示出)接收命令CMD。控制邏輯140可以被配置為回應於命令CMD來控制半導體記憶體裝置100的操作。
當接收到用於所有記憶體塊的擦除操作的命令CMD時，控制邏輯140可以控制位址解碼器120、讀寫電路130和電壓產生器150來執行對所有記憶體塊BLK1至BLKz的擦除操作，以及隨後用虛設資料對所有記憶體塊程式化。
當接收到用於程式化操作的命令CMD時，控制邏輯140可以控制位址解碼器120、讀寫電路130和電壓產生器150來執行對記憶體塊BLK1至BLKz之中的選中記憶體塊的擦除操作，以及隨後對選中記憶體塊執行程式化操作。
電壓產生器150可以回應於從控制邏輯140接收到的控制信號VG_signal來操作。
在擦除操作期間，電壓產生器150可以響應於從控制邏輯140接收到的控制信號來產生擦除電壓Verase。在擦除操作期間產生的擦除電壓Verase可以通過記憶體單元陣列110的源極線而被提供給在記憶體塊BLK1至BLKz之中選中的至少一個記憶體塊。
此外，在程式化操作期間，電壓產生器150可以響應於控制邏輯140而產生程式化電壓Vpgm和通過電壓Vpass。
現在參照圖2，提供圖1的記憶體單元陣列110的一個實施例。
參照圖2，記憶體單元陣列110可以包括多個記憶體塊BLK1至BLKz。該多個記憶體塊BLK1至BLKz中的每個可以具有三維結構。該多個記憶體塊中的每個可以包括層疊在基板之上的多個記憶體單元。該多個記憶體單元可以沿+X方向、+Y方向和+Z方向佈置。將參照圖3和圖4， 將更詳細地描述記憶體塊BLK1至BLKz中的每個。
圖3是圖示根據本發明的一個實施例的在記憶體塊中包括的記憶體串的三維視圖。圖4是圖3中的記憶體串的電路圖。
參照圖3和圖4，源極線SL可以形成在半導體基板之上。垂直通道層SP可以形成在源極線SL上。垂直通道層SP的頂部可以耦接至位線BL。垂直通道層SP可以包括例如多晶矽。多個導電層SGS、WL0至WLn及SGD可以形成為在不同的高度圍繞垂直通道層SP。多個導電層SGS、WL0至WLn可以以固定間隔沿+Z方向間隔開。兩個連續導電層之間的間隙可以包括絕緣層(未圖示)。包括電荷儲存層的多層膜(未圖示)可以形成在垂直通道層SP的表面上。該多層膜可以位於垂直通道層SP與導電層SGS、WL0至WLn及SGD之間。該多層膜可以具有按順序層疊有氧化物層、氮化物層以及氧化物層的ONO結構。
最下面的導電層可以是源極選擇線(或第一選擇線)SGS，而最上面的導電層可以是汲極選擇線(或第二選擇線)SGD。在選擇線SGS與SGD之間的多個導電層可以是字線WL0至WLn。換言之，導電層SGS、WL0至WLn及SGD可以由半導體基板之上的多個層形成。穿過導電層SGS、WL0至WLn及SGD的垂直通道層SP可以沿垂直方向耦接在位線BL與形成於半導體基板上的源極線SL之間。
汲極選擇電晶體SDT可以形成在最上面導電層SGD圍繞垂直通道層SP的部位處。源極選擇電晶體SST可以形成在最下面導電層SGS圍繞垂直通道層SP的部位處。記憶體單元C0至Cn可以形成在中間導電層WL0至WLn圍繞垂直通道層SP的部位處。
具有上述結構的記憶體串可以包括在源極線SL與位線BL之間的沿垂直方向耦接到基板的源極選擇電晶體SST、記憶體單元C0至Cn及汲極選擇電晶體SDT。回應於施加到第一選擇線SGS的第一選擇信號，源極選擇電晶體SST可以將記憶體單元C0至Cn電耦接至源極線SL。回應於施加到第二選擇線SGD的第二選擇信號，汲極選擇電晶體SDT可以將記憶體單元C0至Cn電耦接至位線BL。
圖5是圖示根據本發明的一個實施例的半導體記憶體裝置的操作的流程圖。
下面將參照圖1至圖5描述根據一個實施例的半導體記憶體裝置的操作方法。
當在步驟S110中輸入了用於針對全部記憶體塊的擦除操作的命令CMD時，在步驟S120中，控制邏輯140可以控制位址解碼器120、讀寫電路130和電壓產生器150來對全部記憶體塊執行擦除操作。
可以同時或按順序對所有記憶體塊BLK1至BLKz執行擦除操作。
回應於控制邏輯140的控制，電壓產生器150可以對記憶體單元陣列110的源極線SL施加擦除電壓Verase。
當同時擦除所有記憶體塊時，位址解碼器120可以將由電壓產生器150產生的擦除操作電壓施加到記憶體塊BLK1至BLKz的字線WL。
當按順序擦除記憶體塊BLK1至BLKz時，控制邏輯140可以控制位址解碼器120選擇第一記憶體塊(例如，第一記憶體塊BLK1)，以及將由電壓產生器150產生的擦除操作電壓施加到選中的第一記憶體塊 BLK1。由電壓產生器150產生的擦除電壓Verase可以被施加到選中的第一記憶體塊BLK1的源極線SL。在對第一記憶體塊BLK1的擦除操作完成之後，控制邏輯140可以控制位址解碼器120來執行對後續記憶體塊(例如，第二記憶體塊BLK2)的擦除操作。可以通過將塊位址每次增加1(一)來選擇後續記憶體塊。控制邏輯140可以通過按順序選擇記憶體塊來控制位址解碼器120和電壓產生器150執行擦除操作，直到對最後記憶體塊BLKz的擦除操作完成為止。
當對所有記憶體塊BLK1至BLKz的擦除操作完成時，在步驟S130中，可以通過用虛設資料對記憶體塊BLK1至BLKz中的每個執行程式化來執行虛設程式化操作。
回應於控制邏輯140的控制，讀寫電路130可以臨時儲存虛設資料，並根據臨時儲存的虛設資料來控制位元線BL1至BLm中的每個的電位。
回應於控制邏輯140的控制，電壓產生器150可以產生程式化電壓Vpgm和通過電壓Vpass，以及位址解碼器120可以將程式化電壓Vpgm和通過電壓Vpass施加到在多個記憶體塊BLK1至BLKz之中的選中記憶體塊的字線，由此執行虛設程式化操作。
該虛設資料可以是隨機數據。例如，該虛設資料可以是使用任意適當的公知技術產生的隨機數據。
可以對記憶體塊BLK1至BLKz中的每個執行用來程式化虛設資料的上述虛設程式化操作。
當在步驟S140中輸入了用於程式化操作的命令CMD時， 在步驟S150中，控制邏輯140可以控制位址解碼器120和電壓產生器150來執行對選中記憶體塊的擦除操作，其中，該選中記憶體塊將被執行程式化操作。
位址解碼器120可以選擇要被執行程式化操作的記憶體塊，並將由電壓產生器150產生的擦除操作電壓施加到選中記憶體塊的字線WL。然後，電壓產生器150可以回應於控制邏輯140的控制，通過將擦除電壓Verase施加到選中記憶體塊的源極線SL來執行擦除操作。
接下來，在步驟S160中，可以對選中記憶體塊執行程式化操作。
讀寫電路130的頁緩衝器PB1至PBm中的每個可以臨時儲存要程式化的資料DATA，並且根據臨時儲存的資料DATA來控制與之對應的位線BL1至BLm中的每個的電位。資料DATA可以與用於程式化操作的命令CMD一起輸入。在控制邏輯140的控制下，電壓產生器150可以產生程式化電壓Vpgm和通過電壓Vpass，以及位址解碼器120可以將程式化電壓Vpgm和通過電壓Vpass施加到在記憶體塊BLK1至BLKz之中的選中記憶體塊的字線，由此執行程式化操作。
如上所述，根據一個實施例，當輸入了針對全部記憶體塊的擦除命令時，可以擦除所有記憶體塊，然後可以程式化虛設資料。接下來，當輸入了針對選中記憶體塊的程式化命令時，可以對選中記憶體塊執行擦除操作，然後執行程式化操作。結果，程式化資料可以被儲存在選中記憶體塊中，而剩餘記憶體塊可以用虛設資料來程式化。這樣，在擦除狀態下，儲存在被程式化的記憶體塊中的程式化資料不受相鄰記憶體塊的干擾，因 此程式化資料的保持特性可以得到改善。
根據另一實施例，當在步驟S110中輸入了針對所有記憶體塊的擦除操作的命令CMD時，可以跳過步驟S120中針對所有記憶體塊的擦除操作和步驟S130中針對虛設資料的程式化操作，取而代之可以將虛設程式化脈衝施加到所有記憶體塊，由此執行虛設程式化操作。接下來，如圖5所示，可以按循序執行步驟S140至S160。由於即使在輸入了針對所有記憶體塊的擦除操作的命令CMD時，可以跳過針對所有記憶體塊的擦除操作，因此該實施例是有利的，使得可以減少整體操作時間及功耗。
圖6圖示了根據本發明的一個實施例的包括半導體記憶體裝置的記憶體系統1000。
半導體記憶體裝置100可以與上面參照圖1所述的半導體記憶體裝置相同。由此將省略對其的詳細說明。
控制器1100可以耦接到主機和半導體記憶體裝置100。控制器1100可以被配置為應主機的請求訪問半導體記憶體裝置100。例如，控制器1100可以控制半導體記憶體裝置100的讀取操作、程式化操作、擦除操作和/或後臺操作中的至少一個。控制器1100可以提供在半導體記憶體裝置100與主機之間的介面。控制器1100可以驅動用於控制半導體記憶體裝置100的韌體。
控制器1100可以包括隨機存取記憶體(RAM)1110、處理單元1120、主機介面1130、記憶體介面1140和錯誤校正塊1150。RAM 1110可以用作處理單元1120的操作記憶體、在半導體記憶體裝置100與主機之間的高速緩衝記憶體和/或在半導體記憶體裝置100與主機之間的緩衝記憶 體。處理單元1120可以控制控制器1100的操作。此外，在寫操作期間，控制器1100可以臨時儲存從主機提供的程式化資料。
主機介面1130可以包括用於在主機與控制器1100之間交換資料的協定。例如，控制器1100可以通過諸如通用序列匯流排(USB)協定、多媒體卡(MMC)協定、周邊元件連接(PCI)協議、PCI-快速(PCI-E)協定、高級技術附件(ATA)協定、串列ATA協定、並行ATA協定、小型電腦小介面(SCSI)協定、增強小型磁片介面(ESDI)協定、集成驅動電子(IDE)協定、私有協定等的一種或更多種協定與主機通信。
記憶體介面1140可以使控制器與半導體記憶體裝置100交互。可以採用任何適當的介面。例如，在一個實施例中，記憶體介面可以包括反及快閃記憶體介面或反或快閃記憶體介面。
錯誤校正塊1150可以通過使用錯誤校正塊(ECC)來檢測並校正在從半導體記憶體裝置100讀取的資料中的錯誤。可以採用任何適當的錯誤校正塊。處理單元1120可以基於錯誤校正塊1150的錯誤檢測結果來控制讀取電壓並執行重讀取操作。根據一個實施例，錯誤校正塊可以被提供作為控制器1100的一個元件。
控制器1100和半導體記憶體裝置100可以集成在單個半導體裝置中。根據一個實施例，控制器1100和半導體記憶體裝置100可以集成在單個半導體裝置中從而形成諸如PC卡(個人電腦記憶體卡國際協會(PCMCIA))、緊湊型快閃卡(CF)、智慧媒體卡(SMC)、記憶棒、多媒體卡(MMC、RS-MMC或微型MMC)、SD卡(SD、迷你SD卡、微型SD或SDHC)、通用快閃記憶體裝置(UFS)等的存儲卡。
控制器1100和半導體記憶體裝置100可以集成在單個半導體裝置中從而形成固態硬碟(SSD)。SSD可以包括用於在半導體記憶體裝置中儲存資料的儲存裝置。當記憶體系統1000用作SSD時，耦接到記憶體系統1000的主機的操作速率可以得到顯著改善。
在另一實例中，記憶體系統1000可以用作諸如電腦、超級移動PC(UMPC)、工作站、小筆電、個人數位助理(PDA)、可攜式電腦、Web表格、無線電話、行動電話、智慧型電話、電子書、可攜式多媒體播放機(PMP)、可攜式遊戲機、導航裝置、黑匣子、數位照相機、立體電視、數位音訊記錄器、數位音訊播放機、數位圖形記錄器、數位圖形播放機、數位視訊記錄器、數位視訊播放機、用於在無線環境中發送/接收資訊的裝置、用於家用網路中的裝置、用於電腦網路中的裝置、用於遠端資訊處理網路的裝置、RFID裝置、用於計算系統的其他設備等的各種電子裝置中的若干元件中的一個。
根據一個示例性實施例，半導體記憶體裝置100或記憶體系統1000可以以各種形式封裝。例如，半導體記憶體裝置100或記憶體系統1000可以通過諸如堆疊式封裝(PoP)、球柵陣列(BGA)、晶片級封裝(CSP)、塑膠引線晶片載體(PLCC)、塑膠雙列直插封裝(PDIP)、華夫包式晶粒、晶圓形式晶粒、板上晶片(COB)、陶瓷雙列直插封裝(CERDIP)、塑膠四面扁平封裝(MQFP)、薄式四面扁平封裝(TQFP)、小外形積體電路(SOIC)、收縮型小外型封裝(SSOP)、薄型小外形封裝(TSOP)、系統級封裝(SIP)、多晶片封裝(MCP)、晶圓級製造封裝(WFP)、晶片級處理堆疊封裝(WSP)等的各種方法來封裝。
參照圖7，記憶體系統2000可以包括半導體記憶體裝置2100和控制器2200。半導體記憶體裝置2100可以包括多個半導體存儲晶片。該多個半導體存儲晶片可以被分組。
圖7圖示了通過第一通道CH1至第k通道CHk與控制器2200通信的多個組。半導體存儲晶片中的每個可以以與上面參照圖1所述的半導體記憶體裝置100中的一種基本相同的方式來配置和操作。
各個組可以通過單個公共通道與控制器2200通信。控制器2200可以以與參照圖6所述的控制器1100基本相同的方式來配置，並且被配置為通過多個第一通道CH1至第k通道CHk來控制半導體記憶體裝置2100的多個存儲晶片。
圖8圖示了包括根據圖7的實施例的記憶體系統的計算系統3000。
參照圖8，計算系統3000可以包括中央處理單元3100、隨機存取記憶體(RAM)3200、使用者介面3300、電源3400、系統匯流排3500和記憶體系統2000。
記憶體系統2000可以通過系統匯流排3500電連接到中央處理單元3100、RAM 3200、使用者介面3300以及電源3400。通過使用者介面3300提供的資料或由中央處理單元3100處理的資料可以被儲存在記憶體系統2000中。
如圖8所示，半導體記憶體裝置2100可以通過控制器2200耦接到系統匯流排3500。然而，半導體記憶體裝置2100可以直接耦接到系統匯流排3500。中央處理單元3100和RAM 3200可以執行控制器2200的功 能。
如圖8所示，可以提供圖7的記憶體系統2000。然而，可以用上面參照圖6所述的記憶體系統1000來替代記憶體系統2000。根據一個實施例，計算系統3000可以包括上面分別參照圖6和圖7所述的記憶體系統1000和記憶體系統2000兩者。
根據前述實施例，可以改善在半導體記憶體裝置的程式化操作期間所程式化的資料的保持特性。
對於本領域技術人員將明顯的是，在不脫離所附請求項所限定的本發明的精神和/或範圍的情況下，可以對本發明的上述示例性實施例作出各種修改。

Claims (7)

  1. 一種半導體記憶體裝置，所述半導體記憶體裝置包括：記憶體單元陣列，包括多個記憶體塊；週邊電路，適用於對所述記憶體單元陣列執行擦除操作和程式化操作；以及控制邏輯，適用於在所述擦除操作期間響應於與所有所述多個記憶體塊的所述擦除操作相對應的擦除命令，控制所述週邊電路來擦除所有所述多個記憶體塊，然後用虛設資料對所述多個記憶體塊進行程式化，並擦除被程式化至用所述虛設資料程式化的所述多個記憶體塊之中的選中記憶體塊內的所述虛設資料，以及在所述擦除操作後於所述程式化操作期間響應於程式化命令來對所述選中記憶體塊進行程式化。
  2. 根據請求項1所述的半導體記憶體裝置，其中，在所述擦除操作期間，所述控制邏輯控制所述週邊電路來同時或按順序擦除所有所述多個記憶體塊。
  3. 根據請求項1所述的半導體記憶體裝置，其中，所述虛設資料是隨機數據。
  4. 一種操作半導體記憶體裝置的方法，所述方法包括：提供包括多個記憶體塊的半導體記憶體裝置；響應於用於所有所述多個記憶體塊的擦除操作的擦除命令，擦除所有所述多個記憶體塊；用虛設資料對所有所述多個記憶體塊進行程式化；響應於程式化命令，對所述多個記憶體塊之中的用所述虛設資料程式 化的選中記憶體塊執行塊擦除操作；以及用程式化資料對所述選中記憶體塊執行程式化操作。
  5. 根據請求項4所述的方法，其中，所述程式化資料與所述程式化命令被一起輸入。
  6. 根據請求項4所述的方法，其中，對所有所述多個記憶體塊的所述擦除包括同時或按順序擦除所述多個記憶體塊。
  7. 根據請求項4所述的方法，其中，所述虛設資料是隨機數據。
TW105122687A 2016-03-25 2016-07-19 半導體裝置和其操作方法 TWI684986B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160035866A KR102452993B1 (ko) 2016-03-25 2016-03-25 반도체 메모리 장치 및 이의 동작 방법
KR10-2016-0035866 2016-03-25

Publications (2)

Publication Number Publication Date
TW201735042A TW201735042A (zh) 2017-10-01
TWI684986B true TWI684986B (zh) 2020-02-11

Family

ID=59898112

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105122687A TWI684986B (zh) 2016-03-25 2016-07-19 半導體裝置和其操作方法

Country Status (4)

Country Link
US (1) US9792992B1 (zh)
KR (1) KR102452993B1 (zh)
CN (1) CN107230497A (zh)
TW (1) TWI684986B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102461751B1 (ko) * 2018-07-31 2022-11-02 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR102676332B1 (ko) * 2018-08-08 2024-06-19 에스케이하이닉스 주식회사 메모리 컨트롤러
KR102516121B1 (ko) * 2018-10-22 2023-03-31 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
KR102520540B1 (ko) * 2018-10-23 2023-04-12 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR102626054B1 (ko) * 2018-11-05 2024-01-18 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR20200053018A (ko) 2018-11-07 2020-05-18 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치, 그리고 불휘발성 메모리 장치를 액세스하는 방법
KR20200104668A (ko) 2019-02-27 2020-09-04 삼성전자주식회사 수직형 메모리 장치 및 이의 동작 방법
KR20200108713A (ko) * 2019-03-11 2020-09-21 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
DE112019007429T5 (de) 2019-05-31 2022-03-03 Micron Technology, Inc. Verbesserte sicherheit und korrektheit beim lesen von daten in nichtflüchtigen speichergeräten
KR20210088996A (ko) * 2020-01-07 2021-07-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW276339B (zh) * 1994-09-03 1996-05-21 Samsug Electronics Co Ltd
US9117536B2 (en) * 2012-12-05 2015-08-25 Samsung Electronics Co., Ltd. Method for operating non-volatile memory device and memory controller
US20150332770A1 (en) * 2014-05-13 2015-11-19 Dae Han Kim Nonvolatile memory device, storage device including the nonvolatile memory device, and operating method of the storage device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7353323B2 (en) * 2003-03-18 2008-04-01 American Megatrends, Inc. Method, system, and computer-readable medium for updating memory devices in a computer system
KR100769771B1 (ko) 2006-09-29 2007-10-23 주식회사 하이닉스반도체 플래시 메모리 장치 및 그 소거 방법
KR20080084180A (ko) * 2007-03-15 2008-09-19 주식회사 하이닉스반도체 낸드 플래시 메모리 장치의 자동 소거 방법
KR20100106763A (ko) * 2009-03-24 2010-10-04 주식회사 하이닉스반도체 불휘발성 소자의 동작 방법
KR101138101B1 (ko) * 2010-05-27 2012-04-24 에스케이하이닉스 주식회사 불휘발성 메모리 소자의 프로그램 방법
KR20130036556A (ko) * 2011-10-04 2013-04-12 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR101916718B1 (ko) * 2012-02-28 2018-11-09 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 메모리 관리 방법
KR102102224B1 (ko) * 2013-10-01 2020-04-20 삼성전자주식회사 저장 장치 및 그것의 프로그램 방법
KR20150053092A (ko) * 2013-11-07 2015-05-15 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법
KR20150078165A (ko) * 2013-12-30 2015-07-08 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
KR102225989B1 (ko) * 2014-03-04 2021-03-10 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
KR102285994B1 (ko) * 2014-05-13 2021-08-06 삼성전자주식회사 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
US9798657B2 (en) * 2014-10-15 2017-10-24 Samsung Electronics Co., Ltd. Data storage device including nonvolatile memory device and operating method thereof
KR102291806B1 (ko) * 2015-04-20 2021-08-24 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW276339B (zh) * 1994-09-03 1996-05-21 Samsug Electronics Co Ltd
US9117536B2 (en) * 2012-12-05 2015-08-25 Samsung Electronics Co., Ltd. Method for operating non-volatile memory device and memory controller
US20150332770A1 (en) * 2014-05-13 2015-11-19 Dae Han Kim Nonvolatile memory device, storage device including the nonvolatile memory device, and operating method of the storage device

Also Published As

Publication number Publication date
US20170278574A1 (en) 2017-09-28
KR20170111081A (ko) 2017-10-12
US9792992B1 (en) 2017-10-17
TW201735042A (zh) 2017-10-01
CN107230497A (zh) 2017-10-03
KR102452993B1 (ko) 2022-10-12

Similar Documents

Publication Publication Date Title
TWI684986B (zh) 半導體裝置和其操作方法
CN106057237B (zh) 半导体存储器件及其操作方法
CN104835524B (zh) 半导体存储器件及其操作方法
US10916309B2 (en) Semiconductor memory device and operating method thereof
KR102611851B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
TW201734802A (zh) 記憶體系統以及其操作方法
US9490015B2 (en) Semiconductor memory device, memory system having the same, and method of operating the same
TW201532051A (zh) 半導體記憶體裝置及包含其之系統
US9165671B2 (en) Semiconductor memory device and method of operating the same
US10163512B2 (en) Semiconductor device capable of effectively eliminating hot holes in a channel and operating method thereof
US10340019B2 (en) Semiconductor memory device with improved program verification reliability
US11361828B2 (en) Semiconductor memory device and method of operating the same
US20150348634A1 (en) Semiconductor memory device, memory system including the same, and operating method thereof
US20180032271A1 (en) Semiconductor memory device and operating method thereof
CN112242396B (zh) 半导体存储器装置
CN113223581A (zh) 半导体存储器装置和操作该半导体存储器装置的方法