TWI683604B - 於接觸墊上形成可焊接焊料沉積物的方法及在活化接觸墊上暴露可焊接焊料沉積物之印刷電路板 - Google Patents

於接觸墊上形成可焊接焊料沉積物的方法及在活化接觸墊上暴露可焊接焊料沉積物之印刷電路板 Download PDF

Info

Publication number
TWI683604B
TWI683604B TW106145331A TW106145331A TWI683604B TW I683604 B TWI683604 B TW I683604B TW 106145331 A TW106145331 A TW 106145331A TW 106145331 A TW106145331 A TW 106145331A TW I683604 B TWI683604 B TW I683604B
Authority
TW
Taiwan
Prior art keywords
nickel
tin
alloy
opening
deposited
Prior art date
Application number
TW106145331A
Other languages
English (en)
Other versions
TW201831064A (zh
Inventor
凱-珍斯 麥特傑特
史凡 藍彼奇
詹 史派林
克里斯汀 歐德
Original Assignee
德商德國艾托特克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商德國艾托特克公司 filed Critical 德商德國艾托特克公司
Publication of TW201831064A publication Critical patent/TW201831064A/zh
Application granted granted Critical
Publication of TWI683604B publication Critical patent/TWI683604B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C25D5/56—Electroplating of non-metallic surfaces of plastics
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本發明係關於於接觸墊(B)上形成可焊接焊料沉積物之方法，其包含以下步驟：(i)提供或製造有機不導電基板(A)，其使該接觸墊在第一不導電抗蝕層(C)之開口(F)下暴露，(ii)使導電層(G)在該開口內部(G”)及外部(G’)沉積，使得產生活化表面，從而形成活化開口(F’)，(iii)將鎳(D)或鎳合金(D)電解沉積至該活化開口中，使得鎳/鎳合金沉積至該活化表面上，(iv)將錫(E)或錫合金(E)電解沉積至在步驟(iii)中沉積之該鎳/鎳合金上，限制條件係步驟(iii)或(iv)之該電解沉積產生經完全填充之活化開口，其中該經完全填充之活化開口填滿該鎳/鎳合金，或在該經完全填充之活化開口中，基於該經完全填充之活化開口之總體積，鎳/鎳合金之總體積高於錫及錫合金之總體積。

Description

於接觸墊上形成可焊接焊料沉積物的方法及在活化接觸墊上暴露可焊接焊料沉積物之印刷電路板
本發明係關於(i)於接觸墊上形成可焊接焊料沉積物之方法及(ii)在活化接觸墊上暴露可焊接焊料沉積物之印刷電路板。
在當前電子產品中容納眾多電子組件。為進一步增強此等產品之性能，亦需要增強該等組件之性能。
因此，愈來愈多地改良電子組件中之包裝，以增強該等組件及最終該等電子產品之性能。通常，由於小的積體電路面積、高的堆積密度及多個接腳(例如球柵陣列(BGA)、倒裝晶片或多晶片模組(MCM))，電子組件愈來愈小型化。
舉例而言，IBM在1964年引進倒裝晶片技術(亦稱為受控塌陷晶片連接，C4)，以使晶片(例如積體電路，IC)之晶片墊與電路(例如電路板或另一晶片之電路)之各別墊有效互連。該等墊亦通常稱為接觸區域。互連通常係經由沉積在晶片之墊與電路之墊之間的熔融/經焊接之焊料沉積物(亦稱為銲球或焊接接頭)，或代之位於晶片與電路之間之其他導電黏著材料來達成。可進一步將有機樹脂(亦稱為底部填充物(underfill或underfilling))分配在其間，藉此填充晶片與電路之間之間隙，此限制熱失 配且降低對熔融焊料沉積物之機械應力。此「面對面」包裝提供緊密互連及高堆積密度，其中無需線接合。另一優點係更佳的電性能，例如低電感。
在互連之前，通常在晶片之墊或二者之墊上形成可焊接焊料沉積物。若在電路(例如電路板之電路)之墊上形成焊料沉積物，則通常使用低溫焊料沉積物。通常，焊料沉積物含有錫、銅、金及其混合物作為可焊接金屬；低溫焊料沉積物具體而言含有錫或錫合金。
在互連期間及在之間具有焊料沉積物之各別墊彼此面對時，藉由通常在迴銲溫度下利用熱空氣使焊料沉積物熔融，使得在兩個各別墊之間形成統一電連接(熔融/經焊接之焊料沉積物)。為更好地焊接，通常在熔融之前施加助銲劑。
在現代應用中，通常在電路板、例如印刷電路板上提供電路。此一板包含印刷至不導電有機基板上之電路(通常為銅電路)。有機不導電基板上之電路係成本有效的且可快速產生。
在晶片中，亦將晶片墊(通常為銅墊)提供至通常為半導體材料(例如矽)之不導電基板上。
過去，可焊接焊料沉積物係藉由印刷(例如模版印刷)形成。然而，若可焊接沉積物之間之距離(間距；一開口中心與毗鄰開口中心之間之距離)為150μm或以下，則印刷方法通常達到其極限。此外，墊與焊料沉積物之間之結合強度隨著焊料沉積物尺寸減小而變弱。
為克服此缺點，在現代應用中電解形成可焊接焊料沉積物。與印刷方法相比，電解沉積通常以較高準確度進行且符合精細佈線之要求。因此，可實施具有減小電路板面積之高密度電路。
可焊接焊料沉積物之電解沉積通常以藉由(例如)無電方法(例如無電銅沉積)形成導電層(亦稱為籽晶層)開始。其後，藉由電解金屬沉積在導電層上依序形成用於可焊接焊料沉積物之金屬。
WO 2012/016932 A1係關於在基板上形成焊料沉積物及非熔融凸起結構之方法。該方法揭示至少一個接觸區域(101)、至少一個具有第一導電籽晶層(106)之接觸區域開口(105)及沉積至第一導電籽晶層上之電鍍金屬或金屬合金層(107)。電鍍金屬或金屬合金選自由以下組成之群：錫、銅、錫合金及銅合金。根據一實施例，將第一障壁層電鍍在至少一個接觸區域上，其中障壁層由選自由以下組成之群之金屬或合金組成：鎳、錫、鉻、鈦、銀、金、鈀、其合金及其多層。將第一障壁層沉積在第一導電籽晶層下方。
此外，WO’932在圖6c中揭示金屬或金屬合金層(107)頂部上之障壁層(115)。障壁層(115)可係鎳、鎳合金黏著層及/或金保護層。該障壁層(115)亦可由鎳、鉻、鈦、銀、金、鈀、其合金及其多層構成，其可藉由無電電鍍、物理氣相沉積或化學氣相沉積製得。
WO 2010/046235 A1係關於藉由電鍍形成焊料沉積物，具體而言係關於倒裝晶片包裝，更具體而言係關於由電鍍之錫及錫合金焊料形成之倒裝晶片接頭及板對板焊接接頭。類似於WO’932，WO’235揭示直接在接觸區域頂部上之鎳障壁層。
WO 2012/004136 A2係關於藉由電鍍形成焊料合金沉積物及(例如)IC基板與主動組件之間之焊接接頭。WO’136揭示包括具有電路之表面之基板，該電路包括至少一個接觸區域、使至少一個接觸區域暴露之焊接遮罩、金屬籽晶層、抗蝕層、由純錫組成之第一焊接材料及由錫-銀合金組 成之第二焊接材料層。視情況，鎳障壁層直接在接觸區域上形成。
US 2006/0219567 A1係關於電路板之導電凸起結構之製作方法。US’567揭示複數個在電路板之至少一個表面上形成之電連接墊、具有複數個使電連接墊暴露之開口之絕緣保護層、於絕緣保護層之表面及其開口上之導電層以及於導電層上之金屬層，該金屬層經電解沉積。導電層可係鎳。金屬層可由以下構成：Pb、Sn、Ag、Cu或其合金，較佳地金屬層係由銅構成。
EP 1 322 146 A1係關於電子包裝、具體而言係關於倒裝晶片包裝，更具體而言係關於由有機電路板上之電鍍焊料形成之倒裝晶片接頭及板對板焊接接頭。EP’146揭示有機板、至少一個接觸墊、使接觸墊暴露之焊接遮罩、沉積在該板上之薄金屬層、位於該墊上之具有至少一個開口之抗蝕層及藉由電鍍在該開口中形成之焊接材料。薄金屬層可係錫。焊料金屬係由選自由以下組成之群之元素之混合物製得之合金：鉛、錫、銀、銅、鉍、銻、鋅、鎳、鋁、鎂、銦、碲及鎵。在EP’146之圖3C中揭示障壁層，其可係鎳。
US 2007/0161223 A1揭示製作方法，其包括提供具有複數個第一、第二及第三導電墊之電路板；在電路板上形成第一及第二導電層；分別在第一及第二導電層上形成第一及第二抗蝕層，抗蝕層具有複數個用於使墊上之導電層暴露之開口；在第一及第二抗蝕層之開口中形成金屬層；及在金屬層上形成第一連接層。
US 2006/0043158 A1揭示製作電路板之電連接之方法。電路板在其上具有複數個電連接墊。保護層施加在電路板上且具有複數個用於使電連接墊暴露之開口。在保護層及電連接墊上形成導電層。抗蝕層施加在導電 層上，且具有一組用於使覆蓋一些電連接墊之導電層之部分暴露之開口。將第一金屬層電鍍在抗蝕層之開口中。另一組開口穿過對應於其餘電連接墊之抗蝕層形成。將第二金屬層電鍍在第一金屬層上且在其餘電連接墊之上，以在電路板上形成不同電連接。
US 2007/0278673 A1係關於具有預焊接凸起之電路板之修復結構及修復其之方法，且更具體而言係關於藉由微電極修復缺陷預焊接凸起之方法。
儘管可焊接焊料沉積物之電解沉積相對於印刷方法存在若干優點，但其亦面臨挑戰。現有電解沉積方法需要適應愈來愈小型化之墊大小。各別方法需要簡單且可靠。儘管墊大小減小，但需要維持墊與焊料沉積物之間可接受之結合強度。
此外，需要充分抑制銅離子自銅墊穿過可焊接焊料沉積物遷移至沉積物之外表面。在含錫焊料沉積物之情形下，在許多情形下觀察到銅錫合金之不期望形成。此一形成消極地影響通常所施加之助銲劑之效能，經常導致在可焊接焊料沉積物內形成不期望的空隙。
另外，通常將銅用於或用作不導電抗蝕層上之導電層，以實施隨後之電解金屬沉積。如上文所提及，減小墊大小現今愈來愈常見。作為其結果，導電層中之銅在遷移至焊料沉積物中方面愈來愈成為問題。由於焊料沉積物亦變得愈來愈小，故即使在比較薄之導電層中之少量銅亦引起不期望之銅離子浸潤至焊料沉積物中。若極小之焊料沉積物幾乎完全由錫組成，則此會變得甚至更成問題。
此外，幾乎完全由錫組成之焊料沉積物通常展現在壓力及/或熱下易於扭曲之傾向。本實驗已顯示，在此等情形下觀察到全部焊料沉積物之不 足內部剛度。此外，在熱及/或壓力下，幾乎純的錫焊料沉積物容易失去尺寸穩定性。因此，在熱及/或壓力下，焊料沉積物可與毗鄰焊料沉積物接觸，從而引起短路。若兩毗鄰焊料沉積物之間之間距為40μm或以下，則此尤其成問題。
在幾乎完全由錫組成之焊料沉積物中，錫通常經非保形沉積。此意指錫電解沉積在墊上，其中所用之沉積浴通常含有整平劑化合物。本實驗已顯示，對於純錫焊料沉積物可充分地實施此一電解沉積。然而，本實驗亦已顯示，錫合金之非保形電解沉積極經常僅不充分地達成，此通常在焊料沉積物內產生內含物，導致其自身在隨後迴銲期間形成空隙。在許多情形下，此缺點係藉由首先非保形沉積純錫且隨後沉積期望之錫合金來克服。然而，此包括不期望之額外製程步驟。
因此本發明之目標係提供改良之於接觸墊上形成可焊接焊料沉積物之方法，具體而言提供達成以下各項之方法：-可用於形成小尺寸焊料沉積物，具體而言用於形成展現直徑為50μm或以下、尤其30μm或以下之焊料沉積物，且-顯著防止銅離子自含銅導電層遷移至焊料沉積物中，使得仍可使用具有比較高的層厚度之含銅導電層，-同時提供在熱及/或壓力下增加之尺寸穩定性及增加之內部剛度，且-視情況容許在鎳或鎳合金上直接電解沉積錫合金作為結束，而無需鎳/鎳合金與錫合金之間之純錫沉積物，且-提供墊與焊料沉積物之間充分的結合強度。
上文所提及之目標係藉由於接觸墊B上形成可焊接焊料沉積物之方法 解決，該方法包含以下步驟：(i)提供或製造有機不導電基板A，其使該接觸墊在第一不導電抗蝕層C之開口F下暴露，(ii)使導電層G在開口內部G”及外部G’沉積，使得產生活化表面，從而形成活化開口F’，(iii)將鎳D或鎳合金D電解沉積至活化開口中，使得鎳/鎳合金沉積至活化表面上，(iv)將錫E或錫合金E電解沉積至在步驟(iii)中沉積之鎳/鎳合金上，限制條件係步驟(iii)或(iv)之電解沉積產生經完全填充之活化開口，其中經完全填充之活化開口填滿該鎳/鎳合金，或在經完全填充之該活化開口中，基於經完全填充之活化開口之總體積，鎳/鎳合金之總體積高於錫及錫合金之總體積。
在本發明之方法中，「可焊接焊料沉積物」表示在熔融、迴銲或焊接步驟之前之不同金屬層堆疊。
A‧‧‧有機不導電基板
B‧‧‧接觸墊、作為電路之一部分之接觸墊
C‧‧‧第一不導電抗蝕層
D‧‧‧鎳、鎳合金
E‧‧‧錫、錫合金
F‧‧‧開口、第一不導電抗蝕層之開口
F’‧‧‧活化開口
G‧‧‧導電層、形成活化表面之導電層
G’‧‧‧開口外部、活化開口外部
G’’‧‧‧開口內部、活化開口內部、導電層
H‧‧‧第二不導電抗蝕層
L‧‧‧擴大之活化開口
M‧‧‧銀、銀層
x‧‧‧活化開口之最大寬度
x’‧‧‧第二不導電抗蝕層中開口之最大寬度
y‧‧‧活化開口之最大深度
y'‧‧‧第二不導電抗蝕層中開口之最大深度
圖1及圖2係橫截面示意圖。
本發明之方法藉助圖更詳細地解釋。在圖中，參考符號具有以下含義：
A 有機不導電基板
B 作為電路之一部分之接觸墊
C 第一不導電抗蝕層
D 鎳或鎳合金
E 錫或錫合金
F 第一不導電抗蝕層之開口
F’ 活化開口(包括導電層G”，參見下文)
G 形成活化表面之導電層(包括活化開口外部(G’)之導電層及活化開口內部(G”)之導電層)
H 第二不導電抗蝕層
L 擴大之活化開口(包括活化開口F’)
M 銀
x 活化開口之最大寬度
y 活化開口之最大深度
x’ 第二不導電抗蝕層中開口之最大寬度
y’ 第二不導電抗蝕層中開口之最大深度
在圖1a中繪示有機不導電基板A，其使接觸墊B在第一不導電抗蝕層C之開口F下暴露。圖1a對應於本發明方法之步驟(i)。
圖1b另外顯示導電層G，其沉積在開口F之外部(G’)及內部(G”)，使得產生活化表面(即導電層形成活化表面)。展現導電層G”，則開口F變為活化開口F’。活化開口F’之體積通常係由其最大寬度x及其最大深度y確定。圖1b對應於本發明方法之步驟(ii)。
圖1c另外顯示在活化開口F’之外部之經圖案化之第二不導電抗蝕層H，其在活化表面上形成，使得產生擴大之活化開口L(包括活化開口F’)。由於擴大之活化開口包括活化開口F’之G”且至少部分地包括G’，故其係活化的。擴大之活化開口之體積係由活化開口F’之體積及由位於活化 開口F’上方之第二不導電抗蝕層H中之開口形成之額外體積確定。該額外體積通常係由第二不導電抗蝕層中之開口之最大寬度x’及最大深度y’確定。
因此，本發明之方法(如上文所述，較佳地如闡述為較佳者)在步驟(ii)之後但在步驟(iii)之前較佳額外包含以下步驟：
(iia)在活化開口外部使經圖案化之第二不導電抗蝕層在活化表面上形成，使得產生擴大之活化開口。
在本發明之方法中可使用多種此等抗蝕層。較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中第二不導電抗蝕層包含丙烯酸酯聚合物及/或聚甲基戊烯，較佳地第二不導電抗蝕層包含一種或一種以上選自由以下組成之群之化合物：乙烯/丙烯酸乙酯共聚物、乙烯/丙烯酸甲酯共聚物、乙烯/丙烯酸共聚物、乙烯/丙烯酸丁酯共聚物、聚甲基戊烯及聚甲基丙烯酸甲酯。上文所提及之第二不導電抗蝕層較佳係以乾膜形式施加之樹脂。
如上文所提及，將第二不導電抗蝕層圖案化，較佳藉由至少一種選自由以下組成之群之圖案化方法來圖案化：雷射鑽孔、電漿蝕刻、電火花腐蝕及機械鑽孔。
圖1d另外顯示在活化開口F’內部經電解沉積之鎳D(或鎳合金D)，其沉積至由導電層G形成之活化表面上。圖1d對應於本發明方法之步驟(iii)，其中鎳之沉積產生經完全填充之活化開口F’且其中經完全填充之活化開口F’填滿該鎳。此外，鎳亦大量沉積至活化開口F’外部之導電層上，其中活化開口外部之導電層上所沉積鎳之厚度小於活化開口內部所沉積鎳之厚度。活化開口內部所沉積鎳之厚度對應於y(參見圖1b)。
圖1e另外顯示電解沉積至經電解沉積之鎳D上之錫E。圖1e對應於本發明方法之步驟(iv)。
圖1f另外顯示，去除(剝離)第二不導電抗蝕層H及下方之導電層部分。
因此，本發明之方法(如上文所述，較佳地如闡述為較佳者)較佳在步驟(iv)之後額外包含以下步驟：
(v)剝離第二不導電抗蝕層及下方之導電層部分。
此意指，本發明之方法(如上文所述，較佳地如闡述為較佳者)較佳，其中經圖案化之第二不導電抗蝕層係暫時抗蝕層、較佳地暫時光致抗蝕層。「暫時」表示意欲剝離(去除)整個第二不導電抗蝕層。尤佳地，在形成可焊接焊料沉積物後剝離(去除)第二不導電抗蝕層。
第二不導電抗蝕層(如上文所述)係藉由使第二不導電抗蝕層與溶劑或溶劑之混合物接觸而自導電層剝離。因此，不破壞或損害第一不導電抗蝕層。
溶劑較佳選自由以下組成之群：苄醇、甲酸、二甲基乙醯胺、二甲基甲醯胺、環己酮、乙醇胺、三乙醇胺、乙二醇丁醚乙酸酯、乙二醇單***及其混合物。在一些情形下，較佳地上文所提及之溶劑額外包含水。
為剝離第二不導電抗蝕層，較佳藉由噴霧或浸塗使該層與上文所提及溶劑或其混合物中之一者接觸。溶劑或溶劑之混合物較佳展現5℃至100℃、更佳10℃至90℃且最佳15℃至80℃範圍內之溫度。接觸時間較佳在1秒至600秒、更佳10秒至540秒、最佳20秒至480秒之範圍內。
為去除第二不導電抗蝕層下方之導電層，適宜剝離溶液為業內已知(亦參見下文實例)。
在圖2中繪示根據本發明之方法(如圖1a直至圖1f所述)形成之可焊接焊料沉積物，唯一不同的是銀層M額外沉積至電解沉積之錫E上。
在本發明之方法(如上文所述)中，基本特徵係經完全填充之活化開口填滿該鎳/鎳合金，或在經完全填充之活化開口中，基於經完全填充之活化開口之總體積，鎳/鎳合金之總體積高於錫及錫合金之總體積。此意指，根據步驟(iii)電解沉積鎳/鎳合金係電解填充鎳/鎳合金。此另外意指，多於一薄層之鎳/鎳合金沉積至活化開口內之活化表面上。較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中經完全填充之活化開口填滿該鎳/鎳合金，或在經完全填充之活化開口中，基於經完全填充之活化開口之總體積，鎳/鎳合金之總體積為錫及錫合金之總體積之兩倍或更多倍、較佳地三倍或更多倍、更佳地五倍或更多倍、最佳地10倍或更多倍。最佳地，活化開口填滿鎳/鎳合金。
根據本實驗，本發明之方法(如上文所述)產生可焊接焊料沉積物，其在焊料沉積物熔融後展現顯著低的銅含量。本發明之方法顯著防止銅離子自含銅導電層遷移至焊料沉積物中，此乃因活化開口填滿鎳/鎳合金或在經完全填充之該活化開口中，基於經完全填充之活化開口之總體積，鎳/鎳合金之總體積高於錫及錫合金之總體積。根據本實驗，自導電層釋放之銅離子不遷移至電解沉積之鎳/鎳合金中。若鎳/鎳合金大量沉積至活化開口F’內部及外部之導電層上，則此效應會甚至更顯著(參見圖1f)。在後一情形下，導電層完全不與經沉積之錫/錫合金接觸。
本實驗亦已顯示，與幾乎完全由錫組成之可焊接焊料沉積物相比，可焊接焊料沉積物之內部剛度同時顯著增加。據信兩種效應(防止銅離子遷移及內部剛度)可歸因於在經沉積之錫/錫合金下方，焊料沉積物中鎳/鎳 合金顯著增加之體積。
此外，根據本實驗，根據本發明方法形成之焊料沉積物展現在熱及/或壓力下改良之尺寸穩定性。再次假定，所沉積錫/錫合金下方之鎳/鎳合金增加之體積導致此改良之尺寸穩定性。此假定已在熔融焊料沉積物時觀察到。與由(例如)純錫組成之焊料沉積物相比，根據本發明之方法獲得之焊料沉積物在熔融時更好地維持其形狀及尺寸。若兩個開口之間之間距(開口中心與毗鄰開口中心之間之距離)比較小，則此會尤其有益。因此，本發明之方法(如上文所述，較佳地如闡述為較佳者)較佳，其中間距係250μm或以下、較佳200μm或以下、更佳150μm或以下、甚至更佳100μm或以下、最佳60μm或以下。
另外，本發明之方法產生較佳直接經焊接之可焊接焊料沉積物。「直接」表示在互連之前不需要預熔融或預加熱可焊接焊料沉積物。根據本實驗，此導致較可靠且較強之互連。
因此，根據本發明方法形成之可焊接焊料沉積物中電解沉積之鎳/鎳合金起有效銅離子障壁之作用，且同時增加內部剛度以及尺寸穩定性。
本發明之方法係針對第一不導電抗蝕層開口下之接觸墊上之可焊接焊料沉積物進行闡述。然而，較佳地貫穿本文闡述之本發明方法包括有機不導電基板之第一不導電抗蝕層中複數個開口下之各別複數個接觸墊上之複數種可焊接焊料沉積物。因此，上下文所提及之特徵同樣係指此複數種可焊接焊料沉積物。
接觸墊通常係電路之部分，其中電路位於有機不導電基板上且與其附接。通常，電路係有機不導電基板上之圖案化金屬沉積物。
較佳地，接觸墊係銅墊，較佳地作為銅電路之部分。
在本發明方法之步驟(i)中，提供或製造有機不導電基板，其使該接觸墊在第一不導電抗蝕層之開口下暴露。此意指，有機不導電基板包含第一不導電抗蝕層之開口下之該接觸墊。暴露包括藉助開口可及或換言之藉助開口露出。舉例而言，隨後的金屬化製程而言需要此暴露。通常，開口使接觸墊表面之大部分露出；然而在許多情形下，開口不使接觸墊之整個表面露出(比較圖1)。此意指，在此等情形下，接觸墊之邊緣仍受第一不導電抗蝕層保護。
較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中有機不導電基板包含至少一種較佳選自由以下組成之群之樹脂：環氧樹脂、聚醯亞胺、雙馬來醯亞胺、氰酸酯及苯并環丁烯。較佳地，有機不導電基板(較佳如先前所述)在結構上經增強。更佳地，在結構上經增強之有機不導電基板係纖維增強型有機不導電基板及/或顆粒增強型有機不導電基板。最佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中有機不導電基板係電路板、較佳地印刷電路板。
較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中第一不導電抗蝕層係永久第一不導電抗蝕層、較佳地永久焊接遮罩。因此，步驟(i)之第一不導電抗蝕層(較佳如先前所述)較佳係完全聚合之第一不導電抗蝕層。較佳地，第一不導電抗蝕層選自由以下組成之群：UV-聚合之抗蝕層、熱聚合之抗蝕層、光可成像之抗蝕層及UV-熱聚合之抗蝕層。最佳地，第一不導電抗蝕層包含交聯環氧化合物。
術語「永久」表示在實施本發明之方法時或完成方法後，不意欲分別去除第一不導電抗蝕層及焊接遮罩。因此，第一不導電抗蝕層並非暫時層，而是最佳保持有機不導電基板之整個壽命。
較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中展現開口之第一不導電抗蝕層之層厚度為200μm或以下、較佳100μm或以下、更佳50μm或以下、甚至更佳35μm或以下、最佳20μm或以下、甚至最佳15μm或以下。
第一不導電抗蝕層中之開口通常係圖案化製程之結果。舉例而言，在第一步驟中，預形成第一不導電抗蝕層而無開口，且在隨後第二步驟中將其預聚合且圖案化。圖案化係(例如)藉由光結構化達成。在圖案化後，獲得經圖案化(具有至少一個開口)、預聚合之第一不導電抗蝕層，其通常其後在第三步驟中經完全聚合。在所有情形下皆產生第一不導電抗蝕層中之開口，其展現某最大寬度「x」(參見圖1b)。較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中步驟(i)中開口之最大寬度係1000μm或以下、較佳500μm或以下、更佳200μm或以下、最佳50μm或以下、甚至最佳30μm或以下。較佳地，開口係圓形開口。在此一情形下，步驟(i)中開口之最大直徑較佳係1000μm或以下、較佳500μm或以下、更佳200μm或以下、最佳50μm或以下、甚至最佳30μm或以下。若圓形開口具有圓錐形狀，則存在最大直徑，從而產生最大直徑及最小直徑。若圓形開口之形狀為圓柱形，則最大直徑係圓形開口之唯一直徑。
本發明之方法(如上文所述，較佳地如闡述為較佳者)尤佳，其中(a)步驟(i)中開口之最大寬度係50μm或以下、較佳30μm或以下，且其中(b)展現開口之第一不導電抗蝕層之層厚度為40μm或以下、較佳30μm或以下、更佳25μm或以下、甚至更佳20μm或以下、最佳15μm或以下。根據本實驗，具有此等尺寸之開口之可焊接焊料沉積物在熔融焊料沉積物後展現極少量之銅，且另外展現優良尺寸穩定性及內部剛度。
更佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中在步驟(i)中，該有機不導電基板使該接觸墊在該開口下暴露且另外使複數個額外接觸墊在開口下暴露。較佳地，所有開口獨立地具有上文所界定範圍內之最大寬度。在當代應用中，所有開口之最大寬度通常不完全相同。此意指，本發明之方法(如上文所述，較佳地如闡述為較佳者)較佳，其中在步驟(i)中，有機不導電基板使多個具有開口(具有第一最大寬度)之第一接觸墊及至少多個具有開口(具有不同於第一最大寬度之第二最大寬度)之第二接觸墊暴露。較佳地，第一及第二最大寬度彼此獨立且如上文所定義並彼此不同。最佳地，第一及第二最大寬度彼此獨立地係200μm或以下，其中另外第一或第二最大寬度在5μm至80μm之範圍內，較佳在5μm至40μm之範圍內，更佳在5μm至15μm之範圍內。舉例而言，第一最大寬度在100μm至200μm之範圍內，其中第二最大寬度係10μm。本發明之方法能夠在單一步驟中(即在本發明方法之步驟(iii)中)使鎳或鎳合金沉積至該等開口中之每一者中。較佳地，與本發明之方法有關之貫穿本文之特徵同樣係指該複數個接觸墊(若適用)。
在本發明方法(如上文所述之方法，較佳如闡述為較佳者)之步驟(ii)中，導電層(有時亦稱為籽晶層)沉積在開口之內部及外部，使得產生活化表面，從而形成活化開口。
需要導電層來活化第一不導電抗蝕層，使得產生活化表面。隨後的電解金屬沉積需要此步驟，此意指使第一不導電抗蝕層導電，以獲得足以進行電解金屬沉積之電流。此外，導電層提供對下伏不導電抗蝕層之黏附。
較佳地，導電層沉積在整個有機不導電基板上。因此，導電層不僅 沉積至第一不導電抗蝕層上，而且亦沉積至接觸墊上。因此，較佳地第一不導電抗蝕層之開口(包括接觸墊)內之每一內表面皆沉積(即塗佈)有導電層。
較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中導電層係藉由濕化學無電沉積或氣相沉積來沉積。導電層係單層、雙層或多層中之一者，較佳地單層。此意指，較佳地導電層並非雙層或多層。
較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中導電層包含：-一種或一種以上導電有機聚合物及/或-一種或一種以上較佳選自由以下組成之群之導電元素：碳、銅、鈀、錫、鈷、鎢、鉻、鎳、銀及鈦，最佳地，導電層包含銅或係銅層。
較佳地，在上文所提及之導電元素中，以碳顆粒形式利用碳且以膠體鈀形式利用鈀。
在一些情形下，較佳地鎳及錫不在較佳導電元素之列表中。此同樣意指，在一些情形下，較佳地導電層明確不包含鎳，較佳地不包含鎳及錫。
在業內已知若干獲得活化表面之製程。下文給出一些實例：EP 0 616 053 A1揭示將金屬塗層施加至不導電基板之製程，其包含：a.使該基板與包含貴金屬/IVA族金屬溶膠之活化劑接觸，以獲得經處理之基板； b.使該經處理之基板與pH高於11至pH 13之自加速及補充型浸沒金屬組合物接觸，該組合物包含以下各項之溶液：(i)Cu(II)、Ag、Au或Ni可溶金屬鹽或其混合物，(ii)1A族金屬氫氧化物，(iii)包含有機材料之錯合劑，對於該金屬鹽之金屬離子，該有機材料之累積形成常數log K為0.73至21.95。
此製程產生可用於隨後電解金屬沉積之薄導電層。此製程在業內稱為「連接」製程。
US 5,503,877 A揭示藉助錯合物在不導電基板上形成導電層，以在基板上生成金屬籽。該等金屬籽提供充足的導電率用於隨後電解金屬沉積。此製程在業內稱為「Neoganth」製程。
US 5,693,209 A揭示藉助導電吡咯聚合物形成導電層。該製程在業內稱為「Compact CP」製程。
在一些情形下，較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中導電層係在步驟(ii)中藉由利用含有膠體鈀或生成離子之鈀離子之溶液來沉積。各別方法闡述於(例如)「Handbuch der Leiterplattentechnik」，第4卷，2003，第307頁至311頁中。
較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中導電層之層厚度在200nm至2500nm之範圍內，較佳在300nm至2000nm之範圍內，更佳在350nm至1500nm之範圍內，甚至更佳在400nm至1200nm之範圍內，最佳在500nm至1000nm之範圍內。本實驗已顯示，由於可焊接焊料沉積物中所沉積之鎳/鎳合金，有效抑制或甚至防止在熔融時銅離子自含銅導電層遷移至焊料沉積物中。若可焊接焊料沉積物之總 尺寸極小(例如直徑為50μm或以下且高度為40μm或以下)，則此極為有益。通常，為充分抑制銅離子遷移至具有此等尺寸且基本上僅包含錫之焊料沉積物中，含銅導電層必須極薄(例如100nm至150nm)，以有效防止銅離子自導電層遷移至焊料沉積物中。然而，此等薄的導電層難以實現或甚至不可能實現，且時常承受不完整之風險。本發明之方法之一個優點係與導致基本上僅包含錫之焊料沉積物之方法相比，含銅導電層之層厚度可顯著較厚。較厚之含銅導電層增加導電層之可靠性及穩定性，且增加對下伏第一不導電抗蝕層之黏附。此外，具有充足厚度之導電層之沉積亦較易於控制且各別層較易於製造。
作為步驟(ii)之結果形成活化開口F’(參見圖1b)。貫穿本文，「活化開口」表示第一不導電抗蝕層中之開口，在該開口內部額外包括導電層(G”)。
在本發明之方法(如上文所述，較佳地如闡述為較佳者)中，較佳地除在步驟(iii)之前沉積之步驟(ii)之導電層以外，不沉積另一導電層。舉例而言，較佳地在步驟(iii)後不沉積額外的導電層。
在本發明方法之步驟(iii)中，鎳或鎳合金經電解沉積至活化開口中，使得鎳/鎳合金沉積至活化表面上。此較佳意指，此電解沉積之鎳/鎳合金毗鄰導電層。較佳地，在導電層與步驟(iii)之電解沉積之鎳/鎳合金之間不沉積錫或錫合金(較佳完全不沉積金屬或金屬合金)；更佳地，導電層不含有錫，且在導電層與步驟(iii)之電解沉積之鎳/鎳合金之間不沉積錫或錫合金(較佳完全不沉積金屬或金屬合金)。
在大多數情形下，本發明之方法(如上文所述，較佳地如闡述為較佳者)較佳，其中在步驟(iii)中沉積之鎳/鎳合金基於所沉積鎳之總重量，含 有至少95重量%、較佳至少99重量%之鎳，更佳為純鎳。「純」意指總量較佳小於0.1重量%之諸如硫及/或磷之污染元素僅可作為雜質存在。然而，此等元素並非故意添加至鎳中。相比之下，在少數情形下，較佳地在步驟(iii)中電解沉積鎳合金，該合金基於鎳合金之總量含有多於50重量%之鎳。較佳地，鎳合金個別地包含一種或一種以上合金元素，其中合金元素選自由以下組成之群：合金金屬及合金非金屬。合金金屬較佳選自由以下組成之群：鐵、鈷、鎢及鈀，更佳選自由以下組成之群：鐵、鎢及鈷，最佳地鐵及鎢。合金非金屬較佳選自由以下組成之群：磷光體及硫、較佳磷光體。合金金屬之總量基於鎳合金之總量小於50重量%。此意指，在此等情形下，鎳在此一合金中佔優。最佳地，合金元素之總量基於鎳合金之總量小於50重量%、較佳為40重量%或以下、更佳29重量%或以下、甚至更佳19重量%或以下、最佳10重量%或以下。此意指，在鎳合金之每一情形下，鎳皆在鎳合金中佔優。本實驗已顯示，較佳且具體而言如上文所述之合金元素通常提高整個可焊接焊料沉積物之熔融溫度。此因金屬間相之形成顯著減慢且減少而係所期望的。此因顯著減少之金屬間相提供在提高溫度下焊料沉積物增加之可靠性及接頭較高之穩定性進而為所期望的。
貫穿本文，若不明確指定「鎳合金」，則術語「鎳」或「鎳沉積物」(以及相關術語)通常亦包括鎳合金，較佳地如上文所述之鎳合金。
如上文所提及，本發明之方法較佳，其中第一不導電抗蝕層之開口內之每一內表面皆沉積有導電層。在此一情形下，將鎳/鎳合金電解沉積至活化開口中較佳需要足夠的平整性質，以獲得無空隙且無小凹坑之鎳/鎳合金沉積物。
較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中 在步驟(iii)中，鎳/鎳合金經非保形沉積至活化開口中，使得非保形鎳/鎳合金沉積至活化表面上。此意指，本發明之方法(如上文所述，較佳地如闡述為較佳者)較佳，其中活化開口外部之導電層上所沉積鎳/鎳合金之厚度小於活化開口內所沉積鎳/鎳合金之厚度。
貫穿本文，「非保形地(non-conformally)」係「非保形(non-conformal)」之副詞。「非保形」鎳/鎳合金表示在其沉積厚度下不相等地保形或相等地遵循其在上沉積之活化表面之輪廓之鎳/鎳合金。相反，鎳/鎳合金以變化厚度沉積至表面上，以填充活化開口，使得最終產生鎳/鎳合金沉積物之平整且均勻之表面。通常，在各別鎳電鍍浴中使用整平添加劑，以獲得此一非保形沉積。
較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中步驟(iii)中之鎳/鎳合金係藉助包含鎳離子之鎳電鍍浴沉積，該等鎳離子之總量基於鎳電鍍浴之總體積為1g/L至160g/L、較佳地1g/L至70g/L、更佳地20g/L至70g/L、最佳地30g/L至60g/L。鎳電鍍浴較佳係水性電鍍浴。鎳離子之較佳來源係較佳選自由以下組成之群之鎳鹽：氯化鎳、硫酸鎳、胺磺醯鎳及氟硼酸鎳。
較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中鎳電鍍浴包含一種或一種以上整平劑化合物，其較佳選自由以下組成之群：吡啶及經取代吡啶，更佳選自由下式(I)及式(II)化合物組成之整平劑化合物之群：
Figure 106145331-A0305-02-0024-1
 其中R1獨立地係氫、經取代或未經取代之烷基或經取代或未經取代之烯基，R2獨立地係-(CH2)n-SO3 -，其中n係1、2、3、4、5或6，或-(CH2)n-SO3 -，其中n係1、2、3、4、5或6，且-(CH2)n-SO3 -中之一個或一個以上氫原子經取代基取代，甚至更佳選自由下式(Ia)及式(IIa)組成之整平劑化合物之群：
Figure 106145331-A0305-02-0024-2
其中 R1-在式(Ia)中獨立地係甲基、乙基、直鏈或具支鏈丙基或直鏈或具支鏈丁基，-在式(IIa)中獨立地係-(CH2)m-CH=CH2，其中m係0、1、2、3或4，且R2獨立地係(CH2)n-SO3 -，其中n係1、2、3或4，最佳選自由下式(Ib)及式(IIb)組成之整平劑化合物之群：
Figure 106145331-A0305-02-0025-3
在一些情形下，本發明之方法(如上文所述，較佳地如闡述為較佳者)較佳，其中鎳電鍍浴包含一種或一種以上整平劑化合物，較佳地如上文所述較佳整平劑化合物中之一種或一種以上(包括更佳、甚至更佳及最佳之整平劑化合物)，但限制條件係鎳電鍍浴不含有吡啶。「不含有」意指化合物完全不存在或僅以不影響鎳電鍍浴性質之微小量存在；因此，吡啶并非故意添加至浴中。
較佳者係本發明之方法，限制條件係式(I)中之R1係經取代或未經取代之烷基或經取代或未經取代之烯基(即不包括氫)。
在式(I)及式(II)化合物中，較佳地R1在鄰位或間位，較佳地在鄰位。此意指，R1最佳附接至與氮原子相鄰之環碳原子。
在式(I)及式(II)化合物之R1中，經取代或未經取代之烷基較佳係包含共1至8個碳原子、更佳1至6個碳原子、甚至更佳1至4個碳原子之烷基。
在式(I)及式(II)化合物之R1中，經取代或未經取代之烯基較佳係包含共1至8個碳原子、更佳1至6個碳原子、甚至更佳1至4個碳原子之烯基。
在式(I)及式(II)化合物中，R1中經取代烷基及經取代烯基之取代基獨立地且較佳選自由以下組成之群：C1至C4烷基、羥基及鹵素，較佳地羥基及鹵素。
在式(II)化合物中，R2中之取代基獨立地且較佳選自由以下組成之 群：C1至C4烷基、羥基、硫氫基及鹵素，更佳地係羥基。較佳地，單個氫原子經羥基取代。
在式(I)及式(II)化合物中，R1(最佳在鄰位)
-在式(I)中獨立地且較佳係甲基、乙基、直鏈或具支鏈丙基或直鏈或具支鏈丁基，-在式(II)中獨立地且較佳係-(CH2)m-CH=CH2，其中m係0、1、2、3或4，較佳地m係0、1或2，更佳地m係0。
在式(II)、(IIa)及(IIb)化合物中，R2附接至環氮原子。因此，該等式之化合物帶正電荷。
根據本實驗，在本發明方法中所用含有一種或一種以上上文所提及整平劑化合物之鎳電鍍浴產生在步驟(iii)中電解沉積之鎳/鎳合金之優良整平性質。因此，在許多情形下，獲得具有優良平整且均勻表面之優良非保形鎳/鎳合金沉積物。根據本實驗，該等鎳/鎳合金沉積物基本上始終無小凹坑及空隙。此外，上文所提及之整平劑容許同時(即在單個沉積步驟中)填充具有不同寬度之開口。此在成本及時間方面在製造製程中極為有益。因此，本發明之方法較佳(如上文所述，較佳地如闡述為較佳者)，其中在步驟(iii)中，鎳/鎳合金在每一活化開口中沉積。在每一情形下，鎳/鎳合金皆經非保形沉積，即實施填充。
較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中鎳電鍍浴中整平劑化合物之總量基於鎳電鍍浴之總體積，在1mg/L至10000mg/L、更佳10mg/L至1000mg/L、最佳100mg/L至900mg/L之範圍內。較佳地，除選自式(I)、(II)、(Ia)、(IIa)、(Ib)及(IIb)化合物之群之整平劑化合物以外，鎳電鍍浴中不存在其他整平劑化合物。較佳地，鎳電 鍍浴僅含有選自式(Ia)及式(IIa)或式(Ib)及式(IIb)之整平劑化合物。因此，本發明之方法(如上文所述，較佳地如闡述為較佳者)較佳，其中鎳電鍍浴僅含有選自式(I)及式(II)之整平劑化合物，且鎳電鍍浴中式(I)及式(II)整平劑化合物之總量基於鎳電鍍浴之總體積，在1mg/L至10000mg/L、較佳10mg/L至1000mg/L、更佳100mg/L至900mg/L之範圍內。更佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中鎳電鍍浴僅含有選自式(Ia)及式(IIa)之整平劑化合物，且鎳電鍍浴中式(Ia)及式(IIa)整平劑化合物之總量基於鎳電鍍浴之總體積，在1mg/L至10000mg/L、較佳10mg/L至1000mg/L、更佳100mg/L至900mg/L之範圍內。甚至更佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中鎳電鍍浴僅含有選自式(Ib)及式(IIb)之整平劑化合物，且鎳電鍍浴中式(Ib)及式(IIb)整平劑化合物之總量基於鎳電鍍浴之總體積，在1mg/L至10000mg/L、較佳10mg/L至1000mg/L、更佳100mg/L至900mg/L之範圍內。
較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中鎳電鍍浴具有酸性pH，較佳地pH在1至6、較佳2至5、更佳3至5之範圍內。鎳電鍍浴中較佳之酸選自由以下組成之群：硼酸、磷酸、檸檬酸及乙酸。
通常，鎳電鍍浴含有多種其他化合物。較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中鎳電鍍浴另外包含一種或一種以上選自由以下組成之群之化合物：緩衝化合物、增亮劑化合物、合金元素之來源及潤濕化合物。
「緩衝化合物」表示尤其在添加額外的酸或鹼後，用於在鎳電鍍浴 中使期望之pH穩定且維持在如上文所界定之範圍內之弱酸或弱鹼。較佳緩衝化合物對應於上文所提及之較佳酸、其相應鹼及其混合物。較佳地，選擇緩衝化合物，使得產生上文所提及較佳酸性pH範圍內之pH。鎳電鍍浴較佳含有緩衝化合物，其總量基於鎳電鍍浴之總體積為1g/L至50g/L、較佳10g/L至40g/L。
「增亮劑化合物」表示在電解沉積鎳/鎳沉積物期間發揮增亮及加速效應且可選之化合物。較佳地，鎳電鍍浴含有增亮劑化合物，其總量基於鎳電鍍浴之總體積為0g/L至50g/L、較佳0g/L至10g/L、更佳0g/L至1g/L。
「潤濕化合物」表示減小鎳電鍍浴之表面張力且可選之化合物。若存在，在使該等潤濕化合物與鎳電鍍浴接觸時實現活化表面之更佳潤濕。通常完全避免活化表面上之氣泡或至少顯著減少此等氣泡之數量。較佳地，鎳電鍍浴含有潤濕化合物，其總量基於鎳電鍍浴之總體積為0g/L至10g/L、較佳0g/L至1g/L。
在本發明方法之步驟(iii)期間，鎳或鎳合金經電解沉積。較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中步驟(iii)中之鎳電鍍浴之溫度在15℃至80℃之範圍內，更佳在15℃至60℃之範圍內，甚至更佳在20℃至60℃之範圍內，最佳在25℃至50℃之範圍內。
在步驟(iii)中，鎳電鍍浴之攪拌可選；然而，攪拌較佳以至高3000rpm、較佳至高2000rpm、更佳至高1000rpm之攪拌速度實施。
較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中鎳/鎳合金係利用直流電電解沉積，較佳地直流電之電流密度在0.1A/dm2(安培/平方公寸)至100A/dm2之範圍內，更佳在0.1A/dm2至50A/dm2之 範圍內，甚至更佳在0.3A/dm2至25A/dm2之範圍內，最佳在0.5A/dm2至12A/dm2之範圍內，甚至最佳在0.5A/dm2至6A/dm2之範圍內。
較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中在步驟(iii)中，將鎳/鎳合金電解沉積60分鐘或以下、較佳30分鐘或以下、更佳10分鐘或以下。
在步驟(iii)中，鎳/鎳合金電解沉積至活化開口中，使得鎳/鎳合金沉積至活化表面上。電解沉積之鎳/鎳合金形成明顯不同於/可區別於導電層之沉積物。
在本發明方法之步驟(iv)中，錫或錫合金電解沉積至在步驟(iii)中沉積之鎳/鎳合金上。較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中步驟(iv)係緊跟步驟(iii)實施。此意指，步驟(iv)之電解沉積之錫或錫合金與步驟(iii)之電解沉積之鎳/鎳合金毗鄰沉積，且在步驟(iii)之後及步驟(iv)之前不實施其他沉積步驟。相比之下，不排除介於步驟(iii)與(iv)之間之沖洗及/或清潔步驟。
在步驟(iv)中使用沉積浴。較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中錫及錫合金係藉助包含錫離子之沉積浴電解沉積，該等錫離子之總量基於沉積浴之總體積為10g/L至100g/L、更佳地15g/L至95g/L、最佳地40g/L至60g/L。錫離子之來源係含有錫之可溶性陽極或(若使用不溶性陽極)可溶性錫鹽。較佳錫鹽係甲烷磺酸錫，此乃因其在水溶液中之高溶解度。
在步驟(iii)之後，較佳地在擴大之活化開口L中獲得具有均勻且平整表面之電解沉積之鎳/鎳合金，其較佳沉積至擴大之活化開口L內之整個導電層上(參見圖1d)。此一本發明之方法極佳。錫或錫合金可保形沉積在此 一表面上。因此，本發明之方法(如上文所述，較佳地如闡述為較佳者)較佳，其中在步驟(iv)中，將錫及錫合金分別保形沉積至在步驟(iii)中沉積之鎳/鎳合金上。
「保形地(Conformally)」係保形(conformal)之副詞。「保形」沉積之錫及錫合金表示在其沉積厚度下基本上相等地符合或相等地遵循其在上沉積之鎳/鎳合金表面之輪廓之沉積物。因此，獲得展現基本上統一厚度之錫之均勻分佈之沉積物。出於此目的，通常在各別沉積浴中不需要整平化合物。因此，本發明之方法(如上文所述，較佳地如闡述為較佳者)通常較佳，其中錫及錫合金係藉助不含有整平化合物之沉積浴電解沉積。然而，在次佳情形下，沉積浴含有一種或一種以上較佳選自酮、α/β-不飽和羧酸及芳香族醛之醛之整平化合物。
在本發明之方法(如上文所述，較佳地如闡述為較佳者)中，包含錫離子之沉積浴較佳另外包含至少一種抗氧化化合物及/或至少一種潤濕化合物。
至少一種抗氧化化合物防止錫離子(Sn2+)氧化。較佳抗氧化化合物選自由以下組成之群：氫醌、兒茶酚、羥基苯甲酸、二羥基苯甲酸、三羥基苯甲酸及經取代吡啶。較佳經取代吡啶選自由以下組成之群：2-胺基-3-羥基-吡啶、3-胺基-2-羥基-吡啶、2,3-二羥基-吡啶、3,4-二羥基-吡啶、2,5-二羥基-吡啶、2,3,4-三羥基-吡啶、3,4,5-三羥基-吡啶、2,3-二胺基-吡啶、3,4-二胺基-吡啶、2,5-二胺基-吡啶、3-胺基-4,5-二羥基-吡啶、4-胺基-3,5-二羥基-吡啶、4-胺基-2,5-二羥基-吡啶、4-胺基-2,3-二羥基吡啶、3,4-二胺基-2-羥基-吡啶、3,4-二胺基-5-羥基-吡啶、2,3-二胺基-4-羥基-吡啶、2,3-二胺基-5-羥基-吡啶、3,4-二胺基-2-羥基-5,6-二甲基-吡 啶、3,4-二胺基-5-羥基-2,6-二甲基-吡啶、2,3-二胺基-4-羥基-5,6-二甲基-吡啶、4-胺基-2,3-二羥基-5,6-二甲基-吡啶、3-胺基-4,5-二羥基-2,6-二甲基-吡啶、2,5-二胺基-3,4,6-三甲基-吡啶、3,4-二胺基-2,5,6-三甲基-吡啶、2,3-二胺基-4,5,6-三甲基-吡啶、3,4,5-三羥基-2,6-二甲基-吡啶、2,3,4-三羥基-5,6-二甲基-吡啶、2,5-二羥基-3,4,6-三甲基-吡啶、3,4-二羥基-2,5,6-三甲基-吡啶、2,3-二羥基-4,5,6-三甲基-吡啶、3-胺基-2-羥基-4,5,6-三甲基-吡啶及2-胺基-3-羥基-4,5,6-三甲基-吡啶。較佳地，抗氧化化合物，較佳地如上文所定義為較佳之化合物之總量基於沉積浴之總體積在0.02mol/L至0.3mol/L之範圍內，較佳在0.05mol/L至0.15mol/L之範圍內。
至少一種潤濕化合物減小沉積浴之表面張力，使得在使該潤濕化合物與沉積浴接觸時獲得鎳/鎳合金沉積物表面之較佳潤濕。至少一種潤濕化合物較佳係陰離子潤濕化合物，更佳選自由以下組成之群：烷基磷酸鹽、烷基醚磷酸鹽、烷基硫酸鹽、烷基醚硫酸鹽、烷基磺酸鹽、烷基醚磺酸鹽、羧酸醚、羧酸酯、烷基芳基磺酸鹽、芳基烷基醚磺酸鹽、芳基磺酸鹽及磺基琥珀酸鹽。較佳地，沉積浴中之潤濕化合物，較佳地如上文所定義為較佳之化合物之總量基於沉積浴之總體積在0.0002mol/L至0.01mol/L之範圍內，較佳在0.0005mol/L至0.002mol/L之範圍內。
較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中包含錫離子之沉積浴為酸性，較佳地沉積浴展現0至3範圍內、更佳0至1範圍內之pH。酸性pH通常產生增加之陰極效率。沉積浴較佳包含一種或一種以上較佳選自由以下組成之群之酸：硝酸、乙酸及烷基磺酸。較佳烷基磺酸係甲磺酸。
沉積浴中酸之總量基於沉積浴之總體積，較佳在50g/L至200g/L、較佳70g/L至120g/L之範圍內。
在本發明方法之步驟(iv)中電解沉積錫/錫合金係利用直流電、脈衝電鍍或其組合中之一者，較佳地利用直流電來實施。利用脈衝電鍍時，較佳地施加1A/dm2至20A/dm2範圍內之電流密度。利用直流電時，較佳地施加1A/dm2至3A/dm2範圍內之電流密度。
較佳者係本發明之方法(如上文所述，較佳地如闡述為較佳者)，其中在步驟(iv)中，將錫/錫合金電解沉積120分鐘或以下、較佳60分鐘或以下、更佳20分鐘或以下。
根據本實驗，保形沉積錫與非保形沉積錫相比要求較低。此外，錫合金可經由保形沉積可靠地沉積，若利用非保形沉積此通常不充分地達成。因此，在本發明之方法中，期望的錫合金可直接且可靠地沉積至電解沉積之鎳/鎳合金上。因此，不需要將純錫中間體沉積至電解沉積之鎳/鎳合金上作為隨後錫合金之準備。
因此，本發明之方法(如上文所述，較佳地如闡述為較佳者)較佳，其中在步驟(iv)中沉積錫合金，其較佳包含一種或一種以上選自由以下組成之群之合金金屬：銀、鉛、銅、鉍、銻、鋅、鎳、鋁、鎂、銦、碲及鎵，較佳包含銀。銀作為錫中之合金金屬展現優良性質，例如與純錫相比減小熔點及表面張力。若使用銅作為合金金屬，則通常僅使用少量，較佳使得錫合金中銅之總量基於錫合金之總重量低於1wt-%，較佳低於0.7wt-%。通常，合金金屬在沉積浴中作為可溶鹽經提供，更佳地作為選自由以下組成之群之鹽：硝酸鹽、乙酸鹽及甲磺酸鹽。沉積浴中銀離子(若存在)之總量基於沉積浴之總體積，較佳在0.1g/L至1.5g/L、更佳0.3g/L至0.7 g/L、甚至更佳0.4g/L至0.6g/L之範圍內。
極佳者係於接觸墊(較佳銅墊)上形成可焊接焊料沉積物之方法(如上文所述，較佳地如闡述為較佳者)，其包含以下步驟：(i)提供或製造有機不導電基板，其使該接觸墊在永久第一不導電抗蝕層之開口下暴露，(ii)使導電層在開口內部及外部沉積，使得產生活化表面，從而形成活化開口，(iia)在活化開口外部使經圖案化之第二不導電抗蝕層在活化表面上形成，使得產生擴大之活化開口，(iii)將鎳或鎳合金非保形電解沉積至擴大之活化開口中，使得非保形鎳/鎳合金沉積至活化表面上，(iv)將錫或錫合金(較佳錫合金)保形電解沉積至在步驟(iii)中沉積之非保形鎳/鎳合金上，限制條件係步驟(iii)之電解沉積產生經完全填充之活化開口，其填滿該鎳/鎳合金，且該鎳/鎳合金另外沉積至活化開口外部之活化表面上。
如上文所提及，在本發明方法之步驟(iii)中，鎳/鎳合金之非保形電解沉積產生具有優良平整且均勻表面(基本上無小凹坑及空隙)之鎳/鎳合金沉積物。錫合金可直接沉積在此鎳/鎳合金沉積物上。一般而言，錫合金極適於使互連形成(例如)晶片。本實驗已顯示，在電解沉積之錫或錫合金之頂部上、具體而言在錫合金之頂部上未必需要額外金屬或金屬合金。通常，通常使金層沉積至錫或錫合金上，以避免氧化該錫/錫合金。相比之下，本發明之方法不需要此等保護措施。若發生氧化，則其通常極弱且氧 化物可藉由利用助銲劑容易地去除。因此，本發明之方法(如上文所述，較佳地如闡述為較佳者)較佳，其中在步驟(iv)之後在錫或錫合金上不沉積金，較佳地在錫或錫合金上不沉積金及鈀。此意指，金及鈀並非故意沉積至錫或錫合金上。甚至更佳地，在許多情形中，不出於保護將任何金屬故意沉積至錫或錫合金上，較佳地沉積至錫合金上。此意指，在焊接之前錫或錫合金(較佳地錫合金)係最外層金屬層。因此，本發明之方法僅包括少數步驟且因此快速，同時極可靠且包括低的複雜程度。
相比之下，在一些情形下，本發明之方法(如上文所述，較佳地如闡述為較佳者)較佳，其中在步驟(iv)中使錫沉積且隨後使第二金屬，較佳地至少一種選自由以下組成之群之金屬沉積在錫之頂部上：銀、鉛、銅、鉍、銻、鋅、鎳、鋁、鎂、銦、碲及鎵，較佳地銀(參見圖2)。在此一情形下，焊料沉積物之熔融將最終產生錫合金。較佳地，第二金屬不包含金，更佳地不包含金及鈀。若使用銅作為第二金屬，則僅沉積極薄之層，較佳使得在熔融後獲得之錫合金中銅之總量基於錫合金之總重量低於1wt-%，較佳低於0.7wt-%。
在一些情形下，本發明之方法甚至較佳(如上文所述，較佳地如闡述為較佳者)，其中在整個可焊接焊料沉積物中，基於整個可焊接焊料沉積物之總體積，鎳/鎳合金之總體積高於錫及錫合金之總體積。
本發明亦關於印刷電路板(PCB)、具體而言係關於藉助本發明之方法(如上文所述，較佳地如闡述為較佳者)獲得之印刷電路板。
一般而言，本發明係關於在活化接觸墊上暴露可焊接焊料沉積物之印刷電路板，該沉積物部分地嵌入永久焊接遮罩內且具有自活化接觸墊開始之以下連續層序列： (a)鎳或鎳合金層，(b)鎳/鎳合金層上之錫或錫合金層，其中在嵌入永久焊接遮罩中之焊料沉積物部分中，鎳/鎳合金之總體積高於錫及錫合金之總體積。
「在……上暴露」意指可焊接焊料沉積物位於接觸墊上，由永久焊接遮罩包圍但不被其覆蓋。此意指，焊料沉積物係焊接可及的。
「活化接觸墊」表示預備/準備電解沉積金屬之接觸墊(較佳地銅墊)。此意指，此一接觸墊獲得足以電解沉積金屬之電流。較佳地，導電層沉積在焊接遮罩及接觸墊上，以獲得此一活化接觸墊。
「部分地嵌入」表示由永久焊接遮罩封閉/包圍且從而嵌入遮罩內之焊料沉積物部分。換言之，在如上文所述之本發明方法中，其係對應於活化開口中焊料沉積物之焊料沉積物部分。
較佳地，嵌入永久焊接遮罩中之焊料沉積物部分完全係鎳/鎳合金。
印刷電路板(如上文所述，較佳地如闡述為較佳者)較佳，其中鎳/鎳合金層中之鎳/鎳合金係非保形鎳/鎳合金。此意指，鎳/鎳合金層以其沉積厚度不相等地符合或相等地遵循其在上沉積之表面之輪廓。
就本發明之方法而言上文所提及者較佳同樣適用於本發明之印刷電路板。
藉由以下非限制性實例進一步闡釋本發明。
實例
在第一步驟中提供有機不導電基板，其使若干銅墊在永久焊接遮罩(永久第一不導電抗蝕層)之各別圓形開口下暴露(如圖1a中所實例性顯示)。每一開口具有大約40μm之最大開口直徑。焊接遮罩層厚度為大約 20μm。
在第二步驟中，將層厚度為大約500nm之導電銅層(Printoganth TP1,Atotech)以無電方式沉積至整個有機不導電基板上，使得在開口內部及外部產生具有活化表面之焊接遮罩。此包括導電銅層亦沉積在開口下之各銅墊上(如圖1b中所實例性顯示)。因此，產生活化開口，從而展現用於隨後電解鎳沉積之電連接性。
在第三步驟中，暫時的光可成像抗蝕層作為層厚度為大約25μm之第二不導電抗蝕層(通常由Hitachi或Dow供應)在焊接遮罩之活化表面上形成，且隨後經圖案化，使得產生擴大之活化開口(如圖1c中所實例性顯示)。
在第四步驟中，在35℃之酸性清潔溶液(Cupra Pro S8,Atotech)中將在第三步驟後獲得之不導電基板之表面清潔5分鐘。
在第五步驟中，將純鎳電解沉積至擴大之活化開口中，使得鎳沉積至活化開口內部及外部之活化表面上(如圖1d中所實例性顯示)。在大約20℃之溫度下，利用電流密度為3A/dm2之直流電，在水性鎳電鍍浴中實施鎳沉積20分鐘。鎳電鍍浴(基質電鍍浴：Spherolyte,Atotech)含有總量為30g/L至60g/L之鎳離子、硼酸及至少一種選自式(Ia)及式(IIa)化合物之群之整平劑化合物，其總量在10mg/L至1000mg/L之範圍內。活化開口填滿鎳，且鎳亦大量沉積至活化開口外部之導電層上，其中活化開口外部之導電層上所沉積鎳之厚度小於活化開口內部所沉積鎳之厚度。最終獲得鎳沉積物之均勻且平整表面，此意指鎳經非保形沉積。
在第六步驟中，利用包含大約25g/L錫離子及100g/L至140g/L之有機酸之錫沉積浴，將純錫電解沉積至經電解沉積之鎳上(如圖1e中所實例 性顯示)。在大約25℃之溫度下，利用電流密度為2A/dm2之直流電實施錫沉積20分鐘。
在第七步驟中，藉由利用第一剝離溶液去除(剝離)暫時經圖案化之光可成像抗蝕層(ResistStrip IC,Atotech；如圖1f中所實例性顯示)。
在第八步驟中，藉由利用第二剝離溶液亦去除(剝離)在剝離暫時經圖案化之光可成像抗蝕層後所暴露銅導電層之銅(EcoFlash,Atotech；亦實例性顯示於圖1f中)。
因此，獲得在展現最大直徑為大約40μm之開口中具有可焊接焊料沉積物之印刷電路板，其中嵌入永久焊接遮罩中之焊料沉積物部分完全係鎳。
在隨後的測試中，可焊接焊料沉積物在245℃下熔融。根據此測試，儘管導電層之層厚度為大約500nm，但熔融焊料沉積物中銅之總量低於0.1重量%。
另外，與基於WO 2010/046235 A1之比較實例相比，在與測試晶片形成互連時，尺寸穩定性亦增加。在245℃下熔融後已觀察到增加之尺寸穩定性。熔融時，焊料沉積物對其形狀及尺寸之維持超過根據WO’235獲得之熔融焊料沉積物。
此外，與基於WO 2010/046235 A1之比較實例相比，內部剛度顯著較高。
A‧‧‧有機不導電基板
B‧‧‧接觸墊、作為電路之一部分之接觸墊
C‧‧‧第一不導電抗蝕層
D‧‧‧鎳、鎳合金
E‧‧‧錫、錫合金
F'‧‧‧活化開口
G‧‧‧導電層、形成活化表面之導電層

Claims (19)

  1. 一種於接觸墊(B)上形成可焊接焊料沉積物之方法，其包含以下步驟：(i)提供或製造有機不導電基板(A)，其使該接觸墊在第一不導電抗蝕層(C)之開口(F)下暴露，(ii)使導電層(G)在該開口內部(G”)及外部(G’)沉積，使得產生活化表面，從而形成活化開口(F’)，(iii)將鎳(D)或鎳合金(D)電解沉積至該活化開口中，使得鎳/鎳合金沉積至該活化表面上，(iv)將錫(E)或錫合金(E)電解沉積至在步驟(iii)中沉積之該鎳/鎳合金上，限制條件係步驟(iii)或(iv)之該電解沉積產生經完全填充之活化開口，其中該經完全填充之活化開口填滿該鎳/鎳合金，或在該經完全填充之活化開口中，基於該經完全填充之活化開口之總體積，鎳/鎳合金之總體積高於錫及錫合金之總體積。
  2. 如請求項1之方法，其中該有機不導電基板係電路板。
  3. 如請求項2之方法，其中該電路板係印刷電路板。
  4. 如請求項1或2之方法，其中展現該開口之該第一不導電抗蝕層之層 厚度為200μm或以下。
  5. 如請求項1或2之方法，其中在步驟(i)中該開口之最大寬度係1000μm或以下。
  6. 如請求項1或2之方法，其中該導電層之層厚度在200nm至2500nm之範圍內。
  7. 如請求項1或2之方法，其中在步驟(iii)中，鎳/鎳合金經非保形沉積至該活化開口中，使得非保形鎳/鎳合金沉積至該活化表面上。
  8. 如請求項1或2之方法，其中在步驟(iii)中該鎳/鎳合金係藉助包含鎳離子之鎳電鍍浴沉積，該等鎳離子之總量基於該鎳電鍍浴之總體積為1g/L至160g/L。
  9. 如請求項8之方法，其中該鎳電鍍浴包含一種或一種以上整平劑化合物，其選自由式(I)及(II)之吡啶及經取代吡啶化合物組成之整平劑化合物之群：
    Figure 106145331-A0305-02-0040-5
     其中R1獨立地係氫、經取代或未經取代之烷基或經取代或未經取代之烯基，R2獨立地係-(CH2)n-SO3 -，其中n係1、2、3、4、5或6，或-(CH2)n-SO3 -，其中n係1、2、3、4、5或6，且-(CH2)n-SO3 -中之一個或一個以上氫原子經取代基取代。
  10. 如請求項9之方法，其中該整平劑化合物係選自由下式(Ia)及(IIa)組成之整平劑化合物之群：
    Figure 106145331-A0305-02-0041-6
    其中 R1-在式(Ia)中獨立地係甲基、乙基、直鏈或具支鏈丙基或直鏈或具支鏈丁基，-在式(IIa)中獨立地係-(CH2)m-CH=CH2，其中m係0、1、2、3或4，且R2獨立地係(CH2)n-SO3 -，其中n係1、2、3或4。
  11. 如請求項10之方法，其中該整平劑化合物係選自由下式(Ib)及(IIb)組 成之整平劑化合物之群：
    Figure 106145331-A0305-02-0042-8
  12. 如請求項1或2之方法，其中步驟(iv)係緊跟步驟(iii)實施。
  13. 如請求項1或2之方法，其中在步驟(iv)中，將該錫及錫合金分別保形沉積至在步驟(iii)中沉積之該鎳/鎳合金上。
  14. 如請求項1或2之方法，其中該錫及錫合金係藉助不含整平化合物之沉積浴電解沉積。
  15. 如請求項1或2之於接觸墊上形成可焊接焊料沉積物之方法，其包含以下步驟：(i)提供或製造有機不導電基板，其使該接觸墊在永久第一不導電抗蝕層之開口下暴露，(ii)使導電層在該開口內部及外部沉積，使得產生活化表面，從而形成活化開口，(iia)在該活化開口外部使經圖案化之第二不導電抗蝕層在該活化表面上形成，使得產生擴大之活化開口， (iii)將鎳或鎳合金非保形電解沉積至該擴大之活化開口中，使得非保形鎳/鎳合金沉積至該活化表面上，(iv)將錫或錫合金保形電解沉積至在步驟(iii)中沉積之該非保形鎳/鎳合金上，限制條件係步驟(iii)之該電解沉積產生經完全填充之活化開口，其填滿該鎳/鎳合金，且該鎳/鎳合金另外沉積至該活化開口外部之該活化表面上。
  16. 如請求項1或2之方法，其中在步驟(iv)之後在該錫或錫合金上不沉積金。
  17. 如請求項16之方法，其中在步驟(iv)之後在該錫或錫合金上不沉積金及鈀。
  18. 一種在活化接觸墊上暴露可焊接焊料沉積物之印刷電路板，該沉積物部分地嵌入永久焊接遮罩內且具有自活化銅墊開始之以下連續層序列：(a)鎳或鎳合金層，(b)該鎳/鎳合金層上之錫或錫合金層，其中在該焊料沉積物之嵌入該永久焊接遮罩中之該部分中，鎳/鎳合金之總體積高於錫及錫合金之總體積。
  19. 如請求項18之印刷電路板，其中該鎳/鎳合金層中之該鎳/鎳合金係非保形鎳/鎳合金。
TW106145331A 2016-12-23 2017-12-22 於接觸墊上形成可焊接焊料沉積物的方法及在活化接觸墊上暴露可焊接焊料沉積物之印刷電路板 TWI683604B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP16206665.8 2016-12-23
EP16206665 2016-12-23

Publications (2)

Publication Number Publication Date
TW201831064A TW201831064A (zh) 2018-08-16
TWI683604B true TWI683604B (zh) 2020-01-21

Family

ID=57714447

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106145331A TWI683604B (zh) 2016-12-23 2017-12-22 於接觸墊上形成可焊接焊料沉積物的方法及在活化接觸墊上暴露可焊接焊料沉積物之印刷電路板

Country Status (7)

Country Link
US (1) US11032914B2 (zh)
EP (1) EP3560304B1 (zh)
JP (1) JP7143303B2 (zh)
KR (1) KR102346987B1 (zh)
CN (1) CN110115116B (zh)
TW (1) TWI683604B (zh)
WO (1) WO2018115408A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017199712A1 (ja) * 2016-05-16 2017-11-23 株式会社村田製作所 セラミック電子部品
US11276659B2 (en) * 2020-02-28 2022-03-15 Micron Technology, Inc. Methods for forming elements for microelectronic components, related conductive elements, and microelectronic components, assemblies and electronic systems incorporating such conductive elements

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW518924B (en) * 2001-03-14 2003-01-21 Sony Corp Multi-layer printed wiring board and manufacturing method therefor
US20070161223A1 (en) * 2005-12-23 2007-07-12 Phoenix Precision Technology Corporation Conductive structures for electrically conductive pads of circuit board and fabrication method thereof
CN103053228A (zh) * 2010-08-02 2013-04-17 安美特德国有限公司 用于在衬底上形成焊料沉积和非熔融凸块结构的方法
TW201433220A (zh) * 2012-11-30 2014-08-16 Jx Nippon Mining & Metals Corp 附載體銅箔
WO2016047181A1 (ja) * 2014-09-25 2016-03-31 大日本印刷株式会社 パワーモジュール用金属配線付基板、パワーモジュール及びパワーモジュール用基板、並びにパワーモジュール用金属配線付基板の製造方法
US9357644B2 (en) * 2011-10-26 2016-05-31 Kabushiki Kaisha Toshiba Joined structural body of members, joining method of members, and package for containing an electronic component
WO2016180944A1 (en) * 2015-05-13 2016-11-17 Atotech Deutschland Gmbh Method for manufacturing of fine line circuitry

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2836581A1 (de) * 1978-08-21 1980-03-06 Henkel Kgaa N-(2,3-dihydroxypropyl)-pyridiniumsulfate, deren herstellung sowie diese enthaltende saure galvanische nickelbaeder
US5693209A (en) 1989-09-14 1997-12-02 Atotech Deutschland Gmbh Process for metallization of a nonconductor surface
US5503877A (en) 1989-11-17 1996-04-02 Atotech Deutschalnd Gmbh Complex oligomeric or polymeric compounds for the generation of metal seeds on a substrate
EP1054081B1 (en) 1993-03-18 2006-02-01 ATOTECH Deutschland GmbH Composition and process for treating a surface coated with a self-accelerating and replenishing non-formaldehyde immersion coating
US5650595A (en) * 1995-05-25 1997-07-22 International Business Machines Corporation Electronic module with multiple solder dams in soldermask window
IT1275486B (it) * 1995-07-06 1997-08-07 Giuseppe Faranda Sistema di sintesi per l'ottenimento di piridin propil sulfo betaina, senza rischi per l'uomo e per l'ambiente
JP2000286542A (ja) * 1999-03-31 2000-10-13 Harima Chem Inc 半田付け方法及び半田付け基材
US6355153B1 (en) * 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures
EP1322146A1 (en) 2001-12-18 2003-06-25 Phoenix Precision Technology Corporation Method of electroplating solder bumps on an organic circuit board
JP2003258014A (ja) * 2002-03-04 2003-09-12 Megic Corp 半導体表面上に金属バンプを形成する方法
TWI255158B (en) * 2004-09-01 2006-05-11 Phoenix Prec Technology Corp Method for fabricating electrical connecting member of circuit board
TWI270329B (en) 2005-04-04 2007-01-01 Phoenix Prec Technology Corp Method for fabricating conducting bump structures of circuit board
TWI319297B (en) 2006-06-06 2010-01-01 Phoenix Prec Technology Corp Repair structure of circuit board having pre-soldering bumps and method thereof
CN101005733A (zh) * 2006-12-29 2007-07-25 上海芯光科技有限公司 薄型半导体照明平面集成光源模块的制造方法
US20090188805A1 (en) * 2008-01-25 2009-07-30 Government Of The United States Of America, As Represented By The Superconformal electrodeposition of nickel iron and cobalt magnetic alloys
WO2010046235A1 (en) 2008-10-21 2010-04-29 Atotech Deutschland Gmbh Method to form solder deposits on substrates
KR20100060968A (ko) * 2008-11-28 2010-06-07 삼성전기주식회사 메탈 포스트를 구비한 기판 및 그 제조방법
EP2405469B1 (en) 2010-07-05 2016-09-21 ATOTECH Deutschland GmbH Method to form solder alloy deposits on substrates
KR101154626B1 (ko) * 2010-08-31 2012-06-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW518924B (en) * 2001-03-14 2003-01-21 Sony Corp Multi-layer printed wiring board and manufacturing method therefor
US20070161223A1 (en) * 2005-12-23 2007-07-12 Phoenix Precision Technology Corporation Conductive structures for electrically conductive pads of circuit board and fabrication method thereof
CN103053228A (zh) * 2010-08-02 2013-04-17 安美特德国有限公司 用于在衬底上形成焊料沉积和非熔融凸块结构的方法
US9357644B2 (en) * 2011-10-26 2016-05-31 Kabushiki Kaisha Toshiba Joined structural body of members, joining method of members, and package for containing an electronic component
TW201433220A (zh) * 2012-11-30 2014-08-16 Jx Nippon Mining & Metals Corp 附載體銅箔
WO2016047181A1 (ja) * 2014-09-25 2016-03-31 大日本印刷株式会社 パワーモジュール用金属配線付基板、パワーモジュール及びパワーモジュール用基板、並びにパワーモジュール用金属配線付基板の製造方法
WO2016180944A1 (en) * 2015-05-13 2016-11-17 Atotech Deutschland Gmbh Method for manufacturing of fine line circuitry

Also Published As

Publication number Publication date
WO2018115408A1 (en) 2018-06-28
US20190350088A1 (en) 2019-11-14
CN110115116B (zh) 2022-05-27
CN110115116A (zh) 2019-08-09
TW201831064A (zh) 2018-08-16
EP3560304A1 (en) 2019-10-30
JP7143303B2 (ja) 2022-09-28
JP2020517088A (ja) 2020-06-11
US11032914B2 (en) 2021-06-08
KR102346987B1 (ko) 2022-01-03
KR20190098165A (ko) 2019-08-21
EP3560304B1 (en) 2021-02-03

Similar Documents

Publication Publication Date Title
JP5808402B2 (ja) はんだ合金堆積物を基板上に形成する方法
US8507376B2 (en) Method to form solder deposits on substrates
JP5808403B2 (ja) はんだ堆積物を基板上に形成する方法
JP6133056B2 (ja) スズまたはスズ合金めっき液
US7180006B2 (en) Tape substrate and method for fabricating the same
TWI683604B (zh) 於接觸墊上形成可焊接焊料沉積物的方法及在活化接觸墊上暴露可焊接焊料沉積物之印刷電路板
EP2180770A1 (en) Method to form solder deposits on substrates
JP2013093360A (ja) 半導体チップ搭載用基板及びその製造方法
EP2244285A1 (en) Method to form solder deposits on substrates
EP2416634A1 (en) Method to form solder deposits on substrates
JPH09232734A (ja) バンプ付きフレキシブルプリント回路及びその製法
EP2506690A1 (en) Method to form solder deposits and non-melting bump structures on substrates