TWI674647B - 晶片封裝陣列以及晶片封裝體 - Google Patents
晶片封裝陣列以及晶片封裝體 Download PDFInfo
- Publication number
- TWI674647B TWI674647B TW106115539A TW106115539A TWI674647B TW I674647 B TWI674647 B TW I674647B TW 106115539 A TW106115539 A TW 106115539A TW 106115539 A TW106115539 A TW 106115539A TW I674647 B TWI674647 B TW I674647B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- chip package
- opening
- sealant
- redistribution circuit
- Prior art date
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一種晶片封裝陣列,包括多個晶片封裝體。晶片封裝體適於陣列排列以形成該晶片封裝陣列。各晶片封裝體包括重佈線路結構、支撐結構、晶片以及封膠。支撐結構配置於重佈線路結構並具有開口。晶片配置於重佈線路結構並位於開口中。封膠位於開口與晶片之間,其中封膠填充於開口與晶片之間。晶片與支撐結構分別與重佈線路結構連接。一種晶片封裝體也提供於此。
Description
本發明是有關於一種晶片封裝結構,且特別是有關於一種晶片封裝陣列以及晶片封裝體。
在半導體產業中,積體電路(Integrated Circuits, IC)的生產,主要可分為三個階段:積體電路設計(IC design)、積體電路的製作(IC process)及積體電路的封裝(IC package)等。因此,裸晶片(die)係經由晶圓(wafer)製作、電路設計、光罩製作以及切割晶圓等步驟而完成,而裸晶片則經由打線接合(wire bonding)或覆晶接合(flip chip bonding)等方式,將裸晶片電性連接至承載器,例如導線架或介電層等,使得裸晶片之接合墊將可重佈線路至晶片之周緣或晶片之主動表面的下方。接著,再以封裝膠體(molding compound)包覆裸晶片,以保護裸晶片。
本發明提供一種晶片封裝陣列,能提升結構強度且降低其製程的生產成本。
本發明提供一種晶片封裝體,能提升結構強度且降低其製程的生產成本。
本發明另提出一種晶片封裝陣列,包括多個晶片封裝體。晶片封裝體適於陣列排列以形成該晶片封裝陣列。各晶片封裝體包括重佈線路結構、支撐結構、晶片以及封膠。支撐結構配置於重佈線路結構並具有開口。晶片配置於重佈線路結構並位於開口中。封膠位於開口與晶片之間,其中封膠填充於開口與晶片之間,晶片與支撐結構分別與重佈線路結構連接。
本發明再提出一種晶片封裝體,包括重佈線路結構、支撐結構、晶片以及封膠。支撐結構配置於重佈線路結構並具有開口。晶片配置於重佈線路結構並位於開口中。封膠位於開口與晶片之間,其中封膠填充於開口與晶片之間,晶片與支撐結構分別與重佈線路結構連接。
基於上述,在本發明的晶片封裝製程中,由於晶片封裝陣列的各別晶片封裝體的外圍區域配置有支撐結構,因此,能改善封裝過程中發生的翹曲,並且能提升晶片封裝陣列的結構強度且降低其製程的生產成本,進而增加晶片封裝體的產量。除此之外,支撐結構的配置也可以改善各別晶片封裝體的整體結構強度。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
請參考圖1A、圖2A及圖3A,其中圖1A及圖2A的結構的完整狀態如圖3A所示,意即圖3A的結構的局部呈現於圖1A及圖2A。在本實施例的晶體封裝製程中,提供支撐結構120及承載板110。支撐結構120配置於承載板110上。支撐結構120具有多個開口122。詳細而言,在本實施例中,支撐結構120為一個網狀結構,例如是一個網狀的加強支撐件。如此一來,藉由具有多個開口的支撐結構及承載板可改善封裝過程中發生的翹曲,特別是對於尺寸較大的扇出型晶圓級封裝(Fan-out wafer level package, FOWLP)或扇出型面板級封裝(Fan-out panel level package, FOPLP),其效果更加明顯。此外,藉由具有多個開口122的支撐結構120及承載板110能提升晶片封裝陣列50(見於圖3C)的結構強度且降低其製程的生產成本,進而增加晶片封裝體100(見於圖1F及圖2F)的產量。
請參考圖1B、圖2B及圖3B,其中圖1B及圖2B的結構的完整狀態如圖3B所示,意即圖3B的結構的局部呈現於圖1B及圖2B。在上述步驟之後,配置多個晶片130在承載板110上,其中這些晶片130分別位於支撐結構120的多個開口122中。在本實施例中,一開口122中配置一晶片130,本發明不以此為限。在其他實施例中,一開口中可以配置多個晶片,其是利用堆疊的方式,配置於對應的開口中。在本實施例中,配置晶片130在承載板110上的步驟還包括,配置多個被動元件140在承載板110上,且位於晶片130與支撐結構120之間。舉例而言,可在每個開口122中配置一個或多個被動元件140,以符合電性需求。
請參考圖1C及圖2C,在上述步驟之後,形成封膠150覆蓋支撐結構120與晶片130,支撐結構120與晶片130位於封膠150與承載板110之間,封膠150填充於開口122與晶片130之間。換句話說,在此步驟中,將封膠150填充在支撐結構120上並且完整地覆蓋住支撐結構120及晶片130,以使得支撐結構120中的每一個開口122皆充滿封膠150進而固定支撐結構120及晶片130。除此之外,封膠150也完整地覆蓋住被動元件140。
請參考圖1D及圖2D,在上述步驟之後,移除承載板110。由於封膠150充滿在每一個開口122,因此支撐結構120與晶片130藉由封膠150彼此固定連接而不會分離。此時,支撐結構120、晶片130、被動元件140與封膠150構成一第一參考平面P1,即支撐結構120、晶片130、被動元件140與封膠150共平面。
請參考圖1E、圖2E及圖3C,其中圖1E及圖2E的結構的完整狀態如圖3C所示,意即圖3C的結構的局部呈現於圖1E及圖2E。在上述步驟之後,配置重佈線路結構160在支撐結構120上並且直接地連接晶片130,藉由重佈線路結構160的配置,可將原本配置在晶片130上的訊號扇出(fan-out)至重佈線路結構160的晶片130投影區外,進而增加晶片130的訊號配置的彈性。另外,重佈線路結構160的導電層部分可直接與晶片130上的接墊130a電性連接,而不需要額外再配置凸塊(bump)。換句話說,重佈線路結構160配置位於第一參考平面P1上並且直接地連接晶片130。此外,更可以配置多個焊球170在重佈線路結構160上,而重佈線路結構160位於晶片130與這些焊球170之間。至此,完成一晶片封裝陣列50,如圖3C所示,其包含多個尚未切割的晶片封裝體100。
請參考圖1F及圖2F,在上述步驟之後,沿著多個開口122彼此之間的多個切割線L切割晶片封裝陣列50,以形成單一個晶片封裝體100,如圖1F及圖2F所繪示。換句話說,每個沿著切割線L切割支撐結構120所形成的晶片封裝體100中具有支撐結構120的一部分,而此支撐結構120對於單一個晶片封裝體100而言即為一個環狀的加強支撐件,其能提升晶片封裝體100的整體結構強度。更進一步來說,由於環狀的加強支撐件對齊於切割線L進行切割而形成,故加強支撐件會暴露於單一個晶片封裝體100的側面102,因此對於晶片封裝體100外圍區域來說,提供了較強的保護,同樣地,封膠150以及重佈線路結構160也對齊於切割線L被切割而使得封膠150的一部分以及重佈線路結構160的一部分暴露於單一個晶片封裝體100的側面102。
請再參考圖1E、圖2E及圖3C,具體而言,在本實施例中,晶片封裝陣列50包括多個晶片封裝體100,且晶片封裝體100適於陣列排列以形成晶片封裝陣列50,如圖3C所呈現。各晶片封裝體100包括重佈線路結構160、支撐結構120、晶片130以及封膠150。支撐結構120配置於重佈線路結構160並具有開口122。晶片130配置於重佈線路結構160並位於開口122中。封膠150位於開口122與晶片130之間,其中封膠150填充於開口122與晶片130之間,晶片130與支撐結構120分別與重佈線路結構160直接地連接。換句話說,晶片封裝體100是由晶片封裝陣列50切割而成,因此重佈線路結構160、支撐結構120以及封膠150也被切割而形成於各晶片封裝體100中。由於晶片封裝陣列50的各別晶片封裝體100的外圍區域配置有支撐結構120,因此,能改善晶片封裝陣列50封裝過程中發生的翹曲,並且能提升晶片封裝陣列50的結構強度且降低其製程的生產成本,進而增加晶片封裝體100的產量。除此之外,支撐結構120的配置也可以改善各別晶片封裝體100的整體結構強度。
請再參考圖1F及圖2F,具體而言,在本實施例中,晶片封裝體100包括重佈線路結構160、支撐結構120、晶片130以及封膠150。支撐結構120配置於重佈線路結構160並具有開口122。晶片130配置於重佈線路結構160並位於開口122中。封膠150位於開口122與晶片130之間,其中封膠150填充於開口122與晶片130之間,晶片130與支撐結構120分別與重佈線路結構160直接地連接。其中晶片封裝體100是由晶片封裝陣列50(如圖3C所繪示)切割而成,因此重佈線路結構160、支撐結構120以及封膠150也被切割而形成於各晶片封裝體100中。由於晶片封裝體100的外圍區域配置有支撐結構120,因此,能改善晶片封裝體100的整體結構強度。
請參考圖4A及圖4B,本實施例的晶片封裝體100A類似於圖1F及圖2F的晶片封裝體100,惟兩者之間主要差異在於封膠150A的配置。在切割晶片封裝陣列50的步驟之前,移除封膠150的一部分以形成封膠150A進而使晶片130裸露。詳細而言,在圖2F的步驟之前,移除部分位於支撐結構120與晶片130上的封膠150,而保留位於支撐結構120與晶片130之間的封膠150A。本實施例的支撐結構120中遠離重佈線路結構160的一頂面124與晶片130遠離重佈線路結構160的一第一面132共面,即位於同一第二參考平面P2上。如此一來,晶片130可暴露於晶片封裝體100A外以接觸散熱導體,進而使晶片封裝體100A有更好的散熱性。
請參考圖5,本實施例的晶片封裝體100B類似於圖2F的晶片封裝體100,惟兩者之間主要差異例如在於本實施例的開口122具有一內面126,內面126具有至少一凹槽128,且封膠150充滿凹槽128。如此一來,可藉由封膠150充滿在凹槽128中進而確保晶片封裝體100B的整體結構強度。除此之外,在另一實施例中,可進一步移除部份封膠150,而使晶片130裸露,類似於圖4A及圖4B所繪示。
請參考圖6,本實施例的晶片封裝體100C類似於圖2F的晶片封裝體100,惟兩者之間主要差異例如在於本實施例的開口122具有一內面126C,且內面126C朝向遠離晶片130的方向傾斜,使得封膠150延伸至內面126C的上方。換句話說,由於內面126C的傾斜設計,可使得支撐結構120藉由封膠150的延伸而覆蓋,進而使支撐結構120與重佈線路結構160更緊密連接而不易脫落。如此一來,可藉由封膠150覆蓋內面126C進而確保晶片封裝體100C的整體結構強度。除此之外,在另一實施例中,可進一步移除部份封膠150,而使晶片130裸露,類似於圖4A及圖4B所繪示。
綜上所述,在本發明的晶片封裝製程中,由於晶片封裝陣列的各別晶片封裝體的外圍區域配置有支撐結構(此時加強支撐件會於單一個晶片封裝體的側面上暴露出來),因此,能改善封裝過程中發生的翹曲,並且能提升晶片封裝陣列的結構強度且降低其製程的生產成本,進而增加晶片封裝體的產量。除此之外,支撐結構的配置也可以改善各別晶片封裝體的整體結構強度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
50‧‧‧晶片封裝陣列
100、100A、100B、100C‧‧‧晶片封裝體
102‧‧‧側面
110‧‧‧承載板
120‧‧‧支撐結構
122‧‧‧開口
124‧‧‧頂面
126、126C‧‧‧內面
128‧‧‧凹槽
130‧‧‧晶片
130a‧‧‧接墊
132‧‧‧第一面
140‧‧‧被動元件
150、150A‧‧‧封膠
160‧‧‧重佈線路結構
170‧‧‧焊球
P1‧‧‧第一參考平面
P2‧‧‧第二參考平面
L‧‧‧切割線
圖1A至圖1F依序本發明的一實施例的晶片封裝製程的俯視示意圖。 圖2A至圖2F分別是圖1A至圖1F的結構沿圖1A的線A-A’的剖面示意圖。 圖3A是圖1A及圖2A的結構於完整狀態下的立體示意圖。 圖3B是圖1B及圖2B的結構於完整狀態下的立體示意圖。 圖3C是圖1E及圖2E的結構於完整狀態下的立體示意圖。 圖4A為本發明的另一實施例的晶片封裝體的俯視示意圖。 圖4B為本發明的另一實施例的晶片封裝體的剖面示意圖。 圖5為本發明的又一實施例的晶片封裝體的剖面示意圖。 圖6為本發明的再一實施例的晶片封裝體的剖面示意圖。
Claims (16)
- 一種晶片封裝陣列,包括:多個晶片封裝體,適於陣列排列以形成該晶片封裝陣列,各該晶片封裝體包括:一重佈線路結構;一支撐結構,配置於該重佈線路結構並具有一開口;一晶片,配置於該重佈線路結構並位於該開口中;以及一封膠,位於該開口與該晶片之間,其中該封膠填充於該開口與該晶片之間,該晶片與支撐結構分別與該重佈線路結構連接,該封膠完整地覆蓋該支撐結構與該晶片,且該支撐結構、該晶片以及該封膠構成一共平面。
- 如申請專利範圍第1項所述的晶片封裝陣列,其中該晶片包括至少一接墊,該重佈線路結構直接地連接該些接墊。
- 如申請專利範圍第1項所述的晶片封裝陣列,其中該支撐結構中遠離該重佈線路結構的一頂面與該晶片遠離該重佈線路結構的一第一面共面。
- 如申請專利範圍第1項所述的晶片封裝陣列,其中該開口具有一內面,該內面具有一凹槽,且該封膠充滿該凹槽。
- 如申請專利範圍第1項所述的晶片封裝陣列,其中該開口具有一內面,且該內面朝向遠離該晶片的方向傾斜,使得該封膠延伸至該內面的上方。
- 如申請專利範圍第1項所述的晶片封裝陣列,其中各該晶片封裝體更包括:至少一被動元件,配置於該重佈線路結構,其中該封膠完整地覆蓋該至少一被動元件。
- 如申請專利範圍第1項所述的晶片封裝陣列,其中該支撐結構為網狀結構。
- 一種晶片封裝體,包括:一重佈線路結構;一支撐結構,配置於該重佈線路結構並具有一開口;一晶片,配置於該重佈線路結構並位於該開口中;以及一封膠,位於該開口與該晶片之間,其中該封膠填充於該開口與該晶片之間,該晶片與支撐結構分別與該重佈線路結構連接,該封膠完整地覆蓋該支撐結構與該晶片,且該支撐結構、該晶片以及該封膠構成一共平面。
- 如申請專利範圍第8項所述的晶片封裝體,其中該晶片包括至少一接墊,該重佈線路結構直接地連接該些接墊。
- 如申請專利範圍第8項所述的晶片封裝體,其中該支撐結構中遠離該重佈線路結構的一頂面與該晶片遠離該重佈線路結構的一第一面共面。
- 如申請專利範圍第8項所述的晶片封裝體,其中該開口具有一內面,該內面具有一凹槽,且該封膠充滿該凹槽。
- 如申請專利範圍第8項所述的晶片封裝體,其中該開口具有一內面,且該內面朝向遠離該晶片的方向傾斜,使得該封膠延伸至該內面的上方。
- 如申請專利範圍第8項所述的晶片封裝體,更包括:至少一被動元件,配置於該重佈線路結構,其中該封膠完整地覆蓋該至少一被動元件。
- 如申請專利範圍第8項所述的晶片封裝體,其中該支撐結構暴露於該晶片封裝體的一側面。
- 一種晶片封裝陣列,包括:多個晶片封裝體,適於陣列排列以形成該晶片封裝陣列,各該晶片封裝體包括:一重佈線路結構;一支撐結構,配置於該重佈線路結構並具有一開口;一晶片,配置於該重佈線路結構並位於該開口中;以及一封膠,位於該開口與該晶片之間,其中該封膠填充於該開口與該晶片之間,該晶片與支撐結構分別與該重佈線路結構連接,該晶片與該支撐結構中的至少其中之一裸露於該封膠。
- 一種晶片封裝體,包括:一重佈線路結構;一支撐結構,配置於該重佈線路結構並具有一開口;一晶片,配置於該重佈線路結構並位於該開口中;以及一封膠,位於該開口與該晶片之間,其中該封膠填充於該開 口與該晶片之間,該晶片與支撐結構分別與該重佈線路結構連接,該晶片與該支撐結構中的至少其中之一裸露於該封膠。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/636,644 US11227848B2 (en) | 2016-08-29 | 2017-06-29 | Chip package array, and chip package |
CN201710655920.0A CN107464790A (zh) | 2016-08-29 | 2017-08-03 | 晶片封装阵列以及晶片封装体 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662380960P | 2016-08-29 | 2016-08-29 | |
US62/380,960 | 2016-08-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201807771A TW201807771A (zh) | 2018-03-01 |
TWI674647B true TWI674647B (zh) | 2019-10-11 |
Family
ID=62189716
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106115535A TWI651788B (zh) | 2016-08-29 | 2017-05-11 | 電子結構以及電子結構陣列 |
TW106115539A TWI674647B (zh) | 2016-08-29 | 2017-05-11 | 晶片封裝陣列以及晶片封裝體 |
TW106115540A TWI719205B (zh) | 2016-08-29 | 2017-05-11 | 晶片封裝製程 |
TW106115536A TWI643275B (zh) | 2016-08-29 | 2017-05-11 | 電子結構製程 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106115535A TWI651788B (zh) | 2016-08-29 | 2017-05-11 | 電子結構以及電子結構陣列 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106115540A TWI719205B (zh) | 2016-08-29 | 2017-05-11 | 晶片封裝製程 |
TW106115536A TWI643275B (zh) | 2016-08-29 | 2017-05-11 | 電子結構製程 |
Country Status (1)
Country | Link |
---|---|
TW (4) | TWI651788B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200075510A1 (en) * | 2018-08-30 | 2020-03-05 | Powertech Technology Inc. | Semiconductor package and manufacturing method thereof |
TWI727488B (zh) * | 2019-11-06 | 2021-05-11 | 虹晶科技股份有限公司 | 扇出型封裝結構及其製作方法 |
CN112786540A (zh) | 2019-11-06 | 2021-05-11 | 富泰华工业(深圳)有限公司 | 扇出型封装结构及其制作方法 |
JP2022002249A (ja) * | 2020-06-19 | 2022-01-06 | キオクシア株式会社 | 半導体装置およびその製造方法 |
CN115332213A (zh) | 2021-05-11 | 2022-11-11 | 财团法人工业技术研究院 | 封装载板及其制作方法与芯片封装结构 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120153493A1 (en) * | 2010-12-17 | 2012-06-21 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
US20160005628A1 (en) * | 2014-07-01 | 2016-01-07 | Freescal Semiconductor, Inc. | Wafer level packaging method and integrated electronic package |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012171040A1 (en) * | 2011-06-10 | 2012-12-13 | Case Western Reserve University | Polymer composite and method of forming same |
TWI492680B (zh) * | 2011-08-05 | 2015-07-11 | Unimicron Technology Corp | 嵌埋有中介層之封裝基板及其製法 |
TWI476888B (zh) * | 2011-10-31 | 2015-03-11 | Unimicron Technology Corp | 嵌埋穿孔中介層之封裝基板及其製法 |
US10049964B2 (en) * | 2012-03-23 | 2018-08-14 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units |
TWI579994B (zh) * | 2014-06-26 | 2017-04-21 | Siliconware Precision Industries Co Ltd | 封裝結構 |
TWI611523B (zh) * | 2014-09-05 | 2018-01-11 | 矽品精密工業股份有限公司 | 半導體封裝件之製法 |
CN105992625A (zh) * | 2014-09-18 | 2016-10-05 | 英特尔公司 | 将wlcsp部件嵌入到e-wlb和e-plb中的方法 |
TWI554174B (zh) * | 2014-11-04 | 2016-10-11 | 上海兆芯集成電路有限公司 | 線路基板和半導體封裝結構 |
-
2017
- 2017-05-11 TW TW106115535A patent/TWI651788B/zh active
- 2017-05-11 TW TW106115539A patent/TWI674647B/zh active
- 2017-05-11 TW TW106115540A patent/TWI719205B/zh active
- 2017-05-11 TW TW106115536A patent/TWI643275B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120153493A1 (en) * | 2010-12-17 | 2012-06-21 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
US20160005628A1 (en) * | 2014-07-01 | 2016-01-07 | Freescal Semiconductor, Inc. | Wafer level packaging method and integrated electronic package |
Also Published As
Publication number | Publication date |
---|---|
TW201807771A (zh) | 2018-03-01 |
TWI719205B (zh) | 2021-02-21 |
TW201826416A (zh) | 2018-07-16 |
TW201826418A (zh) | 2018-07-16 |
TWI651788B (zh) | 2019-02-21 |
TW201826417A (zh) | 2018-07-16 |
TWI643275B (zh) | 2018-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9607967B1 (en) | Multi-chip semiconductor package with via components and method for manufacturing the same | |
TWI674647B (zh) | 晶片封裝陣列以及晶片封裝體 | |
TWI423401B (zh) | 在上側及下側具有暴露基底表面之半導體推疊封裝組件 | |
US7772685B2 (en) | Stacked semiconductor structure and fabrication method thereof | |
TW201826461A (zh) | 堆疊型晶片封裝結構 | |
US20090127682A1 (en) | Chip package structure and method of fabricating the same | |
TWI524482B (zh) | 晶片封裝結構及其製造方法 | |
TW201630150A (zh) | 晶圓級堆疊晶片封裝及製造其之方法 | |
TW201640599A (zh) | 半導體封裝及其製作方法 | |
US11081371B2 (en) | Chip package process | |
TWI654727B (zh) | 晶片封裝方法 | |
TW201714273A (zh) | 製造堆疊封裝式半導體封裝的方法 | |
US11227848B2 (en) | Chip package array, and chip package | |
US20140077387A1 (en) | Semiconductor package and fabrication method thereof | |
KR20220030005A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
KR101607989B1 (ko) | 패키지 온 패키지 및 이의 제조 방법 | |
JP4536808B2 (ja) | 半導体装置およびインターポーザチップ | |
TWI825827B (zh) | 窗型球柵陣列(wbga)封裝 | |
TWI766280B (zh) | 晶圓級晶片尺寸封裝結構及其製造方法 | |
TWI833556B (zh) | 晶粒間具有內連的半導體封裝結構及其製備方法 | |
TWI804195B (zh) | 半導體封裝結構及其製造方法 | |
TW201909367A (zh) | 扇出半導體裝置及製造扇出半導體裝置的方法 | |
TWI612587B (zh) | 一種無基板半導體封裝製造方法 | |
KR20170036235A (ko) | 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법 | |
KR20110078588A (ko) | 웨이퍼 레벨 패키지의 제조방법 |