TWI670825B - 基板以及製造方法 - Google Patents

基板以及製造方法 Download PDF

Info

Publication number
TWI670825B
TWI670825B TW104136418A TW104136418A TWI670825B TW I670825 B TWI670825 B TW I670825B TW 104136418 A TW104136418 A TW 104136418A TW 104136418 A TW104136418 A TW 104136418A TW I670825 B TWI670825 B TW I670825B
Authority
TW
Taiwan
Prior art keywords
substrate
circuit
layer
layers
contact pads
Prior art date
Application number
TW104136418A
Other languages
English (en)
Other versions
TW201622093A (zh
Inventor
虹 沈
亮 王
嘉比愛爾Ｚ 奎瓦拉
拉傑許 卡特卡爾
塞普里昂 艾米卡 烏卓
蘿拉 威爾斯 米卡里米
Original Assignee
美商英帆薩斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英帆薩斯公司 filed Critical 美商英帆薩斯公司
Publication of TW201622093A publication Critical patent/TW201622093A/zh
Application granted granted Critical
Publication of TWI670825B publication Critical patent/TWI670825B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

插置物(110)在頂面和/或底面具有接觸襯墊以連接到電路模組(譬如IC 112)。插置物包括由多層(110.i)所做成的基板。每一層可以是具有電路的基板(110S)，其可能是陶瓷基板。基板垂直延伸。多個插置物製造成單一結構(310)，其由對應於插置物之諸層的垂直層(310.i)所做成。結構沿著水平面(314)而切片以提供插置物。在切片之前和在所有的基板彼此附接之前，插置物的垂直導線(類似於穿過基板的通孔)可以形成在基板的表面上。因此，不須要做出用於垂直導線之穿過基板的孔洞。在基板彼此附接之前，非垂直的特徵也可以形成在基板的表面上。也提供了其他的具體態樣。

Description

基板以及製造方法
本揭示關於電子科技，尤其關於用來將半導體積體電路彼此連接和連接到其他電路的基板。
積體電路(integrated circuit，IC)具有微小而緊密定位的接觸襯墊，其因為接觸襯墊可以彼此短路(舉例而言由焊料所造成)而難以連接到其他電路、可以由於電路結構彎翹而未對齊於其他電路、並且可以由於熱膨脹所引起的應力而從其他電路斷掉。
IC和其他電路可以透過共同的基板而互連，例如2010年11月16日頒給Kawamura等人之美國專利第7,833,370號所述的那種多層陶瓷插置物110(圖1A)。於圖1A，IC 120具有接觸襯墊120C，其藉由可以是焊料、黏著劑或某些其他類型的連接124而附接到插置物110的接觸襯墊110C。插置物110包括導線，其以想要的樣式將接觸襯墊110C互連。導線包括水平導線110LH和垂直導電通孔110LV。於此範例，插置物110在頂部和底部上都具有接觸襯墊110C；底部接觸襯墊可以藉由連接(例如124’)而連接到另一基板，例如印刷電路板(printed circuit board，PCB)114。我們稱基板110為「插置物」(interposer)，因為它在頂部和底部上都具有接觸襯墊。在過去，如果接觸襯墊110C在頂部上的間隔不同於在底部上的間隔，則使 用「插置物」一詞：頂部接觸襯墊110C可以緊密隔開以匹配IC在襯墊120C之間的迷你間隔，而底部接觸襯墊110C可以分得更開以匹配例如用於PCB之較粗略的製造科技。然而，以最近的使用而言，「插置物」一詞可以表示用於將其他電路互連並且在頂部和底部上都具有接觸襯墊的基板。
圖1A的插置物110具有二層110.1、110.2。圖1B是此二層的立體分解圖，並且圖1A顯示以垂直面A-A(平行於正交XYZ座標系統的XZ平面)切掉插置物之前面部分所獲得的剖面圖。插置物顯示於水平位置，亦即沿著水平的XY平面而延伸。每一層110.i(110.1、110.2)包括水平延伸的陶瓷片110S。於每一層110.i，水平線110LH是在陶瓷片的頂部上，並且垂直通孔110LV穿過陶瓷片以將水平線110LH連接到底下的特徵。垂直通孔110LV是藉由在「生胚」(green)陶瓷(亦即在陶瓷燒成之前)中打孔並且以導電膏來填充孔洞而形成。
本節綜述本發明的某些特徵。其他的特徵可以描述於後續幾節。
某些具體態樣提供具有新穎之層安排的多層插置物和其他結構。某些具體態樣描述如下。本發明是由所附申請專利範圍而界定。
110‧‧‧插置物
110.1~110.8‧‧‧層
110C‧‧‧接觸襯墊
110L‧‧‧特徵
110L.1‧‧‧斜向導線
110L.2、110L.2’‧‧‧電容板
110L.3、110L.3’‧‧‧水平線
110L.10‧‧‧垂直導線(通孔)或散熱器
110L.100‧‧‧導電通孔
110L.A‧‧‧特徵
110L.A1‧‧‧導線
110L.AC‧‧‧接觸襯墊
110LH‧‧‧水平導線
110LV‧‧‧垂直導電通孔
110S‧‧‧陶瓷片、基板
114‧‧‧印刷電路板(PCB)
120、120.1、120.2‧‧‧積體電路(IC)
120C‧‧‧接觸襯墊
124、124’‧‧‧連接
310‧‧‧結構
310.1~310.8‧‧‧層
310.i‧‧‧層
310L‧‧‧特徵
314‧‧‧截面
314H‧‧‧水平面
314V‧‧‧垂直面
410‧‧‧電線
510介‧‧‧電質
590‧‧‧凹槽
604‧‧‧平面
610‧‧‧特徵
620‧‧‧電晶體區域
圖1A是根據先前技藝而附接到插置物之積體電路的立體剖面圖。
圖1B是圖1A之結構的立體分解圖。
圖2是根據本發明的某些具體態樣之多層基板的立體剖面 圖，其提供插置物或者可以增加以提供插置物。
圖3是根據本發明的某些具體態樣之結構的立體剖面圖，其可以分開成多個多層基板，每個基板提供插置物或者可以增加以提供插置物。
圖4A和4B是根據本發明的某些具體態樣而附接到插置物之積體電路的立體剖面圖。
圖5A是根據本發明之某些具體態樣的多層基板之一層的立體剖面圖，其提供插置物或者可以增加以提供插置物。
圖5B是根據本發明的某些具體態樣之多層基板的截面分解圖，其提供插置物或者可以增加以提供插置物。
圖6A是根據本發明的某些具體態樣而用於結構的一層之基板的立體圖，該結構可以分開成多個多層基板，每個基板提供插置物或者可以增加以提供插置物。
圖6B是圖8A之該層在根據本發明的某些具體態樣之製程中的側視圖。
圖6C和7是根據本發明的某些具體態樣之結構的側視圖，其可以分開成多個多層基板，每個基板提供插置物或者可以增加以提供插置物。
圖8A是根據本發明之某些具體態樣的結構之一層的側視圖，該結構可以分開成多個多層基板，每個基板提供插置物或者可以增加以提供插置物。
圖8B是根據本發明的某些具體態樣之結構的側視圖，其可 以分開成多個多層基板，每個基板提供插置物或者可以增加以提供插置物。
圖9A是根據本發明的某些具體態樣之結構的立體圖，其可以分開成多個多層基板，每個基板提供插置物或者可以增加以提供插置物。
圖9B是從圖9A的結構所獲得之多層基板的立體圖。
圖10是根據本發明的某些具體態樣之結構的立體圖，其可以分開成多個多層基板，每個基板提供插置物或者可以增加以提供插置物。
本節所述的具體態樣乃示範而非限制本發明。本發明是由所附申請專利範圍而界定。
本發明的某一方面關於用來將IC和其他電路互連之插置物或其他基板中的導線佈局。更特別而言，除了垂直通孔以外(例如圖1A的110LV)，本揭示的某些具體態樣還包括斜向線(非向下延伸的垂直線)和其他形狀與特徵，其可以形成在陶瓷和非陶瓷基板上。圖2顯示用於二層插置物的範例性特徵110L。插置物顯示為延伸水平以利於與圖1A來比較；圖2是使用像是圖1A之垂直截面所獲得的剖面圖。注意在圖2，層110.1和110.2的安排不同於圖1A：圖1A的諸層水平延伸並且堆疊在彼此的頂部上；但是圖2的諸層堆疊成一者在另一者的前面(層110.2在110.1的前面)。這架構有利於在基板110S的垂直表面上製造導線和其他特徵。圖2類型的插置物可以具有垂直導線(通孔)，例如110L.10，並且諸線可以延伸穿過二層插置物的整個高度(Z維度)。附帶而言，插置物可以具有斜向導線，例如110L.1，其也可能延伸達整個高度；斜向線可以提供比由垂直和水平區段所做成之線還短的導電路徑，如此以達成高速或低電力消耗、提供更多的互連路徑、 或為了其他目的。特徵110L可以包括電容器(注意為電容板110L.2)、電阻器、電感器、二極體、電晶體和其他電路元件。特徵110L可以包括多層次的重分布層(redistribution layer，RDL)(未顯示於圖2)，其具有由介電層所分開的多層次導電特徵。特徵110L可以包括非導電元件，譬如用於電晶體、二極體……之非導電的半導體特徵。特徵110L也可以包括非電路元件，例如由高度導熱之材料(可能是金屬或其他材料，可能比相鄰的基板110S更加導熱)所做成的散熱器；此種散熱器從插置物的內部導熱到插置物的邊界。舉例而言，特徵110L.10或可是散熱器，其不是任何電路的一部分。
某些具體態樣提供新穎的製造方法以利於製造此種特徵，可能成批次(亦即同時製造多個插置物)。因此，於某些具體態樣，多個插置物(例如110)製造成單一結構310(圖3)的一部分。於圖3的範例，當沿著水平面314切片時，結構將提供四個插置物110。就像每個插置物110，結構310是二層結構，其具有垂直延伸的層310.1、310.2。層310.1將提供所有插置物的層110.1，而層310.2將提供所有插置物的層110.2。可以存在多於二層。
每一層310.i(310.1、310.2)包括特徵310L，其提供用於對應之插置物層110.i的特徵110L。因為特徵310L形成在層310.i之大的垂直表面上，所以這些特徵不限於如圖1A的垂直通孔。此種特徵可以包括水平線(例如圖2的110L.3和110L.3’)，並且可以包括垂直和斜向線與其他特徵，如上所解釋。額外的水平特徵可以在插置物單離化之後(亦即在沿著平面314切片之後)才製造在大的頂部和底部插置物表面上。對於圖2的插置物來說，單離化之後形成在插置物頂部上的特徵乃於圖4A和4B的範例中顯示為110L.A。這些特徵可以包括導線(例如110L.A1)、接觸襯墊(例如 110L.AC)，並且可以包括電阻器、電晶體、電容器、電感器和其他特徵。這些特徵可以在任何方向上而延伸於多個層110.i上；舉例而言，導線或接觸襯墊可以延伸於多個層上。可以提供多層次的此種特徵，其由介電質510所分開(圖4B)。類似的特徵可以提供在插置物的底面上。
這些插置物可以採取任何想要的方式來使用。於圖4A，IC 120附接到插置物的頂面，而接觸襯墊朝上；IC的接觸襯墊藉由離散的電線410而連接到插置物的接觸襯墊110C和/或110L.AC。於圖4B，IC 120.2是類似的連接；IC 120.1以覆晶方式附接到頂面，而其底部上的接觸襯墊附接到接觸襯墊110L.AC(如於圖1A)。IC 120.1可以具有在頂部上的額外接觸襯墊(未顯示)，其以電線附接到插置物的接觸襯墊。插置物可以用於其他組件，如此技藝所知。
另外其他的特徵110L可以由導電通孔(未顯示於圖2~4；顯示在下面討論之圖5B的110L.100)來提供，其可能做在穿過層110.i之基板110S的水平孔洞中；此種通孔可以在單離化之前藉由相同於圖1A之通孔110LV的過程而形成(如果基板110S是陶瓷的話)，或者藉由其他過程而形成。舉例而言，如果基板110S是矽或玻璃，則通孔可以由穿過基板的通孔(through-silicon via，TSV)科技而形成；譬如見美國專利公開案第2014/0175654號(Haba等人，2014年6月26日)，其併於此以為參考。
如上所注意，圖2、3、4A、4B是剖面圖：層110.2和310.2的特徵110L和310L顯示成暴露的；但是在完成的結構，這些特徵可以由保護層(譬如介電質，可能是聚亞醯胺或其他類型)所覆蓋。然而，這沒有限制：於某些具體態樣，特徵110L、310L 2在最終結構中是暴露的。
如所知的，插置物可以必須為薄以在插置物之上和之下的電路之間(譬如在圖1A的IC 120和PCB 114之間)提供較短的導電路徑。圖2和3的插置物可以單純藉由減少切片平面314之間的距離而做成薄的。層110.i、310.i可以為厚，因為其厚度不貢獻給插置物厚度(層110.i、310.i的厚度關聯於插置物的水平維度)。允許每一層有較大的厚度則導致製造容限放寬。舉例而言，對於給定的水平區域來說，吾人可以視需要而提供更多較薄的層或更少較厚的層以製造所要的電路。
於圖3，雖然所有的插置物110是相同的，但是於其他具體態樣，非相同的插置物110可以形成於相同的結構310中；譬如插置物可以具有不同的電路110L和/或不同的高度。同時，平面314不必是水平的。注意雖然使用「水平的」(horizontal)和「垂直的」(vertical)等詞以簡化敘述，但是插置物或其他結構可以在任何角度和任何指向。某些具體態樣包括非插置物基板，亦即基板所具有的接觸襯墊僅在一側上，或者可能是其他類型的基板。
圖5A、5B示範八層插置物，其具有層110.1到110.8。層110.2相同於圖2並且複製於圖5A。圖5B是層110.1到110.8的截面分解圖，這是以圖5A之平面604(平面604平行於XY平面)的水平截面來看。圖5B是這截面的仰視圖。此外，相同的視圖關聯於做出插置物的結構310。的確，如圖3所見，如果結構310是由穿過插置物110的水平截面所切開，則這平面將僅通過該插置物110而不通過其他插置物，所以結構310的截面圖相同於插置物的截面圖。因此，圖5B是插置物110和對應之結構310二者的截面圖。
於圖5B，每一層110.i包括由陶瓷或某種其他材料所做成的基板110S。於層110.1，特徵110L包括在基板110S上的多層次結構，其類型如上所述(亦即由介電質所分開的多層次電路元件)。
層110.2包括如圖2的電容板110L.2。電容器的另一板110L.2’位在覆蓋層110.3的基板110S上。層110.3的基板110S提供電容器介電質。
層110.4除了穿過基板的導電通孔110L.100以外就沒有其他特徵110L。這通孔連同層110.5中類似的通孔110L.100一起將電容板110L.2’連接到層110.5中的特徵610。或可省略層110.4，其或可用於其基板110S的黏著和/或阻障層性質。
基板110.5中的通孔110L.100可以藉由任何適合的過程而做成譬如TSV。
於層110.5，特徵610是金屬氧化物半導體(MOS)電晶體閘極。電晶體的源極/通道/汲極區域620是層110.6的特徵110L；閘極介電質是由層110.6的基板110S所提供。電晶體區域610、620可以藉由線或其他特徵110L(未顯示，其不在圖5B的截面)而連接到接觸襯墊110C(例如在圖2或4)和/或其他元件。
層110.7沒有特徵110L，並且可以是黏著或阻障層，如上面針對層110.4所述。層110.8具有在基板110S之底部上的特徵110L。於其他具體態樣，層110.8沒有特徵110L；層110.8和110.7作為插置物的保護層。
本發明不限於圖5B的結構；舉例而言，插置物可以具有任 何數目的層，可能有數以千計的層。同時，可以存在其他類型的特徵110L。
不同層的基板110S可以由相同或不同的材料所做成。範例包括部分固化的(B階段)環氧樹脂、模製化合物、聚亞醯胺、陶瓷、玻璃……，可能是具有添加物的導熱基質材料。舉例而言，於某些具體態樣，所有的基板110S是陶瓷；結構310可以由前面美國專利第7,833,370號所述的方法而製造，其併於此以為參考。基板110S的範例性陶瓷材料包括玻璃、氧化鋁、氧化鋅和其他，而可能包括具有纖維或其他顆粒的陶瓷基質或由此所構成；適當的材料也描述於前述的美國專利第7,833,370號。陶瓷基板可以由已知的技術所製造，譬如玻璃粉末噴塗。基板110S可以由生胚陶瓷帶所做成，舉例而言可得自例如日本的Murata製造有限公司或美國的DuPont。有利而言，某些陶瓷帶具有低收縮性，可能低於10%。不同層310.i的基板110S可以具有相同或不同的厚度；範例性陶瓷基板的厚度是100到200微米，並且此種基板110S可以用於在單一插置物中提供數以千計的層；可能有其他的厚度數值，並且厚度可以在遍及同一層110.i中有所變化。也可能是非陶瓷材料，如上所注意。
於每一層310.i，特徵310L可以由已知的技術所做成，譬如沉積(譬如電鍍或其他類型)、光微影術圖案化、蝕刻或雷射燒蝕和其他。通孔110L.100可以如前述的美國專利第7,833,370號而形成(在陶瓷片中打孔)，或者對於矽、玻璃或某些其他材料所做的基板110S藉由TSV科技而形成。金屬特徵可以藉由印刷而沉積--某些印刷科技是簡單而低成本的。適合的印刷科技包括輪轉凹版、輥對輥印刷(可能包括R2R奈米壓印)、鏤版印刷、雷射輔助式向前印刷、奈米轉印、微接觸印刷。例如620和其 他特徵的半導體特徵可以由有機或無機的半導體材料所形成，可能是藉由層合來為之--見美國專利公開案第2007/0004229號(Malajovich，2007年1月4日)。本發明不限於這些細節。
於某些具體態樣，結構310如下而一層一層的製造。底層310.1的基板110S堆疊在稍早燒成的陶瓷基板上(未顯示；見前述的美國專利第7,833,370號)。然後印刷或另外形成層310.1的特徵310L。然後下一個基板110S(層310.2的基板)堆疊在層310.1上。然後形成層310.2的特徵310L……；直到最後一層。如果基板110S是陶瓷，則所有的基板可以在完成堆疊310之後燒成；或者替代而言，結構可以在完成堆疊之前的中間階段燒成。雖然低溫燒成(低於1000℃)用於某些具體態樣，但是高溫用於其他的具體態樣。於某些具體態樣，雖然一或更多個底層是陶瓷，但是一或更多個頂層是非陶瓷，並且該結構是在堆疊所有陶瓷層之後但在堆疊非陶瓷層之前燒成。
替代而言，對於一或更多個層310.i來說，特徵310L可以在該層放置在底下層或基板上之前先形成。特徵310L可以形成在基板的頂面和底面上。同時，於陶瓷的具體態樣，層310.i可以在它放置在底下層或基板上之前先燒成。
圖6A示範層310.i的基板110S，其中在該層放置在底下層或基板上之前，將先形成至少某些特徵310L。特徵310L將形成於基板110S之頂部和底部凹槽590中。基板顯示於立體圖，而正面是在XY平面(因為這平面在圖3顯示成水平的，所以圖6A的該層轉了90°以水平延伸而非垂直延伸；在圖3和6A，每一層310.i沿著XZ平面而延伸)。任何適合的材料 可以用於基板110S，包括可模製的材料。範例包括部分固化的(B階段)環氧樹脂、模製化合物、聚亞醯胺、陶瓷、玻璃……。於某些具體態樣，具有凹槽的整個基板是以模製來形成。也可以使用其他的材料和製造方法；凹槽590舉例而言可以藉由遮罩蝕刻而形成。
導線或其他特徵310L.20(圖6B)藉由任何適合的方法(譬如鏤板印刷或無電鍍)而形成於凹槽中。適合的材料包括焊料(譬如具有銅的焊料膏)和可能其他可燒結的材料。如果想要的話，光微影術遮罩化可以用於藉由鍍覆、濺鍍或其他沉積與蝕刻的方法而形成特徵310L.20；這涉及沉積材料310L.20於整個基板110S上，然後遮罩化移除溝槽外的材料310L.20，或者包括剝除式圖案化。線310L.20可以由多種材料所形成，譬如銅層和後續沉積的焊料層。
圖6C示範三層310.1、310.2、310.3，其如圖6A、6B所處理並且接合在一起。於此具體態樣，在頂層和底層310.1和310.3，凹槽和線310L.20僅形成在一側上而面對層310.2。當三層放在一起時，它們的凹槽匹配，亦即某一層的每個凹槽面對相鄰層中的凹槽，並且個別的線310L.20彼此實體接觸。因此，層310.2中的每條線310L.20可能沿著線的整個長度而實體接觸著層310.1或310.2中的線310L.20。所以，三層可以藉由將它們的匹配線310L.20加以接合而接合(譬如若線310L.20具有焊料表面則藉由焊料重熔，或者藉由熱壓縮，或沉積到線310L.20上之凹槽590裡的導電黏著劑，或者可能藉由其他類型的接合)。替代或附帶而言，如果基板在凹槽590之間彼此實體接觸，則諸層可以藉由將它們的基板110S接合在一起而接合。這接合可以使用任何適合的方法，譬如直接接合或介電黏著劑。
結構310可以藉由已知的技術而沿著平面(例如314，亦即平行於XY平面)來切片。線310L.20的末端可以提供接觸襯墊110C，或者它們可以藉由線110L.A而連接到接觸襯墊，如上面關於圖4A和4B所述。
圖7顯示另一具體態樣，其中相鄰基板的凹槽590和線310L.20不匹配；每個基板的每條線310L.20可以電絕緣於三層中所有其他的線310L.20。凹槽和線可以具有任何幾何形態，並且可以存在任意數目的層，並且可以與上述其他類型的層(譬如沒有凹槽590)來組合。凹槽可以包含其他特徵，可能是多層的特徵，譬如電晶體源極/汲極/通道區域或整個電晶體。
圖8A類似於圖6B，但線310L.20突出到凹槽外，而不是如圖6B恰覆蓋凹槽的表面。於某些具體態樣(圖8B)，雖然相鄰層的凹槽彼此匹配，如圖6C，但是線310L.20僅形成在中間層310.2上；由於線突出到層310.2的凹槽外，故當三層結合在一起時(圖8B)，線部分或完全填充了層310.1、310.3中的凹槽。雖然較厚的線對於減少電阻和熱阻是有利的，但是讓線僅在一層則可以簡化製造。於某些具體態樣，線310L.20形成於層310.1以及在層310.2的頂部而非底部；層310.3沒有線310L.20(像是圖8B)。
如果基板不是介電質，則圖6A到8B的結構可以用分開線310L.20與基板110S的介電層(未顯示)來增加。其他層(譬如柔順層，例如聚亞醯胺)可以形成在凹槽側壁上以減少熱應力。
結構310可以藉由前面美國專利第7,833,370號所述的技術或其他技術而切片。
於某些具體態樣(例如上述)，每個基板110S在它堆疊於底 下基板或層上之前和之後都是固態。替代而言，一或更多個(可能所有的)基板110S可以由非固態材料所做成，譬如由可流動的材料(半固態和/或液態)和/或氣相所做成。於某些具體態樣，可流動的材料藉由刮刀鑄造、模製或某種其他方法而沉積在底下層或基板上，然後固化成固相。範例性可流動的材料包括聚亞醯胺和環氧樹脂。適當之可流動的、基於環氧樹脂的材料包括光阻(例如SU-8)和模製化合物。
如上所注意，一或更多個(可能全部的)基板110S可以由氣相(譬如藉由化學氣相沉積(chemical vapor deposition，CVD))而在底下基板或層上形成。可以使用物理氣相沉積(physical vapor deposition，CVD)和其他方法以直接在底下基板或層上形成基板110S。
基板110可以包括不同材料做的層；舉例而言，基板可以具有半導體層(可能是矽)，而在頂部和/或底部和/或側面上披覆了介電質。
於某些具體態樣，雖然相鄰基板110S之間的介面是明確界定的，但是介面也可以由於基板材料的交互擴散而模糊或消失。
插置物110可以具有任何適合的維度。於示範性具體態樣，插置物厚度(圖2的Z維度)是10到1000微米，並且X和Y維度各是10到100毫米。也可能有其他的維度。本發明包括厚度大於水平維度(亦即Z維度可以大於X和Y維度)的插置物。同時，插置物可以是立方形(亦即可能有相等的維度)。
插置物110和結構310可以有任何的形狀和尺寸。見圖9A、9B，其示範的結構310(圖9A)由水平面314H和垂直面314V劃分成八個插置物110A到110H(圖9B)。雖然平面314V平行於YZ平面並且垂直於插置 物的主要表面(平行於XZ平面)，但是截面314不必是水平或垂直的。
於圖10，結構310沿著非平坦的(譬如圓柱形)截面314而單離化。
本發明的某些具體態樣是由以下條款所界定。
條款1界定一種包括構件(可能是插置物)的製品，該構件可操作成功能是至少作為提供電路模組之間互連的互連基板(如果電路模組連接到互連基板的話)。電路模組的範例是晶粒120和封裝基板。於某些具體態樣，構件也可以經由構件的電路而提供其他非互連的功能。
此外，根據條款1，構件包括多個接觸襯墊以連接到電路模組，並且包括互連電路(譬如110L)而提供接觸襯墊之間的互連；其中接觸襯墊包括一或更多個第一接觸襯墊，其位在構件的頂面。注意因為構件可以在任何角度來操作，所以「頂面」(top surface)只是為了以下容易參考的某個表面。舉例而言，頂面可以是圖2、3、9B或10中的頂面或底面。
此外，根據條款1，構件包括多層基板(譬如將結構310切片所獲得的基板)，其包括被安排成依序一個在另一個之後的多個第一層(譬如110.i)，每個第一層乃橫向(可能但未必垂直)於構件的頂面，該等第一層包括至少部分的互連電路。
條款2界定條款1的製品，其中至少一第一接觸襯墊是至少一第一層的一部分。舉例而言，於圖2，接觸襯墊110C是部分的層110.i。
條款3界定條款1的製品，其中構件包括覆蓋多層基板的介電質(譬如圖4B的510)，其中至少一第一接觸襯墊覆蓋該介電質。
條款4界定前面任何條款的製品，其中互連電路包括連續的 非介電特徵，其覆蓋二或更多個第一層。舉例而言見圖4A的特徵110L.A1。
條款5界定前面任何條款的製品，其中構件的頂面包括用於附接至少一電路模組的區域，其用於連接到至少一第一接觸襯墊。
條款6界定前面任何條款的製品，其進一步包括：第一電路模組，其具有連接到第一接觸襯墊的電路。
條款7界定條款6的製品，其中第一電路模組附接到構件的頂面。
條款8界定前面任何條款的製品，其中第一層包括至少一對相鄰的第一層，該對相鄰的第一層包括電路，其至少部分存在於該對第一層的介面而電連接到至少一第一接觸襯墊，其中該對中的每個第一層包括支持基板(譬如110S)以支持該電路。
條款9界定條款8的製品，其中介面延伸穿過多層基板以將多層基板劃分成二個部分，每個部分包括該對的一個且僅一個第一層。
條款10界定條款8的製品，其中至少二個支持基板皆包括陶瓷材料。
條款11界定一種包括構件的製品，該構件可操作成功能是至少作為提供電路模組之間互連的互連基板(如果電路模組連接到互連基板的話)，構件包括大致沿著第一平面(譬如XY平面)而延伸的頂面，構件包括多個接觸襯墊以連接到電路模組，接觸襯墊包括位在頂面的一或更多個第一接觸襯墊；其中構件包括支持構件之電路的支持結構(譬如由基板110S所做成)，構件包括在支持構件的頂面和底面之間而延伸穿過支持構件的導線(譬如支持結構中的110L.1)，其中導線的至少一區段不垂直於第一平面。舉 例而言，線110L.1不垂直於XY平面。
條款12界定條款11的製品，其中導線沒有垂直於第一平面的區段。
條款13界定條款11或12的製品，其中導線大致沿著垂直於第一平面的第二平面而延伸。舉例而言，於圖4A，線110L.1大致沿著垂直於XY平面的XZ平面而延伸。
條款14界定製造用於個別的一或更多個構件之一或更多個第一多層基板的方法，每個構件可操作成功能是至少作為提供電路模組之間互連的互連基板，每個構件包括多個接觸襯墊以連接到電路模組。舉例而言，每個模組可以是插置物。結構310可以提供許多模組，但也可以提供恰一個模組；將結構310切片所獲得的剩餘件可以丟棄；於某些具體態樣，電路310L乃製造用於恰一個插置物。
條款14的方法包括：形成第一層的堆疊(譬如結構310)以提供多層結構，該多層結構包括電路；將多層結構分開成多個多層，而至少一個多層是第一多層基板，其包括每個第一層的一部分，第一層的該等部分延伸到第一多層基板的第一側，該多層基板包括電路的至少一部分，其可以由第一多層基板的第一側來接取。舉例而言，於圖2、4A或4B，第一側或可為頂側；電路110L可以由頂面來接取。
條款15界定條款14的方法，其進一步包括：在第一多層基板的第一側上形成一或更多個導電特徵(譬如110L.A)，而一或更多個導電特 徵包括可附接到電路模組的一或更多個接觸襯墊。
條款16界定條款14或15的方法，其進一步包括：將一或更多個電路模組附接到第一多層基板，以提供從一或更多個電路模組來接取電路的該至少部分。
條款17界定條款14、15或16的方法，其中將一或更多個電路模組加以附接包括：將至少一電路模組附接到第一多層基板的第一側。
條款18界定條款14、15、16或17的方法，其進一步包括：將多個電路模組附接到第一多層基板，以將一或更多個電路模組互連穿過電路的該至少部分。
條款19界定條款14、15、16、17或18的方法，其中至少一第一層包括陶瓷基板。
條款20包括條款14、15、16、17、18或19的方法，其中每個第一層包括陶瓷基板。
本發明不限於上述具體態樣。其他的具體態樣和變化是在本發明如所附請求項界定的範圍裡。

Claims (25)

  1. 一種包括構件的結構，該構件可操作成功能是至少作為提供電路模組之間互連的互連基板，該構件包括：多個接觸襯墊，其連接到該等電路模組；互連電路，其提供該等接觸襯墊中的至少二者之間的互連；其中該等接觸襯墊包括一或更多個第一接觸襯墊，其位在該構件的頂面；其中該構件包括多層基板，其包括被安排成依序一個在另一個之後的多個第一層，每個第一層乃橫向於該頂面，該等第一層包括該互連電路的至少部分；其中該等第一層包括至少一對相鄰的第一層，該對相鄰的第一層包括電路，其至少部分存在於該對第一層的介面而電連接到至少一第一接觸襯墊，其中該對中的每個第一層包括支持基板以支持該電路。
  2. 如申請專利範圍第1項的結構，其中至少一第一接觸襯墊是至少一第一層的一部分。
  3. 如申請專利範圍第1項的結構，其中該構件包括覆蓋該多層基板的介電質，其中至少一第一接觸襯墊覆蓋該介電質。
  4. 如申請專利範圍第1項的結構，其中該互連電路包括連續的非介電特徵，其延伸於二或更多個第一層上。
  5. 如申請專利範圍第4項的結構，其中該連續的非介電特徵是導線，其延伸於二或更多個第一層上。
  6. 如申請專利範圍第1項的結構，其中該互連電路包括多層次重分布層，其延伸於二或更多個第一層上。
  7. 如申請專利範圍第1項的結構，其中該互連電路包括多個特徵，其延伸於二或更多個第一層下。
  8. 如申請專利範圍第1項的結構，其中該頂面包括用於連接到至少一第一接觸襯墊之至少一電路模組的附接的區域。
  9. 如申請專利範圍第1項的結構，其進一步包括：第一電路模組，其具有連接到第一接觸襯墊的電路。
  10. 如申請專利範圍第6項的結構，其中該第一電路模組附接到該頂面。
  11. 如申請專利範圍第1項的結構，其中該介面延伸穿過該多層基板以將該多層基板劃分成二個部分，每個部分包括該對的一個且僅一個第一層。
  12. 如申請專利範圍第1項的結構，其中該等支持基板中的至少二者皆包括陶瓷材料。
  13. 如申請專利範圍第1項的結構，其中該等接觸襯墊包括一或更多個第二接觸襯墊，其位在該構件的底面。
  14. 一種包括構件的結構，該構件可操作成功能是至少作為互連基板，假如電路模組連接到該互連基板則該互連基板提供該等電路模組之間的互連，該構件包括大致沿著第一平面而延伸的頂面，該構件包括多個接觸襯墊以連接到該等電路模組，該等接觸襯墊包括位在該頂面的一或更多個第一接觸襯墊；其中該構件包括至少一對相鄰的層，該對相鄰的層包括電路，其至少部分存在於該對相鄰的層的介面而電連接到至少一第一接觸襯墊，且其中該對中的每個層包括支持該構件之電路的支持結構，該支持結構包括大致平坦層，其在該支持結構的頂面和底面之間延伸，該構件包括沿著該大致平坦層或在該大致平坦層裡而在該支持結構的該頂面和該底面之間以延伸穿過該支持結構的導線，其中該導線的至少一區段不垂直於該第一平面。
  15. 如申請專利範圍第14項的結構，其中該導線沒有垂直於該第一平面的區段。
  16. 如申請專利範圍第14項的結構，其中該導線大致沿著垂直於該第一平面的第二平面而延伸。
  17. 一種包括製造用於個別之一或更多個構件的一或更多個第一多層基板的方法，每個構件可操作成功能是至少作為提供電路模組之間互連的互連基板，每個構件包括多個接觸襯墊以連接到該等電路模組，其中該等接觸襯墊包括一或更多個第一接觸襯墊，其位在該構件的頂面，其中該製造包括：形成第一層的堆疊以提供多層結構，該多層結構包括電路，其中該等第一層包括至少一對相鄰的第一層，該對相鄰的第一層包括電路，其至少部分存在於該對第一層的介面而電連接到至少一第一接觸襯墊，其中該對中的每個第一層包括支持基板以支持該電路；將該多層結構分開成多個多層件，而至少一個多層件是第一多層基板，其包括每個第一層的一部分，該等第一層的部分延伸到該第一多層基板的第一側，該多層基板包括該電路的至少部分，其可以由該第一多層基板的該第一側來接取。
  18. 如申請專利範圍第17項的方法，其進一步包括：在該第一多層基板的該第一側上形成一或更多個導電特徵，該一或更多個導電特徵包括可附接到該等電路模組的一或更多個接觸襯墊。
  19. 如申請專利範圍第17項的方法，其進一步包括：將一或更多個電路模組附接到該第一多層基板，該一或更多個電路模組電耦合於該電路的該至少部分。
  20. 如申請專利範圍第19項的方法，其中將該一或更多個電路模組加以附接包括：將至少一電路模組附接到該第一多層基板的該第一側。
  21. 如申請專利範圍第17項的方法，其進一步包括：將多個電路模組附接到該第一多層基板，以將該一或更多個電路模組互連穿過該電路的該至少部分。
  22. 如申請專利範圍第17項的方法，其中至少一第一層包括陶瓷基板。
  23. 如申請專利範圍第17項的方法，其中該多層結構沿著彼此交錯的多個表面而分開。
  24. 如申請專利範圍第23項的方法，其中每個表面是平面。
  25. 如申請專利範圍第17項的方法，其中該多層結構沿著垂直於每個第一層的一或更多個表面而分開。
TW104136418A 2014-11-05 2015-11-05 基板以及製造方法 TWI670825B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/533,728 2014-11-05
US14/533,728 US9583426B2 (en) 2014-11-05 2014-11-05 Multi-layer substrates suitable for interconnection between circuit modules

Publications (2)

Publication Number Publication Date
TW201622093A TW201622093A (zh) 2016-06-16
TWI670825B true TWI670825B (zh) 2019-09-01

Family

ID=54542582

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104136418A TWI670825B (zh) 2014-11-05 2015-11-05 基板以及製造方法

Country Status (6)

Country Link
US (3) US9583426B2 (zh)
JP (1) JP2017539084A (zh)
KR (1) KR20170077213A (zh)
DE (1) DE112015005031T5 (zh)
TW (1) TWI670825B (zh)
WO (1) WO2016073501A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818680B2 (en) 2011-07-27 2017-11-14 Broadpak Corporation Scalable semiconductor interposer integration
US10026720B2 (en) * 2015-05-20 2018-07-17 Broadpak Corporation Semiconductor structure and a method of making thereof
US8014166B2 (en) 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
US9893004B2 (en) 2011-07-27 2018-02-13 Broadpak Corporation Semiconductor interposer integration
US10109903B2 (en) 2016-10-06 2018-10-23 Invensas Corporation Flipped RF filters and components
WO2018125184A1 (en) 2016-12-30 2018-07-05 Intel Corporation Package substrate with high-density interconnect layer having pillar and via connections for fan out scaling
US10403599B2 (en) * 2017-04-27 2019-09-03 Invensas Corporation Embedded organic interposers for high bandwidth
KR102107985B1 (ko) 2019-06-05 2020-05-07 주식회사 케이에스엠컴포넌트 플라즈마 처리 장치용 세라믹 구조체 및 그의 제조방법
KR102377073B1 (ko) 2019-12-10 2022-03-22 비엔엘바이오테크 주식회사 치과용 디지털 측정장치 및 이의 측정 방법
US20230071476A1 (en) * 2021-09-03 2023-03-09 Cisco Technology, Inc. Optimized power delivery for multi-layer substrate

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US5841191A (en) * 1997-04-21 1998-11-24 Lsi Logic Corporation Ball grid array package employing raised metal contact rings
JP2967087B2 (ja) * 1997-10-30 1999-10-25 インターコン システムズ，インコーポレイテッド インターポーザ組立体
US6486562B1 (en) * 1999-06-07 2002-11-26 Nec Corporation Circuit device with bonding strength improved and method of manufacturing the same
US20030003705A1 (en) * 2001-07-02 2003-01-02 Intel Corporation Vertical electronic circuit package and method of fabrication therefor
EP1688995A1 (en) * 2005-02-04 2006-08-09 Alcatel Alsthom Compagnie Generale D'electricite Interposer for decoupling integrated circuits on a circuit board
JP2013254810A (ja) * 2012-06-06 2013-12-19 Nec Schott Components Corp 貫通端子付き金属基板およびそれを用いた表面実装デバイス

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6014494A (ja) 1983-07-04 1985-01-25 株式会社日立製作所 セラミツク多層配線基板およびその製造方法
US5176772A (en) 1989-10-05 1993-01-05 Asahi Glass Company Ltd. Process for fabricating a multilayer ceramic circuit board
US6323549B1 (en) 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
US5953816A (en) 1997-07-16 1999-09-21 General Dynamics Information Systems, Inc. Process of making interposers for land grip arrays
US6970362B1 (en) 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6791133B2 (en) 2002-07-19 2004-09-14 International Business Machines Corporation Interposer capacitor built on silicon wafer and joined to a ceramic substrate
JP2005011883A (ja) 2003-06-17 2005-01-13 Shinko Electric Ind Co Ltd 配線基板、半導体装置および配線基板の製造方法
US7105462B2 (en) 2003-07-22 2006-09-12 E. I. Du Pont De Nemours And Company Lamination of organic semiconductor
DE10338883A1 (de) 2003-08-23 2005-03-24 Hans Schwarzkopf & Henkel Gmbh & Co. Kg Verfahren zur Glättung keratinhaltiger Fasern
US7132743B2 (en) 2003-12-23 2006-11-07 Intel Corporation Integrated circuit package substrate having a thin film capacitor structure
US8435373B2 (en) 2005-06-20 2013-05-07 Microcontinumm, Inc. Systems and methods for roll-to-roll patterning
SG119230A1 (en) 2004-07-29 2006-02-28 Micron Technology Inc Interposer including at least one passive element at least partially defined by a recess formed therein method of manufacture system including same and wafer-scale interposer
JP4581768B2 (ja) 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
US7510928B2 (en) 2006-05-05 2009-03-31 Tru-Si Technologies, Inc. Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques
JP5090185B2 (ja) 2006-08-07 2012-12-05 株式会社村田製作所 セラミック多層基板の製造方法
US7675160B2 (en) 2006-12-29 2010-03-09 Intel Corporation Individual sub-assembly containing a ceramic interposer, silicon voltage regulator, and array capacitor
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
US20090068790A1 (en) 2007-09-07 2009-03-12 Vertical Circuits, Inc. Electrical Interconnect Formed by Pulsed Dispense
US8064224B2 (en) 2008-03-31 2011-11-22 Intel Corporation Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same
US8274165B2 (en) 2009-02-10 2012-09-25 Headway Technologies, Inc. Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same
US8384411B2 (en) 2009-12-18 2013-02-26 Tektronix, Inc. Method and device for measuring inter-chip signals
KR20110072394A (ko) 2009-12-22 2011-06-29 삼성전기주식회사 기둥형 도전체를 이용하여 형성한 다층 세라믹 기판과 프로브 기판 및 그의 제조방법
JP5514559B2 (ja) 2010-01-12 2014-06-04 新光電気工業株式会社 配線基板及びその製造方法並びに半導体パッケージ
US8633858B2 (en) 2010-01-29 2014-01-21 E I Du Pont De Nemours And Company Method of manufacturing high frequency receiving and/or transmitting devices from low temperature co-fired ceramic materials and devices made therefrom
US8274149B2 (en) 2010-03-29 2012-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package having a buffer structure and method of fabricating the same
US8963013B2 (en) * 2010-12-07 2015-02-24 Masud Beroz Three dimensional interposer device
US8390109B2 (en) 2011-02-17 2013-03-05 Oracle America, Inc. Chip package with plank stack of semiconductor dies
US8709933B2 (en) 2011-04-21 2014-04-29 Tessera, Inc. Interposer having molded low CTE dielectric
US8988895B2 (en) 2011-08-23 2015-03-24 Tessera, Inc. Interconnection elements with encased interconnects
US9349663B2 (en) 2012-06-29 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package-on-package structure having polymer-based material for warpage control
TWI543307B (zh) 2012-09-27 2016-07-21 欣興電子股份有限公司 封裝載板與晶片封裝結構
US8946900B2 (en) 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
US9312175B2 (en) 2012-12-20 2016-04-12 Invensas Corporation Surface modified TSV structure and methods thereof
US9236366B2 (en) 2012-12-20 2016-01-12 Intel Corporation High density organic bridge device and method
US9633872B2 (en) * 2013-01-29 2017-04-25 Altera Corporation Integrated circuit package with active interposer
US8901748B2 (en) 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
US9119313B2 (en) 2013-04-25 2015-08-25 Intel Corporation Package substrate with high density interconnect design to capture conductive features on embedded die
US9147663B2 (en) 2013-05-28 2015-09-29 Intel Corporation Bridge interconnection with layered interconnect structures
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US9070674B2 (en) 2013-07-23 2015-06-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Through-silicon coaxial via structure and method
JP2016533646A (ja) 2013-10-16 2016-10-27 インテル・コーポレーション 集積回路パッケージ基板
US9642259B2 (en) 2013-10-30 2017-05-02 Qualcomm Incorporated Embedded bridge structure in a substrate
US9368425B2 (en) 2013-12-20 2016-06-14 Globalfoundries Inc. Embedded heat spreader with electrical properties
US9433077B2 (en) 2014-02-14 2016-08-30 International Business Machines Corporation Substrate device and electric circuit arrangement having first substrate section perpendicular to second substrate section
US9941246B2 (en) 2014-07-02 2018-04-10 Intel Corporation Electronic assembly that includes stacked electronic devices
US9713264B2 (en) 2014-12-18 2017-07-18 Intel Corporation Zero-misalignment via-pad structures
US9368450B1 (en) 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US5841191A (en) * 1997-04-21 1998-11-24 Lsi Logic Corporation Ball grid array package employing raised metal contact rings
JP2967087B2 (ja) * 1997-10-30 1999-10-25 インターコン システムズ，インコーポレイテッド インターポーザ組立体
US6486562B1 (en) * 1999-06-07 2002-11-26 Nec Corporation Circuit device with bonding strength improved and method of manufacturing the same
US20030003705A1 (en) * 2001-07-02 2003-01-02 Intel Corporation Vertical electronic circuit package and method of fabrication therefor
EP1688995A1 (en) * 2005-02-04 2006-08-09 Alcatel Alsthom Compagnie Generale D'electricite Interposer for decoupling integrated circuits on a circuit board
JP2013254810A (ja) * 2012-06-06 2013-12-19 Nec Schott Components Corp 貫通端子付き金属基板およびそれを用いた表面実装デバイス

Also Published As

Publication number Publication date
DE112015005031T5 (de) 2017-07-27
US20170125331A1 (en) 2017-05-04
WO2016073501A1 (en) 2016-05-12
US9583426B2 (en) 2017-02-28
US20160126174A1 (en) 2016-05-05
US10014243B2 (en) 2018-07-03
JP2017539084A (ja) 2017-12-28
US20180337118A1 (en) 2018-11-22
TW201622093A (zh) 2016-06-16
US10586759B2 (en) 2020-03-10
KR20170077213A (ko) 2017-07-05

Similar Documents

Publication Publication Date Title
TWI670825B (zh) 基板以及製造方法
JP6677380B2 (ja) 高密度有機ブリッジデバイスおよび方法
US8368230B2 (en) Electronic part and method of manufacturing the same
US9721920B2 (en) Embedded chip packages and methods for manufacturing an embedded chip package
TWI517322B (zh) 半導體元件及其製作方法
TWI402954B (zh) Assembly board and semiconductor module
US20130026650A1 (en) Semiconductor device, semiconductor module structure configured by vertically stacking semiconductor devices, and manufacturing method thereof
KR20180011481A (ko) 임베딩된 트레이스 인터커넥트들을 갖는 라미네이팅된 인터포저들 및 패키지들
US10096573B2 (en) Face-to-face semiconductor assembly having semiconductor device in dielectric recess
JP2007150123A (ja) 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
KR20090117237A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
TWI517319B (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
JP2019519930A (ja) モジュール及び複数のモジュールを製造するための方法
US20140048319A1 (en) Wiring board with hybrid core and dual build-up circuitries
CN103596386A (zh) 制造具有内建定位件的复合线路板的方法
TW201517224A (zh) 半導體裝置以及其製備方法
US10510638B2 (en) Electronic component-embedded board
CN103596354A (zh) 具有内建定位件、中介层、以及增层电路的复合线路板
US8564122B2 (en) Circuit board component shim structure
TWI416689B (zh) And a method for manufacturing a laminated semiconductor device and a multilayer semiconductor device
TW201640976A (zh) 堆疊電子裝置及其製造方法
TW201933568A (zh) 中介層及電性元件併於基底板中之線路板製法
JP2021530098A (ja) 半導体チップ積層配置、およびそのような半導体チップ積層配置を製造するための半導体チップ
JP2007149719A (ja) 配線基板内蔵用ビアアレイキャパシタ、ビアアレイキャパシタ内蔵配線基板及びその製造方法
US10290612B1 (en) Systems and methods for flash stacking

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees