TWI669994B - Method for manufacturing miniaturized circuit and its products - Google Patents

Method for manufacturing miniaturized circuit and its products Download PDF

Info

Publication number
TWI669994B
TWI669994B TW106142401A TW106142401A TWI669994B TW I669994 B TWI669994 B TW I669994B TW 106142401 A TW106142401 A TW 106142401A TW 106142401 A TW106142401 A TW 106142401A TW I669994 B TWI669994 B TW I669994B
Authority
TW
Taiwan
Prior art keywords
metal
pattern
layer
circuit
line pattern
Prior art date
Application number
TW106142401A
Other languages
English (en)
Other versions
TW201927092A (zh
Inventor
曾彥豪
黃世穎
彭宥軒
徐偉智
王葦霖
黃文冠
Original Assignee
希華晶體科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 希華晶體科技股份有限公司 filed Critical 希華晶體科技股份有限公司
Priority to TW106142401A priority Critical patent/TWI669994B/zh
Priority to CN201810436928.2A priority patent/CN109872988A/zh
Priority to US16/156,920 priority patent/US20190174631A1/en
Publication of TW201927092A publication Critical patent/TW201927092A/zh
Application granted granted Critical
Publication of TWI669994B publication Critical patent/TWI669994B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/125—Inorganic compounds, e.g. silver salt

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)

Abstract

微型化線路的製法，包括：(a)於基板上沉積第一金屬所構成的金屬層；(b)於金屬層上形成具線路圖案並裸露出金屬層的一部分的光阻層；(c)自裸露於線路圖案外之金屬層的該部分上形成第二金屬所構成的下層線路圖案；(d)於下層線路圖案上疊製一圖案相同於下層線路圖案且由有別於第一金屬的第三金屬所構成的上層線路圖案；(e)移除光阻層以裸露出金屬層的剩餘部分；及(f)以蝕刻液蝕刻金屬層的剩餘部分令金屬層成為一底層線路圖案並製得微型化線路。下、上層線路圖案是經電鍍或化鍍所完成，蝕刻液對第一金屬的第一蝕刻速率是遠大於對第三金屬的第二蝕刻速率。

Description

微型化線路的製法及其製品
本發明是有關於一種線路的製法，特別是指一種微型化線路的製法及其製品。
參閱圖1，一種傳統的線路的製法，其包括以下步驟：(A)於一基板11的一表面111上沉積一由Cu所構成的金屬底層120；(B)於該金屬底層120上形成一具有一線路圖案131的光阻層13以裸露出該金屬底層120的一部分121；(C)自裸露於該光阻層13之線路圖案130外之該金屬底層120的該部分121上電鍍(electroplating)一由Cu所構成之金屬線路圖案14；(D)移除該光阻層13以裸露出該金屬底層12的一剩餘部分122；及(E)以一蝕刻液(etchant)15蝕刻該金屬底層的該剩餘部分122令該金屬底層120成為一底層線路圖案12，並從而製得一如圖2所示的線路1。
由圖2所顯示的線路1可知，該製法在實施步驟(E)所載的蝕刻步驟時，該蝕刻液15很容易因過度蝕刻該金屬底層120之剩餘部分122，以致於在該底層線路圖案12處產生一對稱性的底切輪廓 (undercut)123。隨著可攜式電子裝置的需求量持續地增加，應用於可攜式電子裝置的電路亦須符合輕薄短小化的需求。一旦線路的線寬(line width)小於10μm以下時，則前述底切輪廓123將導致線路的斷路問題。因此，該傳統的線路的製法僅適合用來產製線寬約10μm以上的線路。
經上述說明可知，改良該傳統線路的製法以因應可攜式電子裝置所需之輕薄短小化的線路，並克服產製微型化線路時因底切所造成的斷路問題，是所屬技術領域中的相關技術人員當前有待克服的難題。
因此，本發明的目的，即在提供一種能降低底切所致之斷路問題的微型化線路的製法。
本發明的另一目的，即在提供一種能降低底切所致之斷路問題的微型化線路。
於是，本發明一種微型化線路的製法，依序包括一步驟(a)、一步驟(b)、一步驟(c)、一步驟(d)、一步驟(e)，及一步驟(f)。該步驟(a)是於一基板的一表面上沉積一由一第一金屬所構成的金屬層。該步驟(b)是於該金屬層上形成一具有一線路圖案的光阻層，該光阻層的線路圖案是裸露出該金屬層的一部分。該步驟(c)是自裸露於該光阻層之線路圖案外之該金屬層的該部分上形成一 下層線路圖案，該下層線路圖案是由一第二金屬所構成，且是經實施電鍍或化鍍所完成。該步驟(d)是於該下層線路圖案上疊製一圖案相同於該下層線路圖案的上層線路圖案，該上層線路圖案是由一有別於該第一金屬的第三金屬所構成，且是經實施電鍍或化鍍所完成。該步驟(e)是移除該光阻層以裸露出該金屬層的一剩餘部分。該步驟(f)是以一蝕刻液蝕刻該金屬層的該剩餘部分以令該金屬層成為一底層線路圖案，並從而製得一微型化線路。在本發明中，該蝕刻液對該第一金屬與該第三金屬分別具有一第一蝕刻速率(R1)與一第二蝕刻速率(R2)，R1是遠大於R2。
此外，本發明微型化線路，包括一基板、一底層線路圖案、一下層線路圖案，及一上層線路圖案。該底層線路圖案形成於該基板的一表面上，且是由一第一金屬所構成。該下層線路圖案疊置於該底層線路圖案上，且是由一第二金屬所構成。該上層線路圖案疊置於該下層線路圖案上，且是由一有別於該第一金屬的第三金屬所構成。在本發明中，該底層線路圖案是經一蝕刻液所蝕刻取得，該蝕刻液對該第一金屬與該第三金屬分別具有一第一蝕刻速率(R1)與一第二蝕刻速率(R2)，且R1是遠大於R2。
本發明的功效在於：利用該第一蝕刻速率(R1)遠大於該第二蝕刻速率(R2)的機制，令濕式蝕刻反應一致性地反應在由該第一金屬所構成之該金屬層的該剩餘部分，以降低濕式蝕刻反應在由 該第三金屬所構成的該上層線路圖案，從而降低底切的產生機率並解決因底切所致的斷路問題。
2‧‧‧基板
21‧‧‧表面
3‧‧‧底層線路圖案
31‧‧‧金屬層
311‧‧‧部分
312‧‧‧剩餘部分
4‧‧‧下層線路圖案
5‧‧‧上層線路圖案
6‧‧‧光阻層
60‧‧‧線路圖案
7‧‧‧蝕刻液
t0‧‧‧厚度
t1‧‧‧厚度
本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是一元件製作流程圖，說明一種傳統的線路的製法；圖2是一正視示意圖，說明由該傳統的線路的製法所製得的線路；圖3是一元件製作流程圖，說明本發明微型化線路的製法的一實施例的一步驟(a)、一步驟(b)，及一步驟(c)；圖4是一元件製作流程圖，說明本發明該實施例之製法的一步驟(d)、一步驟(e)，及一步驟(f)；及圖5是一正視示意圖，說明由本發明該實施例之製法所製得的一微型化線路。
在本發明被詳細描述的前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。
本發明微型化線路的製法的一第一實施例，依序包括一 步驟(a)、一步驟(b)、一步驟(c)、一步驟(d)、一步驟(e)，及一步驟(f)。
參閱圖3，該步驟(a)是於一基板2的一表面21上沉積一由一第一金屬所構成的金屬層31。該步驟(b)是於該金屬層31上形成一具有一線路圖案60的光阻層6，該光阻層6的線路圖案60是裸露出該金屬層31的一部分311。該步驟(c)是自裸露於該光阻層6之線路圖案60外之該金屬層31的該部分311上形成一下層線路圖案4，該下層線路圖案4是由一第二金屬所構成，且是經實施電鍍或化鍍(electroless plating)所完成。
參閱圖4，該步驟(d)是於該下層線路圖案4上疊製一圖案相同於該下層線路圖案4的上層線路圖案5，該上層線路圖案5是由一有別於該第一金屬的第三金屬所構成，且是經實施電鍍或化鍍所完成。該步驟(e)是移除該光阻層6以裸露出該金屬層31的一剩餘部分312。該步驟(f)是以一蝕刻液7蝕刻該金屬層31的該剩餘部分312以令該金屬層31成為一底層線路圖案3，並從而製得如圖5所示之本發明該實施例之一微型化線路。在本發明該實施例中，該蝕刻液7對該第一金屬與該第三金屬分別具有一第一蝕刻速率(R1)與一第二蝕刻速率(R2)，且R1是遠大於R2。較佳地，R1/R2100。
適用於本發明該實施例之該第一金屬是選自Cu或Au；適用於本發明該實施例之該第二金屬是選自Cu或Au；適用於本發明 該實施例之該第三金屬是Ni；且適用於本發明該實施例之該蝕刻液是硝酸銨鈰(Ceric ammonium nitrate)水溶液。
在本發明該實施例中，由該第一金屬所構成的該金屬層3是經濺鍍(sputtering)所製得之Cu；由該第二金屬所構成的該下層線路圖案4是使用購自羅門哈斯之型號為ST-901的電鍍液組成經實施電鍍所製得的Cu；由該第三金屬層所構成的該上層線路圖案5是使用購自台灣上村之型號為NMP-1-M的化鍍液組成經實施化鍍所製得的Ni；該蝕刻液7是濃度5%至10%間的硝酸銨鈰水溶液。
較佳地，該底層線路圖案3具有一厚度t0，該下層線路圖案4具有一厚度t1，且t1/t0>1。更佳地，t0介於100nm至200nm間，t1介於5μm至15μm間。在本發明該實施例中，該底層線路圖案3的厚度t0為150nm，該下層線路圖案4的厚度t1為10μm。
參閱圖5，經本發明該實施例之製法的詳細說明可知，本發明該實施例之微型化線路，包括該基板2、該底層線路圖案3、該下層線路圖案4，及該上層線路圖案5。
該底層線路圖案3形成於該基板2的表面21上，且是由厚度t0為200nm的Cu所構成。
該下層線路圖案4疊置於該底層線路圖案3上，且是由厚度t1為10μm的Cu所構成。
該上層線路圖案5疊置於該下層線路圖案4上，且是由有 別於Cu的Ni所構成。此外，該底層線路圖案3是經硝酸銨鈰水溶液所蝕刻取得，硝酸銨鈰水溶液對Cu與Ni分別具有第一蝕刻速率(R1)與第二蝕刻速率(R2)，且R1是遠大於R2。本發明該實施例一方面是利用硝酸銨鈰水溶液僅蝕刻Cu而不蝕刻Ni的機制，另一方面控制該底層線路圖案3的厚度t0小於該底層線路圖案4的厚度t1，以令硝酸銨鈰水溶液能迅速地移除掉該金屬層31的該剩餘部分312，並避免在該底層線路圖案3處造成底切的輪廓以減少斷路問題的產生。
綜上所述，本發明微型化線路的製法及其製品，利用該第一蝕刻速率(R1)遠大於該第二蝕刻速率(R2)的機制，並配合調整該底層線路圖案3的厚度t0小於該下層線路圖案4的厚度t1，以令濕式蝕刻反應一致性地且迅速地反應在由該第一金屬所構成之該金屬層31的該剩餘部分312，並降低濕式蝕刻反應在由該第三金屬所構成的該上層線路圖案5，從而減緩底切的產生機率並解決因底切所致的斷路問題，故確實能達成本發明的目的。
惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。

Claims (9)

  1. 一種微型化線路的製法，依序包含：一步驟(a)，是於一基板的一表面上沉積一由一第一金屬所構成的金屬層；一步驟(b)，是於該金屬層上形成一具有一線路圖案的光阻層，該光阻層的線路圖案是裸露出該金屬層的一部分；一步驟(c)，是自裸露於該光阻層之線路圖案外之該金屬層的該部分上形成一下層線路圖案，該下層線路圖案是由一第二金屬所構成，且是經實施電鍍或化鍍所完成；一步驟(d)，是於該下層線路圖案上疊製一圖案相同於該下層線路圖案的上層線路圖案，該上層線路圖案是由一有別於該第一金屬的第三金屬所構成，且是經實施電鍍或化鍍所完成；一步驟(e)，是移除該光阻層以裸露出該金屬層的一剩餘部分；及一步驟(f)，是以一蝕刻液蝕刻該金屬層的該剩餘部分以令該金屬層成為一底層線路圖案，並從而製得一微型化線路；其中，該蝕刻液對該第一金屬與該第三金屬分別具有一第一蝕刻速率(R1)與一第二蝕刻速率(R2)，R1是大於R2。
  2. 如請求項1所述的微型化線路的製法，其中，R1/R2100。
  3. 如請求項2所述的微型化線路的製法，其中，該第一金屬 是選自Cu或Au；該第二金屬是選自Cu或Au；該第三金屬是Ni；該蝕刻液是硝酸銨鈰水溶液。
  4. 如請求項1所述的微型化線路的製法，其中，該第一金屬與該第二金屬皆是Cu；硝酸銨鈰水溶液的濃度是介於5%至10%間。
  5. 如請求項4所述的微型化線路的製法，其中，該底層線路圖案具有一厚度t0，該下層線路圖案具有一第一厚度t1，且t1/t0>1。
  6. 如請求項5所述的微型化線路的製法，其中，t0介於100nm至200nm間，t1介於5μm至15μm間。
  7. 一種微型化線路，包含：一基板；一底層線路圖案，形成於該基板的一表面上，且是由一第一金屬所構成；一下層線路圖案，疊置於該底層線路圖案上，且是由一第二金屬所構成；及一上層線路圖案，疊置於該下層線路圖案上，且是由一有別於該第一金屬的第三金屬所構成；其中，該底層線路圖案是經一蝕刻液所蝕刻取得，該蝕刻液對該第一金屬與該第三金屬分別具有一第一蝕刻速率(R1)與一第二蝕刻速率(R2)，且R1是大於R2。
  8. 如請求項7所述的微型化線路，其中，該底層線路圖案具有一厚度t0，該下層線路圖案具有一第一厚度t1，且t1/t0>1。
  9. 如請求項8所述的微型化線路，其中，t0介於100nm至200nm間，t1介於5μm至15μm間。
TW106142401A 2017-12-04 2017-12-04 Method for manufacturing miniaturized circuit and its products TWI669994B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106142401A TWI669994B (zh) 2017-12-04 2017-12-04 Method for manufacturing miniaturized circuit and its products
CN201810436928.2A CN109872988A (zh) 2017-12-04 2018-05-09 微型化线路的制法及其制品
US16/156,920 US20190174631A1 (en) 2017-12-04 2018-10-10 Miniaturized circuit and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106142401A TWI669994B (zh) 2017-12-04 2017-12-04 Method for manufacturing miniaturized circuit and its products

Publications (2)

Publication Number Publication Date
TW201927092A TW201927092A (zh) 2019-07-01
TWI669994B true TWI669994B (zh) 2019-08-21

Family

ID=66659705

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106142401A TWI669994B (zh) 2017-12-04 2017-12-04 Method for manufacturing miniaturized circuit and its products

Country Status (3)

Country Link
US (1) US20190174631A1 (zh)
CN (1) CN109872988A (zh)
TW (1) TWI669994B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW328623B (en) * 1997-09-02 1998-03-21 Taiwan Semiconductor Mfg Co Ltd The method for preventing precipitate of conductive line remained on barrier
TW350988B (en) * 1997-09-25 1999-01-21 Taiwan Semiconductor Mfg Co Ltd Manufacturing method of forming metal layout by means of hard mask
EP1077481A2 (en) * 1999-08-16 2001-02-21 Applied Komatsu Technology, Inc. Etching aluminium over refractory metal with successive plasmas
US20110136331A1 (en) * 2007-12-07 2011-06-09 Panasonic Corporation Semiconductor device and method for fabricating the same
US20130065023A1 (en) * 2011-09-09 2013-03-14 Texas Instruments Incorporated Etching high k dielectric films with reduced likelihood of delamination
US8507155B2 (en) * 2008-03-31 2013-08-13 Hoya Corporation Photomask blank, photomask, and method for manufacturing photomask blank
US20140070414A1 (en) * 2012-09-10 2014-03-13 International Business Machines Corporation Semiconductor plural gate lengths

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274764B1 (ko) * 1991-11-29 2001-01-15 이사오 우치가사키 배선판의 제조법
TW412815B (en) * 1999-06-02 2000-11-21 Lin Guo Wei Process for producing under ball metal
JP2005158848A (ja) * 2003-11-21 2005-06-16 Nitto Denko Corp 配線回路基板の製造方法
JP2006024902A (ja) * 2004-06-07 2006-01-26 Shinko Electric Ind Co Ltd 極細線パターンを有する配線基板の製造方法および配線基板
KR20090022877A (ko) * 2007-08-31 2009-03-04 주식회사 탑 엔지니어링 박막 금속 전도선의 제조 방법
CN101995766A (zh) * 2009-08-21 2011-03-30 技鼎股份有限公司 金属微结构形成方法
US8760882B2 (en) * 2010-11-18 2014-06-24 Xintec Inc. Wiring structure for improving crown-like defect and fabrication method thereof
TWM564309U (zh) * 2017-12-04 2018-07-21 希華晶體科技股份有限公司 微型化線路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW328623B (en) * 1997-09-02 1998-03-21 Taiwan Semiconductor Mfg Co Ltd The method for preventing precipitate of conductive line remained on barrier
TW350988B (en) * 1997-09-25 1999-01-21 Taiwan Semiconductor Mfg Co Ltd Manufacturing method of forming metal layout by means of hard mask
EP1077481A2 (en) * 1999-08-16 2001-02-21 Applied Komatsu Technology, Inc. Etching aluminium over refractory metal with successive plasmas
US20110136331A1 (en) * 2007-12-07 2011-06-09 Panasonic Corporation Semiconductor device and method for fabricating the same
US8507155B2 (en) * 2008-03-31 2013-08-13 Hoya Corporation Photomask blank, photomask, and method for manufacturing photomask blank
US20130065023A1 (en) * 2011-09-09 2013-03-14 Texas Instruments Incorporated Etching high k dielectric films with reduced likelihood of delamination
US20140070414A1 (en) * 2012-09-10 2014-03-13 International Business Machines Corporation Semiconductor plural gate lengths

Also Published As

Publication number Publication date
CN109872988A (zh) 2019-06-11
US20190174631A1 (en) 2019-06-06
TW201927092A (zh) 2019-07-01

Similar Documents

Publication Publication Date Title
CN104576323B (zh) 一种金属图形化结构及方法
JP2006024902A (ja) 極細線パターンを有する配線基板の製造方法および配線基板
TWI534296B (zh) 蝕刻底層凸塊金屬化層及產生的裝置
TWI490637B (zh) 金屬遮罩製造方法以及金屬遮罩
TWI669994B (zh) Method for manufacturing miniaturized circuit and its products
JP2008277749A5 (zh)
JP6186780B2 (ja) 半導体装置およびその製造方法
US7473459B2 (en) Method of manufacturing a film printed circuit board
TWM564309U (zh) 微型化線路
JP2008277749A (ja) 配線基板およびその製造方法
CN103222349A (zh) 柔性层压基板上的电路形成方法
JP7219521B2 (ja) プラチナパターニングのための犠牲層
JP5608462B2 (ja) インプリントモールドの製造方法
CN106995920B (zh) 显示基板的制造方法及铜系金属膜用蚀刻液组合物
TW200850097A (en) Circuit board and process thereof
CN109788658A (zh) 电路板及其制作方法
JP2004140085A (ja) 回路基板及びその製造方法
CN110571157A (zh) 一种防止侧蚀的精细线路的制作方法
JP2007118190A5 (zh)
JP5447949B2 (ja) 配線基板の製造方法
TWI783235B (zh) 電路板結構及其形成方法
KR101010848B1 (ko) 반도체 소자의 메탈 배선 제조 방법 및 메탈 배선
TWI568326B (zh) 導電配線的製作方法
KR20080061028A (ko) 반도체소자 및 그 제조방법
JPH04217324A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees