TWI669695B - 畫素電路及其顯示裝置 - Google Patents

畫素電路及其顯示裝置 Download PDF

Info

Publication number
TWI669695B
TWI669695B TW107118973A TW107118973A TWI669695B TW I669695 B TWI669695 B TW I669695B TW 107118973 A TW107118973 A TW 107118973A TW 107118973 A TW107118973 A TW 107118973A TW I669695 B TWI669695 B TW I669695B
Authority
TW
Taiwan
Prior art keywords
switch
signal
data
capacitor
voltage
Prior art date
Application number
TW107118973A
Other languages
English (en)
Other versions
TW202004716A (zh
Inventor
林吳維
羅睿騏
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW107118973A priority Critical patent/TWI669695B/zh
Priority to CN201810947664.7A priority patent/CN108962125B/zh
Application granted granted Critical
Publication of TWI669695B publication Critical patent/TWI669695B/zh
Publication of TW202004716A publication Critical patent/TW202004716A/zh

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一種畫素電路及其顯示裝置。畫素電路包括第一及第二子畫素。在第一子畫素中,第一與第二開關的控制端共同接收第一閘極驅動信號。第一與第二電容分別串接在第一與第二開關的第一端與共用電壓間。在第二子畫素中,第三與第四開關的控制端共同接收第二閘極驅動信號。第三與第四開關的第一端分別耦接至第一與第二資料線,第三與第四開關的第二端分別耦接至第一與第二開關的第二端。第三與第四電容分別串接在第三與第四開關的第二端與共用電壓間。

Description

畫素電路及其顯示裝置
本發明是有關於一種畫素電路及其顯示裝置,且特別是有關於一種可因應多種不同操作模式進行切換的畫素電路及其顯示裝置。
隨著電子技術的進步,消費性電子產品已成為人們生活中必備的工具。為提供良好的人機介面,在消費性電子產品上配置高品質的顯示裝置也成為一個趨勢。
在習知的畫素電路中,為了使顯示面板達到較佳的反應時間或反應速率,設計者通常會將兩驅動閘共同使用同一條資料線,或者,將一驅動閘使用兩條資料線的架構來實施,藉以達到上述之效果。然而,在此兩種架構下的畫素電路中,皆存在低開口率(Aperture Ratio)及充電速率不足等問題,進而影響顯示裝置的工作效能。
本發明提供一種畫素電路,可有效提升充電速率以及開口率,更降低資料線以及閘極控制線。
本發明另提供一種顯示裝置,應用上述的畫素電路,可有效提升顯示品質。
本發明的畫素電路包括第一子畫素以及第二子畫素。第一子畫素包括第一開關與第二開關、第一電容與第二電容。第一開關與第二開關的控制端共同耦接至第一閘極線以接收第一閘極驅動信號。第一電容與第二電容分別串接在第一開關與第二開關的第一端與共用電壓。第二子畫素包括第三開關與第四開關、第三電容與第四電容。第三開關與第四開關的控制端共同耦接至第二閘極線以接收第二閘極驅動信號,第三開關與第四開關的第一端分別耦接至第一資料線與第二資料線,第三開關與第四開關的第二端分別耦接至第一開關與第二開關的第二端。第三電容與第四電容分別串接在第三開關與第四開關的第二端與共用電壓。
本發明的顯示裝置包括多條閘極線與多條資料線、多個畫素電路、多個通道選擇器以及多個電壓選擇器。畫素電路以鋸齒狀方式進行排列在閘極線以及資料線間。各通道選擇器耦接相鄰的二資料線,並具有資料接收端,選擇導通相鄰的二資料線的其中之一以連接至資料接收端。各電壓選擇器耦接至相鄰的二通道選擇器,各電壓選擇器提供灰階電壓至相鄰的二通道選擇器的其中之一,並提供灰階電壓或共用電壓至相鄰的二通道選擇器的其中之另一。
基於上述,本發明的畫素電路可以藉由切換多個開關的導通狀態,以使畫素電路之相鄰的兩條資料線中的灰階電壓或共用電壓同步的寫入至各個子畫素中所對應的電容,藉以進一步提升畫素電路的工作效能。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100、PX1~PX4‧‧‧畫素電路
110、120、PX3_1~PX3_2、PX4_1~PX4_2、PXA‧‧‧子畫素
200‧‧‧顯示裝置
M1~M4、T1~T12、TA‧‧‧開關
C1~C4‧‧‧電容
VCOM‧‧‧共用電壓
GL1~GL4‧‧‧閘極線
DL1~DL5‧‧‧資料線
GS1~GS4‧‧‧閘極驅動信號
DS1~DS5‧‧‧資料信號
CS1~CS5‧‧‧通道選擇器
VS1~VS3‧‧‧電壓選擇器
S1~S4‧‧‧資料接收端
MUX1~MUX4‧‧‧多工信號
MS1~MS2‧‧‧模式選擇信號
VG1~VG3‧‧‧灰階電壓
Mode1~Mode2‧‧‧模式
Tr1~Tr4‧‧‧充電時間週期
圖1是依照本發明一實施例說明一種畫素電路的示意圖。
圖2是依照本發明一實施例說明一種顯示裝置的示意圖。
圖3繪示本發明圖2實施例說明一種顯示裝置的時序圖。
圖4是依照本發明另一實施例說明一種顯示裝置的示意圖。
圖5繪示本發明圖4實施例說明一種顯示裝置的時序圖。
圖1是依照本發明一實施例說明一種畫素電路的示意圖。請參照圖1,畫素電路100包括第一子畫素110及第二子畫素120。本實施例的第一子畫素110包括開關M1、開關M2、電容C1以及電容C2。其中,開關M1及開關M2的控制端可以共同耦接至閘極線GL1,以使開關M1及開關M2可以同時接收閘極驅動信號GS1。並且,電容C1及電容C2分別串接於開關M1及開關 M2的第一端與共同電壓VCOM之間,以用於儲存灰階電壓或共用電壓。
另一方面,本實施例的第二子畫素120可包括開關M3、開關M4、電容C3以及電容C4。其中,開關M3、開關M4的控制端可以共同耦接至閘極線GL2,以使開關M3、開關M4可以同時接收閘極驅動信號GS2。開關M3及開關M4的第一端分別耦接至資料線DL1及資料線DL2。開關M3及開關M4的第二端分別耦接至開關M1及開關M2的第二端。並且,電容C3及電容C4分別串接於開關M3及開關M4的第二端與共用電壓VCOM之間。其中,本實施例的開關M1~M4分別是以N型的薄膜電晶體為例,但本發明實施例不以此為限。
關於畫素電路100的工作細節,詳細來說,當閘極驅動信號GS1及閘極驅動信號GS2同時被設定為致能(例如是高電壓準位)狀態時,開關M1~M4可以同時被導通。在此情況下,當資料線DL1及資料線DL2上的資料信號DS1及資料信號DS2被進行充電時,第一子畫素110中的電容C1及電容C2分別可以依據資料信號DS1及資料信號DS2以同時進行充電動作,藉以將資料信號DS1及資料信號DS2中的灰階電壓(或共用電壓)寫入至電容C1及電容C2中。在此同時,第二子畫素120中的電容C3及電容C4分別可以依據資料信號DS1及資料信號DS2,以同時進行預充電動作。
在接下來的時間中,當要針對第二子畫素120進行充電 動作時,可使閘極驅動信號GS1被設定為禁能(例如是低電壓準位),並使閘極驅動信號GS2被設定為致能(例如是高電壓準位)。如此一來,開關M1、M2被斷開且開關M3、M4被導通。第二子畫素120中的電容C3及電容C4分別可以依據資料信號DS1及資料信號DS2以同時進行充電動作。基於第二子畫素120中的電容C3及電容C4先前已被執行預充電動作,第二子畫素120中的電容C3及電容C4的充電動作可快速的被完成,提升顯示效能。
圖2是依照本發明一實施例說明一種顯示裝置的示意圖。請參照圖2,顯示裝置200包括多條閘極線GL1~GL4及多條資料線DL1~DL5、多個畫素電路PX1~PX4、多個通道選擇器CS1~CS5以及多個電壓選擇器VS1~VS3。其中,本實施例的畫素電路PX1~PX4可應用圖1的畫素電路100來實施,並且畫素電路PX1~PX4以及畫素電路100中相同元件使用相同標號。特別一提的是,在本發明實施例中,本領域具通常知識者可以依據顯示裝置200的設計需求,來決定畫素電路、閘極線、資料線、通道選擇器以及電壓選擇器的數量,本發明並不限於圖2中所繪示的數量和配置方式。
在本實施例中,畫素電路PX1~PX4分別是以鋸齒狀方式來排列於閘極線GL1~GL4及資料線DL1~DL5之間。各個通道選擇器CS1~CS5分別耦接於相鄰的兩條資料線DL1~DL5之間,並用以選擇導通相鄰的兩條資料線DL1~DL5中的其中之一以連接至資料接收端S1~S4。其中,各個通道選擇器CS1~CS5 分別包括第一開關(如開關T1、T3、T5、T7以及TA)及第二開關(如開關T2、T4、T6以及T8)。
進一步來說,在通道選擇器CS1~CS5中,各個第一開關(如開關T1、T3、T5、T7以及TA)分別耦接於相鄰的兩條資料線DL1~DL5的其中之一與對應的資料接收端S1~S4之間,並且,各個第一開關(如開關T1、T3、T5、T7以及TA)分別可以依據多工信號MUX1以決定其導通的狀態。相對的,各個第二開關(如開關T2、T4、T6以及T8)分別耦接於相鄰的兩條資料線DL2~DL5的另一與對應的資料接收端S1~S4之間,並且,各個第二開關(如開關T2、T4、T6以及T8)分別可以依據多工信號MUX2以決定其導通的狀態。
舉例來說,以通道選擇器CS3作為範例,通道選擇器CS3可以耦接於資料線DL3、DL4之間。其中,當多工信號MUX1被設定為第一電壓準位(例如是高電壓準位),多工信號MUX2被設定為第二電壓準位(例如是低電壓準位)時,通道選擇器CS3可以導通開關T5且斷開開關T6,以使資料線DL3可以耦接至資料接收端S3。相對的,當多工信號MUX1被設定為第二電壓準位(例如是低電壓準位),並且多工信號MUX2被設定為第一電壓準位(例如是高電壓準位)時,通道選擇器CS3可以導通開關T6且斷開開關T5,以使資料線DL4可以耦接至資料接收端S3。
另一方面,在本實施例中,各個電壓選擇器VS1~VS3分別耦接於相鄰的兩個通道選擇器CS1~CS5之間。其中,各個 電壓選擇器VS1~VS3分別包括開關T9~T12。值得一提的是,本實施例的電壓選擇器VS1~VS3分別可以依據模式選擇信號MS1、MS2來提供灰階電壓VG1~VG3至相鄰的兩個通道選擇器CS1~CS5的其中之一,並且,電壓選擇器VS1~VS3分別亦可依據模式選擇信號MS1、MS2來提供灰階電壓VG1~VG3或共用電壓VCOM至所述相鄰的兩個通道選擇器CS1~CS5的其中之另一。
舉例來說,以電壓選擇器VS2作為範例,電壓選擇器VS2可以耦接於通道選擇器CS3、CS4之間。其中,當模式選擇信號MS1被設定為第一電壓準位(例如是高電壓準位),模式選擇信號MS2被設定為第二電壓準位(例如是低電壓準位)時,電壓選擇器VS2可以提供灰階電壓VG2至對應的通道選擇器CS3、CS4。相對的,當模式選擇信號MS1被設定為第二電壓準位(例如是低電壓準位),模式選擇信號MS2被設定為第一電壓準位(例如是高電壓準位)時,電壓選擇器VS2可以提供灰階電壓VG2至對應的通道選擇器CS3,並且電壓選擇器VS2亦可提供共用電壓VCOM至對應的通道選擇器CS4。
需注意到的是,在本實施例中,當模式選擇信號MS1被設定為第一電壓準位(例如是高電壓準位),模式選擇信號MS2被設定為第二電壓準位(例如是低電壓準位)時,顯示裝置200可以操作於第一模式。相對的,當模式選擇信號MS1被設定為第二電壓準位(例如是低電壓準位),模式選擇信號MS2被設定為第一電壓準位(例如是高電壓準位)時,顯示裝置200可以操作 於第二模式。其中,所述第一模式可以例如是顯示裝置200操作於一般的平面顯示器中,所述第二模式可以例如是顯示裝置200操作於虛擬實境(Virtual Reality,VR)或擴增實境(Augmented Reality,AR)的頭戴式顯示裝置中,但本發明的顯示裝置200並不限於上述的應用之中。
圖3繪示本發明圖2實施例說明一種顯示裝置的時序圖。關於顯示裝置200的工作細節,請同時參照圖2及圖3,並以畫素電路PX3中的第一子畫素PX3_1及第二子畫素PX3_2、第三子畫素PXA以及畫素電路PX4中的第四子畫素PX4_1及第五子畫素PX4_2作為範例。
詳細來說,在第一模式Mode1(亦即模式選擇信號MS1被設定為第一電壓準位,模式選擇信號MS2被設定為第二電壓準位)中,當顯示裝置200操作於充電時間週期Tr1時,閘極驅動信號GS1及閘極驅動信號GS2可以同時被設定為致能狀態,閘極驅動信號GS3可以被設定為禁能狀態,以使畫素電路PX3中的開關M1~M4可以同時被導通。在此同時,多工信號MUX1可以被設定為第二電壓準位(例如是低電壓準位),多工信號MUX2可以被設定為第一電壓準位(例如是高電壓準位)。
在此情況下,第一子畫素PX3_1中的電容C1及電容C2分別可以依據資料信號DS3及資料信號DS4以同時進行充電動作。並且,由於開關T4、T9為導通狀態,因此電壓選擇器VS1可以透過資料線DL3來傳送灰階電壓VG1至對應的第一子畫素 PX3_1中的電容C1,同時,由於開關T6、T11亦為導通狀態,因此電壓選擇器VS2亦可透過資料線DL4來傳送灰階電壓VG2至對應的第一子畫素PX3_1中的電容C2。在此同時,第二子畫素PX3_2中的電容C3及電容C4分別可以依據資料信號DS3及資料信號DS4來同時進行預充電動作。
接著,當顯示裝置200操作於充電時間週期Tr1後的充電時間週期Tr2時,閘極驅動信號GS1可以維持於致能狀態,閘極驅動信號GS2可以被設定為禁能狀態,並且閘極驅動信號GS3可以維持於禁能狀態,以使第三子畫素PXA中的開關M3、M4可以被導通,第四子畫素PX4_1中的開關M1、M2可以被斷開。在此同時,多工信號MUX1可以被設定為第一電壓準位(例如是高電壓準位),多工信號MUX2可以被設定為第二電壓準位(例如是低電壓準位)。
在上述的情況下,第三子畫素PXA中的電容C3及電容C4分別可以依據資料信號DS4及資料信號DS5以同時進行充電動作。並且,由於開關T7、T11為導通狀態,因此電壓選擇器VS2可以透過資料線DL4來傳送灰階電壓VG2至對應的第三子畫素PXA中的電容C3,同時,由於部份的通到選擇器CS5中的開關TA為導通狀態,因此部份的電壓選擇器VS3可以透過資料線DL5來傳送灰階電壓VG3至對應的第三子畫素PXA中的電容C4。
接著,當顯示裝置200操作於充電時間週期Tr2後的充電時間週期Tr3時,閘極驅動信號GS1可以被設定為禁能狀態, 閘極驅動信號GS2可以重新被設定為致能狀態,並且閘極驅動信號GS3可以被設定為致能狀態,以使畫素電路PX4中的開關M1~M4可以被導通。在此同時,多工信號MUX1可以被設定為第一電壓準位(例如是高電壓準位),多工信號MUX2可以被設定為第二電壓準位(例如是低電壓準位)。
在此情況下,第四子畫素PX4_1中的電容C1及電容C2分別可以依據資料信號DS4及資料信號DS5以同時進行充電動作。並且,由於開關T7、T11為導通狀態,因此電壓選擇器VS2可以透過資料線DL4來傳送灰階電壓VG2至對應的第四子畫素PX4_1中的電容C1,同時,由於部份的通到選擇器CS5中的開關TA為導通狀態,因此部份的電壓選擇器VS3可以透過資料線DL5來傳送灰階電壓VG3至對應的第四子畫素PX4_1中的電容C2。在此同時,第五子畫素PX4_2中的電容C3及電容C4分別可以依據資料信號DS4及資料信號DS5來同時進行預充電動作。
接著,當顯示裝置200操作於充電時間週期Tr3後的充電時間週期Tr4時,閘極驅動信號GS1可以維持於禁能狀態,閘極驅動信號GS2可以維持於致能狀態,並且閘極驅動信號GS3可以被設定為禁能狀態,以使第二子畫素PX3_2中的開關M1、M2可以被導通。在此同時,多工信號MUX1可以被設定為第二電壓準位(例如是低電壓準位),多工信號MUX2可以被設定為第一電壓準位(例如是高電壓準位)。
在此情況下,第二子畫素PX3_2中的電容C3及電容C4 分別可以依據資料信號DS3及資料信號DS4以同時進行充電動作。並且,由於開關T4、T9為導通狀態,因此電壓選擇器VS1可以透過資料線DL3來傳送灰階電壓VG1至對應的第二子畫素PX3_2中的電容C3,同時,由於開關T6為導通狀態,因此電壓選擇器VS2可以透過資料線DL4來傳送灰階電壓VG2至對應的第二子畫素PX3_2中的電容C4。
依據上述可得知,當顯示裝置200操作於第一模式Mode1時,各個電壓選擇器VS1~VS3分別可以透過相鄰的資料線DL1~DL5,以分別傳送灰階電壓VG1~VG3至對應的電容C1~C4中,藉以點亮對應的子畫素PX3_1~PX4_2、PXA。
另一方面,在第二模式Mode2(亦即模式選擇信號MS1被設定為第二電壓準位,模式選擇信號MS2被設定為第一電壓準位)中,不同於第一模式Mode1的是,當顯示裝置200操作於充電時間週期Tr1時,電壓選擇器VS1可以透過資料線DL3來傳送共用電壓VCOM至對應的第一子畫素PX3_1中的電容C1,同時,電壓選擇器VS2可以透過資料線DL4來傳送灰階電壓VG2至對應的第一子畫素PX3_1中的電容C2。接著,當顯示裝置200操作於充電時間週期Tr1後的充電時間週期Tr2時,電壓選擇器VS2可以透過資料線DL4來傳送共用電壓VCOM至對應的第三子畫素PXA中的電容C3,同時,部份的電壓選擇器VS3可以透過資料線DL5來傳送灰階電壓VG3至對應的第三子畫素PXA中的電容C4。
除此之外,當顯示裝置200操作於充電時間週期Tr2後 的充電時間週期Tr3時,電壓選擇器VS2可以透過資料線DL4來傳送共用電壓VCOM至對應的第四子畫素PX4_1中的電容C1,同時,部份的電壓選擇器VS3可以透過資料線DL5來傳送灰階電壓VG3至對應的第四子畫素PX4_1中的電容C2。接著,當顯示裝置200操作於充電時間週期Tr3後的充電時間週期Tr4時,電壓選擇器VS1可以透過資料線DL3來傳送共用電壓VCOM至對應的第二子畫素PX3_2中的電容C3,同時,電壓選擇器VS2可以透過資料線DL4來傳送灰階電壓VG2至對應的第二子畫素PX3_2中的電容C4。
依據上述可得知,當顯示裝置200操作於第二模式Mode2時,各個電壓選擇器VS1~VS3分別可以透過相鄰的資料線DL1~DL5,以分別傳送灰階電壓VG1~VG3或共用電壓VCOM至對應的電容C1~C4中。進一步來說,在第二模式Mode2中,當各個資料線DL1~DL5所對應的電容C1~C4分別儲存灰階電壓VG1~VG3時,可以使各個對應的畫素電路PX1~PX4依據灰階電壓VG1~VG3而被點亮。相對的,當各個資料線DL1~DL5所對應的電容C1~C4分別儲存共用電壓VCOM時,可以使各個對應的畫素電路PX1~PX4依據共用電壓VCOM而不被點亮。
圖4是依照本發明另一實施例說明一種顯示裝置的示意圖。請同時參照圖2及圖4,在本實施例中,顯示裝置400大致相同於顯示裝置200,其中相同元件使用相同標號。不同於前一實施例的是,在本實施例中,通道選擇器CS3中的開關T5及開關T6 分別可以依據多工信號MUX3及第四多工信號MUX4,以決定其導通的狀態。並且,通道選擇器CS4中的開關T7及開關T8分別亦可第三多工信號MUX3及第四多工信號MUX4,以決定其導通的狀態。
關於顯示裝置400的操作細節,請同時參照圖4及圖5,圖5繪示本發明圖4實施例說明一種顯示裝置的時序圖。在本實施例中,當顯示裝置400操作於第一模式Mode1或第二模式Mode2時,通道選擇器CS1及通道選擇器CS2可以依據多工信號MUX1、MUX2來分別決定將資料線DL1、DL2及資料線DL2、DL3連接至對應的資料接收端S1、S2,以使電壓選擇器VS1可以透過這些資料線DL1~DL3來將灰階電壓VS1或共用電壓VCOM傳送至對應的子畫素中,進而使所述子畫素中的電容可以儲存灰階電壓VS1或共用電壓VCOM。相對的,本實施例的通道選擇器CS3及通道選擇器CS4可以依據多工信號MUX3、MUX4來分別決定將資料線DL3、DL4及資料線DL4、DL5連接至對應的資料接收端S3、S4,以使電壓選擇器VS2可以透過這些資料線DL3~DL5來將灰階電壓VS1或共用電壓VCOM傳送至對應的子畫素中,進而使所述子畫素中的電容可以儲存灰階電壓VS1或共用電壓VCOM。
值得一提的是,以子畫素PX4_1及子畫素PX4_2作為範例,在本實施例中,子畫素PX4_1可以先被充取具有第一波長的畫素(例如是紅色畫素)及第二波長的畫素(例如是藍色畫素) 的灰階電壓VS1。接著,子畫素PX4_2可以再被充取具有第三波長的畫素(例如是綠色畫素)及第一波長的畫素(例如是紅色畫素)的灰階電壓VS1,並對每一行的畫素電路以此交錯充取的方式進行充電。
需注意到的是,關於顯示裝置400中的各個畫素電路PX1~PX4、通道選擇器CS1~CS5以及電壓選擇器VS1~VS3之間的動作細節,皆可同時參照圖5中的時序控制,並於前述的實施例已有詳盡的說明,在此則不多贅述。
綜上所述,本發明的顯示裝置可以操作於第一及第二模式中,當顯示裝置操作於第一模式時,各個電壓選擇器分別可以透過相鄰的資料線,以分別傳送灰階電壓至對應的電容中,藉以點亮對應的畫素電路。當顯示裝置操作於第二模式時,各個電壓選擇器分別可以透過相鄰的資料線,以分別傳送灰階電壓或共用電壓至對應的電容中。如此一來,當顯示裝置操作於第二模式時,各個資料線所對應的電容分別可以儲存灰階電壓或共用電壓以使各個畫素電路中可以呈現被點亮或未被點亮的狀態。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (11)

  1. 一種畫素電路,包括: 一第一子畫素,包括: 一第一開關以及一第二開關,該第一開關與該第二開關的控制端共同耦接至一第一閘極線以接收一第一閘極驅動信號;以及 一第一電容與一第二電容,分別串接在該第一開關與該第二開關的第一端與一共用電壓;以及 一第二子畫素,包括: 一第三開關以及一第四開關,該第三開關與該第四開關的控制端共同耦接至一第二閘極線以接收一第二閘極驅動信號,該第三開關與該第四開關的第一端分別耦接至一第一資料線以及一第二資料線,該第三開關與該第四開關的第二端分別耦接至該第一開關以及該第二開關的第二端;以及 一第三電容與一第四電容,分別串接在該第三開關與該第四開關的第二端與該共用電壓。
  2. 如申請專利範圍第1項所述的畫素電路,其中在一第一充電時間週期中,該第一閘極驅動信號與該第二閘極驅動信號同時被致能,該第一開關、該第二開關、該第三開關以及該第四開關在該第一充電時間週期中同時被導通,使該第一電容以及該第二電容分別依據一第一資料信號以及一第二資料信號同時進行充電動作,並使該第三電容及該第四電容同時進行預充電動作。
  3. 如申請專利範圍第2項所述的畫素電路,其中在一第二充電時間週期中,該第二閘極驅動信號被禁能以使該第三開關以及該第四開關被斷開。
  4. 如申請專利範圍第3項所述的畫素電路,其中在一第三充電時間週期中,該第一閘極驅動信號被禁能且該第二閘極驅動信號重新被致能,該第三開關以及該第四開關被導通。
  5. 如申請專利範圍第4項所述的畫素電路,其中在一第四充電時間週期中,該第一閘極驅動信號維持被禁能且該第二閘極驅動信號維持被致能,該第三開關以及該第四開關被導通,並使該第三電容及該第四電容分別依據該第一資料信號以及該第二資料信號同時進行充電動作。
  6. 如申請專利範圍第1項所述的畫素電路,其中該第一資料線以及該第二資料線分別傳送一第一灰階電壓以及一第二灰階電壓。
  7. 如申請專利範圍第1項所述的畫素電路,其中該第一資料線以及該第二資料線的其中之一傳送該共用電壓,該第一資料線以及該第二資料線的其中之另一傳送一灰階電壓。
  8. 一種顯示裝置,包括: 多條閘極線以及多條資料線; 如申請專利範圍1所述的多個畫素電路,該些畫素電路以鋸齒狀方式排列在該些閘極線以及該些資料線間; 多個通道選擇器,各該通道選擇器耦接相鄰的二資料線,並具有一資料接收端,選擇導通該相鄰的二資料線的其中之一以連接至該資料接收端;以及 多個電壓選擇器,各該電壓選擇器耦接至相鄰的二通道選擇器,各該電壓選擇器提供一灰階電壓至該相鄰的二通道選擇器的其中之一,並提供該灰階電壓或該共用電壓至該相鄰的二通道選擇器的其中之另一。
  9. 如申請專利範圍第8項所述的顯示裝置,其中各該通道選擇器包括: 一第一開關,耦接在該相鄰的二資料線的其中之一與該資料接收端間,依據一第一多工信號以被導通或斷開;以及 一第二開關,耦接在該相鄰的二資料線的其中之另一與該資料接收端間,依據一第二多工信號以被導通或斷開, 其中,該第一多工信號以及該第二多工信號依序被致能。
  10. 如申請專利範圍第8項所述的顯示裝置,其中該些通道選擇器包括多個第一通道選擇器以及多個第二通道選擇器,各該第一通道選擇器包括: 一第一開關,耦接在該相鄰的二資料線的其中之一與該資料接收端間,依據一第一多工信號以被導通或斷開;以及 一第二開關,耦接在該相鄰的二資料線的其中之另一與該資料接收端間,依據一第二多工信號以被導通或斷開, 其中,各該第二通道選擇器包括: 一第三開關,耦接在該相鄰的二資料線的其中之一與該資料接收端間,依據一第三多工信號以被導通或斷開;以及 一第四開關,耦接在該相鄰的二資料線的其中之另一與該資料接收端間,依據一第四多工信號以被導通或斷開, 其中,該第一多工信號、該第二多工信號、該第三多工信號以及該第四多工信號依序被致能。
  11. 如申請專利範圍第8項所述的顯示裝置,其中各該電壓選擇器依據一模式選擇信號以提供該灰階電壓或該共用電壓至該相鄰的二通道選擇器的其中之另一。
TW107118973A 2018-06-01 2018-06-01 畫素電路及其顯示裝置 TWI669695B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107118973A TWI669695B (zh) 2018-06-01 2018-06-01 畫素電路及其顯示裝置
CN201810947664.7A CN108962125B (zh) 2018-06-01 2018-08-20 像素电路及其显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107118973A TWI669695B (zh) 2018-06-01 2018-06-01 畫素電路及其顯示裝置

Publications (2)

Publication Number Publication Date
TWI669695B true TWI669695B (zh) 2019-08-21
TW202004716A TW202004716A (zh) 2020-01-16

Family

ID=64470883

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107118973A TWI669695B (zh) 2018-06-01 2018-06-01 畫素電路及其顯示裝置

Country Status (2)

Country Link
CN (1) CN108962125B (zh)
TW (1) TWI669695B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080246038A1 (en) * 2007-04-04 2008-10-09 Samsung Electronics Co., Ltd. Display device and control method of the same
TW200947026A (en) * 2008-05-08 2009-11-16 Chunghwa Picture Tubes Ltd Pixel circuit and driving method thereof
CN102270442A (zh) * 2011-08-11 2011-12-07 明基材料有限公司 像素电路及其驱动方法
US8928703B2 (en) * 2011-09-15 2015-01-06 Au Optronics Corporation Pixel structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012002151A1 (ja) * 2010-06-29 2012-01-05 シャープ株式会社 液晶装置
CN102184717A (zh) * 2011-04-29 2011-09-14 深圳市华星光电技术有限公司 一种像素结构以及其驱动方法
TWI475552B (zh) * 2012-11-23 2015-03-01 Au Optronics Corp 畫素驅動電路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080246038A1 (en) * 2007-04-04 2008-10-09 Samsung Electronics Co., Ltd. Display device and control method of the same
TW200947026A (en) * 2008-05-08 2009-11-16 Chunghwa Picture Tubes Ltd Pixel circuit and driving method thereof
CN102270442A (zh) * 2011-08-11 2011-12-07 明基材料有限公司 像素电路及其驱动方法
US8928703B2 (en) * 2011-09-15 2015-01-06 Au Optronics Corporation Pixel structure

Also Published As

Publication number Publication date
CN108962125A (zh) 2018-12-07
TW202004716A (zh) 2020-01-16
CN108962125B (zh) 2021-09-17

Similar Documents

Publication Publication Date Title
KR102505899B1 (ko) 표시장치와 이의 제조방법
CN103927970B (zh) 平板显示装置
TWI409563B (zh) 電泳式顯示裝置
US20180047804A1 (en) Display panel, electronic device and test method
CN206194295U (zh) 数据线多路分配器、显示基板、显示面板及显示装置
CN108694907B (zh) 用于显示面板的控制集成电路、和显示装置
KR20170038606A (ko) 터치 구동 신호 생성 장치와 이를 포함하는 터치 구동 장치, 디스플레이 장치 및 이의 구동 방법
US8299994B2 (en) Liquid crystal display and control method thereof
TW201902125A (zh) 顯示面板
CN105374310B (zh) 显示装置、扫描驱动器及其制造方法
US10971091B2 (en) Array substrate, display panel and driving method thereof, and display device
KR20140124217A (ko) 유기 발광 표시 장치
TWI750301B (zh) 半導體裝置、顯示面板、顯示裝置、輸入輸出裝置以及資料處理裝置
CN103915056B (zh) 显示面板及其解多工器电路
US7760176B2 (en) Method and apparatus for time-divisional display panel drive
US9812054B2 (en) Display driver and display apparatus using sub-pixel rendering method
CN101499233A (zh) 显示装置以及电子设备
US9595233B2 (en) Display device and driving method thereof
CN114512095A (zh) 显示面板及其驱动方法、显示装置
CN106847181A (zh) 对像素阵列的数据线进行预充电的装置及方法
TWI669695B (zh) 畫素電路及其顯示裝置
WO2018099236A1 (zh) 显示组件、显示装置及显示控制方法
CN113628588B (zh) 显示驱动模组、显示装置及显示方法
US20210327378A1 (en) Display device, pixel circuit and its driving method and driving device
CN106249496B (zh) 像素单元、像素驱动电路及驱动方法