TWI668970B - 量測系統及資料傳輸介面 - Google Patents

量測系統及資料傳輸介面 Download PDF

Info

Publication number
TWI668970B
TWI668970B TW106141945A TW106141945A TWI668970B TW I668970 B TWI668970 B TW I668970B TW 106141945 A TW106141945 A TW 106141945A TW 106141945 A TW106141945 A TW 106141945A TW I668970 B TWI668970 B TW I668970B
Authority
TW
Taiwan
Prior art keywords
data
signal
circuit
error
transmission interface
Prior art date
Application number
TW106141945A
Other languages
English (en)
Other versions
TW201926934A (zh
Inventor
郭宏彰
簡廷旭
廖華史
Original Assignee
創意電子股份有限公司
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創意電子股份有限公司, 台灣積體電路製造股份有限公司 filed Critical 創意電子股份有限公司
Priority to TW106141945A priority Critical patent/TWI668970B/zh
Publication of TW201926934A publication Critical patent/TW201926934A/zh
Application granted granted Critical
Publication of TWI668970B publication Critical patent/TWI668970B/zh

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一種資料傳輸介面之量測系統,其包含訊號產生器、訊號接收器以及資料傳輸介面。訊號產生器傳送輸入資料給資料傳輸介面。訊號接收器從資料傳輸介面接收輸出資料。訊號接收器根據輸出資料中的錯誤回報資料,以量測出資料傳輸介面之抗抖動能力。資料傳輸介面包含接收電路、同步電路以及發射電路。接收電路用以接收輸入資料,並於資料錯誤發生時產生誤碼訊號。同步電路接收誤碼訊號,以產生誤碼指示訊號。發射電路用以將輸出資料送給訊號接收器,並於資料錯誤發生時接收誤碼指示訊號,且根據誤碼指示訊號以於輸出資料中產生錯誤回報資料。

Description

量測系統及資料傳輸介面
本揭示內容是有關於一種量測系統及資料傳輸介面,且特別是有關於抗抖動能力的量測系統及資料傳輸介面。
在資料傳輸介面(Data Transmission Interface)中,抖動(Jitter)是指週期訊號的期望值隨時間的偏離。由於某些抖動是不可避免的,所以存在對現代資料傳輸介面要表現出一定抖動容忍且仍滿足性能要求的需求。實際上,許多行業標準要求資料傳輸介面需具有根據不同指標測量的最低抖動容限(Jitter Tolerance)。因此,製造商、研究人員、工程師和最終用戶非常關注資料傳輸介面或晶片的抗抖動能力及其量測方法。傳統上,已存在一種資料傳輸介面之抗抖動能力的量測方法,即利用量測設備將抖動與輸出資料傳送至資料傳輸介面,再透過分析資料傳輸介面的輸出來確定資料傳輸介面的最低抖動容限,作為其抗抖動能力的評估。
然而,傳統上較低階的量測設備大多無法量測到資料傳輸介面在跨時域(clock domain crossing)操作時 的抗抖動能力,特別在高頻操作時的抗抖動能力。另外,高階量測設備雖然可以量測到資料傳輸介面在跨時域(clock domain crossing)操作時的抗抖動能力,唯其售價相對昂貴,並非一般量測單位所能負擔。
因此,如何降低量測設備的費用,並同時可以有效量測到資料傳輸介面在跨時域(clock domain crossing)操作時的抗抖動能力,特別在高頻時的抗抖動能力,為本領域待改進的問題之一。
本揭示內容之一實施例提供一種資料傳輸介面之量測系統,包含訊號產生器、訊號接收器以及資料傳輸介面。訊號產生器耦接資料傳輸介面,用以傳送輸入資料給資料傳輸介面。訊號接收器耦接資料傳輸介面,用以從資料傳輸介面接收輸出資料,其中訊號接收器根據輸出資料中的錯誤回報資料,以量測出資料傳輸介面之抗抖動能力。資料傳輸介面包含接收電路、同步電路以及發射電路。接收電路耦接訊號產生器。接收電路操作於第一時脈訊號,用以接收輸入資料,並於資料錯誤發生時產生誤碼訊號。同步電路耦接接收電路。同步電路接收誤碼訊號,以產生誤碼指示訊號。發射電路耦接同步電路、接收電路以及訊號接收器。發射電路操作於第二時脈訊號,用以將輸出資料送給訊號接收器,並於資料錯誤發生時接收誤碼指示訊號,且根據誤碼指示訊號以於輸出資料中產生錯誤回報資料。
本揭示內容之另一實施例提供一種資料傳輸介 面,耦接訊號產生器與訊號接收器,資料傳輸介面包含接收電路、同步電路以及發射電路。接收電路耦接訊號產生器。接收電路操作於第一時脈訊號,用以從訊號產生器接收輸入資料,並於資料錯誤發生時產生誤碼訊號。同步電路耦接接收電路。同步電路接收誤碼訊號,以產生誤碼指示訊號。發射電路耦接同步電路、接收電路以及訊號接收器。發射電路操作於第二時脈訊號,用以傳送輸出資料至訊號接收器。發射電路於資料錯誤發生時接收誤碼指示訊號,並根據誤碼指示訊號以於輸出資料中產生錯誤回報資料。
因此,本案之實施例藉由提供一種量測系統及資料傳輸介面,且特別是有關於系統晶片的抖動容忍度的量測方法及量測系統,藉以降低量測系統的費用,在時脈不同步的情況下有效量測資料傳輸介面的抗抖動能力,以及於輸出資料為高頻時有效量測資料傳輸介面的抗抖動能力。
1、1A‧‧‧量測系統
12‧‧‧訊號產生器
14‧‧‧訊號接收器
16、16A‧‧‧資料傳輸介面
162‧‧‧接收電路
164‧‧‧同步電路
166‧‧‧發射電路
168、160‧‧‧資料轉換電路
1680‧‧‧串聯器
1602‧‧‧解串器
1604‧‧‧時脈及資料回復電路
CLK1、CLK2‧‧‧時脈訊號
Do、Do(s)、Do(p)‧‧‧輸出資料
Di、Di(s)、Di(p)‧‧‧輸入資料
200‧‧‧量測波形
SI、SI1‧‧‧誤碼指示訊號
SE、SE1‧‧‧誤碼訊號
FD‧‧‧錯誤回報資料
Do1、Do2、Do3、Do4‧‧‧資料
Di1、Di2、Di3、Di4‧‧‧資料
400‧‧‧抖動容忍度圖表
JTC-S‧‧‧標準量測線
JTC-T‧‧‧最佳量測線
CT‧‧‧資料對照表
Dr1至Dr9‧‧‧回復資料
1640‧‧‧前級電路
1642‧‧‧中級電路
1644‧‧‧後級電路
T1、T2、T3、T4‧‧‧D型正反器
XOR1、XOR2‧‧‧互斥或閘
Enable1、Enable2‧‧‧致能信號
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:第1圖係根據本揭示內容之一些實施例所繪示之一種量測系統的示意圖;第2圖係根據本揭示內容之一些實施例所繪示之一種量測波形的示意圖;第3圖係根據本揭示內容之一些實施例所繪示之一資料對照表; 第4圖係根據本揭示內容之一些實施例所繪示之一種抖動容忍度圖表的實驗數據;第5圖係根據本揭示內容之一些實施例所繪示之另一種量測系統的示意圖;以及第6圖係根據本揭示內容之一些實施例所繪示之一種同步電路的示意圖。
請參閱第1圖。第1圖係根據本揭示內容之一些實施例所繪示之一種量測系統1的示意圖。量測系統1包含資料傳輸介面16、訊號產生器12以及訊號接收器14。於連結關係上,資料傳輸介面16分別耦接訊號產生器12與訊號接收器14。此外,如圖所示,資料傳輸介面16包含接收電路162、同步電路164以及發射電路166,其中接收電路162與發射電路166分別工作於不同的操作時脈(Non-common Clock)。於連結關係上,接收電路162耦接訊號產生器12。同步電路164耦接接收電路162。發射電路166耦接同步電路164與訊號接收器14。第1圖所繪示的量測系統1僅作為例示,本案不以此為限。
為使第1圖所示之量測系統1的操作方式易於理解,茲繪式第2圖,其係根據本揭示內容之一些實施例所繪示之一種量測波形200的示意圖。請一併參閱第1圖與第2圖,量測系統1的操作方式將配合上述兩圖而於後文中詳細進行說明。
於操作關係上,訊號產生器12用以傳送一筆載 有抖動訊號的輸入資料Di給資料傳輸介面16。資料傳輸介面16的接收電路162係受控於致能信號Enable1而啟動,用以接收該筆輸入資料Di,並判斷該筆輸入資料Di是否正確。另外,資料傳輸介面16的發射電路166係受控於致能信號Enable2而啟動,用以送出一輸出資料Do給訊號接收器14。前述中,當接收電路162接收的該筆輸入資料Di判斷為正確時,發射電路166係對應產生一筆正確的輸出資料Do送給訊號接收器14。此時,訊號接收器14即可得知資料傳輸介面16不會受到該筆抖動訊號所影響。
接下來,訊號生器12傳送第二筆載有較強抖動訊號的輸入資料Di給資料傳輸介面16,若是該第二筆輸入資料Di判斷為正確,則發射電路166同樣的對應產生第二筆正確的輸出資料Do送給訊號接收器14。反之,若是該第二筆輸入資料Di判斷為不正確,則發射電路166即產生載有錯誤回報資料FD的輸出資料Do送給訊號接收器14。如此,訊號接收器14即可根據收到的輸出資料Do進而量測出資料傳輸介面16的最低抖動容限與抗抖動能力。
進一步來說,當該筆載有抖動訊號的輸入資料Di發生錯誤時,接收電路162會產生誤碼訊號SE,並將誤碼訊號SE送至同步電路164。同步電路164根據誤碼訊號SE進而產生誤碼指示訊號SI,並將誤碼指示訊號SI傳送至發射電路166,以通知發射電路166該筆載有抖動訊號的輸入資料Di已經發生錯誤。據此,發射電路166會根據誤碼指示訊號SI的通知,進而產生載有錯誤回報資料FD的輸出資 料Do,並將該載有錯誤回報資料FD的輸出資料Do送至訊號接收器14。
如此,訊號接收器14將可以依據該筆載有錯誤回報資料FD的輸出資料Do加以量測出資料傳輸介面16的最低抖動容限與抗抖動能力。
須說明的是,接收電路162操作於第一時脈訊號CLK1,而發射電路166操作於第二時脈訊號CLK2。在一些實施例中,同步電路164基於跨時域(clock domain crossing;CDC)運作。同步電路164用以根據第一時脈訊號CLK1從接收電路162接收誤碼訊號SE,並根據第二時脈訊號CLK2輸出誤碼指示訊號SI至發射電路166。如此,同步電路164即作為接收電路162與發射電路166之間同步化溝通的橋梁。在一些實施例中,第一時脈訊號CLK1與第二時脈訊號CLK2是為同頻不同相位的時脈訊號或不同頻率的時脈訊號。須說明的是,接收電路162以及發射電路166如何根據資料對照表來進行協同操作,以使其在操作時脈不同步的情況下能夠有效量測資料傳輸介面16的抗抖動能力,將於後續實施例中詳細說明。
在一些實施例中,訊號產生器12、訊號接收器14、接收電路162以及發射電路166各具有相同的資料對照表CT(參照第3圖)。在一些實施例中,訊號產生器12根據內部的資料對照表CT產生一筆載有抖動訊號的輸入資料Di。在一些實施例中,資料傳輸介面16中的接收電路162於接收到該筆輸入資料Di後,加以比對內部的資料對照表 CT與該筆輸入資料Di,用以判斷所接收到的該筆輸入資料Di是否正確無誤,並於資料錯誤發生時產生誤碼訊號SE。前述中,若是該筆輸入資料Di判斷為正確,則發射電路166將根據內部的資料對照表CT對應產生一筆正確的輸出資料Do,並將該筆正確的輸出資料Do送給訊號接收器14。訊號接收器14比對內部的資料對照表CT與該筆正確的輸出資料Do,進而量測出資料傳輸介面16具有抵抗該抖動訊號的能力。
若是輸入資料Di判斷為不正確,則發射電路166會從同步電路164接收到誤碼指示訊號SI,並根據誤碼指示訊號SI的通知,係將錯誤回報資料FD載入輸出資料Do中,使其成為一錯誤的輸出資料Do,進而將錯誤的輸出資料Do傳送至訊號接收器14。如此,訊號接收器14依據錯誤的輸出資料Do量測出資料傳輸介面16不具有抵抗該抖動訊號的能力,也稱作資料傳輸介面16的最低抖動容限。
舉例來說,訊號產生器12、訊號接收器14、接收電路162以及發射電路166內的資料對照表CT至少包括一組資料數據D1至D9,其中資料數據D1至D9分別為11、22、33、44…99。訊號產生器12根據內部資料對照表CT中的資料數據D1至D9以產生一筆包含資料Di1至Di9並載有抖動訊號的輸入資料Di,其中資料Di1至Di9分別為11、22、33、44…99。接收電路162從訊號產生器12接收該筆輸入資料Di並加以運算處理,以產生一筆回復資料Dr1至Dr9。接著,接收電路162比對運算該筆回復資料Dr1至Dr9 與資料對照表CT的資料數據D1至D9,以判斷該筆回復資料Dr1至Dr9是否完全吻合資料對照表CT的資料數據D1至D9。
經比對,若是該筆回復資料Dr1至Dr9完全吻合資料對照表CT的資料數據D1至D9,則發射電路166將根據內部的資料對照表CT對應產生一筆完全吻合資料對照表CT中資料數據D1至D9的輸出資料Do,並將該筆輸出資料Do送給訊號接收器14。訊號接收器14比對內部的資料對照表CT與該筆輸出資料Do,進而量測出資料傳輸介面16具有抵抗該抖動訊號的能力。
另外,經比對,若是該筆回復資料Dr1至Dr9中的回復值Dr4為”45”,因而不吻合資料對照表CT中資料數據D4的值”44”,此時,接收電路162會產生誤碼訊號SE1,並將誤碼訊號SE1傳送至同步電路164。在一些實施例中,誤碼訊號SE1中包含回復資料Dr1至Dr9中的回復值Dr4為錯誤資料的訊息。
前述資料對照表CT中的資料數據D1-D9可以為一筆偽隨機測試碼(pseudo-random binary sequence Pattern;PRBS Pattern),此時,接收電路162可以根據資料對照表CT而重覆的產生並輸出該筆偽隨機測試碼。另外,偽隨機測試碼並非唯一選項,舉凡可以作為高速串流測試碼的碼型都可以作為資料對照表CT中的資料數據D1-D9,例如,K28.5、1010、CJPAT等碼型。
同步電路164依據第一時脈訊號CLK1接收誤 碼訊號SE1,得知回復資料Dr1至Dr9中的回復值Dr4發生資料錯誤。接著,同步電路164根據第二時脈訊號CLK2輸出誤碼指示訊號SI1至發射電路166,以通知發射電路166在接收電路162這端已經發生資料錯誤。值得一提的是,由於同步電路164的電路特性可能導致誤碼訊號SE1與誤碼指示訊號SI1之間存有時間上的延遲。因此,考慮前述時間上的延遲,發射電路166在得知回復值Dr4發生資料錯誤後,係根據內部資料對照表CT將錯誤回報資料FD載入輸出資料Do的資料Do4至Do9其中之一,使其成為錯誤的輸出資料Do。發射電路166能即時將錯誤回報資料FD載入輸出資料Do的資料Do4中為最佳情況,唯考量操作上的延遲因素,發射電路166將錯誤回報資料FD載入輸出資料Do的資料Do5至資料Do9其中之一,同樣可以提供訊號接收器14量測出資料傳輸介面16的最低抖動容限與抗抖動能力。
前述中,載有錯誤回報資料FD的資料Do4至Do9其中之一係與資料對照表CT中對應的D4至D9其中之一具有顯著的不同。例如,載有錯誤回報資料FD的資料Do4為”88”,係與資料數據D4的”44”具有顯著的不同,或是,載有錯誤回報資料FD的資料Do5為”99”,係與資料數據D5的”55”具有顯著的不同。
如此,發射電路166依據誤碼指示訊號SI1,以將錯誤回報資料FD載入輸出資料Do中的資料Do5,使得資料Do5顯著不同於資料對照表CT的資料數據D5,進而讓訊號接收器14能夠輕易判斷出資料錯誤的發生。舉例來說, 若在訊號產生器12、訊號接收器14、接收電路162以及發射電路166的資料對照表CT中,資料數據D4為”44”,而接收電路162產生的回復值Dr4為”45”,此時,發射電路166可以送出資料Do4為”88”的輸出資料Do或資料Do5為”99”的輸出資料Do。
如此一來,當訊號接收器14接收到輸出資料Do時,訊號接收器14可較為容易的判斷出輸出資料Do中的資料Do4或資料Do5發生錯誤。意即,使用者使用較低規格的訊號接收器14也能夠輕易地判斷出資料傳輸介面16的輸出資料Do是否存在資料錯誤,間接地量測出資料傳輸介面16最低抖動容限與抗抖動能力,進而降低訊號接收器14的成本。
請參閱第4圖。第4圖係根據本揭示內容之一些實施例所繪示之一種抖動容忍度圖表400的實驗數據圖。實驗數據圖的橫軸代表輸入訊號Di的抖動操作頻率(Hz),縱軸代表輸入訊號Di所載的抖動訊號強度,其單位是單位區間(unit interval),該實驗數據圖可由訊號接收器14依據輸出資料Do所產生,用以說明在不同頻率操作條件下,資料傳輸介面16的最低抖動容限與抗抖動能力。又,實驗數據圖中的標準量測線JTC-S代表在每個抖動操作頻率條件下,資料傳輸介面16基本上需達到的抗抖動能力。而實驗數據圖中的最佳量測線JTC-T代表在每個抖動操作頻率條件下,資料傳輸介面16所能達到的最低抖動容限。
詳細來說,訊號產生器12在90KHz的抖動操作 頻率條件下,將強度100(mUI)的抖動訊號載入輸入資料Di中,並傳送到資料傳輸介面16中。訊號接收器14再依據上述方式接收資料傳輸介面16送出的輸出資料Do,並且判斷輸出資料Do是否正確。此時,若是正確,則實驗數據圖即呈現出資料傳輸介面16可以正確處理具有90KHz抖動操作頻率與抖動訊號強度100(mUI)的輸入資料Di。斜線部分表示資料傳輸介面16能夠正確處理輸入資料Di的範圍。意即,於輸入資料Di的抖動頻率為90KHz的情況下,資料傳輸介面16的抗抖動能力的範圍是100mUI至75UI,其中資料傳輸介面16的最低抖動容限為75UI。其餘頻率的輸入資料Di依此類推。
如此,查看實驗數據圖所呈現的實驗數據,即可以根據最佳量測線JTC-T是否優於標準量測線JTC-S來判斷資料傳輸介面16是否通過抗抖動能力的量測。
請參閱第5圖。第5圖係根據本揭示內容之一些實施例所繪示之另一種量測系統1A的示意圖。在一些實施例中,資料傳輸介面16A更包含第一資料轉換電路160。第一資料轉換電路160耦接於訊號產生器12與接收電路162。第一資料轉換電路160從訊號產生器12接收串列輸入資料Di(s),將串列輸入資料Di(s)轉換成並列輸入資料Di(p),並將並列輸入資料Di(p)傳送給接收電路162。
在一些實施例中,資料傳輸介面16A更包含第二資料轉換電路168。第二資料轉換電路168耦接於訊號接收器14與發射電路166。第二資料轉換電路168從發射電路 166接收並列輸出資料Do(p),將並列輸出資料Do(p)轉換成串列輸出資料Do(s),並將串列輸出資料Do(s)傳送給訊號接收器14。
在一些實施例中,第一資料轉換電路160更包含解串器(Deserializer)1602。解串器1602用以將串列輸入資料Di(s)轉換成並列輸入資料Di(p)。在一些實施例中,第二資料轉換電路168更包含串聯器(Serializer)1680。串聯器1680用以將並列輸出資料Do(p)轉換成串列輸出資料Do(s)。
在一些實施例中,第一資料轉換電路160更包含時脈及資料回復電路1604(CDR)。時脈及資料回復電路1604用以回復輸入資料Di以及回復輸入資料Di的時脈。
在一些實施例中,資料傳輸介面16、16A包含電腦匯流排(PCIe)、通用串列匯流排(USB)、串行電腦匯流排(SATA)、行動產業處理器界面(MiPi physical)、乙太(ether)、高畫質多媒體介面(HDMI)、數位式視訊接口(DisplayPort)或通用匯流排(Thunderbolt)。
請配合第2圖,參閱第6圖。第6圖係根據本揭示內容之一些實施例所繪示之一種同步電路的示意圖。同步電路164為一種脈衝同步電路(Pulse Synchronizer)係可以將第一時脈訊號CLK1時域操作下的脈衝訊號(例,誤碼訊號SE)同步到第二時脈訊號CLK2時域中使用(例,誤碼指示訊號SI)。同步電路164包括前級電路1640、中級電路1642及後級電路1644,前述中,前級電路1640包括D型正 反器T1與互斥或閘XOR1,中級電路1642包括中級D型正反器T2、T3,後級電路1644包括D型正反器T4與互斥或閘XOR2。如第6圖所示,前級電路1640操作在第一時脈訊號CLK1時域以將誤碼訊號SE傳送到中級電路1642。中級電路1642操作在第二時脈訊號CLK2時域以將誤碼訊號SE轉送到後級電路1644。後級電路1644操作在第二時脈訊號CLK2時域以將誤碼訊號SE轉成誤碼指示訊號SI。
如上所述,於本案的實施例中,本案的資料傳輸介面16、16A使用的同步電路164基於跨時域(clock domain crossing;CDC)運作,係根據第一時脈訊號CLK1接收誤碼訊號SE,並根據第二時脈訊號CLK2輸出誤碼指示訊號SI,進而作為接收電路162與發射電路166之間同步化溝通的橋梁。如此,本案的量測系統1、1A係不會受到接收電路162與發射電路166不同步操作的影響,依然能夠有效量測資料傳輸介面16、16A的抗抖動能力。
此外,本案資料傳輸介面16、16A使用的同步電路164,得以在接收電路162發生資料錯誤時,同步通知發射電路166,使得發射電路166可以產生與傳送載有錯誤回報資料FD的輸出資料Do至訊號接收器14,以使訊號接收器14較容易判斷出接收電路162已發生資料錯誤。相對來說,量測人員可使用精準度較低的訊號接收器14即可以輕易量測到資料傳輸介面16、16A的抗抖動能力,進而降低訊號接收器14的成本。再者,由第4圖中可得知,本案的量測系統1、1A以及資料傳輸介面16、16A,即使處於輸出 資料Di為高頻率的情況下,亦能有效量測資料傳輸介面16、16A的抗抖動能力。
由上述本案之實施方式可知,本案之實施例藉由提供一種量測系統及資料傳輸介面,且特別是有關於系統晶片的抖動容忍度的量測方法及量測系統,藉以降低量測系統的費用,在時脈不同步的情況下有效量測資料傳輸介面的抗抖動能力,以及於輸出資料為高頻時有效量測資料傳輸介面的抗抖動能力。
另外,上述例示包含依序的示範步驟,但該些步驟不必依所顯示的順序被執行。以不同順序執行該些步驟皆在本揭示內容的考量範圍內。在本揭示內容之實施例的精神與範圍內,可視情況增加、取代、變更順序及/或省略該些步驟。
雖然本揭示內容已以實施方式揭示如上,然其並非用以限定本揭示內容,任何熟習此技藝者,在不脫離本揭示內容之精神和範圍內,當可作各種之更動與潤飾,因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (18)

  1. 一種資料傳輸介面之量測系統,包含:一訊號產生器,耦接一資料傳輸介面,用以傳送一輸入資料給該資料傳輸介面;一訊號接收器,耦接該資料傳輸介面,用以從該資料傳輸介面接收一輸出資料,其中該訊號接收器根據該輸出資料中的一錯誤回報資料,以量測出該資料傳輸介面之抗抖動能力;其中該資料傳輸介面,包含:一接收電路,耦接該訊號產生器,該接收電路操作於一第一時脈訊號,用以接收該輸入資料,並於資料錯誤發生時產生一誤碼訊號;一同步電路,耦接該接收電路,該同步電路接收該誤碼訊號,以產生一誤碼指示訊號;以及一發射電路,耦接該同步電路、該接收電路及該訊號接收器,該發射電路操作於一第二時脈訊號,用以將該輸出資料送給該訊號接收器,並於資料錯誤發生時接收該誤碼指示訊號,且根據該誤碼指示訊號以於該輸出資料中產生該錯誤回報資料,其中該同步電路基於跨時域(clock domain crossing;CDC)運作,係根據該第一時脈訊號接收該誤碼訊號,並根據該第二時脈訊號輸出該誤碼指示訊號。
  2. 如請求項1所述之量測系統,其中該第一時脈訊號與該第二時脈訊號係為同頻不同相位的時脈訊號或不同頻率的時脈訊號。
  3. 如請求項1所述之量測系統,其中該訊號產生器、該訊號接收器、該接收電路及該發射電路各具有相同的一資料對照表。
  4. 如請求項3所述之量測系統,其中該訊號產生器根據該資料對照表產生該輸入資料。
  5. 如請求項3所述之量測系統,其中該接收電路運算處理該輸入資料,以產生一回復資料,且該接收電路比對該資料對照表與該回復資料,並於資料錯誤發生時產生該誤碼訊號。
  6. 如請求項3所述之量測系統,其中該發射電路根據該資料對照表輸出該輸出資料,並於資料錯誤發生時於該輸出資料中產生該錯誤回報資料。
  7. 如請求項1所述之量測系統,其中該資料傳輸介面更包含:一第一資料轉換電路,耦接於該訊號產生器與該接收 電路,該第一資料轉換電路從該訊號產生器接收一串列輸入資料,並將該串列輸入資料轉換成一並列輸入資料,以及將該並列輸入資料送給該接收電路。
  8. 如請求項7所述之量測系統,其中該資料傳輸介面更包含:一第二資料轉換電路,耦接於該訊號接收器與該發射電路,該第二資料轉換電路從該發射電路接收一並列輸出資料,並將該並列輸出資料轉換成一串列輸出資料,以及將該串列輸出資料送給該訊號接收器。
  9. 如請求項1所述之量測系統,其中該資料傳輸介面包含電腦匯流排(PCIe)、通用串列匯流排(USB)、串行電腦匯流排(SATA)、行動產業處理器界面(MiPi physical)、乙太(ether)、高畫質多媒體介面(HDMI)、數位式視訊接口(DisplayPort)或通用匯流排(Thunderbolt)。
  10. 一種資料傳輸介面,耦接一訊號產生器與一訊號接收器,該資料傳輸介面包含:一接收電路,耦接該訊號產生器,該接收電路操作於一第一時脈訊號,用以從該訊號產生器接收一輸入資料,並於資料錯誤發生時產生一誤碼訊號;一同步電路,耦接該接收電路,該同步電路接收該誤 碼訊號,以產生一誤碼指示訊號;及一發射電路,耦接該同步電路、該接收電路及該訊號接收器,該發射電路操作於一第二時脈訊號,用以傳送一輸出資料至該訊號接收器,該發射電路於資料錯誤發生時接收該誤碼指示訊號,並根據該誤碼指示訊號以於該輸出資料中產生一錯誤回報資料,其中該同步電路基於跨時域(clock domain crossing;CDC)運作,用以根據該第一時脈訊號接收該誤碼訊號,並根據該第二時脈訊號輸出該誤碼指示訊號誤碼訊號。
  11. 如請求項10所述之資料傳輸介面,其中該第一時脈訊號與該第二時脈訊號係為同頻不同相位的時脈訊號或不同頻率的時脈訊號。
  12. 如請求項10所述之資料傳輸介面,其中該訊號產生器、該訊號接收器、該接收電路及該發射電路各具有相同的一資料對照表。
  13. 如請求項10所述之資料傳輸介面,其中該訊號產生器根據該資料對照表產生該輸入資料。
  14. 如請求項10所述之資料傳輸介面,其中該接收電路運算處理該輸入資料,以產生一回復資料,且該接收電路比對該資料對照表與該回復資料,並於資料錯誤 發生時產生該誤碼訊號。
  15. 如請求項10所述之資料傳輸介面,其中該發射電路根據該資料對照表輸出該輸出資料,並於資料錯誤發生時於該輸出資料中產生該錯誤回報資料。
  16. 如請求項10所述之資料傳輸介面,更包含:一第一資料轉換電路,耦接於該訊號產生器與該接收電路,其中該第一資料轉換電路從該訊號產生器接收一串列輸入資料,並將該串列輸入資料轉換成一並列輸入資料,以及將該並列輸入資料送給該接收電路。
  17. 如請求項10所述之資料傳輸介面,更包含:一第二資料轉換電路,耦接於該訊號接收器與該發射電路,該第二資料轉換電路從該發射電路接收一並列輸出資料,並將該並列輸出資料轉換成一串列輸出資料,以及將該串列輸出資料送給該訊號接收器。
  18. 如請求項10所述之資料傳輸介面,包含電腦匯流排(PCIe)、通用串列匯流排(USB)、串行電腦匯流排(SATA)、行動產業處理器界面(MiPi physical)、乙太(ether)、高畫質多媒體介面(HDMI)、數位式視訊接口(DisplayPort)或通用匯流排(Thunderbolt)。
TW106141945A 2017-11-30 2017-11-30 量測系統及資料傳輸介面 TWI668970B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106141945A TWI668970B (zh) 2017-11-30 2017-11-30 量測系統及資料傳輸介面

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106141945A TWI668970B (zh) 2017-11-30 2017-11-30 量測系統及資料傳輸介面

Publications (2)

Publication Number Publication Date
TW201926934A TW201926934A (zh) 2019-07-01
TWI668970B true TWI668970B (zh) 2019-08-11

Family

ID=68048955

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106141945A TWI668970B (zh) 2017-11-30 2017-11-30 量測系統及資料傳輸介面

Country Status (1)

Country Link
TW (1) TWI668970B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511725A (en) * 2003-07-28 2005-03-16 Intel Corp Signaling with multiple clocks
TWI282860B (en) * 2004-12-22 2007-06-21 Spirox Corp Apparatus and method for time-to-digital conversion and jitter measuring apparatus and method using the same
TWM449413U (zh) * 2011-03-15 2013-03-21 Intel Corp 用於時序恢復之設備及系統
TWI444636B (zh) * 2011-02-18 2014-07-11 Realtek Semiconductor Corp 內建抖動測試功能之時脈與資料回復電路及其方法
TW201705693A (zh) * 2015-07-23 2017-02-01 財團法人成大研究發展基金會 估測抖動容忍度的時脈資料回復電路與方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511725A (en) * 2003-07-28 2005-03-16 Intel Corp Signaling with multiple clocks
TWI282860B (en) * 2004-12-22 2007-06-21 Spirox Corp Apparatus and method for time-to-digital conversion and jitter measuring apparatus and method using the same
TWI444636B (zh) * 2011-02-18 2014-07-11 Realtek Semiconductor Corp 內建抖動測試功能之時脈與資料回復電路及其方法
TWM449413U (zh) * 2011-03-15 2013-03-21 Intel Corp 用於時序恢復之設備及系統
TW201705693A (zh) * 2015-07-23 2017-02-01 財團法人成大研究發展基金會 估測抖動容忍度的時脈資料回復電路與方法

Also Published As

Publication number Publication date
TW201926934A (zh) 2019-07-01

Similar Documents

Publication Publication Date Title
US8526551B2 (en) Multiple-input, on-chip oscilloscope
US11671194B2 (en) Technologies for high-precision timestamping of packets
JP2004260677A (ja) 通信装置
KR20150090860A (ko) 유효 인코딩을 위한 방법 및 장치
JP2018516490A (ja) パルスベースのマルチワイヤリンクのためのクロックおよびデータ復元
US6545508B2 (en) Detection of clock signal period abnormalities
US9436647B2 (en) IIC bus start-stop detection circuit
TW201706843A (zh) 資料處理裝置
CN110781121B (zh) 一种参考时钟源配置方法与端设备
CN107533533B (zh) 集成电路之间的通信
JP2019096960A (ja) 伝送装置及び伝送方法
TWI668970B (zh) 量測系統及資料傳輸介面
JP2009526278A (ja) データインタフェースおよび同期探索方法
CN109857687B (zh) 量测***及数据传输接口
TWI740564B (zh) 跨時鐘域信號傳輸方法、電路以及電子裝置
CN108694100B (zh) 数据变换装置
CN111355623A (zh) 一种用于万兆以太网SerDes信号抖动检测的方法
US11265043B2 (en) Communication circuit, communication system, and communication method
JP2018160865A (ja) デジタル信号伝送装置、クロック信号伝送装置、及び、受信回路
US20200327007A1 (en) Electronic circuit
KR101627590B1 (ko) 신호 처리 방법 및 장치
JP2021150912A (ja) データ送出装置
JP5633132B2 (ja) データ伝送システム及び方法、データ送信装置及び受信装置
CN111371491A (zh) 一种用于万兆以太网SerDes信号眼图检测的方法
JP2008148078A (ja) 低圧差動信号受信装置