TWI666876B

TWI666876B - 反相器

Info

Publication number: TWI666876B
Application number: TW107141180A
Authority: TW
Inventors: 陳智聖; 彭天雲
Original assignee: 立積電子股份有限公司
Priority date: 2017-10-20
Filing date: 2017-10-20
Publication date: 2019-07-21
Also published as: TW201918026A

Abstract

反相器包含第一系統電壓端、第二系統電壓端、輸出端、複數個P型電晶體、複數個N型電晶體及壓降阻抗元件。第一系統電壓端接收第一電壓，第二系統電壓端接收第二電壓。複數個P型電晶體彼此串聯於第一系統電壓端及輸出端之間。複數個N型電晶體彼此串聯於輸出端及第二系統電壓端之間。壓降阻抗元件與複數個N型電晶體中之一第一N型電晶體相並聯，且壓降阻抗元件之阻抗小於第一N型電晶體在截止時之阻抗。

Description

反相器

本發明係有關於一種反相器，尤其是一種能夠避免內部電晶體分壓不均的反相器。

反相器是數位邏輯中實現邏輯「非」的邏輯閘，亦即當反相器接收到低電壓訊號時會輸出高電壓，而在接收到高電壓訊號時會輸出低電壓。一般而言，反相器常可利用串聯的N型電晶體及P型電晶體來實作。由於反相器具有高輸入阻抗以及低輸出阻抗的特性，因此有時也被當作輸出訊號的緩衝器或延遲器，而被廣泛的應用在各種電路當中。

在先前技術中，當反相器需配合高壓操作時，常會透過串接更多數量的電晶體來提高反相器的整體耐壓。然而在實際運作時，反相器中的各個電晶體所承受的電壓常會分配不均，導致有部分電晶體因長期承受過高的壓差而損壞，降低反相器的穩定性。

本發明之一實施例提供一種反相器，反相器包含第一系統電壓端、第二系統電壓端、輸出端、複數個P型電晶體、複數個N型電晶體及壓降阻抗元件。

第一系統電壓端用以接收第一電壓，第二系統電壓端用以接收第二電壓。複數個P型電晶體彼此串聯於第一系統電壓端及輸出端之間，複數個N型電晶體彼此串聯於輸出端及第二系統電壓端之間。壓降阻抗元件與複數個N型電晶體中的第一N型電晶體相並聯。壓降阻抗元件之阻抗小於第一N型電晶體在截止時之阻抗。

本發明之另一實施例提供一種反相器，反相器包含第一系統電壓端、第二系統電壓端、輸出端、複數個P型電晶體及複數個N型電晶體。

第一系統電壓端用以接收第一電壓，第二系統電壓端用以接收第二電壓。複數個P型電晶體彼此串聯於第一系統電壓端及輸出端之間，複數個N型電晶體彼此串聯於輸出端及第二系統電壓端之間。複數個N型電晶體之第一N型電晶體的通道寬長比大於複數個N型電晶體之第二N型電晶體的通道寬長比。

100、200、300、400、500、600 700、700’、800‧‧‧反相器

110‧‧‧第一系統電壓端

120‧‧‧第二系統電壓端

130₁、130₂、230₁、230₂、330₁、330₂、430₁、430₂、540₁、540₂、630₁、630₂、640₁、640₂、730₁至730_K、740₁至740_K‧‧‧壓降阻抗元件

N₁至N_K、N’₁至N’_K‧‧‧N型電晶體

P₁至P_K、P’₁至P’_K‧‧‧P型電晶體

OUT‧‧‧輸出端

SIG_IN、SIG_INN1至SIG_INN3、SIG_INP1至SIG_INP3‧‧‧控制訊號

SIG_OUT‧‧‧輸出訊號

V1‧‧‧第一電壓

V2‧‧‧第二電壓

D1、D2‧‧‧二極體

R1、R2‧‧‧電阻

M1、M2、M3、M4‧‧‧電晶體

第1圖為本發明一實施例之反相器的示意圖。

第2圖為本發明另一實施例之反相器的示意圖。

第3圖為本發明另一實施例之反相器的示意圖。

第4圖為本發明另一實施例之反相器的示意圖。

第5圖為本發明另一實施例之反相器的示意圖。

第6圖為本發明另一實施例之反相器的示意圖。

第7圖為本發明另一實施例之反相器的示意圖。

第8圖為本發明另一實施例之反相器的示意圖。

第9圖為本發明另一實施例之反相器的示意圖。

第1圖為本發明一實施例之反相器100的示意圖。反相器100包含第一系統電壓端110、第二系統電壓端120、輸出端OUT、P型電晶體P₁及P₂、N型電晶體N₁及N₂及壓降阻抗元件130₁及130₂。

P型電晶體P₁及P₂可彼此串聯於第一系統電壓端110及輸出端OUT之間，而N型電晶體N₁及N₂可彼此串聯於輸出端OUT及第二系統電壓端120之間。第一系統電壓端110可接收第一電壓V1，而第二系統電壓端120可接收第二電壓V2。在本發明的部分實施例中，第一電壓V1可大於第二電壓V2，舉例來說，第一電壓V1可為提供反相器100輸出的高電壓，例如為2.5V，而第二電壓V2則可為提供反相器100輸出的低電壓，例如為-2.5V，又或是在其他實施例中，第一電壓V1可為系統中的高電壓，而第二電壓可為系統中的接地電壓。

P型電晶體P₁具有第一端、第二端及控制端，P型電晶體P₁的第二端耦接於輸出端OUT。P型電晶體P₂具有第一端、第二端及控制端，P型電晶體P₂的第一端耦接於第一系統電壓端110，而P型電晶體P₂的第二端耦接於P型電晶體P₁的第一端。N型電晶體N₁具有第一端、第二端及控制端，N型電晶體N₁的第一端耦接於輸出端OUT。N型電晶體N₂具有第一端、第二端及控制端，N型電晶體N₂的第一端耦接於N型電晶體N₁的第二端，而N型電晶體N₂的第二端耦接於第二系統電壓端120。

在本發明的部分實施例中，P型電晶體P₁及P₂的控制端以及N型電晶體N₁及N₂的控制端可彼此共同耦接以接收控制訊號SIG_IN。當控制訊號SIG_IN具有高電壓，例如第一電壓V1時，P型電晶體P₁及P₂會被截止，而N型電晶體N₁及N₂會被導通，因此輸出端OUT輸出的輸出訊號SIG_OUT會被拉低至接近第二電壓V2。

反之，當控制訊號SIG_IN具有低電壓，例如第二電壓V2時，P型電晶體P₁及P₂會被導通，而N型電晶體N₁及N₂會被截止，因此輸出端OUT輸出的輸出訊號SIG_OUT會被拉升至接近第一電壓V1。此時，被截止的N型電晶體N₁及N₂的跨壓會接近於第一電壓V1與第二電壓V2之間的電壓差。也就是說，N型電晶體N₁及N₂會共同承受第一電壓V1與第二電壓V2之間的電壓差。

由於N型電晶體N₁較靠近輸出端OUT，而N型電晶體N₂較靠近第二系統電壓端120，兩者的閘極-源極電壓並不相同，因此在截止時，N型電晶體N₁及N₂的阻抗會有不小的差異，導致兩者的汲極-源極電壓也不相同，亦即N型電晶體N₁及N₂所分配到的跨壓並不平均。舉例來說，若第一電壓V1為2.5V，第二電壓V2為-2.5V，則N型電晶體N₁及N₂會共同承受約5V的跨壓，而N型電晶體N₁所承受的跨壓可能超過3V，而N型電晶體N₂所承受的跨壓則不超過2V。在汲極-源極電壓差較大的情況下，可能會導致被截止的N型電晶體N₁崩潰，造成反相器100的運作不正常，增加系統的不穩定性。

然而，在第1圖中，壓降阻抗元件130₁會與N型電晶體N₁並聯，且壓降阻抗元件130₁的阻抗小於N型電晶體N₁在截止時的阻抗，而壓降阻抗元件130₂會與N型電晶體N₂並聯，且壓降阻抗元件130₂的阻抗會小於N型電晶體N₂在截止時的阻抗。換言之，當N型電晶體N₁及N₂被截止時，壓降阻抗元件130₁及130₂可在輸出端OUT及第二系統電壓端120之間形成電流路徑，且由於壓降阻抗元件130₁及130₂的阻抗會小於N型電晶體N₁及N₂在截止時的阻抗，因此流經壓降阻抗元件130₁及130₂的電流會大於N型電晶體N₁及N₂在截止時的漏電流，此時，透過選擇適當的壓降阻抗元件130₁及130₂，就能夠平衡N型電晶體N₁及N₂所承受的跨壓。

舉例來說，當壓降阻抗元件130₁與截止中之N型電晶體N₁並聯的等效阻抗實質上和壓降阻抗元件130₂與截止中之N型電晶體N₂並聯之等效阻抗相等時，輸出端OUT與第二系統電壓端120之間的電壓差就會平均地由並聯的壓降阻抗元件130₁與N型電晶體N₁以及並聯的壓降阻抗元件130₂與N型電晶體N₂來承受。換言之，N型電晶體N₁及N₂會承受相同的電壓差。如此一來，就能夠避免N型電晶體N₁及N₂因為承受不平均的跨壓，而導致反相器100操作不穩定的問題。在本發明的部分實施例中，反相器是根據直流電壓訊號操作，因此等效阻抗亦可視為等效電阻。

此外，當壓降阻抗元件130₁的阻抗甚小於N型電晶體N₁在截止時的阻抗時，例如當壓降阻抗元件130₁的阻抗約小於N型電晶體N₁在截止時的阻抗的1/10時，流經壓降阻抗元件130₁的電流即約為流經N型電晶體N₁的電流的10倍，因此N型電晶體N₁的跨壓會由壓降阻抗元件130₁所主導；同樣的，當壓降阻抗元件130₂的阻抗甚小於N型電晶體N₂在截止時的阻抗時，例如當壓降阻抗元件130₂的阻抗約小於N型電晶體N₂在截止時的阻抗的1/10時，流經壓降阻抗元件130₂的電流即約為流經N型電晶體N₂的電流的10倍，N型電晶體N₂的跨壓就會由壓降阻抗元件130₂所主導，在此情況下，若壓降阻抗元件130₁與壓降阻抗元件130₂具有接近的阻抗，亦即壓降阻抗元件130₁與壓降阻抗元件130₂具有實質上相等的阻抗時，就能夠有效地使N型電晶體N₁及N₂承受相近的跨壓，進而避免有部分電晶體承受過大的跨壓所導致的系統不穩定性。

在第1圖中，壓降阻抗元件130₁可包含彼此串聯之X個二極體D1，而壓降阻抗元件130₂可包含彼此串聯之Y個二極體D2，二極體D1為獨立於N型電晶體N₁設置的元件，而二極體D2為獨立於N型電晶體N₂設置的元件。在N型電晶體N₁及N₂具有相同電路特性的情況下，X及Y可為相同且大於1的正整數，如此一來，壓降阻抗元件130₁與截止中的N型電晶體N₁在並聯後的阻抗會與壓降阻抗元件130₂與截止中的N型電晶體N₂在並聯後的阻抗相同，因此能夠確保N型電晶體N₁及N₂的跨壓相等。在某些情況下，例如N型電晶體N₁及N₂的電路特性有所差異時，X及Y也可能對應到不同的數值，以使N型電晶體N₁及N₂的跨壓能夠維持相等。

為了避免反相器100產生過大的漏電流，在輸出端OUT輸出高電壓的情況下，每一個二極體D1及D2都會處於接近導通而尚未完全導通的狀態。此外，每一二極體D1及D2皆具有陽極及陰極，且其陽極的電壓會高於陰極的電壓，也就是說，在輸出端OUT輸出高電壓的情況下，每一個二極體D1及D2都處於順向偏壓且接近導通而尚未完全導通的狀態，然而本發明並不以此為限。

第2圖為本發明一實施例之反相器200的示意圖，反相器200與反相器100具有相似的結構及操作原理，其主要的差別在於壓降阻抗元件230₁中，每一個二極體D1的陽極電壓會低於陰極電壓，且壓降阻抗元件230₂中，每一個二極體D2的陽極電壓會低於陰極電壓。換言之，在反相器200之輸出端OUT輸出高電壓的情況下，每一個二極體D1及D2都處於逆向偏壓且接近導通而尚未完全導通的狀態。由於逆向偏壓下的二極體相較於順向偏壓下的二極體可提供較大的阻抗，因此相較於壓降阻抗元件130₁及130₂，壓降阻抗元件230₁及230₂所需的二極體數量較小。

在第1及第2圖中，反相器100及200是利用二極體來實作壓降阻抗元件130₁、130₂、230₁及230₂，然而在本發明的其他實施例中，反相器也可利用以二極體形式串聯的電晶體(diode connected transistor)，又或是電阻...等其他不同的元件來實作壓降阻抗元件。第3圖為本發明一實施例之反相器300的示意圖，反相器300與反相器100具有相似的結構及操作原理，其主要的差別在於壓降阻抗元件330₁包含X個以二極體形式相串聯的電晶體M1，而壓降阻抗元件330₂包含Y個以二極體形式相串聯的電晶體M2。

舉例來說，在第3圖中，電晶體M1及M2可為N型電晶體，而每一個電晶體M1的閘極可耦接至其對應的汲極，因此每一個電晶體M1實際上的操作原理會與二極體相似，同樣的，每一個電晶體M2的閘極也可耦接至其對應的汲極，因此每一個電晶體M2實際上的操作原理也會與二極體相似。然而本發明並不限定電晶體M1及M2為N型電晶體，在本發明的其他實施例中，電晶體M1及M2亦可為P型電晶體，並可將其閘極耦接至對應的汲極，以等效為二極體來操作。

此外，根據系統的需求不同，並聯於相異N型電晶體的壓降阻抗元件可能會具有相同或相異的阻值，舉例來說，在第3圖中，壓降阻抗元件330₁可包含X個彼此串聯的電晶體M1，而壓降阻抗元件330₂可包含Y個彼此串聯的電晶體M2。在N型電晶體N₁及N₂具有相同電路特性的情況下，X及Y可為相同且大於1的正整數，如此一來，壓降阻抗元件330₁與截止中的N型電晶體N₁在並聯後的阻抗會與壓降阻抗元件330₂與截止中的N型電晶體N₂在並聯後的阻抗相同，因此能夠確保N型電晶體N₁及N₂的跨壓相等。在某些情況下，例如N型電晶體N₁及N₂的電路特性有所差異時，X及Y也可能對應到不同的數值，以使N型電晶體N₁及N₂的跨壓能夠維持相等。

然而，在N型電晶體N₁及N₂的電路特性有所差異的情況下，倘若兩者的電路特性差異不大，則由於壓降阻抗元件330₁與壓降阻抗元件330₂的阻抗會甚小於N型電晶體N₁及N₂在截止時的阻抗，因此壓降阻抗元件330₁與壓降阻抗元件330₂將會主導跨壓的分配，此時即便壓降阻抗元件330₁與330₂包含數量相同的電晶體，亦即X與Y的數值相等，也仍然能夠平均分配N型電晶體N₁及N₂的跨壓，進而避免有部分電晶體承受過大的跨壓所導致的系統不穩定性。如此一來，也能夠更加簡化反相器300的設計及製作流程。

第4圖為本發明一實施例之反相器400的示意圖，反相器400與反相器100具有相似的結構及操作原理，其主要的差別在於壓降阻抗元件430₁包含電阻R1，而壓降阻抗元件430₂包含電阻R2。透過選擇適當阻值的電阻R1及R2，就能夠平均分配N型電晶體N₁及N₂所承受的跨壓，而能夠避免有部分電晶體承受過大的跨壓所導致的系統不穩定性。

此外，在本發明的部分實施例中，反相器100至400甚至可以省略壓降阻抗元件130₂、230₂、330₂、430₂而僅保留壓降阻抗元件130₁、230₁、330₁、430₁，或是可以省略壓降阻抗元件130₁、230₁、330₁、430₁而僅保留壓降阻抗元件130₂、230₂、330₂、430₂，而仍然能夠平均分配N型電晶體N₁及N₂的跨壓。

一般而言，N型電晶體的結構較P型電晶體脆弱而容易崩潰，因此在第1至4圖中，反相器100至400包含與N型電晶體N₁並聯的壓降阻抗元件130₁至430₁及與N型電晶體N₂並聯的壓降阻抗元件130₂至430₂，而並未設置與P型電晶體P₁及P₂並聯的壓降阻抗元件，然而在本發明的部分實施例中，反相器也可包含與P型電晶體P₁及P₂並聯的壓降阻抗元件。

第5圖為本發明一實施例之反相器500的示意圖。反相器500與反相器300具有相似的結構及操作原理，主要的差別在於反相器500還包含壓降阻抗元件540₁及540₂。壓降阻抗元件540₁與P型電晶體P₁並聯，且壓降阻抗元件540₁的阻抗小於P型電晶體P₁在截止時的阻抗，而壓降阻抗元件540₂與P型電晶體P₂並聯，且壓降阻抗元件540₂的阻抗小於P型電晶體P₂在截止時的阻抗。

換言之，當P型電晶體P₁及P₂被截止時，P型電晶體P₁及P₂需承受第一系統電壓端110與輸出端OUT之間的電壓差，此時壓降阻抗元件540₁及540₂可在第一系統電壓端110與輸出端OUT之間形成電流路徑，且由於壓降阻抗元件540₁及540₂的阻抗會小於P型電晶體P₁及P₂在截止時的阻抗，因此流經壓降阻抗元件540₁及540₂的電流會甚大於P型電晶體P₁及P₂在截止時的漏電流，此時，透過選擇適當的壓降阻抗元件540₁及540₂，就能夠平衡P型電晶體P₁及P₂所承受的跨壓。

舉例來說，當壓降阻抗元件540₁與截止中之P型電晶體P₁並聯的等效阻抗實質上和壓降阻抗元件540₂與截止中之P型電晶體P₂並聯之等效阻抗相等時，第一系統電壓端110與輸出端OUT之間的電壓差就會平均的由並聯的壓降阻抗元件540₁與P型電晶體P₁以及並聯的壓降阻抗元件540₂與P型電晶體P₂來承受，換言之，P型電晶體P₁及P₂會承受相同的電壓差。如此一來，就能夠避免P 型電晶體P₁及P₂因為承受不平均的跨壓，而導致反相器500操作不穩定的問題。在此實施例中，由於反相器500可操作於直流電壓，因此等效阻抗亦可視為等效電阻。

在第5圖中，壓降阻抗元件540₁可利用以二極體形式相串聯之複數個電晶體M3來實作，而壓降阻抗元件540₂可利用以二極體形式相串聯之複數個電晶體M4來實作。在第5圖的實施例中，電晶體M3及M4可為N型電晶體，然而在本發明的其他實施例中，電晶體M3及M4亦可利用P型電晶體來實作。

此外，在本發明的其他實施例中，壓降阻抗元件540₁及540₂也可分別利用複數個彼此串聯二極體或電阻來實作，例如第1圖所示的壓降阻抗元件130₁及130₂、第2圖所示的壓降阻抗元件230₁及230₂及第4圖所示的壓降阻抗元件430₁及430₂。

第6圖為本發明一實施例之反相器600的示意圖。在第1至5圖的實施例中，N型電晶體N₁及N₂及P型電晶體P₁及P₂的控制端可接收相同的控制訊號SIG_IN，因此P型電晶體P₁及P₂會同步操作，N型電晶體N₁及N₂會同步操作，而P型電晶體P₁及P₂則會與N型電晶體N₁及N₂反相操作，然而本發明並不以此為限。在第6圖中，反相器600之N型電晶體N₁及N₂可分別接收相異的控制訊號SIG_INN1及SIG_INN2，而反相器600之P型電晶體P₁及P₂可分別接收相異的控制訊號SIG_INP1至SIG_INP2，在此情況下，P型電晶體P₁及P₂亦會同步操作，N型電晶體N₁及N₂亦會同步操作，而P型電晶體P₁及P₂則會與N型電晶體N₁及N₂反相操作。

在本發明的部分實施例中，當欲使輸出端OUT輸出高電壓時，須將N型電晶體N₁及N₂截止。舉例來說，若第一電壓V1為6V，而第二電壓V2為0V，則當反相器600輸出接近第一電壓V1的高壓時，控制訊號SIG_INP1及SIG_INP2需導通P型電晶體P₁及P₂，同時控制訊號SIG_INN1及SIG_INN2需截止N型電晶體N₁及N₂。此時倘若控制訊號SIG_INN1及SIG_INN2皆以相同的低電位，例如為0V，來截止N型電晶體N₁及N₂，則N型電晶體N₁的閘極-汲極電壓差會接近於第一電壓V1及第二電壓V2之間的電壓差，例如為6V。在第一電壓V1與第二電壓V2之間具有高電壓差的情況下，可能會造成N型電晶體N₁產生可觀的漏電流或甚至損壞。在此情況下，即可讓控制訊號SIG_INN1為3V，亦即第一電壓V1與第二電壓V2差值的一半，並使控制訊號SIG_INN2為0V，而控制訊號SIG_INP1及SIG_INP2皆為3V，也就是說，當N型電晶體N₁及N₂之兩個控制端所接收到的控制訊號SIG_INN1及SIG_INN2具有相異的電壓時，P型電晶體P₁及P₂之兩個控制端所接收的控制訊號SIG_INP1及SIG_INP2可具有相同的電壓，如此一來，就能夠在有效截止N型電晶體N₁及N₂的情況下，避免N型電晶體N₁及N₂的閘極-源極電壓差和閘極-汲極電壓差過大而導致電晶體損壞。在上述實施例中，當反相器包含K個N型電晶體N₁至N_K時，K個N型電晶體N₁至N_K可分別接收相異的控制訊號SIG_INN1至SIG_INNK，其中第N個控制訊號的電壓值SIG_INNN=V2+(K-N)．X，。

同理，當欲使輸出端OUT輸出低電壓時，則須將P型電晶體P₁及P₂截止。而在截止P型電晶體P₁及P₂時，也可利用類似上述的方式操作，讓控制訊號SIG_INN1及SIG_INN2皆為3V，而控制訊號SIG_INP1及SIG_INP2依序為3V及6V，也就是說，當P型電晶體P₁及P₂之兩個控制端所接收的控制訊號SIG_INP1及SIG_INP2具有相異電壓時，N型電晶體N₁及N₂之兩個控制端所接收的控制訊號SIG_INN1及SIG_INN2可具有相同電壓，以避免P型電晶體P₁及P₂的閘極-源極電壓差和閘極-汲極電壓差過大而導致電晶體損壞。在此情況下，N型電晶體N₁及P型電晶體P₁實質上可由相同的控制訊號來控制，也就是說控制訊號SIG_INN1及SIG_INP1可為實質上相同的控制訊號。在上述實施例中，當反相器包含K個P型電晶體P₁至P_K時，K個P型電晶體P₁至P_K可分別接收相異的控制訊號SIG_INP1至SIG_INPK，其中第N個控制訊號的電壓值SIG_INPN=V1-(K-N)．X，。

再者，雖然反相器100至600皆包含兩個N型電晶體N₁及N₂以及兩個P 型電晶體P₁及P₂，然而本發明並不以此為限，在本發明的其他實施例中，根據系統的需求，反相器還可能包含更多數量的電晶體。

第7圖為本發明一實施例之反相器700的示意圖。反相器700包含K個N型電晶體N₁至N_K、K個P型電晶體P₁至P_K、分別與K個N型電晶體N₁至N_K並聯的壓降阻抗元件730₁至730_K，以及分別與K個P型電晶體P₁至P_K並聯的壓降阻抗元件740₁至740_K，其中K為大於2的正整數。由於反相器700較反相器100至600包含更多數量的電晶體，因此反相器700也可能被用來輸出更高的電壓，而透過適當的選擇壓降阻抗元件730₁至730_K及壓降阻抗元件740₁至740_K的阻抗，就能夠在反相器700輸出高電壓時，平均分配N型電晶體N₁至N_K所承受的分壓，並在反相器700輸出低電壓時，平均分配P型電晶體P₁至P_K所承受的分壓，因此能夠避免因為電晶體承受不平均的跨壓，而導致系統不穩定的問題。

此外，在第7圖中，K個N型電晶體N₁至N_K及K個P型電晶體P₁至P_K都可接收相同的控制訊號SIG_IN，然而在本發明的其他實施例中，K個N型電晶體N₁至N_K及K個P型電晶體P₁至P_K也可在N型電晶體N₁至N_K保持同步操作，P型電晶體P₁至P_K保持同步操作，且P型電晶體P₁至P_K及N型電晶體N₁至N_K為反相操作的情況下，接收相異的控制訊號，以避免閘極-源極電壓差和閘極-汲極電壓差過大而導致電晶體損壞。

第8圖為本發明一實施例之反相器700’的示意圖。反相器700’與反相器700具有相似的結構，且在第8圖的實施例中K為3，亦即，反相器700’包含3個N型電晶體N₁至N₃及3個P型電晶體P₁至P₃。此外，N型電晶體N₁至N₃可分別接收到控制訊號SIG_INN1至SIG_INN3，而P型電晶體P₁至P₃可分別接收到控制訊號SIG_INP1至SIG_INP3。

當欲使輸出端OUT輸出高電壓時，N型電晶體N₁、N₂及N₃須為截止。為了避免在K個N型電晶體N’₁至N’_K截止時及K個P型電晶體P’₁至P’_K截止時，其閘極-源極電壓差和閘極-汲極電壓差過大而導致電晶體崩潰的問題，使用者可根據第一電壓V1與第二電壓V2的電壓值，適當地選擇K的數值。此時，在第一電壓V1為9V且第二電壓V2為0V的情況下，即可使控制訊號SIG_INP1、SIG_INP2及SIG_INP3皆為6V，並使控制訊號SIG_INN1為6V，使控制訊號SIG_INN2為3V，而控制訊號SIG_INN3為0V，亦即使用者可在選擇K的數值後再根據K的數值設定控制訊號SIG_INN1、SIG_INN2及SIG_INN3的電壓，以使控制訊號SIG_INN1、SIG_INN2及SIG_INN3的電壓接近等差分配，也就是說，當N型電晶體N₁至N₃之複數個控制端所接收的複數個控制訊號SIG_INN1、SIG_INN2及SIG_INN3具有相異電壓時，P型電晶體P₁至P₃之複數個控制端所接收的複數個控制訊號SIG_INP1、SIG_INP2及SIG_INP3可具有相同電壓。如此一來，就能夠在有效截止N型電晶體N₁、N₂及N₃的情況下，避免N型電晶體N₁、N₂及N₃的閘極-源極電壓差和閘極-汲極電壓差過大而導致電晶體損壞。在上述實施例中，當反相器包含K個N型電晶體N₁至N_K時，K個N型電晶體N₁至N_K可分別接收相異的控制訊號SIG_INN1至SIG_INNK，其中第N個控制訊號的電壓值 SIG_INNN=V2+(K-N)．X，。

同理，當欲使輸出端OUT輸出低電壓時，P型電晶體P₁、P₂及P₃須為截止。為了避免在K個N型電晶體N’₁至N’_K截止時及K個P型電晶體P’₁至P’_K截止時，其閘極-源極電壓差和閘極-汲極電壓差過大而導致電晶體崩潰的問題，使用者可根據第一電壓V1與第二電壓V2的電壓值，適當地選擇K的數值。此時，在第一電壓V1為9V且第二電壓V2為0V的情況下，即可使控制訊號SIG_INN1、SIG_INN2及SIG_INN3皆為3V，並使控制訊號SIG_INP1為3V，使控制訊號SIG_INP2為6V，而控制訊號SIG_INP3為9V，亦即使用者可在選擇K的數值後再根據K的數值設定控制訊號SIG_INP1、SIG_INP2及SIG_INP3的電壓，以使控制訊號SIG_INP1、SIG_INP2及SIG_INP3的電壓接近等差分配，也就是說，當P型電晶體P₁至P₃之複數個控制端所接收的複數個控制訊號SIG_INP1、SIG_INP2及SIG_INP3具有相異電壓時，N型電晶體N₁至N₃之複數個控制端所接收的複數個控制訊號SIG_INN1、SIG_INN2及SIG_INN3可具有相同電壓。如此一來，就能夠在有效截止P型電晶體P₁、P₂及P₃的情況下，避免P型電晶體P₁、P₂及P₃的閘極-源極電壓差和閘極-汲極電壓差過大而導致電晶體損壞。在上述實施例中，當反相器包含K個P型電晶體P₁至P_K時，K個P型電晶體P₁至P_K可分別接收相異的控制訊號SIG_INP1至SIG_INPK，其中第N個控制訊號的電壓值 SIG_INPN=V1-(K-N)．X，。

換言之，在第8圖中，N型電晶體N₁至N₃雖然可接收到不同的控制訊號，然而N型電晶體N₁至N₃仍會保持同步操作，亦即同步地導通或截止。同理，P型電晶體P₁至P₃雖然也可接收到不同的控制訊號，然而P型電晶體P₁至P₃也會保持同步操作，且P型電晶體P₁至P₃會與N型電晶體N₁至N₃為反相操作。因此N型電晶體N₁至N₃及P型電晶體P₁至P₃可在操作正常的情況下，避免其閘極-源極電壓差和閘極-汲極電壓差過大而導致損壞。

第9圖為本發明一實施例之反相器800的示意圖，反相器800包含第一系統電壓端110、第二系統電壓端120、輸出端OUT、K個P型電晶體P’₁至P’_K以及K個N型電晶體N’₁至N’_K，其中K為大於1的正整數。

在第9圖中，由於N型電晶體N’₁較靠近輸出端OUT，而N型電晶體N’₂較靠近第二系統電壓端V2，兩者的閘極-源極電壓並不相同，因此在截止時，N型電晶體N’₁及N’₂的阻抗會有不小的差異，導致N型電晶體N’₁及N’₂所分配到的跨壓並不平均。由於N型電晶體N’₁可能會承受較大的跨壓，因此可以選擇使N型電晶體N’₁的通道寬長比大於N型電晶體N’₂的通道寬長比。如此一來，N型電晶體N’₁的阻抗就會小於N型電晶體N’₂的阻抗，因此N型電晶體N’₁所承受的跨壓也會因而降低。也就是說，透過適當地選擇N型電晶體N’₁及N’₂的通道寬長比，就能夠較為平均的分配N型電晶體N’₁及N’₂的跨壓。

相似的，設計者也可選擇使N型電晶體N’₂的通道寬長比大於N型電晶體N’₃的通道寬長比，並依此類推，使得N型電晶體N’_(K-1)的通道寬長比大於N型電晶體N’_K的通道寬長比。如此一來，N型電晶體N’₁至N’_K在截止時，就能夠可以承受相近的跨壓，避免N型電晶體N’₁至N’_K因為承受不平均的跨壓，而導致系統不穩定。

同理，反相器800還可以透過適當地選擇P型電晶體P’₁至P’_K的通道寬長比，使得P型電晶體P’₁的通道寬長比大於P型電晶體P’₂的通道寬長比，P型電晶體P’₂的通道寬長比大於P型電晶體P’₃的通道寬長比，並依此類推，使得P型電晶體P’_(K-1)的通道寬長比大於P型電晶體P’_K的通道寬長比。如此一來，P型電晶體P’₁至P’_K在截止時，就能夠可以承受相近的跨壓，避免P型電晶體P’₁至P’_K因為承受不平均的跨壓，而導致系統不穩定。

在第9圖中，P型電晶體P’₁至P’_K之複數個控制端及N型電晶體N’₁至N’_K之複數個控制端會互相耦接，並可接收相同的控制訊號SIG_IN，使得P型電晶體P’₁至P’_K能夠同步操作，N型電晶體N’₁至N’_K能夠同步操作，且P型電晶體P’₁至P’_K會與N型電晶體N’₁至N’_K反相操作。然而在本發明的其他實施例中，P型電晶體P’₁至P’_K的控制端也可如第8圖所示接收相異的控制訊號，N型電晶體N’₁至N’_K的控制端也可接收相異的控制訊號，使得反相器800能夠在N型電晶體N’₁至N’_K保持同步操作，P型電晶體P’₁至P’_K也保持同步操作，且P型電晶體P’₁至P’_K及N型電晶體N’₁至N’_K為反相操作的情況下，進一步避免在N型電晶體N’₁至N’_K截止時及P型電晶體P’₁至P’_K截止時，其閘極-源極電壓差和閘極-汲極電壓差過大而導致電晶體崩潰的問題。此外，在本發明的部分實施例中，反相器800還可進一步結合壓降阻抗元件。

而在上述本發明的實施例中，反相器100至800中的N型電晶體N₁至N_K、N’₁至N’_K及P型電晶體P₁至P_K、P’₁至P’_K及壓降阻抗元件130₁、130₂、230₁、230₂、330₁、330₂、430₁、430₂、540₁及540₂、630₁、630₂、640₁、640₂、730₁至730_K、 740₁至740_K皆可利用互補式金屬氧化物半導體(Complementary Metal-Oxide-Semiconductor，CMOS)製程來製作，亦即反相器100至800整體皆可利用相同的製程製造。倘若欲進一步減少漏電流產生，則亦可利用絕緣層覆矽(Silicon On Insulator，SOI)製程製造。此外，以絕緣層覆矽製程製造的反相器也會具有較好的高頻特性。

綜上所述，本發明之實施例所提供的反相器能夠透過並聯壓降阻抗元件或調整電晶體的通道寬長比來平均分配其內部電晶體的跨壓，因此能夠避免反相器內部的電晶體因為承受不平均的跨壓，而導致系統不穩定的問題。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

Claims

一種反相器，包含：一第一系統電壓端，用以接收一第一電壓；一第二系統電壓端，用以接收一第二電壓；一輸出端；複數個P型電晶體，彼此串聯於該第一系統電壓端及該輸出端之間；及複數個N型電晶體，彼此串聯於該輸出端及該第二系統電壓端之間；其中：該些N型電晶體之一第一N型電晶體的通道寬長比大於該些N型電晶體之一第二N型電晶體的通道寬長比；當該些P型電晶體之複數個控制端所接收之複數個控制訊號具有相異的電壓時，該些N型電晶體之複數個控制端所接收之複數個控制訊號具有相同的電壓；及該些P型電晶體係同步操作，該些N型電晶體係同步操作，且該些P型電晶體及該些N型電晶體係反相操作。
一種反相器，包含：一第一系統電壓端，用以接收一第一電壓；一第二系統電壓端，用以接收一第二電壓；一輸出端；複數個P型電晶體，彼此串聯於該第一系統電壓端及該輸出端之間；及複數個N型電晶體，彼此串聯於該輸出端及該第二系統電壓端之間；其中：該些N型電晶體之一第一N型電晶體的通道寬長比大於該些N型電晶體之一第二N型電晶體的通道寬長比；當該些N型電晶體之複數個控制端所接收之複數個控制訊號具有相異的電壓時，該些P型電晶體之複數個控制端所接收之複數個控制訊號具有相同的電壓；及該些P型電晶體係同步操作，該些N型電晶體係同步操作，且該些P型電晶體及該些N型電晶體係反相操作。
一種反相器，包含：一第一系統電壓端，用以接收一第一電壓；一第二系統電壓端，用以接收一第二電壓；一輸出端；複數個P型電晶體，彼此串聯於該第一系統電壓端及該輸出端之間；及複數個N型電晶體，彼此串聯於該輸出端及該第二系統電壓端之間；其中：該些N型電晶體之一第一N型電晶體的通道寬長比大於該些N型電晶體之一第二N型電晶體的通道寬長比；該些P型電晶體之一第一P型電晶體具有一第一端耦接於該些P型電晶體之一第二P型電晶體，一第二端耦接於該輸出端，及一控制端；該第二P型電晶體具有一第一端耦接於該第一系統電壓端，一第二端接於該第一P型電晶體之該第一端，及一控制端；及該第一P型電晶體的通道寬長比大於該第二P型電晶體的通道寬長比。
一種反相器，包含：一第一系統電壓端，用以接收一第一電壓；一第二系統電壓端，用以接收一第二電壓；一輸出端；複數個P型電晶體，彼此串聯於該第一系統電壓端及該輸出端之間；複數個N型電晶體，彼此串聯於該輸出端及該第二系統電壓端之間；及一第一壓降阻抗元件，與該些N型電晶體之一第一N型電晶體相並聯；其中：該些N型電晶體之該第一N型電晶體的通道寬長比大於該些N型電晶體之一第二N型電晶體的通道寬長比。
如請求項4所述之反相器，另包含：一第二壓降阻抗元件，與該第二N型電晶體相並聯。
如請求項5所述之反相器，另包含：一第三壓降阻抗元件，與該些P型電晶體中之一第一P型電晶體相並聯。
如請求項6所述之反相器，另包含：一第四壓降阻抗元件，與該些P型電晶體中之一第二P型電晶體相並聯。
如請求項7所述之反相器，其中：該第一壓降阻抗元件包含一電阻、彼此串聯之複數個二極體或以二極體形式相串聯之複數個電晶體；該第二壓降阻抗元件包含一電阻、彼此串聯之複數個二極體或以二極體形式相串聯之複數個電晶體；該第三壓降阻抗元件包含一電阻、彼此串聯之複數個二極體或以二極體形式相串聯之複數個電晶體；及該第四壓降阻抗元件包含一電阻、彼此串聯之複數個二極體或以二極體形式相串聯之複數個電晶體。
如請求項1至4任一項所述之反相器，其中：該第一N型電晶體具有一第一端耦接於該輸出端，一第二端耦接於該些N型電晶體之該第二N型電晶體，及一控制端；及該第二N型電晶體具有一第一端耦接於該第一N型電晶體之該第二端，一第二端耦接於該第二系統電壓端，及一控制端。