TWI656646B - 高壓元件及其製造方法 - Google Patents

高壓元件及其製造方法 Download PDF

Info

Publication number
TWI656646B
TWI656646B TW107120252A TW107120252A TWI656646B TW I656646 B TWI656646 B TW I656646B TW 107120252 A TW107120252 A TW 107120252A TW 107120252 A TW107120252 A TW 107120252A TW I656646 B TWI656646 B TW I656646B
Authority
TW
Taiwan
Prior art keywords
region
area
channel
drift
vertical direction
Prior art date
Application number
TW107120252A
Other languages
English (en)
Other versions
TW202002299A (zh
Inventor
黃宗義
陳建餘
Original Assignee
立錡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立錡科技股份有限公司 filed Critical 立錡科技股份有限公司
Priority to TW107120252A priority Critical patent/TWI656646B/zh
Priority to US16/352,795 priority patent/US10811532B2/en
Application granted granted Critical
Publication of TWI656646B publication Critical patent/TWI656646B/zh
Publication of TW202002299A publication Critical patent/TW202002299A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提出一種高壓元件及其製造方法。高壓元件包含：半導體層、絕緣結構、漂移氧化區、井區、本體區、本體極、緩衝區、閘極以及源極與汲極。其中，本體極用以作為該本體區之電性接點，本體極包括一主本體極以及至少一子本體極。其中，主本體極與源極相鄰接，並分別大致上為沿著寬度方向上而延伸之長方形，且源極介於主本體極與閘極之間。子本體極係自部分主本體極在通道方向上，向閘極延伸，接觸到反轉電流通道。其中，緩衝區於半導體層中之上表面下，包覆所有本體區之外圍，且緩衝區之雜質濃度低於本體區之雜質濃度。

Description

高壓元件及其製造方法
本發明有關於一種高壓元件及其製造方法，特別是指一種能夠抑制寄生電晶體導通的高壓元件及其製造方法。
第1A與1B圖分別顯示一種習知高壓元件100的上視示意圖與剖視示意圖。所謂的高壓元件，係指於正常操作時，施加於汲極的電壓高於5V。一般而言，高壓元件100的汲極19與閘極17間，具有漂移區12a(如第1B圖中虛線範圍所示意)，將汲極19與閘極17分隔，且漂移區23a在通道方向(如第1A與1B圖中虛線箭號所示意)之長度根據高壓元件100正常操作時所承受的操作電壓而調整。如第1A與1B圖所示，高壓元件100包含：井區12、絕緣結構13、漂移氧化區14、本體區16、本體極16’、閘極17、源極18、與汲極19。其中，井區12的導電型為N型，形成於基板11上，絕緣結構13為區域氧化(local oxidation of silicon,LOCOS)結構，以定義操作區13a，作為高壓元件100操作時主要的作用區。操作區13a的範圍如第1A圖中，粗黑虛線框所示意。閘極17覆蓋部分漂移氧化區14。高壓元件100操作時，因高電場而產生的熱載子中之電洞，會經由本體區16注入本體極16’，此熱載子電流會造成本體區16與源極18間的順向電壓提高，將使由本體區16、源極18與井區12所形成的寄生電晶體導通，而限制了安全操作區域(safe operation area,SOA)，其中安全操作區域的定義，為本領域中具有通常知識者所熟知，在此不予贅述。此外，本體區16與井區12間的PN接面所形成的電容 太大，於高壓元件100操作時的暫態響應，也會在源極18與本體區16間造成位移電流，也會使得寄生電晶體導通。
有鑑於此，本發明提出一種能夠在高壓元件操作時，抑制寄生電晶體導通，提高安全操作區域的高壓元件及其製造方法。
就其中一觀點言，本發明提供了一種高壓元件，包含：一半導體層，形成於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面；一絕緣結構，形成於該上表面上並連接於該上表面，用以定義一操作區；一漂移氧化區，形成於該上表面上並連接於該上表面，且位於該操作區中之一漂移區上並連接於該漂移區；一井區，具有一第一導電型，形成於該半導體層之該操作區中，且於該垂直方向上，該井區位於上表面下並連接於該上表面；一本體區，具有一第二導電型，形成於該操作區的該井區中，且於該垂直方向上，該本體區位於該上表面下並連接於該上表面，該本體區具有一第一雜質濃度；一本體極，具有該第二導電型，用以作為該本體區之一電性接點，於該垂直方向上，該本體極形成於該上表面下並連接於該上表面之該本體區中，該本體極包括一主本體極以及至少一子本體極；一緩衝區，具有該第二導電型，形成於該操作區的該井區中，且於該垂直方向上，該緩衝區位於該上表面下並連接於該上表面，該緩衝區於該半導體層中之該上表面下，包覆所有該本體區之外圍，且該緩衝區之一第二雜質濃度低於該第一雜質濃度；一閘極，形成於該半導體層之該上表面上的該操作區中，由上視圖視之，該閘極大致為沿著一寬度方向上而延伸之長方形，且於該垂直方向上，部分該本體區與該緩衝區位於該閘極正下方並連接於該閘極，以提供該高壓元件在一導通操作中之一反轉電流通道；以及一源極與一汲極，具有該第一導電型，於該垂直方向上，該源極與該汲極形成於該上表面下並連接於該上表面之該操作區中，且該源極 與該汲極分別位於該閘極之外部下方之該本體區中與遠離該本體區側之該井區中，且於一通道方向上，該漂移區位於該汲極與該緩衝區之間，連接該上表面之該井區中，用以作為該高壓元件在該導通操作中之一漂移電流通道，且於該垂直方向上，該源極與該汲極位於該上表面下並連接於該上表面；其中，由上視圖視之，該主本體極與該源極相鄰接，並分別大致上為沿著該寬度方向上而延伸之長方形，且該源極介於該主本體極與該閘極之間，該子本體極係自部分該主本體極在該通道方向上，向該閘極延伸，接觸到該反轉電流通道。
就另一觀點言，本發明提供了一種高壓元件製造方法，包含：形成一半導體層於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面；形成一絕緣結構於該上表面上並連接於該上表面，用以定義一操作區；形成一漂移氧化區於該上表面上並連接於該上表面，且位於該操作區中之一漂移區上並連接於該漂移區；形成一井區於該半導體層之該操作區中，且於該垂直方向上，該井區位於上表面下方並連接於該上表面，該井區具有一第一導電型；形成一本體區於該操作區的該井區中，且於該垂直方向上，該本體區位於上表面下方並連接於該上表面，該本體區具有一第二導電型，該本體區具有一第一雜質濃度；形成一本體極於該本體區中，於該垂直方向上，該本體極位於該上表面下並連接於該上表面，該本體極包括一主本體極以及至少一子本體極，該本體極具有該第二導電型，用以作為該本體區之一電性接點；形成一緩衝區於該操作區的該井區中，且於該垂直方向上，該緩衝區位於該上表面下並連接於該上表面，該緩衝區於該半導體層中之該上表面下，包覆所有該本體區之外圍，該緩衝區具有該第二導電型，且該緩衝區之一第二雜質濃度低於該第一雜質濃度；形成一閘極於該半導體層之該上表面上的該操作區中，由上視圖視之，該閘極大致為沿著一寬度方向上而延伸之長方形，且於該垂直方向上，部分該本體區與該緩衝區位於該閘極正下方並連接於該閘極，以提供該高 壓元件在一導通操作中之一反轉電流通道；以及於該垂直方向上，形成一源極與一汲極於該上表面下並連接於該上表面之該操作區中，該源極與該汲極具有該第一導電型，且分別位於該閘極之外部下方之該本體區中與遠離該本體區側之該井區中，且於一通道方向上，該漂移區位於該汲極與該本體區間，連接該上表面之該井區中，用以作為該高壓元件在該導通操作中之一漂移電流通道，且於該垂直方向上，該源極與該汲極位於該上表面下並連接於該上表面；其中，由上視圖視之，該主本體極與該源極相鄰接，並分別大致上為沿著該寬度方向上而延伸之長方形，且該源極介於該主本體極與該閘極之間，該子本體極係自部分該主本體極在該通道方向上，向該閘極延伸，接觸到該反轉電流通道。
就另一觀點言，本發明提供了一種高壓元件，包含：一半導體層，形成於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面；一絕緣結構，形成於該上表面上並連接於該上表面，用以定義一操作區；一漂移氧化區，形成於該上表面上並連接於該上表面，且位於該操作區中之一漂移區上並連接於該漂移區；一漂移井區，具有一第一導電型，形成於該上表面下之該操作區中，且於該垂直方向上，該漂移井區位於上表面下並連接於該上表面；一通道井區，具有該第二導電型，且於該垂直方向上，形成於該上表面下之該操作區中，且該通道井區具有一第一雜質濃度；一通道井區接點，具有該第二導電型，用以作為該通道井區之一電性接點，於該垂直方向上，該通道井區接點形成於該上表面下並連接於該上表面之該通道井區中，該通道井區接點包括一主通道井區接點以及至少一子通道井區接點；一緩衝區，具有該第二導電型，形成於該操作區中，且於該垂直方向上，該緩衝區位於該上表面下並連接於該上表面，該緩衝區於該半導體層中之該上表面下，包覆所有該通道井區之外圍，該緩衝區與該漂移井區在一通道方向上鄰接，且該緩衝區之一第二雜質濃度低於該第一雜質濃度；一埋層，具有一第一導電型，於該垂直方向 上，形成於該通道井區下方且與該通道井區連接，且該埋層於該操作區內，完全覆蓋該通道井區；一閘極，於該垂直方向上，形成於該半導體層之該上表面上的該操作區中，由上視圖視之，該閘極大致為沿著一寬度方向上而延伸之長方形，且於該垂直方向上，部分該通道井區與該緩衝區位於該閘極正下方，用以提供該高壓元件在一導通操作中之一反轉電流通道；以及一源極與一汲極，具有該第一導電型，於該垂直方向上，該源極與該汲極形成於該上表面下之該操作區中，且該源極與該汲極分別位於該閘極之外部下方之該通道井區中與遠離該通道井區側之該漂移井區中，且於一通道方向上，該漂移區位於該汲極與該緩衝區之間，靠近該上表面之該漂移井區中，用以作為該高壓元件在該導通操作中之一漂移電流通道，且於該垂直方向上，該源極與該汲極位於該上表面下並連接於該上表面；其中，由上視圖視之，該主通道井區接點與該源極相鄰接，並分別大致上為沿著該寬度方向上而延伸之長方形，且該源極介於該主通道井區接點與該閘極之間，該子通道井區接點係自部分該主通道井區接點在該通道方向上，向該閘極延伸，接觸到該反轉電流通道。
就另一觀點言，本發明提供了一種高壓元件製造方法，包含：形成一半導體層於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面；形成一絕緣結構於該上表面上並連接於該上表面，用以定義一操作區；形成一漂移氧化區於該上表面上並連接於該上表面，且位於該操作區中之一漂移區上並連接於該漂移區；形成一漂移井區於該上表面下之該操作區中，且於該垂直方向上，該漂移井區位於上表面下並連接於該上表面，該漂移井區具有一第一導電型；於該垂直方向上，形成一通道井區於該上表面下之該操作區中，該通道井區具有該第二導電型，且該通道井區具有一第一雜質濃度；於該垂直方向上，形成一通道井區接點於該上表面下並連接於該上表面之該通道井區中，該通道井區接點包括一主通道井區接點以及至少一子通道井區接 點，該通道井區接點具有該第二導電型，用以作為該通道井區之一電性接點；形成一緩衝區於該操作區中，且於該垂直方向上，該緩衝區位於該上表面下並連接於該上表面，該緩衝區於該半導體層中之該上表面下，包覆所有該通道井區之外圍，該緩衝區與該漂移井區在一通道方向上鄰接，該緩衝區具有該第二導電型，且該緩衝區之一第二雜質濃度低於該第一雜質濃度；於該垂直方向上，形成一埋層於該通道井區下方且與該通道井區連接，且該埋層於該操作區內，完全覆蓋該通道井區，該埋層具有一第一導電型；於該垂直方向上，形成一閘極於該半導體層之該上表面上的該操作區中，由上視圖視之，該閘極大致為沿著一寬度方向上而延伸之長方形，且於該垂直方向上，部分該通道井區與該緩衝區位於該閘極正下方，用以提供該高壓元件在一導通操作中之一反轉電流通道；以及於該垂直方向上，形成一源極與一汲極於該上表面下之該操作區中，該源極與該汲極具有該第一導電型，且分別位於該閘極之外部下方之該通道井區中與遠離該通道井區側之該漂移井區中，且於一通道方向上，該漂移區位於該汲極與該緩衝區之間，靠近該上表面之該漂移井區中，用以作為該高壓元件在該導通操作中之一漂移電流通道，且於該垂直方向上，該源極與該汲極位於該上表面下並連接於該上表面；其中，由上視圖視之，該主通道井區接點與該源極相鄰接，並分別大致上為沿著該寬度方向上而延伸之長方形，且該源極介於該主通道井區接點與該閘極之間，該子通道井區接點係自部分該主通道井區接點在該通道方向上，向該閘極延伸，接觸到該反轉電流通道。
在一種較佳的實施型態中，該漂移氧化區包括一區域氧化(local oxidation of silicon,LOCOS)結構、一淺溝槽絕緣(shallow trench isolation,STI)結構或一化學氣相沉積(chemical vapor deposition,CVD)氧化區。
在一種較佳的實施型態中，該本體極包括複數該子本體極，且該複數子本體極不彼此連接。
在一種較佳的實施型態中，該源極、該本體區及該緩衝區、以及該井區組成一寄生電晶體，且該子本體極提供一熱載子吸收通道，以抑制該寄生電晶體導通。
在一種較佳的實施型態中，該緩衝區於該高壓元件之一暫態操作中，降低該本體區與該井區間之電容。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
100,200,300,400,500,600,700,800‧‧‧高壓元件
11,21,31,41,51,61,71,81‧‧‧基板
11’,21’,31’,41’,51’,61’,71’,81’‧‧‧半導體層
11a,21a,31a,41a,51a,61a,71a,81a‧‧‧上表面
11b,21b,31b,41b,51b,61b,71b,81b‧‧‧下表面
12,22,32,42‧‧‧井區
12a,22a,32a,42a,52a,62a,72a,82a‧‧‧漂移區
13,23,33,43,53,63,73,83‧‧‧絕緣結構
13a,23a,33a,43a,53a,63a,73a,83a‧‧‧操作區
14,24,34,44,54,64,74,84‧‧‧漂移氧化區
15,25,35,45,55,65,75,85‧‧‧緩衝區
16,26,36,46‧‧‧本體區
16’,26’,36’,46’‧‧‧本體極
17,27,37,47,57,67,77,87‧‧‧閘極
18,28,38,48,58,68,78,88‧‧‧源極
19,29,39,49,59,69,79,89‧‧‧汲極
25’,26”,28’,52’,55’,56”,58’,263,281’,563‧‧‧光阻層
51”,61”,71”,81”‧‧‧埋層
56’,66’,76’,86’‧‧‧通道井區接點
52,62,72,82‧‧‧漂移井區
56,66,76,86‧‧‧通道井區
271‧‧‧介電層
272‧‧‧導電層
273‧‧‧間隔層
AA’,BB’‧‧‧剖線
第1A與1B圖分別顯示一種先前技術高壓元件100的上視示意圖與剖視示意圖。
第2A-2C圖顯示本發明的第一個實施例。
第3A-3C圖顯示本發明的第二個實施例。
第4A-4C圖顯示本發明的第三個實施例。
第5A-5C圖顯示本發明的第四個實施例。
第6A-6C圖顯示本發明的第五個實施例。
第7A-7C圖顯示本發明的第六個實施例。
第8A-8O圖顯示本發明的第七個實施例。
第9A-9L圖顯示本發明的第八個實施例。
第10A-10C圖顯示本發明的第九個實施例。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之較佳實施例的詳細說明中，將可清楚的呈現。本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。
請參考第2A-2C圖，其顯示本發明的第一個實施例。第2A、2B與2C圖分別顯示高壓元件200的上視示意圖、AA’剖線剖視示意圖與BB’剖線剖視示意圖。如第2A-2C圖所示，高壓元件200包含：半導體層21’、井區22、絕緣結構23、漂移氧化區24、緩衝區25、本體區26、本體極26’、閘極27、源極28以及汲極29。半導體層21’形成於基板21上，半導體層21’於垂直方向(如第2B與2C圖中之實線箭號方向所示意，下同)上，具有相對之上表面21a與下表面21b。基板21例如但不限於為一P型或N型的半導體矽基板。半導體層21’例如以磊晶的步驟，形成於基板21上，或是以基板21的部分，作為半導體層21’。形成半導體層21’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第2A-2C圖，其中，絕緣結構23形成於上表面21a上並連接於上表面21a，用以定義操作區23a(如第2A圖中虛線框所示意)。絕緣結構23並不限於如第2B與2C圖所示之區域氧化(local oxidation of silicon,LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation,STI)結構。漂移氧化區24形成於該上表面21a上並連接於上表面21a，且位於操作區23a中之漂移區22a(如第2B與2C圖中虛線框所示意)上並連接於漂移區22a。
井區22具有第一導電型，形成於半導體層21’之操作區23a中，且於垂直方向上，井區22位於上表面21a下並連接於上表面21a。本體區26具有第二導電型，形成於操作區23a的井區22中，且於垂直方向上，本體區26位於上表面21a下並連接於上表面21a，本體區26之第二導電型之雜質濃度為第一雜質濃度。本體極26’具有第二導電型，用以作為本體區26之電性接點，於垂直方向上，本 體極26’形成於上表面21a下並連接於上表面21a之本體區26中。如第2A圖下方的局部上視圖所示，本體極26’包括主本體極261’以及至少一子本體極262’。由上視圖第2A圖下方的局部上視圖視之，主本體極261’與源極28相鄰接，並分別大致上為沿著寬度方向(如第2A圖中之實線箭號方向所示意，下同)上而延伸之長方形，且源極28介於主本體極261’與閘極27之間。子本體極262’係自部分主本體極261’在通道方向(如第2A-2C圖中之虛線箭號方向所示意，下同)上，向閘極27延伸，接觸到反轉電流通道。緩衝區25具有第二導電型，形成於操作區23a的井區22中，且於垂直方向上，緩衝區25位於上表面21a下並連接於上表面21a，緩衝區25於半導體層21’中之上表面21a下，包覆所有本體區26之外圍，且緩衝區25之第二導電型之雜質濃度為第二雜質濃度，其低於第一雜質濃度。閘極27形成於半導體層21’之上表面21a上的操作區23a中，由上視圖視之，閘極27大致為沿著寬度方向上而延伸之長方形，且於垂直方向上，部分本體區26與緩衝區25位於閘極27正下方並連接於閘極27，以提供高壓元件200在導通操作中之反轉電流通道。
請繼續參閱第2A-2C圖，源極28與汲極29具有第一導電型，於垂直方向上，源極28與汲極29形成於上表面21a下並連接於上表面21a之操作區23a中，且源極28與汲極29分別位於閘極27在通道方向之外部下方之本體區26中與遠離本體區26側之井區22中，且於通道方向上，漂移區22a位於汲極29與緩衝區25之間，靠近上表面21a之井區22中，用以作為高壓元件200在導通操作中之漂移電流通道。且於垂直方向上，源極28與汲極29位於上表面21a下並連接於上表面21a。
需說明的是，所謂反轉電流通道係指高壓元件200在導通操作中因施加於閘極27的電壓，而使閘極27的下方形成反轉層(inversion layer)以使導通 電流通過的區域，介於源極28與漂移電流通道之間，此為本領域具有通常知識所熟知，在此不予贅述，本發明其他實施例以此類推。
需說明的是，所謂漂移電流通道係指高壓元件200在導通操作中使導通電流以漂移的方式通過的區域，此為本領域具有通常知識所熟知，在此不予贅述。
需說明的是，上表面21a並非指一完全平坦的平面，而是指半導體層21’的一個表面。在本實施例中，例如漂移氧化區24與上表面21a接觸的部分上表面21a，就具有下陷的部分。
需說明的是，閘極27包括與上表面連接的介電層271、具有導電性的導電層272、以及具有電絕緣特性之間隔層273，此為本領域具有通常知識所熟知，在此不予贅述。
需說明的是，前述之「第一導電型」與「第二導電型」係指於高壓元件中，以不同導電型之雜質摻雜於半導體組成區域(例如但不限於前述之井區、本體區、源極與汲極等區域)內，使得半導體組成區域成為第一或第二導電型(例如但不限於第一導電型為N型，而第二導電型為P型，或反之亦可)。
此外需說明的是，所謂的高壓元件，係指於正常操作時，施加於汲極的電壓高於一特定之電壓，例如5V，且緩衝區25與汲極29之橫向距離(漂移區長度)根據正常操作時所承受的操作電壓而調整，因而可操作於前述較高之特定電壓。此皆為本領域中具有通常知識者所熟知，在此不予贅述。
值得注意的是，本發明優於先前技術的其中一個技術特徵，在於：根據本發明，以第2A-2C圖所示之實施例為例，高壓元件200操作時，因高電場而產生的熱載子(例如但不限於N型高壓元件中之電洞)，會經由子本體極262’所提供之熱載子吸收通道而吸收，以抑制由本體區26及緩衝區25、源極28與井區22所形成的寄生電晶體導通。前述熱載子電流因為子本體極262’所提供之 熱載子吸收通道而降低或不產生，而提高了安全操作區域(safe operation area,SOA)的範圍，增加高壓元件200的應用範圍。此外，緩衝區25於高壓元件200之暫態操作中，降低本體區26與井區22間之電容，因而提高了暫態操作的反應速度，改善高壓元件200之暫態操作表現。
在一種較佳的實施例中，如第2A圖所示，源極28會因為子本體極262’在通道方向上的延伸至反轉電流通道，而被分開為彼此不連接的子源極282與284，如第2A圖所示。
請參考第3A-3C圖，其顯示本發明的第二個實施例。第3A、3B與3C圖分別顯示高壓元件300的上視示意圖、AA’剖線剖視示意圖與BB’剖線剖視示意圖。如第3A-3C圖所示，高壓元件300包含：半導體層31’、井區32、絕緣結構33、漂移氧化區34、緩衝區35、本體區36、本體極36’、閘極37、源極38以及汲極39。半導體層31’形成於基板31上，半導體層31’於垂直方向(如第3B與3C圖中之實線箭號方向所示意，下同)上，具有相對之上表面31a與下表面31b。基板31例如但不限於為一P型或N型的半導體矽基板。半導體層31’例如以磊晶的步驟，形成於基板31上，或是以基板31的部分，作為半導體層31’。形成半導體層31’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第3A-3C圖，其中，絕緣結構33形成於上表面31a上並連接於上表面31a，用以定義操作區33a(如第3A圖中虛線框所示意)。絕緣結構33並不限於如第3B與3C圖所示之區域氧化(local oxidation of silicon,LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation,STI)結構。漂移氧化區34形成於該上表面31a上並連接於上表面31a，且位於操作區33a中之漂移區32a(如第3B與3C圖中虛線框所示意)上並連接於漂移區32a。
井區32具有第一導電型，形成於半導體層31’之操作區33a中，且於垂直方向上，井區32位於上表面31a下並連接於上表面31a。本體區36具有第二 導電型，形成於操作區33a的井區32中，且於垂直方向上，本體區36位於上表面31a下並連接於上表面31a，本體區36之第二導電型之雜質濃度為第一雜質濃度。本體極36’具有第二導電型，用以作為本體區36之電性接點，於垂直方向上，本體極36’形成於上表面31a下並連接於上表面31a之本體區36中。請同時參閱第2A圖下方的局部上視圖所示，本體極36’包括主本體極以及至少一子本體極。由上視圖視之，主本體極與源極38相鄰接，並分別大致上為沿著寬度方向(如第3A圖中之實線箭號方向所示意，下同)上而延伸之長方形，且源極38介於主本體極與閘極37之間。子本體極係自部分主本體極在通道方向(如第3A-3C圖中之虛線箭號方向所示意，下同)上，向閘極37延伸，接觸到反轉電流通道。緩衝區35具有第二導電型，形成於操作區33a的井區32中，且於垂直方向上，緩衝區35位於上表面31a下並連接於上表面31a，緩衝區35於半導體層31’中之上表面31a下，包覆所有本體區36之外圍，且緩衝區35之第二導電型之雜質濃度為第二雜質濃度，其低於第一雜質濃度。閘極37形成於半導體層31’之上表面31a上的操作區33a中，由上視圖視之，閘極37大致為沿著寬度方向上而延伸之長方形，且於垂直方向上，部分本體區36與緩衝區35位於閘極37正下方並連接於閘極37，以提供高壓元件300在導通操作中之反轉電流通道。
請繼續參閱第3A-3C圖，源極38與汲極39具有第一導電型，於垂直方向上，源極38與汲極39形成於上表面31a下並連接於上表面31a之操作區33a中，且源極38與汲極39分別位於閘極37在通道方向之外部下方之本體區36中與遠離本體區36側之井區32中，且於通道方向上，漂移區32a位於汲極39與本體區36之間，靠近上表面31a之井區32中，用以作為高壓元件300在導通操作中之漂移電流通道，且於垂直方向上，源極38與汲極39位於上表面31a下並連接於上表面31a。
本實施例與第一個實施例不同之處，在於，在第一個實施例中，漂移氧化區24為LOCOS結構，而在本實施例中，漂移氧化區34為化學氣相沉積(chemical vapor deposition,CVD)氧化區。CVD氧化區由CVD製程沉積步驟而形成，為本領域中具有通常知識者所熟知，在此不予贅述。
請參考第4A-4C圖，其顯示本發明的第三個實施例。第4A、4B與4C圖分別顯示高壓元件400的上視示意圖、AA’剖線剖視示意圖與BB’剖線剖視示意圖。如第4A-4C圖所示，高壓元件400包含：半導體層41’、井區42、絕緣結構43、漂移氧化區44、緩衝區45、本體區46、本體極46’、閘極47、源極48以及汲極49。半導體層41’形成於基板41上，半導體層41’於垂直方向(如第4B與4C圖中之實線箭號方向所示意，下同)上，具有相對之上表面41a與下表面41b。基板41例如但不限於為一P型或N型的半導體矽基板。半導體層41’例如以磊晶的步驟，形成於基板41上，或是以基板41的部分，作為半導體層41’。形成半導體層41’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第4A-4C圖，其中，絕緣結構43形成於上表面41a上並連接於上表面41a，用以定義操作區43a(如第4B圖中虛線框所示意)。絕緣結構43並不限於如第4B與4C圖所示之區域氧化(local oxidation of silicon,LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation,STI)結構。漂移氧化區44形成於該上表面41a上並連接於上表面41a，且位於操作區43a中之漂移區42a(如第4B與4C圖中虛線框所示意)上並連接於漂移區42a。
井區42具有第一導電型，形成於半導體層41’之操作區43a中，且於垂直方向上，井區42位於上表面41a下並連接於上表面41a。本體區46具有第二導電型，形成於操作區43a的井區42中，且於垂直方向上，本體區46位於上表面41a下並連接於上表面41a，本體區46之第二導電型之雜質濃度為第一雜質濃度。本體極46’具有第二導電型，用以作為本體區46之電性接點，於垂直方向上，本 體極46’形成於上表面41a下並連接於上表面41a之本體區46中。請同時參閱第2A圖下方的局部上視圖所示，本體極46’包括主本體極以及至少一子本體極。由上視圖視之，主本體極與源極48相鄰接，並分別大致上為沿著寬度方向(如第4A圖中之實線箭號方向所示意，下同)上而延伸之長方形，且源極48介於主本體極與閘極37之間。子本體極係自部分主本體極在通道方向(如第4A-4C圖中之虛線箭號方向所示意，下同)上，向閘極47延伸，接觸到反轉電流通道。緩衝區45具有第二導電型，形成於操作區43a的井區42中，且於垂直方向上，緩衝區45位於上表面41a下並連接於上表面41a，緩衝區45於半導體層41’中之上表面41a下，包覆所有本體區46之外圍，且緩衝區45之第二導電型之雜質濃度為第二雜質濃度，其低於第一雜質濃度。閘極47形成於半導體層41’之上表面41a上的操作區43a中，由上視圖視之，閘極47大致為沿著寬度方向上而延伸之長方形，且於垂直方向上，部分本體區46與緩衝區45位於閘極47正下方並連接於閘極47，以提供高壓元件400在導通操作中之反轉電流通道。
請繼續參閱第4A-4C圖，源極48與汲極49具有第一導電型，於垂直方向上，源極48與汲極49形成於上表面41a下並連接於上表面41a之操作區43a中，且源極48與汲極49分別位於閘極47在通道方向之外部下方之本體區46中與遠離本體區46側之井區42中，且於通道方向上，漂移區42a位於汲極49與本體區46之間，靠近上表面41a之井區42中，用以作為高壓元件400在導通操作中之漂移電流通道，且於垂直方向上，源極48與汲極49位於上表面41a下並連接於上表面41a。
本實施例與第一個實施例不同之處，在於，在第一個實施例中，漂移氧化區24為LOCOS結構，而在本實施例中，漂移氧化區44為淺溝槽絕緣(shallow trench isolation,STI)結構。STI結構為本領域中具有通常知識者所熟知，在此不予贅述。
請參考第5A-5C圖，其顯示本發明的第四個實施例。第5A、5B與5C圖分別顯示高壓元件500的上視示意圖、AA’剖線剖視示意圖與BB’剖線剖視示意圖。如第5A-5C圖所示，高壓元件500包含：半導體層51’、埋層51”、漂移井區52、絕緣結構53、漂移氧化區54、緩衝區55、通道井區56、通道井區接點56’、閘極57、源極58以及汲極59。半導體層51’形成於基板51上，半導體層51’於垂直方向(如第5B與5C圖中之實線箭號方向所示意，下同)上，具有相對之上表面51a與下表面51b。基板51例如但不限於為一P型或N型的半導體矽基板。半導體層51’例如以磊晶的步驟，形成於基板51上，或是以基板51的部分，作為半導體層51’。形成半導體層51’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第5A-5C圖，其中，絕緣結構53形成於上表面51a上並連接於上表面51a，用以定義操作區53a(如第5A圖中虛線框所示意)。絕緣結構53並不限於如圖所示之區域氧化(local oxidation of silicon,LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation,STI)結構。漂移氧化區54形成於該上表面51a上並連接於上表面51a，且位於操作區53a中之漂移區52a(如第5B與5C圖中虛線框所示意)上並連接於漂移區52a。
漂移井區52具有第一導電型，形成於半導體層51’之操作區53a中，且於垂直方向上，漂移井區52位於上表面51a下並連接於上表面51a。通道井區56具有第二導電型，形成於上表面51a下之操作區53a中，且於垂直方向上，通道井區56位於上表面51a下並連接於上表面51a，通道井區56之第二導電型之雜質濃度為第一雜質濃度。通道井區接點56’具有第二導電型，用以作為通道井區56之電性接點，於垂直方向上，通道井區接點56’形成於上表面51a下並連接於上表面51a之通道井區56中。請同時參閱第2A圖下方的局部上視圖所示，通道井區接點56’包括主通道井區接點以及至少一子通道井區接點。由上視圖視之，主通道 井區接點與源極58相鄰接，並分別大致上為沿著寬度方向(如第5A圖中之實線箭號方向所示意，下同)上而延伸之長方形，且源極58介於主通道井區接點與閘極57之間。子通道井區接點係自部分主通道井區接點在通道方向(如第5A-5C圖中之虛線箭號方向所示意，下同)上，向閘極57延伸，接觸到反轉電流通道。緩衝區55具有第二導電型，形成於操作區53a中，且於垂直方向上，緩衝區55位於上表面51a下並連接於上表面51a，緩衝區55於半導體層51’中之上表面51a下，包覆所有通道井區56之外圍，且緩衝區55之第二導電型之雜質濃度為第二雜質濃度，其低於第一雜質濃度。緩衝區55與漂移井區52在通道方向上鄰接。閘極57形成於半導體層51’之上表面51a上的操作區53a中，由上視圖視之，閘極57大致為沿著寬度方向上而延伸之長方形，且於垂直方向上，部分通道井區56與緩衝區55位於閘極57正下方並連接於閘極57，以提供高壓元件500在導通操作中之反轉電流通道。
請繼續參閱第5A-5C圖，源極58與汲極59具有第一導電型，於垂直方向上，源極58與汲極59形成於上表面51a下並連接於上表面51a之操作區53a中，且源極58與汲極59分別位於閘極57在通道方向之外部下方之通道井區56中與遠離通道井區56側之漂移井區52中，且於通道方向上，漂移區52a位於汲極59與緩衝區55之間，靠近上表面51a之漂移井區52中，用以作為高壓元件500在導通操作中之漂移電流通道，且於垂直方向上，源極58與汲極59位於上表面51a下並連接於上表面51a。埋層51”具有第一導電型，於垂直方向上，形成於通道井區56下方且與通道井區56連接，且埋層51”於操作區53a內，完全覆蓋通道井區56下方。在垂直方向上，埋層51”例如形成於基板51與半導體層51’接面兩側，部分埋層51”位於基板51中，且部分埋層51”位於半導體層51’中。
請參考第6A-6C圖，其顯示本發明的第五個實施例。第6A、6B與6C圖分別顯示高壓元件600的上視示意圖、AA’剖線剖視示意圖與BB’剖線 剖視示意圖。如第6A-6C圖所示，高壓元件600包含：半導體層61’、埋層61”、漂移井區62、絕緣結構63、漂移氧化區64、緩衝區65、通道井區66、通道井區接點66’、閘極67、源極68以及汲極69。半導體層61’形成於基板61上，半導體層61’於垂直方向(如第6B與6C圖中之實線箭號方向所示意，下同)上，具有相對之上表面61a與下表面61b。基板61例如但不限於為一P型或N型的半導體矽基板。半導體層61’例如以磊晶的步驟，形成於基板61上，或是以基板61的部分，作為半導體層61’。形成半導體層61’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第6A-6C圖，其中，絕緣結構63形成於上表面61a上並連接於上表面61a，用以定義操作區63a(如第6A圖中虛線框所示意)。絕緣結構63並不限於如圖所示之區域氧化(local oxidation of silicon,LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation,STI)結構。漂移氧化區64形成於該上表面61a上並連接於上表面61a，且位於操作區63a中之漂移區62a(如第6B與6C圖中虛線框所示意)上並連接於漂移區62a。
漂移井區62具有第一導電型，形成於半導體層61’之操作區63a中，且於垂直方向上，漂移井區62位於上表面61a下並連接於上表面61a。通道井區66具有第二導電型，形成於上表面61a下之操作區63a中，且於垂直方向上，通道井區66位於上表面61a下並連接於上表面61a，通道井區66之第二導電型之雜質濃度為第一雜質濃度。通道井區接點66’具有第二導電型，用以作為通道井區66之電性接點，於垂直方向上，通道井區接點66’形成於上表面61a下並連接於上表面61a之通道井區66中。請同時參閱第2A圖下方的局部上視圖所示，通道井區接點66’包括主通道井區接點以及至少一子通道井區接點。由上視圖視之，主通道井區接點與源極68相鄰接，並分別大致上為沿著寬度方向(如第6A圖中之實線箭號方向所示意，下同)上而延伸之長方形，且源極68介於主通道井區接點與閘極 67之間。子通道井區接點係自部分主通道井區接點在通道方向(如第6A-6C圖中之虛線箭號方向所示意，下同)上，向閘極67延伸，接觸到反轉電流通道。緩衝區65具有第二導電型，形成於操作區63a中，且於垂直方向上，緩衝區65位於上表面61a下並連接於上表面61a，緩衝區65於半導體層61’中之上表面61a下，包覆所有通道井區66之外圍，且緩衝區65之第二導電型之雜質濃度為第二雜質濃度，其低於第一雜質濃度。緩衝區65與漂移井區62在通道方向上鄰接。閘極67形成於半導體層61’之上表面61a上的操作區63a中，由上視圖視之，閘極67大致為沿著寬度方向上而延伸之長方形，且於垂直方向上，部分通道井區66與緩衝區65位於閘極67正下方並連接於閘極67，以提供高壓元件600在導通操作中之反轉電流通道。
請繼續參閱第6A-6C圖，源極68與汲極69具有第一導電型，於垂直方向上，源極68與汲極69形成於上表面61a下並連接於上表面61a之操作區63a中，且源極68與汲極69分別位於閘極67在通道方向之外部下方之通道井區66中與遠離通道井區66側之漂移井區62中，且於通道方向上，漂移區62a位於汲極69與緩衝區65之間，靠近上表面61a之漂移井區62中，用以作為高壓元件600在導通操作中之漂移電流通道，且於垂直方向上，源極68與汲極69位於上表面61a下並連接於上表面61a。埋層61”具有第一導電型，於垂直方向上，形成於通道井區66下方且與通道井區66連接，且埋層61”於操作區63a內，完全覆蓋通道井區66下方。在垂直方向上，埋層61”例如形成於基板61與半導體層61’接面兩側，部分埋層61”位於基板61中，且部分埋層61”位於半導體層61’中。
本實施例與第四個實施例不同之處，在於，在第四個實施例中，漂移氧化區54為LOCOS結構，而在本實施例中，漂移氧化區64為化學氣相沉積(chemical vapor deposition,CVD)氧化區。CVD氧化區由CVD製程沉積步驟而形成，為本領域中具有通常知識者所熟知，在此不予贅述。
請參考第7A-7C圖，其顯示本發明的第六個實施例。第7A、7B與7C圖分別顯示高壓元件700的上視示意圖、AA’剖線剖視示意圖與BB’剖線剖視示意圖。如第7A-7C圖所示，高壓元件700包含：半導體層71’、埋層71”、漂移井區72、絕緣結構73、漂移氧化區74、緩衝區75、通道井區76、通道井區接點76’、閘極77、源極78以及汲極79。半導體層71’形成於基板71上，半導體層71’於垂直方向(如第7B與7C圖中之實線箭號方向所示意，下同)上，具有相對之上表面71a與下表面71b。基板71例如但不限於為一P型或N型的半導體矽基板。半導體層71’例如以磊晶的步驟，形成於基板71上，或是以基板71的部分，作為半導體層71’。形成半導體層71’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第7A-7C圖，其中，絕緣結構73形成於上表面71a上並連接於上表面71a，用以定義操作區73a(如第7A圖中虛線框所示意)。絕緣結構73並不限於如圖所示之區域氧化(local oxidation of silicon,LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation,STI)結構。漂移氧化區74形成於該上表面71a上並連接於上表面71a，且位於操作區73a中之漂移區72a(如第7B與7C圖中虛線框所示意)上並連接於漂移區72a。
漂移井區72具有第一導電型，形成於半導體層71’之操作區73a中，且於垂直方向上，漂移井區72位於上表面71a下並連接於上表面71a。通道井區76具有第二導電型，形成於上表面71a下之操作區73a中，且於垂直方向上，通道井區76位於上表面71a下並連接於上表面71a，通道井區76之第二導電型之雜質濃度為第一雜質濃度。通道井區接點76’具有第二導電型，用以作為通道井區76之電性接點，於垂直方向上，通道井區接點76’形成於上表面71a下並連接於上表面71a之通道井區76中。請同時參閱第2A圖下方的局部上視圖所示，通道井區接點76’包括主通道井區接點以及至少一子通道井區接點。由上視圖視之，主通道 井區接點與源極78相鄰接，並分別大致上為沿著寬度方向(如第7A圖中之實線箭號方向所示意，下同)上而延伸之長方形，且源極78介於主通道井區接點與閘極77之間。子通道井區接點係自部分主通道井區接點在通道方向(如第7A-7C圖中之虛線箭號方向所示意，下同)上，向閘極77延伸，接觸到反轉電流通道。緩衝區75具有第二導電型，形成於操作區73a中，且於垂直方向上，緩衝區75位於上表面71a下並連接於上表面71a，緩衝區75於半導體層71’中之上表面71a下，包覆所有通道井區76之外圍，且緩衝區75之第二導電型之雜質濃度為第二雜質濃度，其低於第一雜質濃度。緩衝區75與漂移井區72在通道方向上鄰接。閘極77形成於半導體層71’之上表面71a上的操作區73a中，由上視圖視之，閘極77大致為沿著寬度方向上而延伸之長方形，且於垂直方向上，部分通道井區76與緩衝區75位於閘極77正下方並連接於閘極77，以提供高壓元件700在導通操作中之反轉電流通道。
請繼續參閱第7A-7C圖，源極78與汲極79具有第一導電型，於垂直方向上，源極78與汲極79形成於上表面71a下並連接於上表面71a之操作區73a中，且源極78與汲極79分別位於閘極77在通道方向之外部下方之通道井區76中與遠離通道井區76側之漂移井區72中，且於通道方向上，漂移區72a位於汲極79與通道井區76之間，靠近上表面71a之漂移井區72中，用以作為高壓元件700在導通操作中之漂移電流通道，且於垂直方向上，源極78與汲極79位於上表面71a下並連接於上表面71a。埋層71”具有第一導電型，於垂直方向上，形成於通道井區76下方且與通道井區76連接，且埋層71”於操作區73a內，完全覆蓋通道井區76下方。在垂直方向上，埋層71”例如形成於基板71與半導體層71’接面兩側，部分埋層71”位於基板71中，且部分埋層71”位於半導體層71’中。
本實施例與第四個實施例不同之處，在於，在第四個實施例中，漂移氧化區74為LOCOS結構，而在本實施例中，漂移氧化區74為淺溝槽絕緣 (shallow trench isolation,STI)結構。STI結構為本領域中具有通常知識者所熟知，在此不予贅述。
請參考第8A-8O圖，其顯示本發明的第七個實施例。第8A-8O圖顯示高壓元件200製造方法的剖視示意圖(第8B-8G、8I-8M與8O圖)或上視示意圖(第8A、8H、8K與8N圖)。第8B圖顯示第8A圖中AA’剖線剖視示意圖。如第8A與8B圖所示，首先形成半導體層21’於基板21上，半導體層21’於垂直方向(如第8B圖中之實線箭號方向所示意，下同)上，具有相對之上表面21a與下表面21b。基板21例如但不限於為一P型或N型的半導體矽基板。半導體層21’例如以磊晶的步驟，形成於基板21上，或是以基板21的部分，作為半導體層21’。形成半導體層21’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第8A與8B圖，接著，形成絕緣結構23與漂移氧化區24於上表面21a上並連接於上表面21a。絕緣結構23用以定義操作區23a(如第8A圖中虛線框所示意)。絕緣結構23並不限於如圖所示之區域氧化(local oxidation of silicon,LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation,STI)結構。漂移氧化區24位於操作區23a中之漂移區22a上並連接於漂移區22a。
接著，請參閱第8C圖，形成井區22於半導體層21’之操作區23a中，且於垂直方向上，井區22位於上表面21a下並連接於上表面21a。井區22具有第一導電型，例如可利用例如但不限於離子植入製成步驟，將第一導電型雜質，以加速離子的形式，如第8C圖中虛線箭號所示意，植入操作區23a中，以形成井區22。
接著，請參閱第8D圖，形成緩衝區25於操作區23a的井區22中，且於垂直方向上，緩衝區25位於上表面21a下並連接於上表面21a。緩衝區25具有第二導電型，形成緩衝區25之步驟，例如但不限於利用由微影製程步驟形成光阻層25’為遮罩，將第二導電型雜質摻雜至井區22中，以形成緩衝區25。其中， 本實施例可利用例如但不限於離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入井區22中，以形成緩衝區25。
接著，請參閱第8E圖，形成本體區26於操作區23a的井區22中，且於垂直方向上，本體區26位於上表面21a下並連接於上表面21a。本體區26具有第二導電型，形成本體區26之步驟，例如但不限於利用由微影製程步驟形成光阻層263為遮罩，將第二導電型雜質摻雜至井區22中，以形成本體區26。其中，本實施例可利用例如但不限於離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入井區22中，以形成本體區26。緩衝區25於半導體層21’中之上表面21a下，包覆所有本體區26之外圍，且緩衝區25之第二導電型之雜質濃度為第二雜質濃度，其低於第一雜質濃度。
接著，請參閱第8F圖，形成閘極27的介電層271與導電層272於半導體層21’之上表面21a上的操作區23a中，由上視圖第2A圖視之，閘極27大致為沿著寬度方向(如第2A圖中之實線箭號方向所示意，下同)上而延伸之長方形，且於垂直方向(如第8F圖中之實線箭號方向所示意，下同)上，部分本體區26與緩衝區25位於閘極27正下方並連接於閘極27，以提供高壓元件200在導通操作中之反轉電流通道。
請繼續參閱第8F圖，例如在形成閘極27的介電層271與導電層272後，形成輕摻雜區281，以避免高壓元件200於導通操作時，間隔層273下方的本體區26無法形成反轉電流通道。形成輕摻雜區281的方法，例如將第一導電型雜質摻雜至本體區26中，以形成輕摻雜區281。其中，本實施例可利用例如但不限於離子植入製程步驟，將第一導電型雜質，以加速離子的形式，植入本體區26中，以形成輕摻雜區281。
接著，請參閱第8G圖，形成間隔層273於導電層272側面之外，以形成閘極27。接著，請參閱第8H、8I與8J圖，其中，第8I與8J圖分別顯示第8H 圖中AA’剖線之剖視示意圖與BB’剖線之剖視示意圖。在垂直方向上，形成源極28與汲極29於上表面21a下並連接於上表面21a之操作區23a中，且源極28與汲極29分別位於閘極27在通道方向之外部下方之本體區26中與遠離本體區26側之井區22中，且於通道方向上，漂移區22a位於汲極29與緩衝區25之間，靠近上表面21a之井區22中，用以作為高壓元件200在導通操作中之漂移電流通道，且於垂直方向上，源極28與汲極29位於上表面21a下並連接於上表面21a。源極28與汲極29具有第一導電型，形成源極28與汲極29之步驟，例如但不限於利用由微影製程步驟形成光阻層28’為遮罩，將第一導電型雜質分別摻雜至本體區26中與井區22中，以形成源極28與汲極29。其中，本實施例可利用例如但不限於離子植入製程步驟，將第一導電型雜質，以加速離子的形式，植入本體區26中與井區22中，以形成源極28與汲極29。需說明的是，光阻層28’須遮罩子本體極262’區域，以避免形成源極28的離子植入製程步驟，將第一導電型雜質，植入子本體極262’所定義的區域中，如第8H圖與BB’剖線示意圖第8J圖所示意。
接著，請參閱第8K、8L與8M圖，其中，第8L與8M圖分別顯示第8K圖中AA’剖線之剖視示意圖與BB’剖線之剖視示意圖。如第8K、8L與8M圖所示，形成本體極26’於本體區26中。本體極26’具有第二導電型，用以作為本體區26之電性接點，於垂直方向上，本體極26’形成於上表面21a下並連接於上表面21a之本體區26中。請同時參閱第2A圖下方的局部上視圖所示，本體極26’包括主本體極261’以及至少一子本體極262’。由上視圖第2A圖下方的局部上視圖視之，主本體極261’與源極28相鄰接，並分別大致上為沿著寬度方向上而延伸之長方形，且源極28介於主本體極261’與閘極27之間。子本體極262’係自部分主本體極261’在通道方向上，向閘極27延伸，接觸到反轉電流通道。形成本體極26’之步驟，例如但不限於利用由微影製程步驟形成光阻層26”為遮罩，將第二導電型雜質摻雜至本體區26中，以形成本體極26’。其中，本實施例可利用例如但不 限於離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入本體區26中，以形成本體極26’。
接著，請參閱第8N與8O圖，其中，第8O圖顯示第8N圖中AA’剖線之剖視示意圖。如第8N與8O圖所示，移除光阻層26”以形成高壓元件200。
請參考第9A-9L圖，其顯示本發明的第八個實施例。第9A-9L圖顯示高壓元件500製造方法的上視視意圖與剖視示意圖。如第9A與9B圖所示，首先形成半導體層51’於基板51上，半導體層51’於垂直方向(如第9B圖中之實線箭號方向所示意，下同)上，具有相對之上表面51a與下表面51b。基板51例如但不限於為一P型或N型的半導體矽基板。半導體層51’例如以磊晶的步驟，形成於基板51上，或是以基板51的部分，作為半導體層51’。形成半導體層51’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第9A與9B圖，接著，形成絕緣結構53於上表面51a上並連接於上表面51a，用以定義操作區53a。絕緣結構53並不限於如圖所示之區域氧化(local oxidation of silicon,LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation,STI)結構。形成絕緣結構53的同時，例如以相同的製程步驟形成漂移氧化區54於該上表面51a上並連接於上表面51a，且漂移氧化區54位於操作區53a中之漂移區52a(如第9A圖中虛線框所示意)上並連接於漂移區52a。接著，請同時參閱第5A-5C圖，於垂直方向上，形成埋層51”於通道井區56下方且與通道井區56連接，且埋層51”於操作區53a內，完全覆蓋通道井區56下方。在垂直方向上，埋層51”例如形成於基板51與半導體層51’接面兩側，部分埋層51”位於基板51中，且部分埋層51”位於半導體層51’中。埋層51”具有第一導電型，例如可利用例如但不限於離子植入製成步驟，將第一導電型雜質，以加速離子的形式，植入基板51中，以形成埋層51”。
接著，請參閱第9C圖，形成漂移井區52於半導體層51’之操作區53a中，且於垂直方向上，漂移井區52位於上表面51a(如圖中粗黑實線所示意)下並連接於上表面51a。漂移井區52具有第一導電型，形成漂移井區52之步驟，例如但不限於利用由微影製程步驟形成光阻層52’為遮罩，將第一導電型雜質摻雜至半導體層51’中，以形成漂移井區52。其中，本實施例可利用例如但不限於離子植入製程步驟，將第一導電型雜質，以加速離子的形式，植入半導體層51’中，以形成漂移井區52。
接著，請參閱第9D圖，形成緩衝區55於上表面51a下之操作區53a中，且於垂直方向上，緩衝區55位於上表面51a下並連接於上表面51a。緩衝區55與漂移井區52在通道方向(如第9D圖中之虛線箭號方向所示意，下同)上鄰接。緩衝區55具有第二導電型，形成緩衝區55之步驟，例如但不限於利用由微影製程步驟形成光阻層55’為遮罩，將第二導電型雜質摻雜至半導體層51’中，以形成緩衝區55。其中，本實施例可利用例如但不限於離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入半導體層51’中，以形成緩衝區55。
接著，請參閱第9E圖，形成通道井區56於上表面51a下之操作區53a中，且於垂直方向上，通道井區56位於上表面51a下並連接於上表面51a。通道井區56具有第二導電型，形成通道井區56之步驟，例如但不限於利用由微影製程步驟形成光阻層563為遮罩，將第二導電型雜質摻雜至半導體層51’中，以形成通道井區56。其中，本實施例可利用例如但不限於離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入半導體層51’中，以形成通道井區56。
接著，請參閱第9F圖，形成閘極57的介電層與導電層於半導體層51’之上表面51a上的操作區53a中，由上視圖視之，閘極57大致為沿著寬度方向上而延伸之長方形，且於垂直方向上，部分通道井區56與緩衝區55位於閘極57正下方並連接於閘極57，以提供高壓元件500在導通操作中之反轉電流通道。
請繼續參閱第9F圖，例如在形成閘極57的介電層與導電層後，形成輕摻雜區581，以避免高壓元件500於導通操作時，間隔層下方的本體區56無法形成反轉電流通道。形成輕摻雜區581的方法，例如將第一導電型雜質摻雜至本體區56中，以形成輕摻雜區581。其中，本實施例可利用例如但不限於離子植入製程步驟，將第一導電型雜質，以加速離子的形式，植入本體區56中，以形成輕摻雜區581。
接著，請參閱第9G-9I圖，其中，第9H與9I圖分別顯示第9G圖中AA’剖線之剖視示意圖與BB’剖線之剖視示意圖。形成間隔層於導電層側面之外，以形成閘極57。接著，於垂直方向上，形成具有第一導電型之源極58與汲極59，源極58與汲極59於上表面51a下並連接於上表面51a之操作區53a中，且源極58與汲極59分別位於閘極57在通道方向之外部下方之通道井區56中與遠離通道井區56側之漂移井區52中，且於通道方向上，漂移區52a位於汲極59與通道井區56之間，靠近上表面51a之漂移井區52中，用以作為高壓元件500在導通操作中之漂移電流通道，源極58與汲極59位於上表面51a下並連接於上表面51a。源極58與汲極59具有第一導電型，形成源極58與汲極59之步驟，例如但不限於利用由微影製程步驟形成光阻層58’為遮罩，將第一導電型雜質分別摻雜至通道井區56中與漂移井區52中，以形成源極58與汲極59。其中，本實施例可利用例如但不限於離子植入製程步驟，將第一導電型雜質，以加速離子的形式，植入通道井區56中與漂移井區52中，以形成源極58與汲極59。需說明的是，光阻層58’須遮罩子本體極區域，以避免形成源極58的離子植入製程步驟，將第一導電型雜質，植入子本體極所定義的區域中，如第9G圖與BB’剖線示意圖第9I圖所示意。
接著，請參閱第9J、9K與9L圖，其中，第9K與9L圖分別顯示第9J圖中AA’剖線之剖視示意圖與BB’剖線之剖視示意圖。如第9J、9K與9L圖所示，形成通道井區接點56’於通道井區56中。通道井區接點56’具有第二導電型， 用以作為通道井區56之電性接點，於垂直方向上，通道井區接點56’形成於上表面51a下並連接於上表面51a之通道井區56中。請同時參閱第2A圖下方的局部上視圖所示，通道井區接點56’包括主通道井區接點以及至少一子通道井區接點。由上視圖第2A圖下方的局部上視圖視之，主通道井區接點與源極58相鄰接，並分別大致上為沿著寬度方向上而延伸之長方形，且源極58介於主通道井區接點與閘極57之間。子通道井區接點係自部分主通道井區接點在通道方向上，向閘極57延伸，接觸到反轉電流通道。形成通道井區接點56’之步驟，例如但不限於利用由微影製程步驟形成光阻層56”為遮罩，將第二導電型雜質摻雜至通道井區56中，以形成通道井區接點56’。其中，本實施例可利用例如但不限於離子植入製程步驟，將第二導電型雜質，以加速離子的形式，植入通道井區56中，以形成通道井區接點56’。
請參考第10A-10C圖，其顯示本發明的第九個實施例。第10A、10B與10C圖分別顯示高壓元件800的上視示意圖、AA’剖線剖視示意圖與BB’剖線剖視示意圖。如第10A-10C圖所示，高壓元件800包含：半導體層81’、井區82、絕緣結構83、漂移氧化區84、緩衝區85、本體區86、本體極86’、閘極87、源極88以及汲極89。半導體層81’形成於基板81上，半導體層81’於垂直方向(如第10B與10C圖中之實線箭號方向所示意，下同)上，具有相對之上表面81a與下表面81b。基板81例如但不限於為一P型或N型的半導體矽基板。半導體層81’例如以磊晶的步驟，形成於基板81上，或是以基板81的部分，作為半導體層81’。形成半導體層81’的方式，為本領域中具有通常知識者所熟知，在此不予贅述。
請繼續參閱第10A-10C圖，其中，絕緣結構83形成於上表面81a上並連接於上表面81a，用以定義操作區83a(如第10A圖中虛線框所示意)。絕緣結構83並不限於如第10B與10C圖所示之區域氧化(local oxidation of silicon,LOCOS)結構，亦可為淺溝槽絕緣(shallow trench isolation,STI)結構。漂移氧化區 84形成於該上表面81a上並連接於上表面81a，且位於操作區83a中之漂移區82a(如第10B與10C圖中虛線框所示意)上並連接於漂移區82a。
井區82具有第一導電型，形成於半導體層81’之操作區83a中，且於垂直方向上，井區82位於上表面81a下並連接於上表面81a。本體區86具有第二導電型，形成於操作區83a的井區82中，且於垂直方向上，本體區86位於上表面81a下並連接於上表面81a，本體區86之第二導電型之雜質濃度為第一雜質濃度。本體極86’具有第二導電型，用以作為本體區86之電性接點，於垂直方向上，本體極86’形成於上表面81a下並連接於上表面81a之本體區86中。如第10A圖下方的局部上視圖所示，本體極86’包括主本體極以及至少一子本體極。由上視圖第10A圖下方的局部上視圖視之，主本體極與源極88相鄰接，並分別大致上為沿著寬度方向(如第10A圖中之實線箭號方向所示意，下同)上而延伸之長方形，且源極88介於主本體極與閘極87之間。子本體極係自部分主本體極在通道方向(如第10A-10C圖中之虛線箭號方向所示意，下同)上，向閘極87延伸，接觸到反轉電流通道。緩衝區85具有第二導電型，形成於操作區83a的井區82中，且於垂直方向上，緩衝區85位於上表面81a下並連接於上表面81a，緩衝區85於半導體層81’中之上表面81a下，包覆所有本體區86之外圍，且緩衝區85之第二導電型之雜質濃度為第二雜質濃度，其低於第一雜質濃度。閘極87形成於半導體層81’之上表面81a上的操作區83a中，由上視圖視之，閘極87大致為沿著寬度方向上而延伸之長方形，且於垂直方向上，部分本體區86與緩衝區85位於閘極87正下方並連接於閘極87，以提供高壓元件800在導通操作中之反轉電流通道。
請繼續參閱第10A-10C圖，源極88與汲極89具有第一導電型，於垂直方向上，源極88與汲極89形成於上表面81a下並連接於上表面81a之操作區83a中，且源極88與汲極89分別位於閘極87在通道方向之外部下方之本體區86中與遠離本體區86側之井區82中，且於通道方向上，漂移區82a位於汲極89與緩衝 區85之間，靠近上表面81a之井區82中，用以作為高壓元件800在導通操作中之漂移電流通道。且於垂直方向上，源極88與汲極89位於上表面81a下並連接於上表面81a。
本實施例與第一個實施例不同之處，在於本實施例的本體極86’包括複數子本體極，複數子本體極於寬度方向上平行排列，且彼此不連接，並將源極88分割為複數於寬度方向上平行排列，且彼此不連接的區域。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如深井區等；又如，微影技術並不限於光罩技術，亦可包含電子束微影技術。凡此種種，皆可根據本發明的教示類推而得。此外，所說明之各個實施例，並不限於單獨應用，亦可以組合應用，例如但不限於將兩實施例併用。因此，本發明的範圍應涵蓋上述及其他所有等效變化。此外，本發明的任一實施型態不必須達成所有的目的或優點，因此，請求專利範圍任一項也不應以此為限。

Claims (18)

  1. 一種高壓元件，包含：一半導體層，形成於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面；一絕緣結構，形成於該上表面上並連接於該上表面，用以定義一操作區；一漂移氧化區，形成於該上表面上並連接於該上表面，且位於該操作區中之一漂移區上並連接於該漂移區；一井區，具有一第一導電型，形成於該半導體層之該操作區中，且於該垂直方向上，該井區位於上表面下並連接於該上表面；一本體區，具有一第二導電型，形成於該操作區的該井區中，且於該垂直方向上，該本體區位於該上表面下並連接於該上表面，該本體區具有一第一雜質濃度；一本體極，具有該第二導電型，用以作為該本體區之一電性接點，於該垂直方向上，該本體極形成於該上表面下並連接於該上表面之該本體區中，該本體極包括一主本體極以及至少一子本體極；一緩衝區，具有該第二導電型，形成於該操作區的該井區中，且於該垂直方向上，該緩衝區位於該上表面下並連接於該上表面，該緩衝區於該半導體層中之該上表面下，包覆所有該本體區之外圍，且該緩衝區之一第二雜質濃度低於該第一雜質濃度；一閘極，形成於該半導體層之該上表面上的該操作區中，由上視圖視之，該閘極大致為沿著一寬度方向上而延伸之長方形，且於該垂直方向上，部分該本體區與該緩衝區位於該閘極正下方並連接於該閘極，以提供該高壓元件在一導通操作中之一反轉電流通道；以及一源極與一汲極，具有該第一導電型，於該垂直方向上，該源極與該汲極形成於該上表面下並連接於該上表面之該操作區中，且該源極與該汲極分別位於該閘極之外部下方之該本體區中與遠離該本體區側之該井區中，且於一通道方向上，該漂移區位於該汲極與該緩衝區之間，連接該上表面之該井區中，用以作為該高壓元件在該導通操作中之一漂移電流通道，且於該垂直方向上，該源極與該汲極位於該上表面下並連接於該上表面；其中，由上視圖視之，該主本體極與該源極相鄰接，並分別大致上為沿著該寬度方向上而延伸之長方形，且該源極介於該主本體極與該閘極之間，該子本體極係自部分該主本體極在該通道方向上，向該閘極延伸，接觸到該反轉電流通道；其中該本體極包括複數該子本體極，且該複數子本體極不彼此連接。
  2. 如申請專利範圍第1項所述之高壓元件，其中該漂移氧化區包括一區域氧化(local oxidation of silicon,LOCOS)結構、一淺溝槽絕緣(shallow trench isolation,STI)結構或一化學氣相沉積(chemical vapor deposition,CVD)氧化區。
  3. 如申請專利範圍第1項所述之高壓元件，其中該源極、該本體區及該緩衝區、以及該井區組成一寄生電晶體，且該子本體極提供一熱載子吸收通道，以抑制該寄生電晶體導通。
  4. 如申請專利範圍第1項所述之高壓元件，其中該緩衝區於該高壓元件之一暫態操作中，降低該本體區與該井區間之電容。
  5. 一種高壓元件製造方法，包含：形成一半導體層於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面；形成一絕緣結構於該上表面上並連接於該上表面，用以定義一操作區；形成一漂移氧化區於該上表面上並連接於該上表面，且位於該操作區中之一漂移區上並連接於該漂移區；形成一井區於該半導體層之該操作區中，且於該垂直方向上，該井區位於上表面下方並連接於該上表面，該井區具有一第一導電型；形成一本體區於該操作區的該井區中，且於該垂直方向上，該本體區位於上表面下方並連接於該上表面，該本體區具有一第二導電型，該本體區具有一第一雜質濃度；形成一本體極於該本體區中，於該垂直方向上，該本體極位於該上表面下並連接於該上表面，該本體極包括一主本體極以及至少一子本體極，該本體極具有該第二導電型，用以作為該本體區之一電性接點；形成一緩衝區於該操作區的該井區中，且於該垂直方向上，該緩衝區位於該上表面下並連接於該上表面，該緩衝區於該半導體層中之該上表面下，包覆所有該本體區之外圍，該緩衝區具有該第二導電型，且該緩衝區之一第二雜質濃度低於該第一雜質濃度；形成一閘極於該半導體層之該上表面上的該操作區中，由上視圖視之，該閘極大致為沿著一寬度方向上而延伸之長方形，且於該垂直方向上，部分該本體區與該緩衝區位於該閘極正下方並連接於該閘極，以提供該高壓元件在一導通操作中之一反轉電流通道；以及於該垂直方向上，形成一源極與一汲極於該上表面下並連接於該上表面之該操作區中，該源極與該汲極具有該第一導電型，且分別位於該閘極之外部下方之該本體區中與遠離該本體區側之該井區中，且於一通道方向上，該漂移區位於該汲極與該本體區間，連接該上表面之該井區中，用以作為該高壓元件在該導通操作中之一漂移電流通道，且於該垂直方向上，該源極與該汲極位於該上表面下並連接於該上表面；其中，由上視圖視之，該主本體極與該源極相鄰接，並分別大致上為沿著該寬度方向上而延伸之長方形，且該源極介於該主本體極與該閘極之間，該子本體極係自部分該主本體極在該通道方向上，向該閘極延伸，接觸到該反轉電流通道；其中該本體極包括複數該子本體極，且該複數子本體極不彼此連接。
  6. 如申請專利範圍第5項所述之高壓元件製造方法，其中該漂移氧化區包括一區域氧化(local oxidation of silicon,LOCOS)結構、一淺溝槽絕緣(shallow trench isolation,STI)結構或一化學氣相沉積(chemical vapor deposition,CVD)氧化區。
  7. 如申請專利範圍第5項所述之高壓元件製造方法，其中該源極、該本體區及該緩衝區、以及該井區組成一寄生電晶體，且該子本體極提供一熱載子吸收通道，以抑制該寄生電晶體導通。
  8. 如申請專利範圍第5項所述之高壓元件製造方法，其中該緩衝區於該高壓元件之一暫態操作中，降低該本體區與該井區間之電容。
  9. 一種高壓元件，包含：一半導體層，形成於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面；一絕緣結構，形成於該上表面上並連接於該上表面，用以定義一操作區；一漂移氧化區，形成於該上表面上並連接於該上表面，且位於該操作區中之一漂移區上並連接於該漂移區；一漂移井區，具有一第一導電型，形成於該上表面下之該操作區中，且於該垂直方向上，該漂移井區位於上表面下並連接於該上表面；一通道井區，具有該第二導電型，且於該垂直方向上，形成於該上表面下之該操作區中，且該通道井區具有一第一雜質濃度；一通道井區接點，具有該第二導電型，用以作為該通道井區之一電性接點，於該垂直方向上，該通道井區接點形成於該上表面下並連接於該上表面之該通道井區中，該通道井區接點包括一主通道井區接點以及至少一子通道井區接點；一緩衝區，具有該第二導電型，形成於該操作區中，且於該垂直方向上，該緩衝區位於該上表面下並連接於該上表面，該緩衝區於該半導體層中之該上表面下，包覆所有該通道井區之外圍，該緩衝區與該漂移井區在一通道方向上鄰接，且該緩衝區之一第二雜質濃度低於該第一雜質濃度；一埋層，具有一第一導電型，於該垂直方向上，形成於該通道井區下方且與該通道井區連接，且該埋層於該操作區內，完全覆蓋該通道井區；一閘極，於該垂直方向上，形成於該半導體層之該上表面上的該操作區中，由上視圖視之，該閘極大致為沿著一寬度方向上而延伸之長方形，且於該垂直方向上，部分該通道井區與該緩衝區位於該閘極正下方，用以提供該高壓元件在一導通操作中之一反轉電流通道；以及一源極與一汲極，具有該第一導電型，於該垂直方向上，該源極與該汲極形成於該上表面下之該操作區中，且該源極與該汲極分別位於該閘極之外部下方之該通道井區中與遠離該通道井區側之該漂移井區中，且於一通道方向上，該漂移區位於該汲極與該緩衝區之間，靠近該上表面之該漂移井區中，用以作為該高壓元件在該導通操作中之一漂移電流通道，且於該垂直方向上，該源極與該汲極位於該上表面下並連接於該上表面；其中，由上視圖視之，該主通道井區接點與該源極相鄰接，並分別大致上為沿著該寬度方向上而延伸之長方形，且該源極介於該主通道井區接點與該閘極之間，該子通道井區接點係自部分該主通道井區接點在該通道方向上，向該閘極延伸，接觸到該反轉電流通道。
  10. 如申請專利範圍第9項所述之高壓元件，其中該漂移氧化區包括一區域氧化(local oxidation of silicon,LOCOS)結構、一淺溝槽絕緣(shallow trench isolation,STI)結構或一化學氣相沉積(chemical vapor deposition,CVD)氧化區。
  11. 如申請專利範圍第9項所述之高壓元件，其中該通道井區接點包括複數該子通道井區接點，且該複數子通道井區接點不彼此連接。
  12. 如申請專利範圍第9項所述之高壓元件，其中該源極、該本體區及該緩衝區、以及該漂移井區組成一寄生電晶體，且該子通道井區接點提供一熱載子吸收通道，以抑制該寄生電晶體導通。
  13. 如申請專利範圍第9項所述之高壓元件，其中該緩衝區於該高壓元件之一暫態操作中，降低該本體區與該井區間之電容。
  14. 一種高壓元件製造方法，包含：形成一半導體層於一基板上，該半導體層於一垂直方向上，具有相對之一上表面與一下表面；形成一絕緣結構於該上表面上並連接於該上表面，用以定義一操作區；形成一漂移氧化區於該上表面上並連接於該上表面，且位於該操作區中之一漂移區上並連接於該漂移區；形成一漂移井區於該上表面下之該操作區中，且於該垂直方向上，該漂移井區位於上表面下並連接於該上表面，該漂移井區具有一第一導電型；於該垂直方向上，形成一通道井區於該上表面下之該操作區中，該通道井區具有該第二導電型，且該通道井區具有一第一雜質濃度；於該垂直方向上，形成一通道井區接點於該上表面下並連接於該上表面之該通道井區中，該通道井區接點包括一主通道井區接點以及至少一子通道井區接點，該通道井區接點具有該第二導電型，用以作為該通道井區之一電性接點；形成一緩衝區於該操作區中，且於該垂直方向上，該緩衝區位於該上表面下並連接於該上表面，該緩衝區於該半導體層中之該上表面下，包覆所有該通道井區之外圍，該緩衝區與該漂移井區在一通道方向上鄰接，該緩衝區具有該第二導電型，且該緩衝區之一第二雜質濃度低於該第一雜質濃度；於該垂直方向上，形成一埋層於該通道井區下方且與該通道井區連接，且該埋層於該操作區內，完全覆蓋該通道井區，該埋層具有一第一導電型；於該垂直方向上，形成一閘極於該半導體層之該上表面上的該操作區中，由上視圖視之，該閘極大致為沿著一寬度方向上而延伸之長方形，且於該垂直方向上，部分該通道井區與該緩衝區位於該閘極正下方，用以提供該高壓元件在一導通操作中之一反轉電流通道；以及於該垂直方向上，形成一源極與一汲極於該上表面下之該操作區中，該源極與該汲極具有該第一導電型，且分別位於該閘極之外部下方之該通道井區中與遠離該通道井區側之該漂移井區中，且於一通道方向上，該漂移區位於該汲極與該緩衝區之間，靠近該上表面之該漂移井區中，用以作為該高壓元件在該導通操作中之一漂移電流通道，且於該垂直方向上，該源極與該汲極位於該上表面下並連接於該上表面；其中，由上視圖視之，該主通道井區接點與該源極相鄰接，並分別大致上為沿著該寬度方向上而延伸之長方形，且該源極介於該主通道井區接點與該閘極之間，該子通道井區接點係自部分該主通道井區接點在該通道方向上，向該閘極延伸，接觸到該反轉電流通道。
  15. 如申請專利範圍第14項所述之高壓元件製造方法，其中該漂移氧化區包括一區域氧化(local oxidation of silicon,LOCOS)結構、一淺溝槽絕緣(shallow trench isolation,STI)結構或一化學氣相沉積(chemical vapor deposition,CVD)氧化區。
  16. 如申請專利範圍第14項所述之高壓元件製造方法，其中該通道井區接點包括複數該子通道井區接點，且該複數子通道井區接點不彼此連接。
  17. 如申請專利範圍第14項所述之高壓元件製造方法，其中該源極、該通道井區及該緩衝區、以及該漂移井區組成一寄生電晶體，且該子通道井區接點提供一熱載子吸收通道，以抑制該寄生電晶體導通。
  18. 如申請專利範圍第14項所述之高壓元件製造方法，其中該緩衝區於該高壓元件之一暫態操作中，降低該通道井區與該漂移井區間之電容。
TW107120252A 2018-06-12 2018-06-12 高壓元件及其製造方法 TWI656646B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107120252A TWI656646B (zh) 2018-06-12 2018-06-12 高壓元件及其製造方法
US16/352,795 US10811532B2 (en) 2018-06-12 2019-03-13 High voltage device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107120252A TWI656646B (zh) 2018-06-12 2018-06-12 高壓元件及其製造方法

Publications (2)

Publication Number Publication Date
TWI656646B true TWI656646B (zh) 2019-04-11
TW202002299A TW202002299A (zh) 2020-01-01

Family

ID=66996096

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107120252A TWI656646B (zh) 2018-06-12 2018-06-12 高壓元件及其製造方法

Country Status (2)

Country Link
US (1) US10811532B2 (zh)
TW (1) TWI656646B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201011913A (en) * 2008-09-03 2010-03-16 Nuvoton Technology Corp Lateral diffused metal oxide semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174070B2 (en) * 2009-12-02 2012-05-08 Alpha And Omega Semiconductor Incorporated Dual channel trench LDMOS transistors and BCD process with deep trench isolation
US11069804B2 (en) * 2018-08-31 2021-07-20 Alpha And Omega Semiconductor (Cayman) Ltd. Integration of HVLDMOS with shared isolation region

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201011913A (en) * 2008-09-03 2010-03-16 Nuvoton Technology Corp Lateral diffused metal oxide semiconductor device

Also Published As

Publication number Publication date
TW202002299A (zh) 2020-01-01
US10811532B2 (en) 2020-10-20
US20190378924A1 (en) 2019-12-12

Similar Documents

Publication Publication Date Title
TWI656642B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
US10840368B2 (en) Semiconductor device
TWI407564B (zh) 具有溝槽底部多晶矽結構之功率半導體及其製造方法
TWI668746B (zh) 高壓元件及其製造方法
TWI614892B (zh) 高壓元件及其製造方法
TWI644441B (zh) 高壓元件及其製造方法
US11239358B2 (en) Semiconductor structure with isolation structures in doped region and fabrication method thereof
TWI605586B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
KR20170114703A (ko) 게이트 전극 구조물 및 이를 포함하는 고전압 반도체 소자
TWI677094B (zh) 高壓元件及其製造方法
TWI656646B (zh) 高壓元件及其製造方法
CN111081775A (zh) 高压元件及其制造方法
TWI673870B (zh) 高壓元件及其製造方法
CN110838513B (zh) 高压元件及其制造方法
TWI665802B (zh) 高壓元件及其製造方法
CN110634949B (zh) 高压元件及其制造方法
TWI659539B (zh) 高壓元件及其製造方法
TWI759175B (zh) 高壓元件及其製造方法
CN110838512B (zh) 高压元件及其制造方法
CN110690267B (zh) 高压元件及其制造方法
TWI841913B (zh) 高壓元件及其製造方法
TWI668802B (zh) 金屬氧化物半導體元件及其製造方法
TW202333379A (zh) 高壓元件及其製造方法
TW202228288A (zh) 高壓元件及其製造方法
CN111106172A (zh) 高压元件及其制造方法