TWI651721B - 解碼方法以及儲存控制器 - Google Patents

解碼方法以及儲存控制器 Download PDF

Info

Publication number
TWI651721B
TWI651721B TW107108154A TW107108154A TWI651721B TW I651721 B TWI651721 B TW I651721B TW 107108154 A TW107108154 A TW 107108154A TW 107108154 A TW107108154 A TW 107108154A TW I651721 B TWI651721 B TW I651721B
Authority
TW
Taiwan
Prior art keywords
gray code
sum
read voltage
read
group
Prior art date
Application number
TW107108154A
Other languages
English (en)
Other versions
TW201939500A (zh
Inventor
蕭又華
劉笠勳
Original Assignee
大陸商深圳大心電子科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商深圳大心電子科技有限公司 filed Critical 大陸商深圳大心電子科技有限公司
Priority to TW107108154A priority Critical patent/TWI651721B/zh
Priority to US16/048,366 priority patent/US10482978B2/en
Application granted granted Critical
Publication of TWI651721B publication Critical patent/TWI651721B/zh
Publication of TW201939500A publication Critical patent/TW201939500A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本發明提供一種解碼方法。所述方法包括選擇多個字元 線中的目標字元線；利用不同的X個讀取電壓組分別讀取所述目標字元線的多個目標記憶胞，以獲得對應的X個葛雷碼總和組；計算所述X個葛雷碼總和組中每兩個相鄰的葛雷碼總和組各自的N-1個葛雷碼計數總和中排序相同的兩個葛雷碼計數總和之間的葛雷碼計數總和差值，以獲得對應所有所述每兩個葛雷碼總和組的X-1個葛雷碼計數總和差值組；以及根據所述X-1個葛雷碼計數總和差值組，從屬於所述X個讀取電壓組中的X*(N-1)個讀取電壓中決定N-1個最佳化讀取電壓。

Description

解碼方法以及儲存控制器
本發明是有關於一種解碼方法，且特別是有關於一種適用於配置有可複寫式非揮發性記憶體模組的儲存裝置的解碼方法與儲存控制器。
一般來說，在對可複寫式非揮發性記憶體模組讀取資料時，若頁面讀取失敗的情況沒有發生，系統會使用預設讀取電壓組或之前用過的最佳讀取電壓組來讀取資料。直到讀取失敗的情況發生，系統(儲存系統)才會不使用預設讀取電壓組或已用過的最佳電壓，並且對應地調整讀取電壓組。
換句話說，可複寫式非揮發性記憶體模組的最佳讀取電壓組值並不會是固定的。然而，傳統上調整讀取電壓組以獲得最佳讀取電壓組來讀取資料的作法是耗費資源的。舉例來說，第一種傳統的讀取電壓最佳化的過程會一直調整對應不同臨界電壓分佈的多個不同讀取電壓的大小(調整一個讀取電壓組中的對應一個臨界分佈交界的一個讀取電壓，並且固定該讀取電壓組中其餘 的讀取電壓)來讀取上述發生頁面讀取失敗的資料，以嘗試獲得最好的資料讀取結果且將對應最好的資料讀取結果的讀取電壓組作為對應用以儲存所述資料的實體單元的最佳化讀取電壓組。以TLC型快閃記憶體(一個記憶胞儲存3個位元值)為例，一個讀取電壓組內共有七個讀取電壓對應於不同電壓區段。採用傳統方法，需固定六個讀取電壓，並改變一個讀取電壓。若每個讀取電壓需調整X次(且經由讀取來獲得結果，以比較所有結果來找出最佳者)，則為了獲得最佳讀取電壓所使用的讀取次數為(23-1)*X=7*X次。此外，上述傳統的作法還需要準備已經驗證的資料。換言之，第一種傳統作法會需要耗費大量的計算資源(調整讀取電壓及驗證對應的讀取扣資料)與儲存空間(用以儲存已驗證資料的空間)，進而增加了解碼操作的負擔。
此外，第二種傳統作法是分別利用記憶體模組硬體規格上所被預先設定的多個調整讀取電壓組來對嘗試讀取所述資料，以找尋最佳的資料讀取結果。其中，每個調整讀取電壓組中的多個讀取電壓並不能被儲存裝置的控制器所設定，並且所述調整讀取電壓組的數量也是有限。換言之，利用第二種傳統作法，或許可以找到其中的一組調整讀取電壓組以讓藉由此讀取電壓組所讀取的資料可以為正確的(解碼成功的)。但是，所述找到的調整讀取電壓組並不能夠如同第一種傳統作法，找到符合當前臨界電壓分佈的最佳讀取電壓組。此外，由於調整讀取電壓組的數量與精度較低，因此，也會出現所有調整讀取電壓組皆不能使所讀取的 資料讀取正確的情形。
也就是說，第二種傳統作法雖然可以利用少數量的調整電壓組來較第一種傳統作法來較快速地找到可使所讀取資料正確的讀取電壓組，但是此方法的失敗機率也會相較於第一種傳統作法大，並且所讀取的資料的錯誤位元數也會較高，進而因為較高的錯誤位元數而降低了解碼操作的效率。
因此，如何在不需要準備驗證資料的情況下，快速且有效率地對讀取電壓進行最佳化，以改善傳統作法的缺陷，進而提昇可複寫式非揮發性記憶體模組的解碼及讀取效率，是本領域人員研究的課題之一。
本發明提供一種解碼方法(亦稱，讀取電壓最佳化方法)與儲存控制器，可在不需要準備已驗證資料的情況下，快速且有效率地獲得精確的最佳化讀取電壓組，進而可經由最佳化讀取電壓組的多個最佳化讀取電壓來正確地讀取資料，進而降低了解碼操作的負擔且增加了解碼操作的效率。
本發明的一實施例提供一種解碼方法，適用於配置有可複寫式非揮發性記憶體模組的儲存裝置，其中所述可複寫式非揮發性記憶體模組具有多個字元線，其中所述多個字元線的每一個字元線包括多個記憶胞，其中所述多個記憶胞中的每一個記憶胞用以被程式化以儲存對應不同的多個葛雷碼(Gray Code)的其中之 一的位元值，並且所述多個葛雷碼的總數為N，N為大於2的第一預定正整數。所述方法包括：選擇所述多個字元線中的目標字元線，其中所述目標字元線的多個目標記憶胞皆已被程式化；利用不同的X個讀取電壓組分別讀取所述多個目標記憶胞，以獲得對應的X個葛雷碼總和組，其中X為第二預定正整數，並且所述X個讀取電壓組以及對應的所述X個葛雷碼總和組皆以第一預定順序排列，其中所述X個讀取電壓組中相鄰的兩個讀取電壓組之間的電壓差值為一預定電壓差，其中每一個所述X個讀取電壓組具有依據一第二預定順序排列的N-1個讀取電壓，並且每一個所述X個葛雷碼總和組具有依據所述第二預定順序排列的N-1個葛雷碼計數總和，其中所述N-1個葛雷碼計數總和中的第j個葛雷碼計數總和對應所述N-1個讀取電壓中的第j個讀取電壓，並且j的數值依據所述第二預定順序為1至N-1；根據所述第一預定順序，選擇所述X個葛雷碼總和組中每兩個相鄰的葛雷碼總和組，並且根據所述第二預定順序計算所述被選擇每兩個葛雷碼總和組各自的N-1個葛雷碼計數總和中排序相同的兩個葛雷碼計數總和之間的葛雷碼計數總和差值，以獲得對應所有所述被選擇每兩個葛雷碼總和組的X-1個葛雷碼計數總和差值組，其中每一個所述X-1個葛雷碼計數總和差值組具有依據所述第二預定順序所排序的N-1個葛雷碼計數總和差值，並且所述N-1個葛雷碼計數總和差值中的第j個葛雷碼計數總和差值對應所述N-1個讀取電壓中的第j個讀取電壓；以及根據每一個所述X-1個葛雷碼計數總和 差值組所具有的所述N-1個葛雷碼計數總和差值，從屬於所述X個讀取電壓組中的X*(N-1)個讀取電壓中決定對應所述第二預定順序的N-1個最佳化讀取電壓，以組成對應所述目標字元線的最佳化讀取電壓組。
本發明的一實施例提供用於控制配置有可複寫式非揮發性記憶體模組的儲存裝置的一種儲存控制器。所述儲存控制器包括：連接介面電路、記憶體介面控制電路、讀取電壓管理電路單元以及處理器。連接介面電路用以耦接至主機系統。記憶體介面控制電路用以耦接至所述可複寫式非揮發性記憶體模組，其中所述可複寫式非揮發性記憶體模組具有多個字元線，其中所述多個字元線的每一個字元線包括多個記憶胞，其中所述多個記憶胞中的每一個記憶胞用以被程式化以儲存對應不同的多個葛雷碼(Gray Code)的其中之一的位元值，並且所述多個葛雷碼的總數為N，N為大於2的一第一預定正整數。處理器耦接至所述連接介面電路、所述記憶體介面控制電路及所述讀取電壓管理電路單元。所述處理器選擇所述多個字元線中的一目標字元線，並且指示所述讀取電壓管理電路單元進行對應所述目標字元線的一讀取電壓最佳化操作，其中所述目標字元線的多個目標記憶胞皆已被程式化。在所述讀取電壓最佳化操作中，所述讀取電壓管理電路單元用以利用不同的X個讀取電壓組分別讀取所述多個目標記憶胞，以獲得對應的X個葛雷碼總和組，其中X為一第二預定正整數，並且所述X個讀取電壓組以及對應的所述X個葛雷碼總和組皆以 一第一預定順序排列，其中所述X個讀取電壓組中相鄰的兩個讀取電壓組之間的電壓差值為一預定電壓差，其中每一個所述X個讀取電壓組具有依據一第二預定順序排列的N-1個讀取電壓，並且每一個所述X個葛雷碼總和組具有依據所述第二預定順序排列的N-1個葛雷碼計數總和，其中所述N-1個葛雷碼計數總和中的第j個葛雷碼計數總和對應所述N-1個讀取電壓中的第j個讀取電壓。此外，所述讀取電壓管理電路單元更用以根據所述第一預定順序，選擇所述X個葛雷碼總和組中每兩個相鄰的葛雷碼總和組，並且根據所述第二預定順序計算所述被選擇每兩個葛雷碼總和組各自的N-1個葛雷碼計數總和中排序相同的兩個葛雷碼計數總和之間的葛雷碼計數總和差值，以獲得對應所有所述被選擇每兩個葛雷碼總和組的X-1個葛雷碼計數總和差值組，其中每一個所述X-1個葛雷碼計數總和差值組具有依據所述第二預定順序所排序的N-1個葛雷碼計數總和差值，並且所述N-1個葛雷碼計數總和差值中的第j個葛雷碼計數總和差值對應所述N-1個讀取電壓中的第j個讀取電壓。所述讀取電壓管理電路單元更用以根據每一個所述X-1個葛雷碼計數總和差值組所具有的所述N-1個葛雷碼計數總和差值，從屬於所述X個讀取電壓組中的X*(N-1)個讀取電壓中決定對應所述第二預定順序的N-1個最佳化讀取電壓，以組成對應所述目標字元線的一最佳化讀取電壓組且完成對應所述目標字元線的讀取電壓最佳化操作。
基於上述，本發明實施例所提供的解碼方法以及儲存控 制器，可在不需要準備已驗證資料的情況下，對任何目標字元線執行對應所述目標字元線的讀取電壓最佳化操作。在所述讀取電壓最佳化操作，儲存控制器調整多個不同的讀取電壓組來獲得多個不同的葛雷碼計數總和差值，以從屬於所述多個讀取電壓組中的多個讀取電壓中決定多個最佳化讀取電壓，以組成對應所述目標字元線的最佳化讀取電壓組，進而增進了所讀取資料的正確性且增進了讀取操作及解碼操作整體的效率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10‧‧‧主機系統
20‧‧‧儲存裝置
110、211‧‧‧處理器
120‧‧‧主機記憶體
130‧‧‧資料傳輸介面電路
210‧‧‧儲存控制器
212‧‧‧資料傳輸管理電路
213‧‧‧記憶體介面控制電路
214‧‧‧錯誤檢查與校正電路
215‧‧‧讀取電壓管理電路單元
2151‧‧‧葛雷碼計數電路
2152‧‧‧讀取電壓最佳化電路
216‧‧‧緩衝記憶體
217‧‧‧電源管理電路
220‧‧‧可複寫式非揮發性記憶體模組
230‧‧‧連接介面電路
S21、S23、S25、S27‧‧‧解碼方法的流程步驟
R11~R17、R21~R27、R35‧‧‧讀取電壓
G1~G8‧‧‧葛雷碼
L‧‧‧下實體頁面的位元值
M‧‧‧中實體頁面的位元值
U‧‧‧上實體頁面的位元值
VR(1)、VR(2)、VR(X)‧‧‧讀取電壓組
C1,1~C1,8、C2,1~C2,8、CX,1~CX,8‧‧‧葛雷碼計數
C(1)~C(X)‧‧‧葛雷碼計數組
SL(1)~SL(X)‧‧‧葛雷碼總和組
SL1,1~SL1,7、SL2,1~SL2,7、SL3,1~SL3,7、SLX-1,1~SLX-1,7、 SLX,1~SLX,7、SR2,1、SR1,1‧‧‧葛雷碼計數總和
DL1,1~DL1,7、DL2,1~DL2,7、DLX-1,1~DLX-1,7、DR1,1‧‧‧葛雷碼計數總和
A9(1)~A9(X-1)‧‧‧箭頭
Voffset‧‧‧預定電壓差
710、720、910‧‧‧統計表
圖1是根據本發明的一實施例所繪示的主機系統及儲存裝置的方塊示意圖。
圖2是根據本發明的一實施例所繪示的解碼方法的流程圖。
圖3為根據本發明的一實施例所繪示的經由第一讀取電壓組所讀取的對應N個葛雷碼的位元值的多個記憶胞的臨界電壓分佈及對應的多個葛雷碼計數的示意圖。
圖4為根據本發明的一實施例所繪示的兩個不同的讀取電壓組及其中的電壓差的示意圖。
圖5為根據本發明的一實施例所繪示的經由第二讀取電壓組所讀取的對應N個葛雷碼的位元值的多個記憶胞的臨界電壓分佈 及對應的多個葛雷碼計數的示意圖。
圖6A為根據本發明的一實施例所繪示的根據第二預定順序(由左至右)計算對應第一讀取電壓組的葛雷碼計數總和的示意圖。
圖6B為根據本發明的一實施例所繪示的根據第四預定順序(由右至左)計算對應第一讀取電壓組的葛雷碼計數總和的示意圖。
圖7為根據本發明的一實施例所繪示的用以記錄葛雷碼計數、對應的葛雷碼計數總和及葛雷碼計數總和組(第二預定順序)的統計表的示意圖。
圖8A為根據本發明的一實施例所繪示的根據第二預定順序(由左至右)計算對應相鄰的兩個讀取電壓組的葛雷碼計數總和差值的示意圖。
圖8B為根據本發明的一實施例所繪示的根據第四預定順序(由右至左)計算對應相鄰的兩個讀取電壓組的葛雷碼計數總和差值的示意圖。
圖9為根據本發明的一實施例所繪示的用以記錄葛雷碼計數總和與對應的葛雷碼計數總和差值(第二預定順序)的統計表的示意圖。
圖10為根據本發明的一實施例所繪示的讀取電壓快篩操作的流程圖。
在本實施例中，儲存裝置包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與儲存裝置控制器(亦稱，儲存控制器或儲存控制電路)。此外，儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至儲存裝置或從儲存裝置中讀取資料。
圖1是根據本發明的一實施例所繪示的主機系統及儲存裝置的方塊示意圖。
請參照圖1，主機系統(Host System)10包括處理器(Processor)110、主機記憶體(Host Memory)120及資料傳輸介面電路(Data Transfer Interface Circuit)130。在本實施例中，資料傳輸介面電路130耦接(亦稱，電性連接)至處理器110與主機記憶體120。在另一實施例中，處理器110、主機記憶體120與資料傳輸介面電路130之間利用系統匯流排(System Bus)彼此耦接。
儲存裝置20包括儲存控制器(Storage Controller)210、可複寫式非揮發性記憶體模組(Rewritable Non-Volatile Memory Module)220及連接介面電路(Connection Interface Circuit)230。其中，儲存控制器210包括處理器211、資料管理電路(Data Transfer Management Circuit)212與記憶體介面控制電路(Memory Interface Control Circuit)213。
在本實施例中，主機系統10是透過資料傳輸介面電路 130與儲存裝置20的連接介面電路230耦接至儲存裝置20來進行資料的存取操作。例如，主機系統10可經由資料傳輸介面電路130將資料儲存至儲存裝置20或從儲存裝置20中讀取資料。
在本實施例中，處理器110、主機記憶體120及資料傳輸介面電路130可設置在主機系統10的主機板上。資料傳輸介面電路130的數目可以是一或多個。透過資料傳輸介面電路130，主機板可以經由有線或無線方式耦接至儲存裝置20。儲存裝置20可例如是隨身碟、記憶卡、固態硬碟(Solid State Drive，SSD)或無線記憶體儲存裝置。無線記憶體儲存裝置可例如是近距離無線通訊(Near Field Communication，NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板也可以透過系統匯流排耦接至全球定位系統(Global Positioning System，GPS)模組、網路介面卡、無線傳輸裝置、鍵盤、螢幕、喇叭等各式I/O裝置。
在本實施例中，資料傳輸介面電路130與連接介面電路230是相容於高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準的介面電路。並且，資料傳輸介面電路130與連接介面電路230之間是利用快速非揮發性記憶體介面標準(Non-Volatile Memory express，NVMe)通訊協定來進行資料的傳輸。
然而，必須瞭解的是，本發明不限於此，資料傳輸介面 電路130與連接介面電路230亦可以是符合並列先進附件(Parallel Advanced Technology Attachment，PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers，IEEE)1394標準、序列先進附件(Serial Advanced Technology Attachment，SATA)標準、通用序列匯流排(Universal Serial Bus，USB)標準、SD介面標準、超高速一代(Ultra High Speed-I，UHS-I)介面標準、超高速二代(Ultra High Speed-II，UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、多晶片封裝(Multi-Chip Package)介面標準、多媒體儲存卡(Multi Media Card，MMC)介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage，UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics，IDE)標準或其他適合的標準。此外，在另一實施例中，連接介面電路230可與儲存控制器210封裝在一個晶片中，或者連接介面電路230是佈設於一包含儲存控制器210之晶片外。
在本實施例中，主機記憶體120用以暫存處理器110所執行的指令或資料。例如，在本範例實施例中，主機記憶體120可以是動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)、靜態隨機存取記憶體(Static Random Access Memory，SRAM)等。然而，必須瞭解的是，本發明不限於此，主機記憶體120也可以是其他適合的記憶體。
儲存控制器210用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統10的指令在可複寫式非 揮發性記憶體模組220中進行資料的寫入、讀取與抹除等運作。
更詳細來說，儲存控制器210中的處理器211為具備運算能力的硬體，其用以控制儲存控制器210的整體運作。具體來說，處理器211具有多個控制指令，並且在儲存裝置20運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。
值得一提的是，在本實施例中，處理器110與處理器211例如是中央處理單元(Central Processing Unit，CPU)、微處理器(micro-processor)、或是其他可程式化之處理單元(Microprocessor)、數位訊號處理器(Digital Signal Processor，DSP)、可程式化控制器、特殊應用積體電路(Application Specific Integrated Circuits，ASIC)、可程式化邏輯裝置(Programmable Logic Device，PLD)或其他類似電路元件，本發明並不限於此。
在一實施例中，儲存控制器210還具有唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當儲存控制器210被致能時，處理器211會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組220中之控制指令載入至儲存控制器210的隨機存取記憶體中。之後，處理器211會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。在另一實施例中，處理器211的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組220的特定區域，例如，可複寫式非揮發性記憶體模組220中專用於存放系統資料的實體儲存單元中。
在本實施例中，如上所述，儲存控制器210還包括資料管理電路212與記憶體介面控制電路213。應注意的是，儲存控制器220各部件所執行的操作亦可視為儲存控制器220所執行的操作。
其中，資料管理電路212耦接至處理器211、記憶體介面控制電路213與連接介面電路230。資料管理電路212用以接受處理器211的指示來進行資料的傳輸。例如，經由連接介面電路230從主機系統10(如，主機記憶體120)讀取資料，並且將所讀取的資料經由記憶體介面控制電路213寫入至可複寫式非揮發性記憶體模組220中(如，根據來自主機系統10的寫入指令來進行寫入操作)。又例如，經由記憶體介面控制電路213從可複寫式非揮發性記憶體模組220的一或多個實體單元中讀取資料(資料可讀取自一或多個實體單元中的一或多個記憶胞)，並且將所讀取的資料經由連接介面電路230寫入至主機系統10(如，主機記憶體120)中(如，根據來自主機系統10的讀取指令來進行讀取操作)。在另一實施例中，資料管理電路212亦可整合至處理器211中。
記憶體介面控制電路213用以接受處理器211的指示，配合資料管理電路212來進行對於可複寫式非揮發性記憶體模組220的寫入(亦稱，程式化，Programming)操作、讀取操作或抹除操作。
舉例來說，處理器211可執行寫入指令序列，以指示記憶體介面控制電路213將資料寫入至可複寫式非揮發性記憶體模 組220中；處理器211可執行讀取指令序列，以指示記憶體介面控制電路213從可複寫式非揮發性記憶體模組220的對應讀取指令的一或多個實體單元(亦稱，目標實體單元)中讀取資料；處理器211可執行抹除指令序列，以指示記憶體介面控制電路213對可複寫式非揮發性記憶體模組220進行抹除操作。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示對可複寫式非揮發性記憶體模組220執行相對應的寫入、讀取及抹除等操作。在一實施例中，處理器211還可以下達其他類型的指令序列給記憶體介面控制電路213，以對可複寫式非揮發性記憶體模組220執行相對應的操作。
此外，欲寫入至可複寫式非揮發性記憶體模組220的資料會經由記憶體介面控制電路213轉換為可複寫式非揮發性記憶體模組220所能接受的格式。具體來說，若處理器211要存取可複寫式非揮發性記憶體模組220，處理器211會傳送對應的指令序列給記憶體介面控制電路213以指示記憶體介面控制電路213執行對應的操作。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變預設讀取電壓組的多個預設讀取電壓值以進行讀取操作，或執行垃圾回收程序等等)的相對應的指令序列。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體 位址等資訊。
可複寫式非揮發性記憶體模組220是耦接至儲存控制器210(記憶體介面控制電路213)並且用以儲存主機系統10所寫入之資料。可複寫式非揮發性記憶體模組220可以是單階記憶胞(Single Level Cell，SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell，MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quadruple Level Cell，QLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、三維NAND型快閃記憶體模組(3D NAND flash memory module)或垂直NAND型快閃記憶體模組(Vertical NAND flash memory module)等其他快閃記憶體模組或其他具有相同特性的記憶體模組。可複寫式非揮發性記憶體模組220中的記憶胞是以陣列的方式設置。
在本實施例中，可複寫式非揮發性記憶體模組220具有多個字元線，其中所述多個字元線的每一個字元線包括多個記憶胞。同一條字元線上的多個記憶胞會組成一或多個實體程式化單元(實體頁面)。此外，多個實體程式化單元可組成一個實體單元(實體區塊或實體抹除單元)。在本實施例中，以三階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組做例子來說明，即，在 下述的實施例中，會將一個可儲存3個位元值的記憶胞作為一個實體程式化單元(即，在每次程式化操作中，會對一個實體程式化單元接著一個實體程式化單元來施加程式化電壓以程式化資料)，其中每一個記憶胞可區分為各自可儲存一個位元值的下實體頁面(Lower Physical Page)、中實體頁面(Middle Physical Page)與上實體頁面(Upper Physical Page)。
在本實施例中，是以記憶胞作為寫入(程式化)資料的最小單位。實體單元為抹除之最小單位，即，每一實體單元含有最小數目之一併被抹除之記憶胞。每一實體單元會具有多個記憶胞。。在本實施例中，應注意的是，在本實施例中，用以記錄一實體單元的資訊的系統資料可利用該實體單元中的一或多個記憶胞來記錄，或是利用一個系統區中用以記錄所有系統資料的特定實體單元的一或多個記憶胞來記錄。在本實施例中，所述對應一實體單元的系統資料包括該實體單元的抹除次數值(Program erase cycle，PEC)、資料存放時間戳記(Data Retention Timestamp，DRT)、讀取次數值(Read counter value)等資訊。更詳細來說，每當處理器211對一實體單元進行抹除操作時，在完成所述抹除操作後，處理器211會對當前對應該實體單元的抹除次數值加1(如，抹除次數值會隨著每次的抹除操作而從0開始累加)。即，抹除次數值可反映出其所對應的實體單元的被抹除的次數的總和。所述資料存放時間戳記用以指示儲存於對應的實體單元中的資料的存放時 間。時間戳記的大小(數值差異)可用來表示時間的先後順序。本發明並不限定所述時間戳記的詳細格式。每對所述實體單元執行寫入操作時，處理器211會更新所述實體單元的資料存放時間戳記為所述實體單元執行所述寫入操作的時間。即，對應一實體單元之資料存放時間戳記用以表示所述實體單元最後一次被執行寫入操作的時間(如，完成最後一次寫入操作的本地時間)。所述寫入操作例如是程式化資料至所述實體單元的一或多個記憶胞，或例如是程式化資料至所述實體單元的其他型態的實體位址。接著，處理器211可經由資料存放時間戳記來計算實體單元中的資料距離前一次的寫入已存放了多長的時間。所述讀取次數值用以統計對應的實體單元被讀取的次數，並且所述讀取次數值會在對應的實體單元被抹除時而被清空。
在以下實施例中，是以一個實體區塊作為一個實體單元的範例。然而，在另一實施例中，一個實體單元亦可以是指任意數目的記憶胞組成，視實務上的需求而定。此外，必須瞭解的是，當處理器211對可複寫式非揮發性記憶體模組220中的記憶胞(或實體單元)進行分組以執行對應的管理操作時，此些記憶胞(或實體單元)是被邏輯地分組，而其實際位置並未更動。
舉例來說，在本實施例中，處理器211可根據該可複寫式非揮發性記憶體模組220的多個實體單元的統計值劃分所述多個實體單元至多個實體單元組。所述統計值包括前述的抹除次數值、資料存放時間戳記(亦稱，久存值)、讀取次數值等資訊的其中 之一或其組合。被劃分至同一實體單元組的多個實體單元會具有較接近的物理特性。處理器211可對劃分至同一個實體單元組的實體單元經由同一組讀取電壓組來進行資料的讀取(如，使用相同的讀取電壓組來下達讀取指令序列，以對屬於相同實體單元組的實體單元來進行讀取操作)。
在其他實施例中，處理器211可根據該可複寫式非揮發性記憶體模組220的多個字元線的統計值劃分所述多個字元線至多個字元線組(處理器211可統計每個字元線的上述統計值)，並且被劃分至同一字元線組的多個字元線會具有較接近的物理特性，進而如上述實施例般被同一組讀取電壓(如，對應的最佳化讀取電壓)所讀取。應注意的是，為了可以更精細地針對每個字元線來進行對應每個字元線的讀取電壓最佳化操作(而非針對每個實體單元)，以下的實施例是針對每個字元線來說明讀取電壓最佳化操作及其中的讀取電壓最佳化方法。然，針對多個實體單元組的實施例，處理器211可從每個實體單元組中挑選一個實體單元的字元線來進行讀取電壓最佳化操作，或從每個實體單元組中挑選一個實體單元來進行讀取電壓最佳化操作。
儲存控制器210會配置多個邏輯單元給可複寫式非揮發性記憶體模組220。主機系統10是透過所配置的邏輯單元來存取儲存在多個實體單元中的使用者資料。在此，每一個邏輯單元可以是由一或多個邏輯位址組成。例如，邏輯單元可以是邏輯區塊(Logical Block)、邏輯頁面(Logical Page)或是邏輯扇區(Logical Sector)。一個邏輯單元可以是映射至一或多個實體單元，其中實體單元可以是一或多個實體位址、一或多個實體扇、一或多個實體程式化單元或者一或多個實體抹除單元。在本實施例中，邏輯單元為邏輯區塊，並且邏輯子單元為邏輯頁面。每一邏輯單元具有多個邏輯子單元。
此外，儲存控制器210會建立邏輯轉實體位址映射表(Logical To Physical address mapping table)與實體轉邏輯位址映射表(Physical To Logical address mapping table)，以記錄配置給可複寫式非揮發性記憶體模組220的邏輯單元(如，邏輯區塊、邏輯頁面或邏輯扇區)與實體單元(如，實體抹除單元、實體程式化單元、實體扇區)之間的映射關係。換言之，儲存控制器210可藉由邏輯轉實體位址映射表來查找一邏輯單元所映射的實體單元，並且儲存控制器210可藉由實體轉邏輯位址映射表來查找一實體單元所映射的邏輯單元。然而，上述有關邏輯單元與實體單元映射的技術概念為本領域技術人員之慣用技術手段，不再贅述於此。
在本實施例中，錯誤檢查與校正電路214是耦接至處理器211並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當處理器211從主機系統10中接收到寫入指令時，錯誤檢查與校正電路214會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code，ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且處理器211會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性 記憶體模組220中。之後，當處理器211從可複寫式非揮發性記憶體模組220中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路214會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正程序。此外，在錯誤檢查與校正程序後，若成功解碼所讀取之資料，錯誤檢查與校正電路214可回傳錯誤位元值給處理器211。
在一實施例中，儲存控制器210還包括緩衝記憶體216與電源管理電路217。緩衝記憶體是耦接至處理器211並且用以暫存來自於主機系統10的資料與指令、來自於可複寫式非揮發性記憶體模組220的資料或其他用以管理儲存裝置20的系統資料，以讓處理器211可快速地從緩衝記憶體216中存取所述資料、指令或系統資料。電源管理電路217是耦接至處理器211並且用以控制儲存裝置20的電源。
在本實施例中，讀取電壓管理電路單元215包括葛雷碼計數電路2151與讀取電壓最佳化電路2152。所述讀取電壓管理電路單元215用以執行對多個字元線的讀取電壓進行管理。更具體來說，處理器211可在特定的時間點來選擇可複寫式非揮發性記憶體模組220的屬於多個實體單元的多個字元線的其中之一個字元線(亦稱，目標字元線)，並且指示讀取電壓管理電路單元215來對此目標字元線進行讀取電壓最佳化操作。舉例來說，處理器211可在(1)儲存裝置20閒暇(即，儲存裝置20閒置超過一預定時間門檻值)時；(2)儲存裝置開電時；或(3)從一字元線所讀取的資料 的錯誤位元數超過一錯誤位元數門檻值時，來從所有字元線中選擇一目標字元線進行讀取電壓最佳化操作。其中，處理器211可根據所有字元線組的統計值與錯誤位元數的其中之一或其組合，來挑選物理狀態較差的字元線組(例如，抹除次數較多、讀取次數較多、久存時間較長或錯誤位元數較多的字元線組)中的一字元線來做為目標字元線。此外，處理器211亦可根據錯誤檢查與校正電路214所回傳的錯誤位元數，來選擇目標字元線。具體來說，當從一字元線所讀取的資料的錯誤位元數超過一錯誤位元數門檻值時，其中該字元線被設定為該目標字元線。應注意的是，被選擇之目標字元線儲存有資料，即，已被程式化資料。此外，若針對一目標字元線的讀取電壓最佳化操作已經完成，讀取電壓管理電路單元215可記錄對應該目標字元線的讀取電壓組。
在一實施例中，處理器211亦可隨機挑選目標字元線來進行讀取電壓最佳化操作。在另一實施例中，處理器211亦可直接對每一個字元線進行讀取電壓最佳化操作。
以下會配合多個圖式來詳細說明讀取電壓管理電路單元215如何進行讀取電壓最佳化操作的細節以及葛雷碼計數電路2151與讀取電壓最佳化電路2152的功能。
圖2是根據本發明的一實施例所繪示的解碼方法的流程圖。應注意的是，圖2所繪示的的解碼方法亦可稱為讀取電壓最佳化方法。請同時參照圖1與圖2，在步驟S21中，處理器211選擇可複寫式非揮發性記憶體模組的多個字元線中的目標字元 線，其中所述目標字元線的多個目標記憶胞皆已被程式化。
假設處理器211目前對多個字元線組的其中之一(亦稱，目標字元線組)進行讀取電壓最佳化操作。處理器211會先從中選擇欲進行讀取電壓最佳化操作的目標字元線。目標字元線可從目標字元線組的多個字元線中根據特定選擇條件被選擇。所述特定選擇條件包括(1)目標字元線的一統計值接近其所屬之字元線組中所有字元線的該統計值的平均值；(2)目標字元線的錯誤位元數是其所屬之字元線組中所有字元線的最小者；或(3)隨機選取一字元線作為目標字元線。
在本實施例中，如上所述，目標字元線的儲存有資料。具體來說，每個字元線的多個記憶胞用以被程式化以儲存對應不同的多個葛雷碼(Gray Code)的其中之一的位元值，並且所述葛雷碼的總數為N，N為大於2的一第一預定正整數。換言之，目標字元線的多個記憶胞可儲存有分別對應不同葛雷碼的位元值。以下先配合圖3來說明所述多個葛雷碼的細節。
圖3為根據本發明的一實施例所繪示的經由第一讀取電壓組所讀取的對應N個葛雷碼的位元值的多個記憶胞的臨界電壓分佈及對應的多個葛雷碼計數的示意圖。由於本實施例是以三階記憶胞NAND型快閃記憶體模組做例子來說明，其中N等於8(即，23)。三階記憶胞NAND型快閃記憶體模組的每一記憶胞具有三個實體頁面來分別儲存位元資料，所述每一記憶胞包括各自可儲存一個位元值的下實體頁面(Lower Physical Page，L)、中實 體頁面(Middle Physical Page，M)與上實體頁面(Upper Physical Page，U)。假設處理器211經由第一讀取電壓組VR(1)的多個讀取電壓R11~R17讀取三階記憶胞NAND型快閃記憶體模組的目標字元線的多個記憶胞(多個目標記憶胞)，並且藉此辨識出所述多個記憶胞所儲存的不同位元值(分別對應不同葛雷碼的位元值)。每一記憶胞中的閘極電壓可依據第一讀取電壓組中的讀取電壓R11~R17而區分為8種葛雷碼，如“L：1 M：1 U：1”、“L：0 M：1 U：1”、“L：0 M：0 U：1”、“L：0 M：0 U：0”、“L：0 M：1 U：0”、“L：1 M：1 U：0”、“L：1 M：0 U：0”與“L：1 M：0 U：1”的8種葛雷碼(“L：”表示下實體頁面的位元值；“M：”表示中實體頁面的位元值；“U：”表示上實體頁面的位元值)。所述8種葛雷碼亦可表示為“111”、“011”、“001”、“000”、“010”、“110”、“100”與“101”，8種位元值組合，其中每個位元值組合中的位元值的先後排序是依據下、中、上實體頁面的順序。也就是說，經由分別施加第一讀取電壓組VR(1)的不同電壓值的讀取電壓R11~R17至目標字元線的一個記憶胞上，處理器211可根據判斷該記憶胞之通道是否導通而分別判定出該記憶胞所儲存之位元值(亦稱，位元資料或讀取位元值)對應不同的多個葛雷碼(“111”、“011”、“001”、“000”、“010”、“110”、“100”或“101”)的其中之一(即，經由使用第一讀取電壓組VR(1)來從目標字元線的一個記憶胞讀取出讀取位元值)。例如，讀取電壓R11可區分葛雷碼“111”與葛雷碼“011”(讀取電壓R11的左方是對應葛雷碼“111”的臨界電壓分佈；讀取電壓R11的右方是對應葛雷碼“011”的臨界電壓 分佈)。應注意的是，於可複寫式非揮發性記憶體模組220的記憶胞可具有的多個葛雷碼的數目(在此例子中，為8)，每個讀取電壓組的所述多個讀取電壓的數目為所述多個葛雷碼的數目減一(在此例子，為7，即，N-1=8-1=7)。
應注意的是，根據可複寫式非揮發性記憶體模組220的種類，N可為大於2的預定正整數(亦稱，第一預定正整數)。例如，若可複寫式非揮發性記憶體模組220為MLC，則N=4；若可複寫式非揮發性記憶體模組220為SLC，則N=2；若可複寫式非揮發性記憶體模組220為QLC，則N=16。
值得一提的是，在本實施例中，字元線的多個記憶胞的臨界電壓分佈相較於預設的臨界電壓分佈可能會發生偏移的現象。由於臨界電壓分佈的偏移，原本對應於預設臨界電壓的預設讀取電壓組已經不再適合用以讀取具有已偏移臨界電壓分佈的字元線。處理器211需另外找出對應目標字元線的多個讀取電壓，以使所述多個讀取電壓可各自接近對應的兩個相鄰的臨界電壓分佈的交界處，進而使找到的所述多個讀取電壓組合成讀取電壓組作為目標字元線的最佳化讀取電壓組。
請再回到圖2，在步驟S23中，讀取電壓管理電路單元215利用不同的X個讀取電壓組分別讀取所述多個目標記憶胞，以獲得對應的X個葛雷碼總和組，其中每一個所述X個讀取電壓組具有依據第二預定順序(如，根據電壓大小，由左到右，第1至第N-1個，N例如為8)排列的N-1個讀取電壓，並且每一個所 述X個葛雷碼總和組具有依據所述第二預定順序排列的N-1個葛雷碼計數總和。其中，X為一第二預定正整數，並且所述X個讀取電壓組以及對應的所述X個葛雷碼總和組皆以一第一預定順序排列。所述X個讀取電壓組中相鄰的兩個讀取電壓組之間的電壓差值為一第一預定電壓差。所述N-1個葛雷碼計數總和中的第j個葛雷碼計數總和對應所述N-1個讀取電壓中的第j個讀取電壓。j的數值依據該第二預定順序為1至N-1。廠商可預先設定第二預定正整數(即，X)與第一預定電壓差的值。應注意的是，在本實施例中，目標字元線的所述多個目標記憶胞為所述目標字元線的用以儲存任何資料的所有記憶胞，但本發明不限於此。例如，在另一實施例中，所述多個目標記憶胞為所述目標字元線的用以儲存任何資料的所有記憶胞中的部份的記憶胞。
圖4為根據本發明的一實施例所繪示的兩個不同的讀取電壓組及其中的電壓差的示意圖。
舉例來說，請參照圖4，假設第一讀取電壓組VR(1)為所述X個讀取電壓組的第一個讀取電壓組(如，預設的讀取電壓組)，並且第二讀取電壓組VR(2)為所述X個讀取電壓組的第二個讀取電壓組。此兩個相鄰的讀取電壓組之間的電壓差值為預定電壓差(Voffset)。例如，第二讀取電壓組的第一個讀取電壓R21與對應的第一讀取電壓組的第一個讀取電壓R11之間的電壓差值為預定電壓差(Voffset)，即，讀取電壓R21的電壓值減去讀取電壓R11的電壓值的差值等於Voffset。
應注意的是，X個讀取電壓組中可根據第一讀取電壓組來漸增預定電壓差來形成多個讀取電壓組，或是根據第一讀取電壓組來漸減預定電壓差來形成多個讀取電壓組。為了方便說明，以下實施例會以根據第一讀取電壓組來漸增預定電壓差來形成X個讀取電壓組來作為例子，但此例子並不限制本發明的X個讀取電壓組。
值得一提的是，反應於選擇所述目標字元線，讀取電壓管理電路單元215可辨識該目標字元線的多個統計值，並且根據所述多個統計值的至少其中之一來調整所述預定電壓差的大小且調整第二預定正整數的值。所述多個統計值包括該目標字元線的抹除次數值；該目標字元線的讀取次數值；該目標字元線的久存時間值；以及該目標字元線所儲存資料的錯誤位元數。具體來說，若所述多個統計值的其中之一反映出目標字元線的物理狀況較差時(例如，錯誤位元數較高或抹除次數值較高)，讀取電壓管理電路單元215可使用較小的預定電壓差，並且較多的第二預定正整數來更精細地使用彼此間隔小且數量較多組的多個讀取電壓組來找尋最佳化讀取電壓組。反之，若所述多個統計值的其中之一反映出目標字元線的物理狀況較好時(例如，錯誤位元數較低或抹除次數值較低)，讀取電壓管理電路單元215可使用較大的預定電壓差，並且較少的第二預定正整數來更粗略地使用彼此間隔大且數量較少組的多個讀取電壓組來找尋最佳化讀取電壓組。
在本實施例中，在上述利用不同的所述X個讀取電壓組 分別讀取該些目標記憶胞，以獲得對應的所述X個葛雷碼總和組的運作中，讀取電壓管理電路單元215(如，葛雷碼計數電路2151)選擇所述X個讀取電壓組中的第i個讀取電壓組，其中i的數值依據該第一預定順序為1至X。舉例來說，請參照圖3，假設i為1，即，讀取電壓管理電路單元215選擇所述X個讀取電壓組中的第1個讀取電壓組(第一讀取電壓組VR(1))來讀取目標字元線的多個目標記憶胞。
接著，讀取電壓管理電路單元215(如，葛雷碼計數電路2151)利用所述第i個讀取電壓組的N-1個讀取電壓分別讀取所述多個目標記憶胞，以獲得對應所述第i個讀取電壓組的被區分為所述多個葛雷碼的多個讀取位元值。如上所述，讀取電壓管理電路單元215利用所述第一讀取電壓組VR(1)的7個讀取電壓R11~R17來讀取目標字元線的所述多個目標記憶胞，以辨識出每個目標記憶胞所對應的葛雷碼，進而依據這些不同的葛雷碼來區分所述多個目標記憶胞。例如，所辨識的具有讀取位元值“111”的目標記憶胞會被區分至葛雷碼“111”。
接著，讀取電壓管理電路單元215(如，葛雷碼計數電路2151)根據所獲得之對應所述第i個讀取電壓組的所述多個讀取位元值與所屬之所述多個葛雷碼，經由總計分別被區分至所述多個葛雷碼的每一個葛雷碼中的所述多個讀取位元值的數量以作為對應所述第i個讀取電壓組的N個葛雷碼計數(Gray Code Counts)，其中所述多個葛雷碼計數以一第三預定順序(如，由左到右，第1 至第8個)排列。舉例來說，在所述多個目標記憶胞的讀取位元值被辨識後，依據讀取位元值所被區分至的不同的多個葛雷碼G1~G8，可進一步去總計，為不同葛雷碼的目標記憶胞的數量。如，讀取位元值為對應葛雷碼G1“111”的多個目標記憶胞的數量，可被總計為葛雷碼計數C1,1。依此類推，分別對應葛雷碼G1~G8的葛雷碼計數C1,1~C1,8皆可被計算出來(其中，“C1,1”的下標“1,1”中的左方的數字用以表示此葛雷碼計數所對應的讀取電壓組在X個讀取電壓組中的依據第一預定順序的排序值；右方的數字用以表示此葛雷碼計數在其所屬的葛雷碼計數組中的依據第三預定順序的排序值)。
應注意的是，讀取電壓管理電路單元215(如，葛雷碼計數電路2151)可利用第一讀取電壓組與對應的臨界電壓分佈圖來計算對應第一讀取電壓組的分別對應葛雷碼G1~G8的葛雷碼計數C1,1~C1,8。例如，對應葛雷碼G1的葛雷碼計數C1,1可視為讀取電壓R11左方的臨界電壓分佈的記憶胞個數(如圖3所繪示的對應葛雷碼G1的灰色面積)；對應葛雷碼G5的葛雷碼計數C1,5可視為讀取電壓R14與讀取電壓R15之間的臨界電壓分佈的記憶胞個數(如圖3所繪示的對應葛雷碼G5的灰色面積)；對應葛雷碼G8的葛雷碼計數C1,8可視為讀取電壓R17右方的臨界電壓分佈的記憶胞個數(如圖3所繪示的對應葛雷碼G8的灰色面積)。
圖5為根據本發明的一實施例所繪示的經由第二讀取電壓組所讀取的對應N個葛雷碼的位元值的多個記憶胞的臨界電壓 分佈及對應的多個葛雷碼計數的示意圖。請參照圖5，依此類推，假設i等於2，讀取電壓管理電路單元215可利用第二讀取電壓組VR(2)與對應的臨界電壓分佈圖來計算對應第二讀取電壓組的分別對應葛雷碼G1~G8的葛雷碼計數C2,1~C2,8。例如，對應葛雷碼G1的葛雷碼計數C2,1可視為讀取電壓R21左方的臨界電壓分佈的記憶胞個數(如圖5所繪示的對應葛雷碼G1的灰色面積)；對應葛雷碼G5的葛雷碼計數C2,5可視為讀取電壓R24與讀取電壓R25之間的臨界電壓分佈的記憶胞個數(如圖5所繪示的對應葛雷碼G5的灰色面積)；對應葛雷碼G8的葛雷碼計數C2,8可視為讀取電壓R27右方的臨界電壓分佈的記憶胞個數(如圖5所繪示的對應葛雷碼G8的灰色面積)。
應注意的是，第二讀取電壓組VR(2)的每個讀取電壓R21~R27相較於對應的第一讀取電壓組VR(1)的每個讀取電壓R11~R17各右移了一個Voffset。因此，所獲得的對應第二讀取電壓組VR(2)的多個葛雷碼計數C2,1~C2,8會不同於所獲得的對應第一讀取電壓組VR(1)的多個葛雷碼計數C1,1~C1,8(對應葛雷碼的臨界電壓分佈的面積不同)。
值得一提的是，在本實施例中，上述的X個讀取電壓組是利用所執行的一個讀取電壓快篩操作來決定的，以下會配合圖10說明如下。
圖10為根據本發明的一實施例所繪示的讀取電壓快篩操作的流程圖。應注意的是，請參照圖10，在讀取電壓快篩操作的 一開始，即，步驟S1001中，讀取電壓管理電路單元215(如，葛雷碼計數電路2151)會利用Z個讀取電壓組來讀取所述多個目標記憶胞，以獲得分別對應所述Z個讀取電壓組的Z個葛雷碼計數組。其中，所述Z個讀取電壓組中相鄰的兩個讀取電壓組之間的電壓差值為一第二預定電壓差。廠商可預先設定Z與第二預定電壓差的值。所述第二預定電壓差大於所述第一預定電壓差。所述Z個讀取電壓組整體涵蓋的電壓範圍會大於X個讀取電壓組整體涵蓋的電壓範圍。獲得葛雷碼計數組的方式已經說明如上，相似於利用X個讀取電壓組來獲得葛雷碼計數組的方法，不贅述於此。
接著，在步驟S1003中，讀取電壓管理電路單元215(如，葛雷碼計數電路2151)根據所述Z個葛雷碼計數組的每一個葛雷碼計數組的第1個葛雷碼計數與最後一個葛雷碼計數中的至少其中之一及葛雷碼計數預定值來從所述Z個讀取電壓組中選擇其中的一個讀取電壓組作為初始基準讀取電壓組。所述葛雷碼計數預定值可根據所讀取的多個目標記憶胞的總數量(亦稱，讀取記憶胞數量，Read Memory Cells Amount)來被設定。例如，所讀取的多個目標記憶胞的總數量為18592*8(在此例子下，此些被讀取之目標記憶胞中包括用以儲存為16千位元組大小的使用者資料的多個記憶胞及用以儲存為2208位元組大小的系統資料的多個記憶胞)。所述“18592”*8中的“18592”的值，亦可被稱為葛雷碼計數預定值(可用Cprest表示)或葛雷碼計數平均值(可用Caverage表示)(葛雷碼計數預定值為讀取記憶胞數量的值除以8)。值得一提的 是，之所以針對每一個葛雷碼計數組的第1個葛雷碼計數與最後一個葛雷碼計數中的至少其中之一，是因為，在使用多個不同電壓範圍的讀取電壓組時，每一個葛雷碼計數組中非第1個葛雷碼計數與最後一個葛雷碼計數的其他葛雷碼計數，並不能夠反映出所使用的讀取電壓組過度偏離了當前目標記憶胞的臨界電壓分佈的現象。即，每一個葛雷碼計數組中非第1個葛雷碼計數與最後一個葛雷碼計數的其他葛雷碼計數並沒有鑑別度，故，不能夠用於讀取電壓的快篩操作。
更詳細來說，假設在本實施例中，讀取電壓快篩操作是以每一個葛雷碼計數組的最後1個葛雷碼計數(如，Cq,8，其中q為1~Z)及葛雷碼計數預定值來從所述Z個讀取電壓組中選擇其中的一個讀取電壓組作為初始基準讀取電壓組。則，讀取電壓管理電路單元215(如，葛雷碼計數電路2151)會比較所有每一個葛雷碼計數組的最後1個葛雷碼計數減去葛雷碼計數預定值所獲得的差值(亦稱，第一葛雷碼計數偏差值，即，Cq,8-Cpreset)的絕對值(亦稱，第二葛雷碼計數偏差值，即，｜Cq,8-Cpreset｜)，並且辨識對應所有葛雷碼計數組的所有第二葛雷碼計數偏差值中的最小者(即，辨識所獲得的所有第二葛雷碼計數偏差值中的最小者)。假設，所述Z個葛雷碼計數組中的第Q個葛雷碼計數組的最後1個葛雷碼計數減去葛雷碼計數預定值所獲得葛雷碼計數偏差值是最小的，則讀取電壓管理電路單元215(如，葛雷碼計數電路2151)會將所述Z個讀取電壓組中的第Q個讀取電壓組作為初始 基準讀取電壓組。在另一實施例中，假設讀取電壓快篩操作是以每一個葛雷碼計數組的第1個葛雷碼計數(如，Cq,1，其中q為1~Z)及葛雷碼計數預定值來從所述Z個讀取電壓組中選擇其中的一個讀取電壓組作為初始基準讀取電壓組。則，讀取電壓管理電路單元215(如，葛雷碼計數電路2151)會比較所有每一個葛雷碼計數組的第1個葛雷碼計數減去葛雷碼計數預定值所獲得的差值(亦稱，第一葛雷碼計數偏差值，即，Cq,1-Cpreset)的絕對值(亦稱，第二葛雷碼計數偏差值，即，｜Cq,1-Cpreset｜)，並且辨識對應所有葛雷碼計數組的所有第二葛雷碼計數偏差值中的最小者(即，辨識所獲得的所有第二葛雷碼計數偏差值中的最小者)，以將對應所述最小的第二葛雷碼計數偏差值的讀取電壓組作為初始基準讀取電壓組。在又另一實施例中，假設讀取電壓快篩操作是以每一個葛雷碼計數組的第1個葛雷碼計數與最後1個葛雷碼計數及葛雷碼計數預定值來從所述Z個讀取電壓組中選擇其中的一個讀取電壓組作為初始基準讀取電壓組。則，讀取電壓管理電路單元215(如，葛雷碼計數電路2151)會將所有每一個葛雷碼計數組的第1個葛雷碼計數減去葛雷碼計數預定值所獲得的差值的絕對值，加上最後1個葛雷碼計數減去葛雷碼計數預定值所獲得的差值的絕對值來做為每一個葛雷碼計數組的第三葛雷碼計數偏差值，即，｜Cq,1-Cpreset｜+｜Cq,8-Cpreset｜)，辨識其中的最小者(即，辨識所獲得的所有第三葛雷碼計數偏差值中的最小者)，以將對應所述最小的第三葛雷碼計數偏差值的讀取電壓組作為初始 基準讀取電壓組。
接著，在確定初始基準讀取電壓組後，在步驟S1005中，讀取電壓管理電路單元215(如，葛雷碼計數電路2151)根據所述初始基準讀取電壓組、第一葛雷碼計數偏差值、所述第二預定正整數與所述第一預定電壓差，來決定所述X個讀取電壓組。其中，所述初始基準讀取電壓組會被包含至所述X個讀取電壓組，並且所述X個讀取電壓組的電壓範圍不會超過所述Z個讀取電壓組的電壓範圍。具體來說，第二預定正整數用以決定X個讀取電壓組的總數；所述第一預定電壓差用以決定每兩個相鄰的讀取電壓組之間的電壓差；以及所述第一葛雷碼計數偏差值可用來決定所述初始基準讀取電壓組位於所述X個讀取電壓組的電壓範圍中的位置(排序)(即，所述X個讀取電壓組的電壓範圍是以初始基準讀取電壓組為準，向左或向右調整)。所述向左/向右調整是表示在所述電壓範圍的寬度不變的情況下，將整個電壓範圍從以初始基準讀取電壓組為中心，向左/向右平移整個電壓範圍。如，當將整個電壓範圍從以初始基準讀取電壓組為中心向左平移整個電壓範圍時，所述X個讀取電壓組的電壓範圍的第一個至最後一個讀取電壓組都會較調整前的所述X個讀取電壓組的電壓範圍的第一個至最後一個讀取電壓組還要小。
舉例來說，假設所述讀取電壓快篩操作以每一個葛雷碼計數組的最後1個葛雷碼計數(每一個葛雷碼計數組中對應“最右邊”的讀取電壓的葛雷碼計數)(如，Cq,8，其中q為1~Z)及葛雷 碼計數預定值來從所述Z個讀取電壓組中選擇其中的一個讀取電壓組作為初始基準讀取電壓組。則，讀取電壓管理電路單元215(如，葛雷碼計數電路2151)可以知道對應初始基準讀取電壓組的第一葛雷碼計數偏差值的值(即，CQ,8)。其中，若第一葛雷碼計數偏差值為正值，則所述X個讀取電壓組的電壓範圍是以初始基準讀取電壓組為準向“右”調整(即，初始基準讀取電壓組會排序在所述X個讀取電壓組中的中間偏前的位置(假設所述X個讀取電壓組由小至大排序))；若第一葛雷碼計數偏差值為負值，則所述X個讀取電壓組的電壓範圍是以初始基準讀取電壓組為準向“左”調整(即，初始基準讀取電壓組會排序在所述X個讀取電壓組中的中間偏後的位置(假設所述X個讀取電壓組由小至大排序))。相似地，當第一葛雷碼計數偏差值的值是基於第1個葛雷碼計數(對應“最左邊”的讀取電壓的葛雷碼計數)來計算時，即，讀取電壓管理電路單元215(如，葛雷碼計數電路2151)可以知道對應初始基準讀取電壓組的CQ,1的值，則，當此第一葛雷碼計數偏差值為正值，則所述X個讀取電壓組的電壓範圍是以初始基準讀取電壓組為準向“左”調整；若此第一葛雷碼計數偏差值為負值，則所述X個讀取電壓組的電壓範圍是以初始基準讀取電壓組為準向“右”調整。調整的程度可依據正值或負值的大小來成正比地被決定。當完成X個讀取電壓組的決定時，讀取電壓快篩操作的執行也完成。應注意的是，上述讀取電壓快篩操作(步驟S101~S105)是在上述步驟S21之後且步驟S23之前被執行。然而， 在另一實施例中，可不進行讀取電壓快篩操作，而直接決定X個讀取電壓組。
值得一提的是，上述Z個讀取電壓組的整體的電壓範圍可包括了對於讀取記憶胞的讀取操作中，讀取電壓所可被調整的所有電壓範圍(如，從Z個讀取電壓組第一個讀取電壓組的第1個讀取電壓的0V至最後一個讀取電壓組的最後一個讀取電壓的6V，共6V的電壓範圍)。由於此範圍很大，可因為所執行的讀取電壓快篩操作來篩選出具有較小電壓範圍的X個讀取電壓組(如，從X個讀取電壓組中的第一個讀取電壓組的第1個讀取電壓至最後一個讀取電壓組的最後一個讀取電壓共有2V的電壓範圍，其中初始基準讀取電壓組可被包含在此電壓範圍內)，以使之後的讀取電壓最佳化操作可以在小範圍的X個讀取電壓組中更有效率地進行。此外，在一實施例中，在一些特定情況下(如，儲存裝置可被用以執行讀取電壓最佳化操作的時間很短的情況下)，亦可直接使用經執行讀取電壓快篩操作所獲得的初始基準電壓組來做為暫時的最佳化讀取電壓組。應注意的是，Z例如可為256，並且第二預定電壓差例如可為7.5mV；X例如可為20，並且第一預定電壓差例如可為7.5mV或更小值。每個讀取電壓組的最後一個讀取電壓與第一個讀取電壓之間的電壓差例如可為4V(伏特)。
以下開始說明藉由多個葛雷碼計數來獲得葛雷碼計數總和/葛雷碼總和組的方法。具體來說，在獲得對應所述第i個讀取 電壓組的N個葛雷碼計數後，接著，讀取電壓管理電路單元215(如，葛雷碼計數電路2151)根據對應所述第i個讀取電壓組的所述N個葛雷碼計數與該第二預定順序來計算N-1個葛雷碼計數總和，並且將所述N-1個葛雷碼計數總和作為所述X個葛雷碼總和組中對應所述第i個讀取電壓組的第i個葛雷碼總和組，其中所述N-1個葛雷碼計數總和中的第j個葛雷碼計數總和的值為前j個葛雷碼計數的總和。
圖6A為根據本發明的一實施例所繪示的根據第二預定順序(由左至右)計算對應第一讀取電壓組的葛雷碼計數總和的示意圖。請參照圖6A，假設i為1，N為8。舉例來說，在獲得對應第一讀取電壓組的8個葛雷碼計數C1,1~C1,8後，讀取電壓管理電路單元215(如，葛雷碼計數電路2151)對應所述第一讀取電壓組VR(1)的所述C1,1~C1,8個葛雷碼計數與第二預定順序，對於對應第一讀取電壓組VR(1)的第1個(即，j=1)葛雷碼計數總和SL1,1，讀取電壓管理電路單元215加總前1個葛雷碼計數的總和，即，僅加總第1個葛雷碼計數C1,1(即，SL1,1=C1,1)。對於對應第一讀取電壓組VR(1)的第2個(即，j=2)葛雷碼計數總和SL1,2，讀取電壓管理電路單元215加總前2個葛雷碼計數的總和，即，僅加總第1個葛雷碼計數C1,1與第2個葛雷碼計數C1,2(即，SL1,2=C1,1+C1,2=SL1,1+C1,2)；依此類推，讀取電壓管理電路單元215(如，葛雷碼計數電路2151)總共可計算出葛雷碼計數總和SL1,1~SL1,7，並且將7個葛雷碼計數總和SL1,1~SL1,7作為對應第一 讀取電壓VR(1)的葛雷碼總和組SL(1)。
在本實施例中，讀取電壓管理電路單元215(如，葛雷碼計數電路2151)可使用下列公式(F1)來計算每一個所述X個葛雷碼總和組中的N-1個葛雷碼計數總和：
其中SL i,j 用以表示對應所述第i個讀取電壓組的第i個葛雷碼總和組中的第j個葛雷碼計數總和，C i,k 用以表示對應所述第i個讀取電壓組的N個葛雷碼計數中的第k個葛雷碼計數，其中k的數值依據第二預定順序包括1至N-1。其中，“SL1,1”的下標“1,1”中的左方的數字用以表示此葛雷碼計數總和所對應的讀取電壓組在X個讀取電壓組中的依據第一預定順序的排序值(如，“1”表示在X個讀取電壓組中排序為第1個的第一讀取電壓組)；右方的數字用以表示此葛雷碼計數總和在其所屬的葛雷碼總和組中的依據第二預定順序的排序值(如，“1”表示在葛雷碼總和組中排序為第1個的葛雷碼計數總和)。此外，“SL1,1”中的“L”用以表示計算葛雷碼計數總和的順序為由“左方(Left)”開始的葛雷碼計數累加至右方的葛雷碼計數。應注意的是，在另一實施例中，對於第j個葛雷碼計數總和的值的計算，可不按照由左至右的順序來加總前j個的葛雷碼計數總和。
應注意的是，本發明並不限於上述依據由左至右的順序來計算葛雷碼計數總和的方法。例如，在另一實施例中，讀取電 壓管理電路單元215(如，葛雷碼計數電路2151)可依據由右至左的順序來計算葛雷碼計數總和。具體來說，讀取電壓管理電路單元215(如，葛雷碼計數電路2151)根據對應所述第i個讀取電壓組的所述N個葛雷碼計數與一第四預定順序來計算N-1個葛雷碼計數總和，以並且將所述N-1個葛雷碼計數總和作為所述X個葛雷碼總和組中對應所述第i個讀取電壓組的第i個葛雷碼總和組，其中所述N-1個葛雷碼計數總和中的第j個葛雷碼計數總和的值為“後N-j”個葛雷碼計數的總和，其中該第四預定順序與該第二預定順序“相反”。以下藉由圖6B來說明相關細節。
圖6B為根據本發明的一實施例所繪示的根據第四預定順序(由右至左)計算對應第一讀取電壓組的葛雷碼計數總和的示意圖。請參照圖6B，在此另一實施例中，假設i為1，N為8。舉例來說，在獲得對應第一讀取電壓組的8個葛雷碼計數C1,1~C1,8後，讀取電壓管理電路單元215(如，葛雷碼計數電路2151)對應所述第一讀取電壓組VR(1)的所述C1,1~C1,8個葛雷碼計數與第四預定順序(所述第四預定順序與所述第二預定順序相反)，對於對應第一讀取電壓組VR(1)的第1個(即，j=1)葛雷碼計數總和SR1,1，讀取電壓管理電路單元215依據第四預定順序由右至左加總“後7個”(N-j=7)葛雷碼計數的總和，即，從最右邊(排序最後的)的第8個葛雷碼計數C1,8開始，往前(往左)加總至第2個葛雷碼計數C1,2(即，SR1,1=C1,8+C1,7+C1,6+C1,5+C1,4+C1,3+C1,2=SR1,6+C1,2)。又例如，對於對應第一讀取電壓組VR(1)的 第7個(即，j=7)葛雷碼計數總和SR1,7，讀取電壓管理電路單元215加總後1個葛雷碼計數的總和，即，僅加總第8個葛雷碼計數C1,8(即，SL1,7=C1,8)。依此類推，讀取電壓管理電路單元215(如，葛雷碼計數電路2151)總共可計算出葛雷碼計數總和SR1,1~SR1,7，並且將7個葛雷碼計數總和SR1,1~SR1,7作為對應第一讀取電壓VR(1)的葛雷碼總和組SR(1)。
在此另一實施例中，讀取電壓管理電路單元215(如，葛雷碼計數電路2151)可使用下列公式(F2)來計算每一個所述X個葛雷碼總和組中的N-1個葛雷碼計數總和：
其中SR i,j 用以表示對應所述第i個讀取電壓組的第i個葛雷碼總和組中的第j個葛雷碼計數總和，C i,k 用以表示對應所述第i個讀取電壓組的N個葛雷碼計數中的第k個葛雷碼計數，其中k的數值依據第四預定順序包括N至j+1。其中，“SR1,1”的下標“1,1”中的左方的數字用以表示此葛雷碼計數總和所對應的讀取電壓組在X個讀取電壓組中的依據第一預定順序的排序值(如，“1”表示在X個讀取電壓組中排序為第1個的第一讀取電壓組)；右方的數字用以表示此葛雷碼計數總和在其所屬的葛雷碼總和組中的依據第二預定順序的排序值(如，“1”表示在葛雷碼總和組中排序為第1個的葛雷碼計數總和)。此外，“SR1,1”中的“R”用以表示計算葛雷碼計數總和的順序為由“右方(Right)”開始的葛雷碼計數累 加至左方的葛雷碼計數。應注意的是，在另一實施例中，對於第j個葛雷碼計數總和的值的計算，可不按照由右至左的順序來加總後N-j個的葛雷碼計數總和。
圖7為根據本發明的一實施例所繪示的用以記錄葛雷碼計數、對應的葛雷碼計數總和及葛雷碼計數總和組(第二預定順序)的統計表的示意圖。
請參照圖7，讀取電壓管理電路單元215可藉由如同圖7所繪示的統計表710、720的形式來記錄所獲得的對應所有X個讀取電壓組的葛雷碼計數組C(1)~C(X)與葛雷碼總和組SL(1)~SL(X)。應注意的是，為了方便說明，以下主要是依據第二預定順序所獲得的多個葛雷碼總和組來進行讀取電壓最佳化操作。
請再回到圖2，在步驟S25中，讀取電壓管理電路單元215根據第一預定順序，選擇所述X個葛雷碼總和組中每兩個相鄰的葛雷碼總和組，並且根據所述第二預定順序計算所述被選擇每兩個葛雷碼總和組各自的N-1個葛雷碼計數總和中排序相同的兩個葛雷碼計數總和之間的葛雷碼計數總和差值，以獲得對應所有所述被選擇每兩個葛雷碼總和組的X-1個葛雷碼計數總和差值組。
其中在上述根據該第一預定順序，選擇所述X個葛雷碼總和組中每兩個相鄰的葛雷碼總和組，並且根據該第二預定順序計算所述被選擇每兩個葛雷碼總和組各自的N-1個葛雷碼計數總 和中排序相同的兩個葛雷碼計數總和之間的葛雷碼計數總和差值，以獲得對應所有所述被選擇每兩個葛雷碼總和組的所述X-1個葛雷碼計數總和差值組的運作中，讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)從所述X個葛雷碼總和組中選擇第i個葛雷碼總和組與第i+1個葛雷碼總和組(如，利用所記錄的統計表720)。讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)根據該第二預定順序計算該第i+1個葛雷碼總和組的所述N-1個葛雷碼計數總和中的第j個葛雷碼計數總和與該第i個葛雷碼總和組的所述N-1個葛雷碼計數總和中的第j個葛雷碼計數總和之間的差值，並且將該差值作為所述X-1個葛雷碼計數總和差值組中的第i個葛雷碼計數總和差值組的N-1個葛雷碼計數總和差值中的所述第j個葛雷碼計數總和差值，其中所述第i個葛雷碼計數總和差值組對應所述第i個讀取電壓組與第i+1個讀取電壓組，並且所述第i個葛雷碼計數總和差值組中的所述第j個葛雷碼計數總和差值對應所述第i個讀取電壓組中的第j個讀取電壓與第i+1個讀取電壓組中的第j個讀取電壓。以下藉由圖8A的例子來做說明。
圖8A為根據本發明的一實施例所繪示的根據第二預定順序(由左至右)計算對應相鄰的兩個讀取電壓組的葛雷碼計數總和差值的示意圖。
請參照圖8A，圖8A繪示基於圖6A的例子所計算出的葛雷碼計數總和SL1,1~SL1,7來計算多個葛雷碼計數總和差值的示意 圖。舉例來說，假設讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)針對於X個讀取電壓組中相鄰的兩個讀取電壓組，選擇了第一讀取電壓組VR(1)與第二讀取電壓組VR(2)來計算對應的葛雷碼計數總和差值組DL(1)。依據第二預定順序，葛雷碼計數總和差值組DL(1)的第1個葛雷碼計數總和差值DL1,1的計算方式是：從相同於第1個葛雷碼計數總和差值DL1,1的排序，從對應第一讀取電壓組VR(1)的葛雷碼總和組SL(1)辨識排序在第1個的葛雷碼計數總和SL1,1，並且從對應第二讀取電壓組VR(2)的葛雷碼總和組SL(2)辨識排序在第1個的葛雷碼計數總和SL2,1。接著，讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)計算上述排序相同的葛雷碼計數總和SL1,1與葛雷碼計數總和SL2,1之間的差值(如，DL1,1=｜SL2,1-SL1,1｜)，如，長條SL1,1與長條SL1,2之間的面積差異(如灰色方塊所示)。應注意的是，上述計算葛雷碼計數總和差值的方式亦可視為：讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)利用臨界電壓分佈、讀取電壓R11與讀取電壓R12來計算出差異面積(如，臨界電壓分佈圖中讀取電壓R11與讀取電壓R21之間的灰色面積)。依此類推，讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)可計算出對應第一讀取電壓組VR(1)與第二讀取電壓組VR(2)的葛雷碼計數總和差值組DL(1)的第1~第7個葛雷碼計數總和差值DL1,1~DL1,7。
在計算出第一讀取電壓組VR(1)與第二讀取電壓組VR(2) 之間的葛雷碼計數總和差值組後，讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)可繼續計算對應第二讀取電壓組VR(2)與排序於其後的第三讀取電壓組VR(3)的葛雷碼計數總和差值組DL(2)。例如，針對葛雷碼計數總和差值組DL(2)的第5個葛雷碼計數總和差值DL2,5，讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)計算上述排序相同(第5個)的對應第二讀取電壓組VR(2)的葛雷碼總和組SL(2)的葛雷碼計數總和SL2,5與對應第三讀取電壓組VR(3)的葛雷碼總和組SL(3)的葛雷碼計數總和SL3,5之間的差值(如，DL2,5=｜SL3,5-SL2,5｜)(取絕對值)。
依此類推，讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)可計算出對應X個讀取電壓組中每兩個相鄰的讀取電壓組的X-1個葛雷碼計數總和差值組DL(1)~DL(X-1)。
換言之，讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)可經由下列的葛雷碼計數總和差值公式(F3)來根據多個葛雷碼計數總和以計算每個葛雷碼計數總和差值：DL i,j =｜SL i+1,j -SL i,j ｜ (F3)
其中葛雷碼計數總和差值組DL(i)對應讀取電壓組VR(i)與讀取電壓組VR(i+1)，i的範圍為1~(X-1)，並且j的範圍為1~(N-1)。在另一實施例中，公式(F3)中的「SL i+1,j 」與「SL i,j 」的順序可交換，即，DL i,j =｜SL i,j -SL i+1,j ｜。
應注意的是，本發明並不限於上述依據由左至右的順序所計算的葛雷碼計數總和來計算葛雷碼計數總和差值的方法。例 如，在另一實施例中，可利用相同公式來依據由右至左的順序所計算的葛雷碼計數總和來計算葛雷碼計數總和差值。以下藉由圖8B來說明相關細節。
圖8B為根據本發明的一實施例所繪示的根據第四預定順序(由右至左)計算對應相鄰的兩個讀取電壓組的葛雷碼計數總和差值的示意圖。
請參照圖8B，圖8B繪示基於圖6B的例子所計算出的葛雷碼計數總和SR1,1~SR1,7來計算多個葛雷碼計數總和差值的示意圖。舉例來說，假設讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)針對於X個讀取電壓組中相鄰的兩個讀取電壓組，選擇了第一讀取電壓組VR(1)與第二讀取電壓組VR(2)來計算對應的葛雷碼計數總和差值組DR(1)。依據第二預定順序，葛雷碼計數總和差值組DR(1)的第1個葛雷碼計數總和差值DR1,1的計算方式是：從相同於第1個葛雷碼計數總和差值DR1,1的排序，從對應第一讀取電壓組VR(1)的葛雷碼總和組SR(1)辨識排序在第1個的葛雷碼計數總和SR1,1，並且從對應第二讀取電壓組VR(2)的葛雷碼總和組SR(2)辨識排序在第1個的葛雷碼計數總和SR2,1。接著，讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)計算上述排序相同的葛雷碼計數總和SR1,1與葛雷碼計數總和SR2,1之間的差值(如，DR1,1=｜SR2,1-SR1,1｜)，如，長條SR1,1與長條SR1,2之間的面積差異(如灰色方塊所示)。應注意的是，上述計算葛雷碼計數總和差值的方式亦可視為：讀取電壓管理電路單 元215(如，讀取電壓最佳化電路2152)利用臨界電壓分佈、讀取電壓R11與讀取電壓R12來計算出差異面積(如，臨界電壓分佈圖中讀取電壓R11與讀取電壓R21之間的灰色面積)。
圖9為根據本發明的一實施例所繪示的用以記錄葛雷碼計數總和與對應的葛雷碼計數總和差值(第二預定順序)的統計表的示意圖。
請參照圖9，讀取電壓管理電路單元215可藉由如同圖9所繪示的統計表910的形式來記錄所獲得葛雷碼計數總和差值組DL(1)~DL(X-1)。其中，如上所述，葛雷碼計數總和差值組DL(1)是經由計算葛雷碼總和組SL(1)與葛雷碼總和組SL(2)之間的每兩個排序相同的葛雷碼計數總和之間的差值來獲得的(如，箭頭A9(1)所示)。相似地，讀取電壓管理電路單元215可經由計算葛雷碼總和組SL(2)與葛雷碼總和組SL(3)之間的每兩個排序相同的葛雷碼計數總和之間的差值來獲得葛雷碼計數總和差值組DL(2)(如，箭頭A9(2)所示)；經由計算葛雷碼總和組SL(X-1)與葛雷碼總和組SL(X)之間的每兩個排序相同的葛雷碼計數總和之間的差值來獲得葛雷碼計數總和差值組DL(X-1)(如，箭頭A9(X-1)所示)。
值得一提的是，上述的統計表710、720、910僅是一種記錄的方式，本領域人員可在不脫離上述統計表的精神的情況下來進行相關資訊的記錄，以計算出所述多個葛雷碼計數、葛雷碼計數總和及葛雷碼計數總和差值。
在計算出X-1個葛雷碼計數總和差值組後，在步驟S27 中，讀取電壓管理電路單元215根據每一個所述X-1個葛雷碼計數總和差值組所具有的N-1個葛雷碼計數總和差值，從屬於所述X個讀取電壓組中的X*(N-1)個讀取電壓中決定對應所述第二預定順序的N-1個最佳化讀取電壓，以組成對應所述目標字元線的最佳化讀取電壓組。
更詳細來說，讀取電壓管理電路單元215根據第二預定順序，從每一個所述X-1個葛雷碼計數總和差值組中選擇第j個葛雷碼計數總和差值，以獲得X-1個第j個葛雷碼計數總和差值，其中該讀取電壓管理電路單元根據所述X-1個第j個葛雷碼計數總和差值決定所述最佳化讀取電壓組的所述N-1個最佳化讀取電壓中的第j個最佳化讀取電壓。
例如，假設j為1。讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)從每一個所述X-1個葛雷碼計數總和差值組DL(1)、DL(2)~DL(X-1)中選擇所述X-1個葛雷碼計數總和差值組DL(1)、DL(2)~DL(X-1)中的第1個(j=1)葛雷碼計數總和差值DL1,1、DL2,1~DLX-1,1，共計X-1個。接著，讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)根據所述共X-1個的第1個葛雷碼計數總和差值DL1,1、DL2,1~DLX-1,1決定所述最佳化讀取電壓組的所述7(N-1=8-1=7)個最佳化讀取電壓中的第1個最佳化讀取電壓(最佳化讀取電壓組中排序在第1個的最佳化讀取電壓)。
更詳細來說，讀取電壓管理電路單元215(如，讀取電壓 最佳化電路2152)辨識所述X-1個第j個葛雷碼計數總和差值中的小於一最佳化門檻值的多個目標第j個葛雷碼計數總和差值。例如，讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)辨識在所述共X-1個的第1個葛雷碼計數總和差值DL1,1、DL2,1~DLX-1,1中小於最佳化門檻值的多個第1個葛雷碼計數總和差值(亦稱，目標第1個葛雷碼計數總和差值)。
接著，讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)對所述多個目標第j個葛雷碼計數總和差值進行檢查操作，以從所述多個目標第j個葛雷碼計數總和差值中辨識一或多個錯誤第j個葛雷碼計數總和差值，並且從所述多個目標第j個葛雷碼計數總和差值中剩餘的一或多個正確第j個葛雷碼計數總和差值中選擇其中之一作為一最佳化第j個葛雷碼計數總和差值。
具體來說，讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)辨識所述多個目標第j個葛雷碼計數總和差值的其中之一目標第j個葛雷碼計數總和差值所屬的葛雷碼計數總和差值組，並且辨識所述目標第j個葛雷碼計數總和差值所屬的所述葛雷碼計數總和差值組所對應的兩個葛雷碼總和組各自的第j個葛雷碼計數。接著，讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)判斷所述兩個第j個葛雷碼計數的其中之一是否超出一正確範圍。若所述兩個第j個葛雷碼計數的其中之一超出所述正確範圍，讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)判定所述“目標第j個葛雷碼計數總和差值”為錯誤的， 即，亦稱為錯誤“目標第j個葛雷碼計數總和差值”(即，判定超出正確範圍的“目標第j個葛雷碼計數總和差值”是錯誤的“目標第j個葛雷碼計數總和差值”)；若所述兩個第j個葛雷碼計數皆不超出所述正確範圍中，讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)判定所述“目標第j個葛雷碼計數總和差值”為正確的，即，亦稱為正確“目標第j個葛雷碼計數總和差值”(即，判定正確範圍內的“目標第j個葛雷碼計數總和差值”是正確的“目標第j個葛雷碼計數總和差值”)。所述正確範圍可根據讀取記憶胞數量來被設定。例如，讀取記憶胞數量為18592*8。其中，所述“18592”*8的“18592”的值，亦可被稱為葛雷碼計數預定值或葛雷碼計數平均值。更具體來說，正確範圍可依據葛雷碼計數預定值與一偏移值來計算。廠商可預先設定所述偏移值。正確範圍的上下邊界可經由「(葛雷碼計數預定值*8±偏移值)/葛雷碼個數」來計算。所述葛雷碼個數的值，如上述會對應所讀取之目標記憶胞的每一個記憶胞可儲存資料的最大的資料位元數來被設定(以三階記憶胞NAND型快閃記憶體模組為例，每個記憶胞最多可儲存“3”個資料位元，則所對應的葛雷碼個數為8，即，2的“3”次方)，即，所述葛雷碼個數的值會對應所讀取之目標記憶胞所屬的記憶體模組的類型而定。例如，假設對應讀取空間大小的葛雷碼計數預定值為18592，偏移值為6400，並且所讀取的目標記憶胞屬於三階記憶胞NAND型快閃記憶體模組。則，第一正確範圍的上限為(18592*8+6400)/8=19392；下限為(18592*8-6400)/8=17792。 即，正確範圍為17792~19392。
舉例來說，假設所述共X-1個的第1個葛雷碼計數總和差值DL1,1、DL2,1~DLX-1,1中小於一最佳化門檻值的多個目標第1個葛雷碼計數總和差值為葛雷碼計數總和差值DL1,1與葛雷碼計數總和差值DLX-1,1。對於葛雷碼計數總和差值DL1,1，讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)會辨識葛雷碼計數總和差值DL1,1所屬的葛雷碼計數總和差值組DL(1)及對應的兩個葛雷碼計數總和組SL(1)與葛雷碼計數總和組SL(2)，並且辨識葛雷碼計數總和組SL(1)與葛雷碼計數總和組SL(2)各自的第1個葛雷碼計數，即，葛雷碼計數C1,1與葛雷碼計數C2,1。接著，讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)會判斷所述兩個第1個葛雷碼計數C1,1與第1個葛雷碼計數C2,1的數值的其中之一是否超出正確範圍。若所述兩個第1個葛雷碼計數C1,1與第1個葛雷碼計數C2,1的數值皆不超出正確範圍，則讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)會判定葛雷碼計數總和差值DL1,1為正確目標第1個葛雷碼計數總和差值(Correct Target 1st Gray Code Count Amount Difference)。反之，若所述兩個第1個葛雷碼計數C1,1與第1個葛雷碼計數C2,1的數值的其中之一超出正確範圍，則讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)會判定葛雷碼計數總和差值DL1,1為錯誤目標第1個葛雷碼計數總和差值(Incorrect Target 1st Gray Code Count Amount Difference)。相似地，針對葛雷碼計數總和差 值DLX-1,1，讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)會判斷對應的兩個第1個葛雷碼計數CX-1,1與第1個葛雷碼計數CX,1的數值的其中之一是否超出正確範圍。
假設在此例子中，葛雷碼計數總和差值DL1,1為正確目標第1個葛雷碼計數總和差值，並且葛雷碼計數總和差值DLX-1,1為錯誤目標第1個葛雷碼計數總和差值。則，讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)會選擇目標第1個葛雷碼計數總和差值DL1,1作為最佳化第1個葛雷碼計數總和差值(j=1)。
在獲得最佳化第j個葛雷碼計數總和差值後，讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)辨識該最佳化第j個葛雷碼計數總和差值所屬的葛雷碼計數總和差值組為於所述X-1個葛雷碼計數總和差值組中的第Y個葛雷碼計數總和差值組。接著，讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)將第Y個讀取電壓組中的第j個讀取電壓或第Y+1個讀取電壓組中的第j個讀取電壓作為所述最佳化讀取電壓組的N-1個最佳化讀取電壓中的第j個最佳化讀取電壓，其中Y的值為小於等於X-1且大於等於1的正整數。
舉例來說，接續上述選擇目標第1個葛雷碼計數總和差值DL1,1作為最佳化第1個葛雷碼計數總和差值的例子。讀取電壓管理電路單元215(如，讀取電壓最佳化電路2152)辨識最佳化第1個葛雷碼計數總和差值DL1,1所屬的葛雷碼計數總和差值組 DL(1)為於所述X-1個葛雷碼計數總和差值組中的第1個葛雷碼計數總和差值組(Y=1)，並且將第1個葛雷碼計數總和差值組DL(1)所對應的第1個讀取電壓組VR(1)及第2個讀取電壓組VR(2)中的第1個讀取電壓R11及第1個讀取電壓R21的其中之一作為最佳化讀取電壓組中的第1個最佳化讀取電壓(1st Optimized Read Voltage)，即，最佳化讀取電壓組中，排列順序由左至右排列在第一個的最佳化讀取電壓。
換句話說，針對一排列順序，讀取電壓管理電路單元215會去找尋對應該排列順序的小於最佳化門檻值的多個目標葛雷碼計數總和差值，並且經由檢查操作來過濾掉錯誤的目標葛雷碼計數總和差值，以獲得正確的目標葛雷碼計數總和差值，進而獲得對應該排列順序的最佳化葛雷碼計數總和差值(即，最佳化第j個葛雷碼計數總和差值)。最後，讀取電壓管理電路單元215可辨識出對應的兩個讀取電壓組中對應該排列順序的兩個讀取電壓，並且將所述兩個讀取電壓都可作為對應該排列順序的最佳化電壓。也就是說，在葛雷碼計數總和差值中小到一定程度的目標葛雷碼計數總和差值，其對應的兩個讀取電壓都可作為最佳化讀取電壓。例如，請參照圖8A，針對排列順序為第5個的最佳化讀取電壓。讀取電壓R15與讀取電壓R25所對應的葛雷碼計數總和差值會小於讀取電壓R25與讀取電壓R35所對應的葛雷碼計數總和差值(讀取電壓R15與讀取電壓R25之間的臨界電壓分佈的面積會小於讀取電壓R25與讀取電壓R35之間的臨界電壓分佈的面 積)。在此情況下，較小的葛雷碼計數總和差值所對應的讀取電壓R15與讀取電壓R25相較於較大的葛雷碼計數總和差值所對應的讀取電壓R25與讀取電壓R35更能夠作為最佳化讀取電壓的候選者(因為，讀取電壓R15與讀取電壓R25相較於讀取電壓R25與讀取電壓R35更接近對應葛雷碼G5的臨界電壓分佈與對應葛雷碼G6的臨界電壓分佈的交界處)。
本實施例，是利用最佳化讀取電壓應該會位於對應兩個葛雷碼的兩個臨界電壓分佈的交界處的概念，利用該交界處的面積變化會小於一特定值(即，最佳化門檻值)的概念來找尋最佳電壓的位置。本領域具有通常知識者，當可依照此概念來針對臨界電壓分佈的交界處的面積變化會小於一特定值的概念，來改良上述實施例的讀取電壓最佳化方法/操作。但，仍不脫離本發明的精神和範圍。本實施例所提供的讀取電壓最佳化方法相較於傳統作法，僅需要分別利用X個讀取電壓組來讀取目標字元線X*M次(M為一記憶胞可儲存的位元值的數量)，即，需要X*M次的讀取次數，就獲得目標字元線的最佳化讀取電壓組。但，前述第一種傳統作法區所需要的讀取次數會為(2M-1)*X次。以TLC型快閃記憶體(一個記憶胞儲存3個位元值)為例，一個讀取電壓組內共有七個讀取電壓對應於不同電壓區段。採用第一種傳統方法，需固定六個讀取電壓，並改變一個讀取電壓，以進行讀取。若每個讀取電壓需調整X次(且經由讀取來獲得結果，以比較所有結果來找出最佳者)，則為了獲得最佳讀取電壓所使用的讀取次 數為(23-1)*X=7*X次。此外，上述傳統的作法還需要準備已經驗證的資料。換言之，第一種傳統作法會需要耗費大量的計算資源(調整讀取電壓及驗證對應的讀取扣資料)與儲存空間(用以儲存已驗證資料的空間)。
在讀取次數的差異上，本實施例所提供的讀取電壓最佳化方法會大量減少耗費在讀取電壓最佳化操作的時間與計算資源，但還可達到第一種傳統作法的效用與精細度。
此外，相較於第二種傳統作法，本實施例所提供的讀取電壓最佳化方法可利用較多的X個讀取電壓組，以獲得較第二種傳統作法精確的最佳化讀取電壓(第二種傳統作法的調整讀取電壓組的數量會小於本實施例所提供的X個讀取電壓組的數量)。
相較於第二種傳統作法的缺陷，即，第二種傳統作法的缺陷在於：失敗機率較高，並且所讀取的資料的錯誤位元數也會較高。本發明的實施例所提供的讀取電壓最佳化方法以及儲存控制器，可完全克服第二種傳統作法的缺陷(因為，本發明的方法可以達到第一種傳統作法的精確度)。同時，也可以利用本發明的讀取電壓快篩操作及後續的讀取電壓最佳化操作，快速且有效率地找到最佳化讀取電壓組。換言之，本發明的實施例所提供的讀取電壓最佳化方法以及儲存控制器，可同時擁有兩種傳統作法的優點，又改善了兩種傳統作法的缺陷。如此一來，經由使用最佳化讀取電壓組，可使所讀取的資料較為正確，以使後續的解碼操作的負擔較小，僅而可使儲存控制器所執行的解碼操作效率更高。
綜上所述，本發明實施例所提供的解碼方法以及儲存控制器，可在不需要準備已驗證資料的情況下，對任何目標字元線執行對應所述目標字元線的讀取電壓最佳化操作。在所述讀取電壓最佳化操作中，儲存控制器可藉由讀取電壓快篩操作來快速地從較廣的讀取電壓組的電壓範圍中獲得電壓範圍較小的多個不同的讀取電壓組，調整所述多個讀取電壓組來獲得多個不同的葛雷碼計數總和差值，以從屬於所述多個讀取電壓組中的多個讀取電壓中決定多個最佳化讀取電壓，以組成對應所述目標字元線的最佳化讀取電壓組，進而增進了所讀取資料的正確性且增進了讀取操作及解碼操作整體的效率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (26)

  1. 一種解碼方法，適用於配置有一可複寫式非揮發性記憶體模組的一儲存裝置，其中該可複寫式非揮發性記憶體模組具有多個字元線、多個記憶胞，每一該些記憶胞與該些字元線的其中一條字元線電性連接，其中該些記憶胞中的每一個記憶胞用以被程式化以儲存對應不同的多個葛雷碼(Gray Code)的其中之一的位元值，並且該些葛雷碼的總數為N，N為大於2的一第一預定正整數，所述方法包括：選擇該些字元線中的一目標字元線，其中該目標字元線的多個目標記憶胞皆已被程式化；利用不同的X個讀取電壓組分別讀取該些目標記憶胞，以獲得對應的X個葛雷碼總和組，其中X為一第二預定正整數，並且所述X個讀取電壓組以及對應的所述X個葛雷碼總和組皆以一第一預定順序排列，其中所述X個讀取電壓組中相鄰的兩個讀取電壓組之間的電壓差值為一第一預定電壓差，其中每一個所述X個讀取電壓組具有依據一第二預定順序排列的N-1個讀取電壓，並且每一個所述X個葛雷碼總和組具有依據該第二預定順序排列的N-1個葛雷碼計數總和，其中所述N-1個葛雷碼計數總和中的第j個葛雷碼計數總和對應所述N-1個讀取電壓中的第j個讀取電壓；根據該第一預定順序，選擇所述X個葛雷碼總和組中每兩個相鄰的葛雷碼總和組，並且根據該第二預定順序計算所述被選擇每兩個葛雷碼總和組各自的N-1個葛雷碼計數總和中排序相同的兩個葛雷碼計數總和之間的葛雷碼計數總和差值，以獲得對應所有所述被選擇每兩個葛雷碼總和組的X-1個葛雷碼計數總和差值組，其中每一個所述X-1個葛雷碼計數總和差值組具有依據該第二預定順序所排序的N-1個葛雷碼計數總和差值，並且所述N-1個葛雷碼計數總和差值中的第j個葛雷碼計數總和差值對應所述N-1個讀取電壓中的第j個讀取電壓；以及根據每一個所述X-1個葛雷碼計數總和差值組所具有的所述N-1個葛雷碼計數總和差值，從屬於所述X個讀取電壓組中的X*(N-1)個讀取電壓中決定對應該第二預定順序的N-1個最佳化讀取電壓，以組成對應該目標字元線的一最佳化讀取電壓組。
  2. 如申請專利範圍第1項所述的解碼方法更包括：在上述選擇該些字元線中的該目標字元線的步驟後，執行一讀取電壓快篩操作，以決定所述X個讀取電壓組，其中所述讀取電壓快篩操作包括：利用Z個讀取電壓組來讀取該些目標記憶胞，以獲得分別對應所述Z個讀取電壓組的Z個葛雷碼計數組，其中所述Z個讀取電壓組中相鄰的兩個讀取電壓組之間的電壓差值為一第二預定電壓差，所述Z的值為小於該第二預定正整數的正整數，並且該第二預定電壓差大於該第一預定電壓差；根據所述Z個葛雷碼計數組的每一個葛雷碼計數組的第1個葛雷碼計數與最後一個葛雷碼計數中的至少其中之一及一葛雷碼計數預定值來從所述Z個讀取電壓組中選擇其中一個作為一初始基準讀取電壓組；以及根據該初始基準讀取電壓組、一第一葛雷碼計數偏差值、該第二預定正整數與該第一預定電壓差，來決定所述X個讀取電壓組。
  3. 如申請專利範圍第1項所述的解碼方法，其中j的數值依據該第二預定順序為1至N-1，其中上述利用不同的所述X個讀取電壓組分別讀取該些目標記憶胞，以獲得對應的所述X個葛雷碼總和組的步驟包括：選擇所述X個讀取電壓組中的第i個讀取電壓組，其中i的數值依據該第一預定順序為1至X；利用所述第i個讀取電壓組的N-1個讀取電壓分別讀取該些目標記憶胞，以獲得對應所述第i個讀取電壓組的被區分為該些葛雷碼的多個讀取位元值；根據所獲得之對應所述第i個讀取電壓組的該些讀取位元值與所屬之該些葛雷碼，經由總計分別被區分至該些葛雷碼的每一個葛雷碼中的該些讀取位元值的數量以作為對應所述第i個讀取電壓組的N個葛雷碼計數(Gray Code Counts)，其中該些葛雷碼計數以一第三預定順序排列；以及根據對應所述第i個讀取電壓組的所述N個葛雷碼計數與該第二預定順序來計算N-1個葛雷碼計數總和，並且將所述N-1個葛雷碼計數總和作為所述X個葛雷碼總和組中對應所述第i個讀取電壓組的第i個葛雷碼總和組，其中所述N-1個葛雷碼計數總和中的第j個葛雷碼計數總和的值為前j個葛雷碼計數的總和。
  4. 如申請專利範圍第3項所述的解碼方法，其中上述利用不同的所述X個讀取電壓組分別讀取該些目標記憶胞，以獲得對應的所述X個葛雷碼總和組的步驟更包括：使用下列公式來計算每一個所述X個葛雷碼總和組中的N-1個葛雷碼計數總和：, i [1,X], j [1,N-1]其中SL i,j 用以表示對應所述第i個讀取電壓組的第i個葛雷碼總和組中的第j個葛雷碼計數總和，C i,k 用以表示對應所述第i個讀取電壓組的N個葛雷碼計數中的第k個葛雷碼計數，其中k的數值依據該第二預定順序包括1至N-1。
  5. 如申請專利範圍第1項所述的解碼方法，其中上述根據該第一預定順序，選擇所述X個葛雷碼總和組中每兩個相鄰的葛雷碼總和組，並且根據該第二預定順序計算所述被選擇每兩個葛雷碼總和組各自的N-1個葛雷碼計數總和中排序相同的兩個葛雷碼計數總和之間的葛雷碼計數總和差值，以獲得對應所有所述被選擇每兩個葛雷碼總和組的所述X-1個葛雷碼計數總和差值組的步驟包括：從所述X個葛雷碼總和組中選擇第i個葛雷碼總和組與第i+1個葛雷碼總和組；根據該第二預定順序計算該第i+1個葛雷碼總和組的所述N-1個葛雷碼計數總和中的第j個葛雷碼計數總和與該第i個葛雷碼總和組的所述N-1個葛雷碼計數總和中的第j個葛雷碼計數總和之間的差值，並且將該差值作為所述X-1個葛雷碼計數總和差值組中的第i個葛雷碼計數總和差值組的N-1個葛雷碼計數總和差值中的所述第j個葛雷碼計數總和差值，其中所述第i個葛雷碼計數總和差值組對應所述第i個讀取電壓組與第i+1個讀取電壓組，並且所述第i個葛雷碼計數總和差值組中的所述第j個葛雷碼計數總和差值對應所述第i個讀取電壓組中的第j個讀取電壓與第i+1個讀取電壓組中的第j個讀取電壓。
  6. 如申請專利範圍第1項所述的解碼方法，其中上述根據每一個所述X-1個葛雷碼總和差值組所具有的所述N-1個葛雷碼計數總和差值，從屬於所述X個讀取電壓組中的所述X*(N-1)個讀取電壓中決定對應該第二預定順序的所述N-1個最佳化讀取電壓，以組成對應該目標字元線的該最佳化讀取電壓組的步驟包括：根據該第二預定順序，從每一個所述X-1個葛雷碼計數總和差值組中選擇第j個葛雷碼計數總和差值，以獲得X-1個第j個葛雷碼計數總和差值；以及根據所述X-1個第j個葛雷碼計數總和差值決定所述最佳化讀取電壓組的所述N-1個最佳化讀取電壓中的第j個最佳化讀取電壓。
  7. 如申請專利範圍第6項所述的解碼方法，其中上述根據所述X-1個第j個葛雷碼計數總和差值決定所述最佳化讀取電壓組的所述N-1個最佳化讀取電壓中的該第j個最佳化讀取電壓的步驟包括：辨識所述X-1個第j個葛雷碼計數總和差值中的小於一最佳化門檻值的多個目標第j個葛雷碼計數總和差值；對該些目標第j個葛雷碼計數總和差值進行一檢查操作，以從該些目標第j個葛雷碼計數總和差值中辨識一或多個錯誤第j個葛雷碼計數總和差值，並且從該些目標第j個葛雷碼計數總和差值中剩餘的一或多個正確第j個葛雷碼計數總和差值中選擇其中之一作為一最佳化第j個葛雷碼計數總和差值；辨識該最佳化第j個葛雷碼計數總和差值所屬的葛雷碼計數總和差值組為於所述X-1個葛雷碼計數總和差值組中的第Y個葛雷碼計數總和差值組；以及將第Y個讀取電壓組中的第j個讀取電壓或第Y+1個讀取電壓組中的第j個讀取電壓作為所述最佳化讀取電壓組的N-1個最佳化讀取電壓中的第j個最佳化讀取電壓，其中Y的值為小於等於X-1且大於等於1的正整數。
  8. 如申請專利範圍第7項所述的解碼方法，其中上述對該些目標第j個葛雷碼計數總和差值進行該檢查操作，以從該些目標第j個葛雷碼計數總和差值中辨識所述一或多個錯誤第j個葛雷碼計數總和差值的步驟包括：辨識該些目標第j個葛雷碼計數總和差值的其中之一目標第j個葛雷碼計數總和差值所屬的葛雷碼計數總和差值組，並且辨識該目標第j個葛雷碼計數總和差值所屬的所述葛雷碼計數總和差值組所對應的兩個葛雷碼總和組各自的第j個葛雷碼計數；判斷所述兩個第j個葛雷碼計數的其中之一是否超出一正確範圍；若所述兩個第j個葛雷碼計數的其中之一超出該正確範圍，判定該目標第j個葛雷碼計數總和差值為錯誤目標第j個葛雷碼計數總和差值；以及若所述兩個第j個葛雷碼計數皆不超出該正確範圍中，判定該目標第j個葛雷碼計數總和差值為正確目標第j個葛雷碼計數總和差值。
  9. 如申請專利範圍第8項所述的解碼方法，其中所讀取的該些目標記憶胞的數量是預先設定的，並且該正確範圍是根據所讀取的該些目標記憶胞的用以儲存資料的儲存空間的大小被設定，其中若該些目標記憶胞的該儲存空間的該大小越大，該正確範圍被設定的越大，並且，若該些目標記憶胞的該儲存空間的該大小越小，該正確範圍被設定的越小，其中該正確範圍更根據每一記憶胞可儲存的最大資料位元數量而被調整。
  10. 如申請專利範圍第1項所述的解碼方法，其中上述選擇該些字元線中的該目標字元線的步驟包括：於一特定時間點，選擇該目標字元線，其中該特定時間點包括下列條件的其中之一：該儲存裝置閒置超過一預定時間門檻值時；該儲存裝置開電時；以及當從一字元線所讀取的資料的錯誤位元數超過一錯誤位元數門檻值時，其中該字元線被設定為該目標字元線。
  11. 如申請專利範圍第1項所述的解碼方法，更包括：反應於選擇該目標字元線，辨識該目標字元線的多個統計值；以及根據所述多個統計值的至少其中之一來調整該預定電壓差的大小且調整第二預定正整數的值，其中所述多個統計值包括：該目標字元線的抹除次數值；該目標字元線的讀取次數值；該目標字元線的久存時間值；以及該目標字元線所儲存資料的錯誤位元數。
  12. 如申請專利範圍第1項所述的解碼方法，其中j的數值依據該第二預定順序為1至N-1，其中上述利用不同的所述X個讀取電壓組分別讀取該些目標記憶胞，以獲得對應的所述X個葛雷碼總和組的步驟包括：選擇所述X個讀取電壓組中的第i個讀取電壓組，其中i的數值依據該第一預定順序為1至X；利用所述第i個讀取電壓組的N-1個讀取電壓分別讀取該些目標記憶胞，以獲得對應所述第i個讀取電壓組的被區分為該些葛雷碼的多個讀取位元值；根據所獲得之對應所述第i個讀取電壓組的該些讀取位元值與所屬之該些葛雷碼，經由總計分別被區分至該些葛雷碼的每一個葛雷碼中的該些讀取位元值的數量以作為對應所述第i個讀取電壓組的N個葛雷碼計數(Gray Code Counts)，其中該些葛雷碼計數以一第三預定順序排列；以及根據對應所述第i個讀取電壓組的所述N個葛雷碼計數與一第四預定順序來計算N-1個葛雷碼計數總和，以並且將所述N-1個葛雷碼計數總和作為所述X個葛雷碼總和組中對應所述第i個讀取電壓組的第i個葛雷碼總和組，其中所述N-1個葛雷碼計數總和中的第j個葛雷碼計數總和的值為後N-j個葛雷碼計數的總和，其中該第四預定順序與該第二預定順序相反。
  13. 如申請專利範圍第11項所述的解碼方法，其中上述利用不同的所述X個讀取電壓組分別讀取該些目標記憶胞，以獲得對應的所述X個葛雷碼總和組的步驟更包括：使用下列公式來計算每一個所述X個葛雷碼總和組中的N-1個葛雷碼計數總和：, i [1,X], j [1,N-1]其中SR i,j 用以表示對應所述第i個讀取電壓組的第i個葛雷碼總和組中的第j個葛雷碼計數總和，C i,k 用以表示對應所述第i個讀取電壓組的N個葛雷碼計數中的第k個葛雷碼計數，其中k的數值依據該第四預定順序包括N至2。
  14. 一種儲存控制器，用於控制配置有一可複寫式非揮發性記憶體模組的一儲存裝置，該儲存控制器包括：一連接介面電路，用以耦接至一主機系統；一記憶體介面控制電路，用以耦接至該可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組具有多個字元線、多個記憶胞，每一該些記憶胞與該些字元線的其中一條字元線電性連接，其中該些記憶胞中的每一個記憶胞用以被程式化以儲存對應不同的多個葛雷碼(Gray Code)的其中之一的位元值，並且該些葛雷碼的總數為N，N為大於2的一第一預定正整數；一讀取電壓管理電路單元；以及一處理器，耦接至該連接介面電路、該記憶體介面控制電路及該讀取電壓管理電路單元，其中該處理器選擇該些字元線中的一目標字元線，並且指示該讀取電壓管理電路單元進行對應該目標字元線的一讀取電壓最佳化操作，其中該目標字元線的多個目標記憶胞皆已被程式化，其中在所述讀取電壓最佳化操作中，該讀取電壓管理電路單元用以利用不同的X個讀取電壓組分別讀取該些目標記憶胞，以獲得對應的X個葛雷碼總和組，其中X為一第二預定正整數，並且所述X個讀取電壓組以及對應的所述X個葛雷碼總和組皆以一第一預定順序排列，其中所述X個讀取電壓組中相鄰的兩個讀取電壓組之間的電壓差值為一預定電壓差，其中每一個所述X個讀取電壓組具有依據一第二預定順序排列的N-1個讀取電壓，並且每一個所述X個葛雷碼總和組具有依據該第二預定順序排列的N-1個葛雷碼計數總和，其中所述N-1個葛雷碼計數總和中的第j個葛雷碼計數總和對應所述N-1個讀取電壓中的第j個讀取電壓，其中該讀取電壓管理電路單元更用以根據該第一預定順序，選擇所述X個葛雷碼總和組中每兩個相鄰的葛雷碼總和組，並且根據該第二預定順序計算所述被選擇每兩個葛雷碼總和組各自的N-1個葛雷碼計數總和中排序相同的兩個葛雷碼計數總和之間的葛雷碼計數總和差值，以獲得對應所有所述被選擇每兩個葛雷碼總和組的X-1個葛雷碼計數總和差值組，其中每一個所述X-1個葛雷碼計數總和差值組具有依據該第二預定順序所排序的N-1個葛雷碼計數總和差值，並且所述N-1個葛雷碼計數總和差值中的第j個葛雷碼計數總和差值對應所述N-1個讀取電壓中的第j個讀取電壓，其中該讀取電壓管理電路單元更用以根據每一個所述X-1個葛雷碼計數總和差值組所具有的所述N-1個葛雷碼計數總和差值，從屬於所述X個讀取電壓組中的X*(N-1)個讀取電壓中決定對應該第二預定順序的N-1個最佳化讀取電壓，以組成對應該目標字元線的一最佳化讀取電壓組且完成對應該目標字元線的讀取電壓最佳化操作。
  15. 如申請專利範圍第14項所述的儲存控制器，其中在上述選擇該些字元線中的該目標字元線的運作後，該讀取電壓管理電路單元更用以執行一讀取電壓快篩操作，以決定所述X個讀取電壓組，其中所述讀取電壓快篩操作包括：利用Z個讀取電壓組來讀取該些目標記憶胞，以獲得分別對應所述Z個讀取電壓組的Z個葛雷碼計數組，其中所述Z個讀取電壓組中相鄰的兩個讀取電壓組之間的電壓差值為一第二預定電壓差，所述Z的值為小於該第二預定正整數的正整數，並且該第二預定電壓差大於該第一預定電壓差；根據所述Z個葛雷碼計數組的每一個葛雷碼計數組的第1個葛雷碼計數與最後一個葛雷碼計數中的至少其中之一及一葛雷碼計數預定值來從所述Z個讀取電壓組中選擇其中一個作為一初始基準讀取電壓組；以及根據該初始基準讀取電壓組、一第一葛雷碼計數偏差值、該第二預定正整數與該第一預定電壓差，來決定所述X個讀取電壓組。
  16. 如申請專利範圍第14項所述的儲存控制器，其中j的數值依據該第二預定順序為1至N-1，其中在上述利用不同的所述X個讀取電壓組分別讀取該些目標記憶胞，以獲得對應的所述X個葛雷碼總和組的運作中，該讀取電壓管理電路單元選擇所述X個讀取電壓組中的第i個讀取電壓組，其中i的數值依據該第一預定順序為1至X，其中該讀取電壓管理電路單元利用所述第i個讀取電壓組的N-1個讀取電壓分別讀取該些目標記憶胞，以獲得對應所述第i個讀取電壓組的被區分為該些葛雷碼的多個讀取位元值，其中該讀取電壓管理電路單元根據所獲得之對應所述第i個讀取電壓組的該些讀取位元值與所屬之該些葛雷碼，經由總計分別被區分至該些葛雷碼的每一個葛雷碼中的該些讀取位元值的數量以作為對應所述第i個讀取電壓組的N個葛雷碼計數(Gray Code Counts)，其中該些葛雷碼計數以一第三預定順序排列，其中該讀取電壓管理電路單元根據對應所述第i個讀取電壓組的所述N個葛雷碼計數與該第二預定順序來計算N-1個葛雷碼計數總和，並且將所述N-1個葛雷碼計數總和作為所述X個葛雷碼總和組中對應所述第i個讀取電壓組的第i個葛雷碼總和組，其中所述N-1個葛雷碼計數總和中的第j個葛雷碼計數總和的值為前j個葛雷碼計數的總和。
  17. 如申請專利範圍第16項所述的儲存控制器，其中在上述利用不同的所述X個讀取電壓組分別讀取該些目標記憶胞，以獲得對應的所述X個葛雷碼總和組的運作中，該讀取電壓管理電路單元使用下列公式來計算每一個所述X個葛雷碼總和組中的N-1個葛雷碼計數總和：, i [1,X], j [1,N-1]其中SL i,j 用以表示對應所述第i個讀取電壓組的第i個葛雷碼總和組中的第j個葛雷碼計數總和，C i,k 用以表示對應所述第i個讀取電壓組的N個葛雷碼計數中的第k個葛雷碼計數，其中k的數值依據該第二預定順序包括1至N-1。
  18. 如申請專利範圍第14項所述的儲存控制器，其中在上述根據該第一預定順序，選擇所述X個葛雷碼總和組中每兩個相鄰的葛雷碼總和組，並且根據該第二預定順序計算所述被選擇每兩個葛雷碼總和組各自的N-1個葛雷碼計數總和中排序相同的兩個葛雷碼計數總和之間的葛雷碼計數總和差值，以獲得對應所有所述被選擇每兩個葛雷碼總和組的所述X-1個葛雷碼計數總和差值組的運作中，該讀取電壓管理電路單元從所述X個葛雷碼總和組中選擇第i個葛雷碼總和組與第i+1個葛雷碼總和組，其中該讀取電壓管理電路單元根據該第二預定順序計算該第i+1個葛雷碼總和組的所述N-1個葛雷碼計數總和中的第j個葛雷碼計數總和與該第i個葛雷碼總和組的所述N-1個葛雷碼計數總和中的第j個葛雷碼計數總和之間的差值，並且將該差值作為所述X-1個葛雷碼計數總和差值組中的第i個葛雷碼計數總和差值組的N-1個葛雷碼計數總和差值中的所述第j個葛雷碼計數總和差值，其中所述第i個葛雷碼計數總和差值組對應所述第i個讀取電壓組與第i+1個讀取電壓組，並且所述第i個葛雷碼計數總和差值組中的所述第j個葛雷碼計數總和差值對應所述第i個讀取電壓組中的第j個讀取電壓與第i+1個讀取電壓組中的第j個讀取電壓。
  19. 如申請專利範圍第14項所述的儲存控制器，其中在上述根據每一個所述X-1個葛雷碼總和差值組所具有的所述N-1個葛雷碼計數總和差值，從屬於所述X個讀取電壓組中的所述X*(N-1)個讀取電壓中決定對應該第二預定順序的所述N-1個最佳化讀取電壓，以組成對應該目標字元線的該最佳化讀取電壓組的運作中，該讀取電壓管理電路單元根據該第二預定順序，從每一個所述X-1個葛雷碼計數總和差值組中選擇第j個葛雷碼計數總和差值，以獲得X-1個第j個葛雷碼計數總和差值，其中該讀取電壓管理電路單元根據所述X-1個第j個葛雷碼計數總和差值決定所述最佳化讀取電壓組的所述N-1個最佳化讀取電壓中的第j個最佳化讀取電壓。
  20. 如申請專利範圍第19項所述的儲存控制器，其中在上述根據所述X-1個第j個葛雷碼計數總和差值決定所述最佳化讀取電壓組的所述N-1個最佳化讀取電壓中的該第j個最佳化讀取電壓的運作中，該讀取電壓管理電路單元辨識所述X-1個第j個葛雷碼計數總和差值中的小於一最佳化門檻值的多個目標第j個葛雷碼計數總和差值，其中該讀取電壓管理電路單元對該些目標第j個葛雷碼計數總和差值進行一檢查操作，以從該些目標第j個葛雷碼計數總和差值中辨識一或多個錯誤第j個葛雷碼計數總和差值，並且從該些目標第j個葛雷碼計數總和差值中剩餘的一或多個正確第j個葛雷碼計數總和差值中選擇其中之一作為一最佳化第j個葛雷碼計數總和差值，其中該讀取電壓管理電路單元辨識該最佳化第j個葛雷碼計數總和差值所屬的葛雷碼計數總和差值組為於所述X-1個葛雷碼計數總和差值組中的第Y個葛雷碼計數總和差值組，其中該讀取電壓管理電路單元將第Y個讀取電壓組中的第j個讀取電壓或第Y+1個讀取電壓組中的第j個讀取電壓作為所述最佳化讀取電壓組的N-1個最佳化讀取電壓中的第j個最佳化讀取電壓，其中Y的值為小於等於X-1且大於等於1的正整數。
  21. 如申請專利範圍第20項所述的儲存控制器，其中在上述對該些目標第j個葛雷碼計數總和差值進行該檢查操作，以從該些目標第j個葛雷碼計數總和差值中辨識所述一或多個錯誤第j個葛雷碼計數總和差值的運作中，該讀取電壓管理電路單元辨識該些目標第j個葛雷碼計數總和差值的其中之一目標第j個葛雷碼計數總和差值所屬的葛雷碼計數總和差值組，並且辨識該目標第j個葛雷碼計數總和差值所屬的所述葛雷碼計數總和差值組所對應的兩個葛雷碼總和組各自的第j個葛雷碼計數，其中該讀取電壓管理電路單元判斷所述兩個第j個葛雷碼計數的其中之一是否超出一正確範圍，其中若所述兩個第j個葛雷碼計數的其中之一超出該正確範圍，該讀取電壓管理電路單元判定該目標第j個葛雷碼計數總和差值為錯誤目標第j個葛雷碼計數總和差值，其中若所述兩個第j個葛雷碼計數皆不超出該正確範圍中，該讀取電壓管理電路單元判定該目標第j個葛雷碼計數總和差值為正確目標第j個葛雷碼計數總和差值。
  22. 如申請專利範圍第21項所述的儲存控制器，其中所讀取的該些目標記憶胞的數量是預先設定的，並且該正確範圍是根據所讀取的該些目標記憶胞的用以儲存資料的儲存空間的大小被設定，其中若該些目標記憶胞的該儲存空間的該大小越大，該正確範圍被設定的越大，並且，若該些目標記憶胞的該儲存空間的該大小越小，該正確範圍被設定的越小，其中該正確範圍更根據每一記憶胞可儲存的最大資料位元數量而被調整。
  23. 如申請專利範圍第14項所述的儲存控制器，其中在上述選擇該些字元線中的該目標字元線的運作中，該處理器於一特定時間點，選擇該目標字元線，其中該特定時間點包括下列條件的其中之一：該儲存裝置閒置超過一預定時間門檻值時；以及當從一字元線所讀取的資料的錯誤位元數超過一錯誤位元數門檻值時，其中該字元線被設定為該目標字元線。
  24. 如申請專利範圍第14項所述的儲存控制器，在該讀取電壓最佳化操作中，該讀取電壓管理電路單元更用以反應於選擇該目標字元線，辨識該目標字元線所屬的一目標實體單元的多個統計值，其中該讀取電壓管理電路單元更用以根據該目標實體單元的所述多個統計值的至少其中之一來調整該預定電壓差的大小且調整第二預定正整數的值，其中所述多個統計值包括：該目標實體單元的抹除次數值；該目標實體單元的讀取次數值；該目標實體單元的久存時間值；以及該目標字元線所儲存資料的錯誤位元數。
  25. 如申請專利範圍第14項所述的儲存控制器，其中j的數值依據該第二預定順序為1至N-1，其中在上述利用不同的所述X個讀取電壓組分別讀取該些目標記憶胞，以獲得對應的所述X個葛雷碼總和組的運作中，該讀取電壓管理電路單元選擇所述X個讀取電壓組中的第i個讀取電壓組，其中i的數值依據該第一預定順序為1至X，其中該讀取電壓管理電路單元利用所述第i個讀取電壓組的N-1個讀取電壓分別讀取該些目標記憶胞，以獲得對應所述第i個讀取電壓組的被區分為該些葛雷碼的多個讀取位元值，其中該讀取電壓管理電路單元根據所獲得之對應所述第i個讀取電壓組的該些讀取位元值與所屬之該些葛雷碼，經由總計分別被區分至該些葛雷碼的每一個葛雷碼中的該些讀取位元值的數量以作為對應所述第i個讀取電壓組的N個葛雷碼計數(Gray Code Counts)，其中該些葛雷碼計數以一第三預定順序排列，其中該讀取電壓管理電路單元根據對應所述第i個讀取電壓組的所述N個葛雷碼計數與一第四預定順序來計算N-1個葛雷碼計數總和，以並且將所述N-1個葛雷碼計數總和作為所述X個葛雷碼總和組中對應所述第i個讀取電壓組的第i個葛雷碼總和組，其中所述N-1個葛雷碼計數總和中的第j個葛雷碼計數總和的值為後N-j個葛雷碼計數的總和，其中該第四預定順序與該第二預定順序相反。
  26. 如申請專利範圍第25項所述的儲存控制器，其中在上述利用不同的所述X個讀取電壓組分別讀取該些目標記憶胞，以獲得對應的所述X個葛雷碼總和組的運作中，該讀取電壓管理電路單元使用下列公式來計算每一個所述X個葛雷碼總和組中的N-1個葛雷碼計數總和：, i [1,X], j [1,N-1]其中SR i,j 用以表示對應所述第i個讀取電壓組的第i個葛雷碼總和組中的第j個葛雷碼計數總和，C i,k 用以表示對應所述第i個讀取電壓組的N個葛雷碼計數中的第k個葛雷碼計數，其中k的數值依據該第四預定順序包括N至2。
TW107108154A 2018-03-09 2018-03-09 解碼方法以及儲存控制器 TWI651721B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107108154A TWI651721B (zh) 2018-03-09 2018-03-09 解碼方法以及儲存控制器
US16/048,366 US10482978B2 (en) 2018-03-09 2018-07-30 Read voltage optimization method, memory storage device and memory control circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107108154A TWI651721B (zh) 2018-03-09 2018-03-09 解碼方法以及儲存控制器

Publications (2)

Publication Number Publication Date
TWI651721B true TWI651721B (zh) 2019-02-21
TW201939500A TW201939500A (zh) 2019-10-01

Family

ID=66214082

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107108154A TWI651721B (zh) 2018-03-09 2018-03-09 解碼方法以及儲存控制器

Country Status (2)

Country Link
US (1) US10482978B2 (zh)
TW (1) TWI651721B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200021736A (ko) * 2018-08-21 2020-03-02 에스케이하이닉스 주식회사 컨트롤러 및 그것의 동작방법
KR102535110B1 (ko) * 2018-10-01 2023-05-23 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
TWI722867B (zh) * 2020-04-14 2021-03-21 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
US11049582B1 (en) * 2020-05-07 2021-06-29 Micron Technology, Inc. Detection of an incorrectly located read voltage
US11817154B2 (en) 2021-03-23 2023-11-14 Western Digital Technologies, Inc. Optimized threshold translation from serialized pipeline

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159881B2 (en) * 2009-06-03 2012-04-17 Marvell World Trade Ltd. Reference voltage optimization for flash memory
US20130003459A1 (en) * 2011-06-28 2013-01-03 Seagate Technology Llc Read Error Recovery for Solid-State Memory Based on Cumulative Background Charges
US8498152B2 (en) * 2010-12-23 2013-07-30 Sandisk Il Ltd. Non-volatile memory and methods with soft-bit reads while reading hard bits with compensation for coupling
TW201501124A (zh) * 2013-06-28 2015-01-01 Phison Electronics Corp 讀取電壓設定方法、控制電路與記憶體儲存裝置
US9025393B2 (en) * 2013-03-25 2015-05-05 Seagate Technology Llc Method of optimizing solid state drive soft retry voltages
CN104616695A (zh) * 2013-11-05 2015-05-13 光宝科技股份有限公司 固态存储装置及其读取电压设定方法
CN107527644A (zh) * 2017-08-28 2017-12-29 郑州云海信息技术有限公司 一种固态硬盘读参考电压的优化方法及装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101578511B1 (ko) * 2009-05-20 2015-12-18 삼성전자주식회사 리드 전압 설정 방법
JP2013122804A (ja) * 2011-12-12 2013-06-20 Toshiba Corp 半導体記憶装置
KR101939234B1 (ko) * 2012-07-23 2019-01-16 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법
JP2014157650A (ja) * 2013-02-18 2014-08-28 Toshiba Corp 半導体記憶装置
KR102663813B1 (ko) * 2017-01-13 2024-05-07 삼성전자주식회사 최적의 읽기 전압으로 독출하는 불휘발성 메모리 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159881B2 (en) * 2009-06-03 2012-04-17 Marvell World Trade Ltd. Reference voltage optimization for flash memory
US8498152B2 (en) * 2010-12-23 2013-07-30 Sandisk Il Ltd. Non-volatile memory and methods with soft-bit reads while reading hard bits with compensation for coupling
US20130003459A1 (en) * 2011-06-28 2013-01-03 Seagate Technology Llc Read Error Recovery for Solid-State Memory Based on Cumulative Background Charges
US9025393B2 (en) * 2013-03-25 2015-05-05 Seagate Technology Llc Method of optimizing solid state drive soft retry voltages
TW201501124A (zh) * 2013-06-28 2015-01-01 Phison Electronics Corp 讀取電壓設定方法、控制電路與記憶體儲存裝置
CN104616695A (zh) * 2013-11-05 2015-05-13 光宝科技股份有限公司 固态存储装置及其读取电压设定方法
CN107527644A (zh) * 2017-08-28 2017-12-29 郑州云海信息技术有限公司 一种固态硬盘读参考电压的优化方法及装置

Also Published As

Publication number Publication date
US10482978B2 (en) 2019-11-19
US20190279723A1 (en) 2019-09-12
TW201939500A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
TWI651721B (zh) 解碼方法以及儲存控制器
TWI650757B (zh) 解碼方法以及儲存控制器
TWI623878B (zh) 資料讀取方法以及儲存控制器
TWI661427B (zh) 記憶體管理方法以及儲存控制器
TWI651726B (zh) 解碼方法以及儲存控制器
US10579518B2 (en) Memory management method and storage controller
US9274943B2 (en) Storage unit management method, memory controller and memory storage device using the same
TW202025165A (zh) 資料讀取方法、儲存控制器與儲存裝置
TWI640008B (zh) 資料讀取方法以及儲存控制器
US10748599B1 (en) Data reading method, storage controller and storage device background of the disclosure
TW201947402A (zh) 記憶體管理方法以及儲存控制器
CN111258505B (zh) 快闪存储器的数据合并方法、控制电路单元与存储装置
TWI616807B (zh) 資料寫入方法以及儲存控制器
TWI686697B (zh) 記憶體管理方法以及儲存控制器
TWI684180B (zh) 資料讀取方法、儲存控制器與儲存裝置
CN110377538B (zh) 存储器管理方法以及存储控制器
CN108108118B (zh) 数据写入方法以及存储控制器
CN110289036B (zh) 读取电压最佳化方法以及存储控制器
CN110364207B (zh) 解码方法以及储存控制器
CN110364197B (zh) 解码方法以及存储控制器
CN111831210B (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
CN109273037B (zh) 数据读取方法以及存储控制器
US20200081653A1 (en) Memory management method, memory storage device and memory control circuit unit
TWI762843B (zh) 儲存控制器、記憶體管理方法與儲存裝置
CN114115737B (zh) 数据存储分配方法、存储器存储装置及控制电路单元